TWI552382B - 發光二極體裝置及其製造方法 - Google Patents

發光二極體裝置及其製造方法 Download PDF

Info

Publication number
TWI552382B
TWI552382B TW103102586A TW103102586A TWI552382B TW I552382 B TWI552382 B TW I552382B TW 103102586 A TW103102586 A TW 103102586A TW 103102586 A TW103102586 A TW 103102586A TW I552382 B TWI552382 B TW I552382B
Authority
TW
Taiwan
Prior art keywords
emitting diode
light
type semiconductor
diode device
semiconductor substrate
Prior art date
Application number
TW103102586A
Other languages
English (en)
Other versions
TW201530813A (zh
Inventor
周秀玫
朱瑞溢
郭政達
Original Assignee
隆達電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 隆達電子股份有限公司 filed Critical 隆達電子股份有限公司
Priority to TW103102586A priority Critical patent/TWI552382B/zh
Priority to US14/298,826 priority patent/US9153736B2/en
Publication of TW201530813A publication Critical patent/TW201530813A/zh
Application granted granted Critical
Publication of TWI552382B publication Critical patent/TWI552382B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Led Devices (AREA)

Description

發光二極體裝置及其製造方法
本發明係有關於一種發光二極體裝置及其製造方法，特別有關於一種垂直式發光二極體裝置及其製造方法。
發光二極體(Light Emitting Diode，LED)之二電極可位於晶片的同一側為水平式發光二極體，而相對側則為垂直式發光二極體。水平式發光二極體電流經過半導體發光層時必須轉彎而沿晶片平行方向引出或流入。垂直式發光二極體的電流則可順流而不必在兩極之間轉彎。
水平式發光二極體中，電流轉彎時在內側會匯流而造成熱點使晶片在該處的缺陷加大而造成光度的衰減。且電流轉彎的外側因電子密度不足則會降低光子產生的數量。由於電流分佈不均勻，水平式發光二極體的晶片不宜加大。與此相較，垂直發光二極體的電流密度平均，不會造成局部過熱或局部暗光的現象，因此晶片面積可以加大。發光二極體的晶片常以外延生長(Epitaxial Growth)的方式沈積在基材(Substrate)的晶圓上。然而，在發光二極體的製程中，製造發光二極體晶粒時必須切割晶圓。晶片面積小時切割的損失比率偏高，降低了晶圓上的總發光面積。甚至，水平式發光二極體的製程必須犧 牲部份的發光層來披覆第二個電極。因此，垂直式發光二極體單位發光面積的成本係低於水平式發光二極體，因而多以垂直式發光二極體設計為高亮度發光二極體。再者，由於垂直式二極體的電流是從上往下流，並不像水平式發光二極體的電極在同一面，故電流擴散面積較大且較均勻。然而，習知技術的垂直式發光二極體製造方法需有移除藍寶石(sapphire)底材之剝離製程(lift-off process)，除了會增加製造成本，上述複雜的剝離製程也會導致良率不易控制。
因此，在此技術領域中，有需要一種新穎的發光二極體裝置及其製造方法，以改善上述缺點。
本發明之一實施例係提供一種發光二極體裝置的製造方法。上述發光二極體裝置的製造方法包括提供具一第一型半導體基板，其具有彼此相對的一第一表面與一第二表面；於上述第一型半導體基板的上述第一表面上依序成長一發光層和一第二型半導體層，以構成一發光二極體結構；提供一金屬基板，使上述發光二極體結構藉由上述第二型半導體層接合至上述金屬基板上；形成一第一遮罩圖案於上述第一型半導體基板的部分上述第二表面上；形成複數個奈米金屬球於未被上述第一遮罩圖案覆蓋的部分上述第二表面上；利用上述第一遮罩圖案和上述些奈米金屬球一起做為一遮罩，進行一三維離子佈植製程，使得一摻質通過未被上述第一遮罩圖案和上述些奈米金屬球覆蓋的上述第二表面和鄰接上述第二表面的一側面，進入上述第一型半導體基板內；移除上述第一遮罩圖案和 上述些奈米金屬球；於上述第一型半導體基板的上述第二表面上形成一導電圖案。
本發明之另一實施例係提供一種發光二極體裝置。上述發光二極體裝置包括一金屬基板；一發光二極體結構，接合於上述金屬基板上，且其中上述發光二極體結構包括一第一型半導體層，其中上述第一半導體層具有彼此相對的一第一表面與一第二表面，其中上述第一表面接觸上述金屬基板；一第二型半導體層以及一發光層，位於上述第一型半導體層和上述第二型半導體層之間；其中部分上述第二表面和一鄰接於上述第二表面的側面為凹凸狀的粗化表面。
500a、500b‧‧‧發光二極體裝置
200、200a、200b‧‧‧第一型半導體基板
202、202a、202b、210、210a、210b‧‧‧第二表面
202a1、202b1‧‧‧粗化第二表面
204、212、212a、212b‧‧‧第一表面
206、206a、206b‧‧‧發光層
208、208a、208b‧‧‧第二型半導體層
213a、213b‧‧‧側面
213a1、213b1‧‧‧粗化側面
214‧‧‧發光二極體結構
214a、214b‧‧‧發光二極體晶粒
217、217a、217b、219、219a、219b‧‧‧表面
218、218a、218b‧‧‧金屬基板
220、220a、220b‧‧‧保護層
222‧‧‧第一遮罩圖案
223、223a、223b‧‧‧界面
225‧‧‧奈米金屬球
226‧‧‧退火製程
227、227-1‧‧‧切割道
228‧‧‧第一切割製程
229‧‧‧側壁
230‧‧‧三維離子佈植製程
230-1‧‧‧第一方向
230-2‧‧‧第二方向
231‧‧‧摻質
232‧‧‧第二遮罩圖案
234a、213b‧‧‧開口
236‧‧‧導電材料
236a、236b‧‧‧導電圖案
r‧‧‧直徑
d‧‧‧寬度
d1‧‧‧間距
A1、A2、B1、B2‧‧‧剖面寬度
第1~3、4A、5、6、7A、8A、9、10、11、12A、12B圖為本發明一實施例之一發光二極體裝置的製造方法之製程剖面圖。
第4B、7B圖為第4A、7A圖的上視圖，其顯示本發明一實施例之一發光二極體裝置的製造方法之部分製程的上視圖。
第8B圖為沿第8A圖顯示之本發明一實施例之一發光二極體晶粒的一側面的側視圖，其顯示經三維離子佈植製程後，位於發光二極體晶粒內摻質的分佈情形。
為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉實施例，並配合所附圖示，做詳細之說明。本發 明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。且實施例中圖式標號之部分重複，係為了簡化說明，並非意指不同實施例之間的關聯性。
本發明實施例係提供一種發光二極體裝置及其製造方法。本發明實施例的發光二極體(以下簡稱LED)裝置為一垂直式發光二極體，本發明實施例的發光二極體裝置的製造方法係直接使用製備完成的n型半導體(例如氮化鎵)基板而非使用習知技術的藍寶石基板以磊晶製程來成長LED結構。相較於習知發光二極體裝置製程，本發明實施例的發光二極體裝置的製造方法除了不需要剝離(lift-off)習知藍寶石基板的製程步驟外，且可以藉由控制n型半導體基板的厚度以增加發光二極體裝置的n型半導體基板之四個側壁和n型接觸之頂面等五個表面的蝕刻面製程容許度(process window)。另外，利用奈米金屬球和搭配三維離子佈植製程和化學蝕刻製程來進行n型半導體基板之五個表面的表面粗化製程，上述表面粗化製程係破壞原本平整的表面結構，進而增加垂直式發光二極體的發光效率。
第1~3、4A、5、6、7A、8A、9、10、11、12A、12B圖為本發明一實施例之一發光二極體裝置的製造方法之製程剖面圖。請參考第1圖，首先，提供一個已經製備完成的第一型半導體基板200，其具有彼此相對的一第一表面204與一第二表面202。值得注意的是，說明書描述的”第一型”和之後描述的”第二型”係用以描述半導體基板的導電類型，且上述”第 一型”和”第二型”互為相反的導電類型。舉例來說，當”第一型”為n型，則”第二型”為p型。或者，當”第一型”為p型，則”第二型”為n型。在本實施例中，第一型半導體基板200可為一n型半導體晶圓。並且，在本發明一實施例中，第一型半導體基板200的材質可包括氮化鎵(GaN)、磷化鎵(GaP)、磷化砷鎵(GaAsP)、砷化鎵鋁(AlGaAs)、磷化鋁鎵銦(InGaAlP)或氮化鎵銦(InGaN)之半導體材料。在本發明一實施例中，由於的第一型半導體基板200為已經製備完成的一半導體基板而並非為利用磊晶製程成長的半導體基板，所以上述第一型半導體基板200的厚度範圍可設計介於2um~150um之間。
接著，如第2圖所示，利用例如有機金屬化學氣相沉積法(Metal-organic chemical vapor deposition，MOCVD)之薄膜成長製程，於第一型半導體基板200的第一表面204上依序成長一發光層206和一第二型半導體層208。在本發明一實施例中，發光層206係直接成長於第一型半導體基板200，且直接接觸第一型半導體基板200。意即第一型半導體基板200和發光層206之間並未藉由例如未摻雜半導體層(un-doped semiconductor layer)之其他層隔開。另外，在本發明一實施例中，第二型半導體層208係直接成長於發光層206，意即第二型半導體層208相對於第一表面212的第二表面直接接觸發光層206。上述第一型半導體基板200、發光層206和第二型半導體層208係構成一發光二極體結構214。在本發明一實施例中，發光層206可為具多重量子井(MQW)結構的半導體層，例如為由包括氮化鎵(GaN)或氮化鎵銦(InGaN)之半導體材料形成的半 導體層。在本發明一實施例中，第二型半導體層208可為由包括氮化鎵(GaN)、磷化鎵(GaP)、磷化砷鎵(GaAsP)、砷化鎵鋁(AlGaAs)、磷化鋁鎵銦(InGaAlP)或氮化鎵銦(InGaN)之半導體材料形成的一p型半導體層。
接著，如第3圖所示，提供一金屬基板218，其具有彼此相對的表面217、219。在本發明一實施例中，金屬基板218可為一銅基板。然後，將發光二極體結構214反轉，使第二型半導體層208的第一表面212朝下。之後，進行一接合製程，使發光二極體結構214藉由第二型半導體層208的頂面212接合至金屬基板218的表面217上。在本發明一實施例中，發光二極體結構214可藉由一黏著層(圖未顯示)接合至金屬基板218的表面217上，且上述黏著層的材質可包括錫-銀合金(Sn-Ag alloy)、錫-銅合金(Sn-Cu alloy)、鎳-銀合金(Ni-Ag alloy)或上述組合。在本發明其他實施例中，可於金屬基板218相對於表面217的表面219上覆蓋一保護層220，以保護金屬基板218。在本發明一實施例中，保護層220的材質可包括金(Au)。
接著，如第4A、4B圖所示，形成一第一遮罩圖案222於第一型半導體基板200的部分第二表面202上。在本發明一實施例中，第一遮罩圖案222可為一光阻圖案。在本發明一實施例中，第一遮罩圖案222係用以定義發光二極體結構214的第一型半導體基板200的接觸位置，並保護上述第一型半導體基板200的接觸位置不受後續製程損傷。因此，在後續製程切割發光二極體結構214而形成的發光二極體裝置數量決定第一遮罩圖案222的數量，例如最終發光二極體裝置的數量等於第 一遮罩圖案222的數量。舉例來說，在如第4A圖所示之本發明實施例中，發光二極體結構214的第一型半導體基板200上係形成九個第一遮罩圖案222，因而可知最終會形成九個發光二極體裝置。然而，第一遮罩圖案222也可具有其他不同的數量，上述數量係依據晶片尺寸的光罩設計而定。
接著，利用第5~9圖說明發光二極體結構的表面粗化製程，以增加垂直式發光二極體的發光效率。在本發明一實施例中，於發光二極體結構214上形成多個金屬奈米小球搭配後續三維離子佈植製程，改變發光二極體結構214表面對蝕刻製程的蝕刻速率，以達到發光二極體結構的表面粗化的效果。
如第5圖所示，進行例如雷射切割法(laser scribe)的一第一切割製程228，從任兩個第一遮罩圖案222之間的發光二極體結構214的第一型半導體基板200的第二表面202移除部分發光二極體結構214。上述第一切割製程228係用以定義發光二極體晶粒的數量和各別尺寸。
如第6圖所示，進行上述第一切割製程228(第5圖)之後，於任兩個第一遮罩圖案222之間的部分發光二極體結構214中形成一切割道227。上述切割道227的寬度d約為10~30μm，例如為20μm。然後，進行例如濺鍍法(sputtering)之一薄膜沉積製程，形成一金屬薄膜224，覆蓋第一遮罩圖案222和發光二極體結構214的第一型半導體基板200的第二表面202，並順應性覆蓋上述切割道227的側壁229。在本發明一實施例中，金屬薄膜224的材質可包括鎳，其厚度範圍可為5Å~200Å。在本發明一實施例中，上述金屬薄膜224的沉積厚度係 決定形成金屬奈米小球的尺寸。
接著，如第7A、7B圖所示，進行一退火製程226，使金屬薄膜224自聚成奈米等級之不連續薄膜。在本發明一實施例中，退火製程226可為一快速退火法(RTA)。在本發明一實施例中，退火製程226的製程溫度範圍可為700度(℃)~900度(℃)，且退火製程226的製程時間係依金屬薄膜224的厚度決定，舉例來說，退火製程226的製程時間可設計與金屬薄膜224的厚度成正比。經過退火製程226之後，熔化的金屬薄膜224會逐漸冷卻且會因其與第一型半導體基板200之間熱膨脹係數差異而於第一型半導體基板200的第二表面202上以及上述切割道227的側壁229上自聚形成複數個奈米金屬球225。在本發明一實施例中，奈米金屬球225的直徑r為奈米(nm)等級。因此，奈米金屬球225僅會在第一型半導體基板200的未被第一遮罩圖案222覆蓋的部分第二表面202形成一金屬不連續遮罩層。換句話說，未被第一遮罩圖案222覆蓋的第二表面202的一部分會從奈米金屬球225之間的間隙暴露出來。在本發明其他實施例中，形成上述金屬薄膜224之前，可於第一型半導體基板200上形成例如二氧化矽(SiO2)的一絕緣薄膜(圖未顯示)，一方面可增加金屬薄膜224的附著性，並使第一型半導體基板200和金屬薄膜224之間的熱膨脹係數差異更大，一方面可保護發光二極體承受後續的表面粗化製程，提高製程良率。因此，經過退火製程226之後，上述絕緣薄膜可進一步提升熔化的金屬薄膜224的自聚效果而形成奈米金屬球225。在本發明一實施例中，奈米金屬球225會呈一不連續分佈(或稱非週期性分佈)。
接著利用第8A、8B、9圖說明第一型半導體基板200的表面粗化方式。接著，如第8A、8B圖所示，利用第一遮罩圖案222和奈米金屬球225一起做為一遮罩，進行一三維離子佈植製程230，使得一摻質231通過未被第一遮罩圖案222和奈米金屬球225覆蓋的發光二極體結構214的第一型半導體基板200的第二表面202和鄰接上述第二表面202的上述切割道227的側壁229，進入發光二極體結構214的第一型半導體基板200內。在本發明一實施例中，三維離子佈植製程230之離子佈植方向包括垂直於發光二極體結構214的第一型半導體基板200的第二表面202之一第一方向230-1以及偏離上述第一方向230-1約±7度(°)至±20度(°)之一第二方向230-2。因此，上述摻質231不僅能夠從發光二極體結構214的第一型半導體基板200a的第二表面202(頂面)植入第一型半導體基板200a、200b內，且可從鄰接上述第二表面202的上述切割道227的側壁229植入第一型半導體基板200內。值得注意的是，上述三維離子佈植製程(three dimensional(3D)ion implantation)又可稱為電漿浸沒離子佈植製程(Plasma Immersion Ion Implantation,PIII)，可從多個方向將離子佈植到工件的不同表面。上述三維離子佈植製程設備將習知技術之離子佈植機的離子源變成一個大腔體的電漿源，目標靶材浸泡於電漿內，外加一負脈衝電壓於靶材上，電漿離子便從四面八方垂直佈植工件，因而可以克服習知技術之離子束單方向佈植的限制。在本發明一實施例中，三維離子佈植製程230的摻質濃度的範圍為5x1014ions/cm-2至5x1017ions/cm-2。在本發明一實施例中，摻質231可選自由Au+、O2、Ar、H2與N2 所構成之族群。由於第一遮罩圖案222和奈米金屬球225係一起做為三維離子佈植製程的遮罩，進行三維離子佈植製程之後，接近第一遮罩圖案222與第一型半導體基板200間的一界面223不具有上述摻質231。並且，接近奈米金屬球225與第一型半導體基板200間的界面也不具有上述摻質231。
藉由形成於發光二極體結構214的頂面(第二表面202)上的第一遮罩圖案222和奈米金屬球225搭配後續三維離子佈植製程，可使摻質231僅佈植於未被第一遮罩圖案222與奈米金屬球225覆蓋的部分發光二極體結構214的第一型半導體基板200內，相較於未被摻質231佈植的第一型半導體基板200的其他區域，被摻質231佈植的發光二極體結構214的第一型半導體基板200的部分區域會因材料特性改變，而改變對後續化學蝕刻製程的蝕刻速率，以利於表面粗化製程進行。
接著，如第9圖所示，進行三維離子佈植製程之後，進行例如濕蝕刻法之一化學蝕刻製程，移除第一遮罩圖案222和奈米金屬球225，並從發光二極體結構214的第一型半導體基板200的第二表面202和鄰接上述第二表面202的上述切割道227的側壁229移除部分第一型半導體基板200、發光層206和第二型半導體層208，直到暴露出金屬基板218的表面217為止。經過上述化學蝕刻製程之後，係於金屬基板218上形成複數彼此以切割道227-1間隔的發光二極體晶粒214a、214b。在本發明一實施例中，發光二極體晶粒214a、214b之間的間距d1(即切割道227-1的寬度)範圍可為5μm~50μm，例如為20μm(請發明人確認)。如第9圖所示，發光二極體晶粒214a包括第一型 半導體基板200a、發光層206a和第二型半導體層208a，而發光二極體晶粒214b包括第一型半導體基板200b、發光層206b和第二型半導體層208b。並且，上述化學蝕刻製程使未被第一遮罩圖案222和奈米金屬球225覆蓋發光二極體晶粒214a、214b的第一型半導體基板200a、200b的第二表面202a、202b和鄰接上述第二表面202a、202b的側面213a、213b被粗化而形成一粗化第二表面202a1、202b1與一粗化側面213a1、213b1。上述粗化第二表面202a1、202b1與一粗化側面213a1、213b1會破壞第一型半導體基板200a、200b表面全反射的特性，因而可使發光層206a、206b產生的光易於從第一型半導體基板200a、200b的表面出射而增加最終發光二極體裝置之光萃取效率。由於第7A、7B圖所示的發光二極體結構214為一上窄下寬的結構，所以如第9圖所示，進行化學蝕刻製程之後，發光二極體晶粒214a、214b的第一型半導體基板200a、200b的上視面積和剖面寬度(第9圖)會小於下方的第二型半導體層208a、208b的上視面積和剖面寬度。在本發明一實施例中，由於做為三維離子佈植製程的遮罩的奈米金屬球225(第8A圖)的直徑r為奈米(nm)等級，所以粗化第二表面202a1、202b1和粗化側面213a1、213b1的表面粗糙度(Ra)可被控制小於600nm。在本發明一實施例中，由於做為三維離子佈植製程的遮罩的奈米金屬球225(第8A圖)可呈一不連續分佈，相鄰兩個奈米金屬球225之間的一間距可為40nm至100nm，所以粗化第二表面202a1、202b和粗化側面213a1、213b1可為一不連續的凹凸狀的粗化表面，可進一步提升最終發光二極體裝置之光萃取效率。在本發明一實施例中， 上述凹凸狀的粗化表面的相鄰的一凹部和一凸部之間的一間距可為40nm至100nm，約等於奈米金屬球225(第8A圖)的週期間距。值得注意的是，接近第一遮罩圖案222與第一型半導體基板200a、200b間的界面223a、223b(第8A圖)的部分第二表面因為並未被粗化所以大致上為一平坦表面。因此，並未被粗化的上述部分第二表面的表面粗糙度(Ra)小於粗化第二表面202a1、202b1和粗化側面213a1、213b1的表面粗糙度(Ra)。
接著利用第10~12A、12B圖說明第一型半導體基板200的接觸電極的形成方式。如第10圖所示，形成一第二遮罩圖案232覆蓋發光二極體晶粒214a、214b的第一型半導體基板200a、200b的粗化第二表面202a1、202b1，並填入切割道227-1中。在本發明一實施例中，第二遮罩圖案232可為一光阻圖案。如第10圖所示，第二遮罩圖案232分別於發光二極體晶粒214a、214b上具有一開口234a、234b。在本發明一實施例中，上述開口234a、234b的形成位置係分別對應於用以定義發光二極體結構214的第一型半導體基板200的接觸位置的第一遮罩圖案222(第4A圖)的形成位置。因此上述開口234a、234b分別暴露出接近第一遮罩圖案222與第一型半導體基板200a、200b間的界面223a、223b(第8A圖)的部分第二表面。
然後，如第11圖所示，進行例如電鍍法的沉積製程，溝填一導電材料236於第二遮罩圖案232的上述開口234a、234b中。在本發明一實施例中，導電材料236係填滿上述開口234a、234b，並覆蓋第二遮罩圖案232的頂面。在本發明一實施例中，導電材料236的材質可包括銅、金、銀或其餘金屬組 合材料。
接著，如第12A、12B圖所示，使上述導電材料236的頂面大致對齊第二遮罩圖案232的頂面，以分別於發光二極體晶粒214a、214b的第一型半導體基板200a、200b的接近上述界面223a、223b(第8A圖)的部分第二表面上形成一導電圖案236a、236b。由於上述部分第二表面在前述三維離子佈植製程期間並未植入摻質，所以在之後的化學蝕刻製程並未被粗化所以大致上為平坦表面，所以不會影響導電圖案236a、236b的電性，因而。之後，利用掀離(lift-off)製程，移除如第11圖所示之第二遮罩圖案232，而覆蓋在上面的金屬導電材料236也會跟著掀離，。然後，對從發光二極體晶粒214a、214b之間的切割道227-1進行例如雷射切割法之一第二切割製程，切斷金屬基板218，使得金屬基板218上的彼此間隔的發光二極體晶粒214a、214b完全分離。經過上述製程之後，形成彼此分離的垂直式發光二極體裝置500a、500b。
如第12A圖所示，本發明實施例的發光二極體裝置500a包括一金屬基板218a；一發光二極體結構214a，接合於金屬基板218a上，且其中發光二極體結構214a包括一第二型半導體層208a，其中上述第二型半導體層208a具有彼此相對的一第一表面212a與一第二表面210a，其中上述第一表面212a接觸上述金屬基板218a的表面217a；一保護層220a，覆蓋金屬基板218a相對於表面217a的表面219a，以保護金屬基板218a；一第一型半導體層200a以及一發光層206a，位於第二型半導體層208a和第一型半導體層200a之間，其中部分該第二表面202a1 和一鄰接於上述第二表面202a1的側面213a1為凹凸狀的粗化表面為凹凸狀的粗化表面。類似的，如第12B圖所示，本發明實施例的發光二極體裝置500b包括一金屬基板218b；一發光二極體結構214b，接合於金屬基板218b上，且其中發光二極體結構214b包括一第二型半導體層208b，其中上述第二型半導體層208b具有彼此相對的一第一表面212b與一第二表面210b，其中上述第一表面212b接觸上述金屬基板218b的表面217b；一保護層220b，覆蓋金屬基板218b相對於表面217b的表面219b，以保護金屬基板218b；一第一型半導體層200b以及一發光層206b，位於第二型半導體層208b和第一型半導體層200b之間，其中部分該第二表面202b1和一鄰接於上述第二表面202b1的側面213b1凹凸狀的粗化表面。另外，如第12A圖所示，發光二極體裝置500a的第一型半導體層200a的剖面寬度A1小於第二型半導體層208a的剖面寬度A2。類似的，如第12B圖所示，發光二極體裝置500b的第一型半導體層200b的剖面寬度B1小於第二型半導體層208b的剖面寬度B2。
本發明實施例之發光二極體(LED)裝置及其製造方法係具有以下優點。本發明實施例之發光二極體(LED)裝置係使用已製備完成的n型半導體(例如氮化鎵)基板代替習知技術之用以供磊晶成長LED結構的藍寶石基板，且直接於n型半導體基板上成長發光層和p型半導體層而形成垂直式LED結構。相較於習知垂直式發光二極體(LED)裝置，因已製備完成的n型半導體基板與後續例如發光層和p型半導體層之磊晶層的晶格常數匹配，不需要再於n型半導體基板上磊晶成長未摻 雜(un-doped)半導體層以達到晶格常數匹配的效果，所以本發明實施例的LED結構具有極佳的磊晶品質，並可以改善LED結構的內部量子效率。另外，相較於習知垂直式發光二極體(LED)裝置，本發明實施例的LED裝置因為不需使用藍寶石基板，所以不需要移除藍寶石基板的剝離製程(lift-off process)，因而可以改善垂直式發光二極體的製程良率和製作成本。再者，由於本發明實施例的LED裝置的n型半導體基板為已經製備完成而並非為利用磊晶製程成長的一半導體基板，所以上述第一型半導體基板200的厚度範圍可設計介於2um~300um之間。並且，厚度越厚的n型半導體基板可加強對發光二極體裝置的n型半導體基板之四個側壁和n型接觸之頂面等五面進行的表面粗化製程的蝕刻製程容許度(process window)，因而可以進一步增加最終垂直式發光二極體裝置的光萃取效率。再者，本發明實施例的LED裝置的表面粗化製程係使用奈米金屬球搭配後續三維離子佈植製程和化學蝕刻製程，不僅可粗化發光二極體裝置的n型半導體基板之頂面，且可粗化與n型半導體基板之頂面相鄰的四個側壁(共五面)，進而增加垂直式發光二極體的發光效率。另外，由於做為三維離子佈植製程的遮罩的奈米金屬球的直徑為奈米(nm)等級，所以上述粗化表面的表面粗糙度(Ra)可被控制小於600nm。並且，由於做為三維離子佈植製程的遮罩的奈米金屬球可呈一不連續分佈，所以上述粗化表面可為一不連續的凹凸狀的粗化表面，且上述凹凸狀的粗化表面的相鄰的一凹部和一凸部之間的一間距可約等於相鄰的奈米金屬球之間的間距。上述奈米等級的粗化表面可進一步提升最終發光 二極體裝置之光萃取效率。
雖然本發明已以實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
500a‧‧‧發光二極體裝置
200a‧‧‧第一型半導體基板
202a1‧‧‧粗化第二表面
212a‧‧‧第一表面
206a‧‧‧發光層
208a‧‧‧第二型半導體層
213a1‧‧‧粗化側面
214a‧‧‧發光二極體晶粒
217a、219a‧‧‧表面
218a‧‧‧金屬基板
220a‧‧‧保護層
223a‧‧‧界面
236a‧‧‧導電圖案
A1、A2‧‧‧剖面寬度

Claims (19)

  1. 一種發光二極體裝置的製造方法，包括下列步驟：提供具一第一型半導體基板，其具有彼此相對的一第一表面與一第二表面；於該第一型半導體基板的該第一表面上依序成長一發光層和一第二型半導體層，以構成一發光二極體結構；提供一金屬基板，使該發光二極體結構藉由該第二型半導體層接合至該金屬基板上；形成一第一遮罩圖案於該第一型半導體基板的部分該第二表面上；形成複數個奈米金屬球於未被該第一遮罩圖案覆蓋的部分該第二表面上；利用該第一遮罩圖案和該些奈米金屬球一起做為一遮罩，進行一三維離子佈植製程，使得一摻質通過未被該第一遮罩圖案和該些奈米金屬球覆蓋的該第二表面和鄰接該第二表面的一側面，進入該第一型半導體基板內；移除該第一遮罩圖案和該些奈米金屬球；以及於該第一型半導體基板的該第二表面上形成一導電圖案。
  2. 如申請專利範圍第1項所述的發光二極體裝置的製造方法，其中形成該些奈米金屬球包括：形成一金屬薄膜，覆蓋該第一遮罩圖案和該第二表面；以及進行一退火製程，使該金屬薄膜熔化並在該第二表面上形成該些奈米金屬球。
  3. 如申請專利範圍第2項所述的發光二極體裝置的製造方法，其中在進行該三維離子佈植製程之後，更包括進行一化學蝕刻製程，使未被該第一遮罩圖案和該些奈米金屬球覆蓋的該第二表面以及鄰接該第二表面的該側面被粗化而形成一粗化第二表面與一粗化側面。
  4. 如申請專利範圍第1項所述的發光二極體裝置的製造方法，其中在進行該離子佈植製程之前更包括：進行一第一切割製程，從該第二表面移除部分該發光二極體結構，直到暴露出該金屬基板為止，以在該金屬基板上形成複數彼此間隔的發光二極體晶粒。
  5. 如申請專利範圍第1項所述的發光二極體裝置的製造方法，其中形成該導電圖案包括：形成一第二遮罩圖案覆蓋該第二表面，且該第二遮罩圖案具有一開口，暴露出部分該第二表面；溝填一導電材料於該開口中；以及移除該第二遮罩圖案。
  6. 如申請專利範圍第1項所述的發光二極體裝置的製造方法，其中該導電圖案的形成位置與該第一遮罩圖案的形成位置相同。
  7. 如申請專利範圍第1項所述的發光二極體裝置的製造方法，其中接近該導電圖案與該第一型半導體基板間的一界面不具有該摻質。
  8. 如申請專利範圍第4項所述的發光二極體裝置的製造方法，更包括對暴露出來的該金屬基板進行一第二切割製程，使得該金屬基板上的該些彼此間隔的該些發光二極 體晶粒完全分離。
  9. 如申請專利範圍第1項所述的發光二極體裝置的製造方法，其中該三維離子佈植製程之離子佈植方向包括一垂直該第二表面之第一方向以及一偏離該第一方向±7度至20度之第二方向。
  10. 如申請專利範圍第9項所述的發光二極體裝置的製造方法，其中該摻質是選自由Au+、O2、Ar、H2與N2所構成之族群。
  11. 如申請專利範圍第10項所述的發光二極體裝置的製造方法，其中該離子佈植製程的摻質濃度為5x1014ions/cm-2至5x1017ions/cm-2。
  12. 如申請專利範圍第3項所述的發光二極體裝置的製造方法，其中該粗化第二表面和該粗化側面的表面粗糙度(Ra)小於600nm。
  13. 如申請專利範圍第12項所述的發光二極體裝置的製造方法，其中該第二粗化表面和該粗化側面為不連續的凹凸狀的粗化表面，其中該些凹凸狀的粗化表面的相鄰的一凹部和一凸部之間的一間距為40nm至100nm。
  14. 一種發光二極體裝置，包括：一金屬基板；以及一發光二極體結構，接合於該金屬基板上，且其中該發光二極體結構包括：一第一型半導體基板，具有彼此相對的一第一表面與一第二表面，其中部分該第二表面和一鄰接於該第二表面的側面為凹凸狀的粗化表面，且該粗糙的部分第二表面和 該側面為不連續的凹凸狀的粗化表面，其中該些凹凸狀的粗化表面的相鄰的一凹部和一凸部之間的一間距為40nm至100nm；一第二型半導體層，接觸該金屬基板；以及一發光層，位於該第一型半導體基板和該第二型半導體層之間，且接觸該第一型半導體基板的該第一表面。
  15. 如申請專利範圍第14項所述的發光二極體裝置，其中該第一型半導體基板的剖面寬度小於該第二型半導體層的剖面寬度。
  16. 如申請專利範圍第15項所述的發光二極體裝置，其中該發光二極體結構更包括一導電圖案，形成於該第一型半導體基板的該第二表面上。
  17. 如申請專利範圍第16項所述的發光二極體裝置，其中該導電圖案與該第二表面間的一界面為一平坦表面。
  18. 如申請專利範圍第17項所述的發光二極體裝置，其中該界面的表面粗糙度小於該粗糙的部分第二表面和該側面的表面粗糙度(Ra)。
  19. 如申請專利範圍第14項所述的發光二極體裝置，其中該粗糙的部分第二表面和該側面的表面粗糙度(Ra)小於600nm。
TW103102586A 2014-01-24 2014-01-24 發光二極體裝置及其製造方法 TWI552382B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103102586A TWI552382B (zh) 2014-01-24 2014-01-24 發光二極體裝置及其製造方法
US14/298,826 US9153736B2 (en) 2014-01-24 2014-06-06 Light-emitting diode device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103102586A TWI552382B (zh) 2014-01-24 2014-01-24 發光二極體裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW201530813A TW201530813A (zh) 2015-08-01
TWI552382B true TWI552382B (zh) 2016-10-01

Family

ID=53679849

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103102586A TWI552382B (zh) 2014-01-24 2014-01-24 發光二極體裝置及其製造方法

Country Status (2)

Country Link
US (1) US9153736B2 (zh)
TW (1) TWI552382B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730556B (zh) * 2013-12-31 2017-02-08 安徽三安光电有限公司 发光二极管芯片及其制作方法
CN113299809B (zh) * 2021-05-24 2023-04-18 錼创显示科技股份有限公司 微型发光元件及其显示装置
CN115799415B (zh) * 2023-02-10 2023-04-28 江西兆驰半导体有限公司 Led外延片及其制备方法、led

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148301A (zh) * 2010-02-09 2011-08-10 晶元光电股份有限公司 光电元件及其制造方法
TW201318079A (zh) * 2011-08-30 2013-05-01 Koninkl Philips Electronics Nv 將一基板接合至一半導體發光裝置之方法
TW201349572A (zh) * 2012-05-25 2013-12-01 Toshiba Kk 半導體發光裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130234149A1 (en) * 2012-03-09 2013-09-12 Electro Scientific Industries, Inc. Sidewall texturing of light emitting diode structures
US9202979B2 (en) * 2012-12-27 2015-12-01 Agency For Science, Technology And Research Vertical light emitting diode with photonic nanostructures and method of fabrication thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148301A (zh) * 2010-02-09 2011-08-10 晶元光电股份有限公司 光电元件及其制造方法
TW201318079A (zh) * 2011-08-30 2013-05-01 Koninkl Philips Electronics Nv 將一基板接合至一半導體發光裝置之方法
TW201349572A (zh) * 2012-05-25 2013-12-01 Toshiba Kk 半導體發光裝置

Also Published As

Publication number Publication date
US9153736B2 (en) 2015-10-06
US20150214431A1 (en) 2015-07-30
TW201530813A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
JP6872618B2 (ja) 発光ダイオードを備えた光電子デバイス
US9842966B2 (en) Nano-structured semiconductor light-emitting element
US8604491B2 (en) Wafer level photonic device die structure and method of making the same
US9099573B2 (en) Nano-structure semiconductor light emitting device
JP4687109B2 (ja) 集積型発光ダイオードの製造方法
TWI521734B (zh) A III-V nitride semiconductor epitaxial wafer, a device comprising the epitaxial wafer, and a method for preparing the same
KR101125395B1 (ko) 발광소자 및 그 제조방법
US20140367727A1 (en) Light-emitting device having dielectric reflector and method of manufacturing the same
US8673666B2 (en) Light-emitting devices with textured active layer
US20100133567A1 (en) Semiconductor light emitting device and method of manufacturing the same
JP6764791B2 (ja) パターン付けされた基板を有する発光デバイス
KR20130120615A (ko) 발광 소자 및 발광 소자 패키지
JP2006339627A (ja) 垂直構造窒化物系半導体発光ダイオード
US8624279B2 (en) Light emitting diode substrate and light emitting diode
TWI437737B (zh) 發光二極體結構及其製造方法
TW201526282A (zh) 發光二極體晶片
GB2547123A (en) LED vertical chip structure with special coarsening morphology and preparation method therefor
TWI552382B (zh) 發光二極體裝置及其製造方法
JP5077224B2 (ja) Ｉｉｉ族窒化物半導体発光素子、およびその製造方法
TWI585941B (zh) 發光二極體及其製造方法
US9306120B2 (en) High efficiency light emitting diode
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
CN111261760A (zh) 发光元件
JP5404808B2 (ja) 発光素子
JP2005197506A (ja) 窒化ガリウム基ｉｉｉ−ｖ族化合物半導体発光ダイオードとその製造方法