WO2022116945A1 - 一种具有低电阻率p型层的深紫外led外延制造方法 - Google Patents

一种具有低电阻率p型层的深紫外led外延制造方法 Download PDF

Info

Publication number
WO2022116945A1
WO2022116945A1 PCT/CN2021/134093 CN2021134093W WO2022116945A1 WO 2022116945 A1 WO2022116945 A1 WO 2022116945A1 CN 2021134093 W CN2021134093 W CN 2021134093W WO 2022116945 A1 WO2022116945 A1 WO 2022116945A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type
type gan
gan layer
resistivity
Prior art date
Application number
PCT/CN2021/134093
Other languages
English (en)
French (fr)
Inventor
黄小辉
Original Assignee
至芯半导体(杭州)有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 至芯半导体(杭州)有限公司 filed Critical 至芯半导体(杭州)有限公司
Publication of WO2022116945A1 publication Critical patent/WO2022116945A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Definitions

  • the invention relates to a deep-ultraviolet LED epitaxy manufacturing method with a low-resistivity P-type layer, belonging to the technical field of semiconductor optoelectronics.
  • LED As a new type of ultraviolet light source, LED has the advantages of low energy consumption, small size, good integration, long life, environmental protection and non-toxicity, and is recognized by consumers.
  • deep ultraviolet LED As a new type of deep ultraviolet light source, deep ultraviolet LED has broad application prospects in the fields of sterilization, printing, communication, detection and ultraviolet curing, and is currently one of the most promising fields and industries of III-nitride semiconductors. one.
  • the inventor of the present application found that the problem of high resistivity of the P-type doped layer is mainly due to the low activation rate of P-type impurities, low crystal quality, and many nitrogen vacancies inside the material, so that the doping efficiency is low and the electrical conductivity is low. Poor, the overall luminous efficiency is low.
  • the objects to be achieved by the present invention at least include: providing a deep ultraviolet LED epitaxial manufacturing method with a low-resistivity P-type layer, which can effectively reduce the resistance of the P-type layer. rate, increase the longitudinal conductance, thereby improving the luminous intensity and flattening the surface of the epitaxial layer.
  • the present invention provides a deep-ultraviolet LED epitaxy manufacturing method with a low-resistivity P-type layer, comprising the following steps:
  • a P-type AlGaN layer is grown on the electron blocking layer of the LED epitaxial wafer substrate;
  • the growth temperature of the first P-type GaN layer and the second P-type GaN layer are different; the doping concentration and/or hydrogen flow rate of the first P-type GaN layer and the second P-type GaN layer are different; on the P-type AlGaN layer A layer of the first P-type GaN layer is grown.
  • the growth temperature of the first P-type GaN layer is higher than the growth temperature of the second P-type GaN layer, and the hydrogen flow rate during the growth of the first P-type GaN layer is higher than the hydrogen flow rate during the growth of the second P-type GaN layer.
  • the first P-type GaN layer is grown under the condition of 850-950°C, and the second P-type GaN layer is grown under the condition of 750-800°C.
  • annealing and cooling are performed; the annealing cooling is annealing in an N2 atmosphere for 20-30 minutes, followed by furnace cooling.
  • the first P-type GaN layer is grown by:
  • the growth thickness is 1 ⁇ 20nm;
  • the second P-type GaN layer is grown by:
  • the growth thickness is 1 to 25 nm.
  • the P-type dopant of the first P-type GaN layer and/or the second P-type GaN layer is Cp2Mg.
  • the P-type AlGaN layer is grown at a temperature of 1000-1200° C. by feeding a group III source and a group V source into the reaction chamber, and the growth thickness is 5-20 nm.
  • the LED epitaxial wafer substrate includes a substrate, a buffer layer, an undoped layer, an N-type doped layer and a multiple quantum well structure layer grown layer by layer from the substrate.
  • the LED epitaxial wafer substrate is grown in the following manner:
  • Substrate treatment place the substrate on the carrier tray, transfer it into the reaction chamber of the equipment, and treat it at a high temperature of 1000-1200 °C for 5-10 minutes;
  • Buffer layer grown at 500-900°C by passing in group III source and group V source, with a thickness of 10-500nm;
  • Undoped layer obtained by feeding group III source and group V source into the reaction chamber under the condition of 700-1300°C, the thickness is 1-5 ⁇ m;
  • N-type doped layer obtained by feeding group III source, group V source and n-type dopant into the reaction chamber under the condition of 700-1300°C, with a thickness of 1-3 ⁇ m;
  • Multi-quantum well structure layer obtained by feeding group III source and group V source into the reaction chamber under the condition of 700-1200°C, the thickness of the barrier layer is 10-15nm, and the thickness of the quantum well is 3-10nm.
  • the growth temperature is 870-950° C.
  • the flow rate of the P-type dopant is 80-300 sccm
  • the doping concentration of the P-type dopant is 1.0 ⁇ 10 18 ⁇ 3.0 ⁇ 10 19 cm -3
  • the growth thickness is 5-20 nm
  • the flow of the P-type dopant is 100-500 sccm
  • the doping concentration is 3.0 ⁇ 10 18 ⁇ 1.0 ⁇ 10 20 cm -3
  • the growth thickness is 5-25 nm
  • the number of alternate stacking of the first P-type GaN layer and the second P-type GaN layer is 2-20.
  • the produced LED epitaxial wafer has high crystal quality, high P-type impurity activation rate, high overall luminous efficiency, few nitrogen vacancies in the material, high doping efficiency, good electrical conductivity and good appearance quality.
  • FIG. 1 is a schematic structural diagram of a deep ultraviolet LED epitaxy with a low-resistivity P-type layer according to the present invention
  • FIG. 2 is a schematic structural diagram of the P-type GaN layer described in FIG. 1 .
  • the present invention provides a deep-ultraviolet LED epitaxy manufacturing method with a low-resistivity P-type layer, comprising the following steps:
  • a P-type AlGaN layer is grown on the electron blocking layer of the LED epitaxial wafer substrate;
  • the growth temperature of the first P-type GaN layer and the second P-type GaN layer are different; the doping concentration and/or hydrogen flow rate of the first P-type GaN layer and the second P-type GaN layer are different; on the P-type AlGaN layer A layer of the first P-type GaN layer is grown.
  • the gap between the two P-type GaN layers is different.
  • the results of GaN decomposition and hydrogen corrosion are different, resulting in uneven surface of the P-type GaN layer with a higher growth temperature, while the other P-type GaN layer annihilates dislocations during the growth process, thereby reducing the defects inside the material and making the overall P-type GaN layer.
  • the crystal quality of the GaN layer is higher; when the doping concentrations of the first P-type GaN layer and the second P-type GaN layer are different, the nitrogen vacancies inside the material of the two P-type GaN layers are reduced, thereby improving the doping efficiency and conductivity , which not only avoids the diffusion of acceptor impurities in the P-type layer to the active region at high temperature, reduces the generation of non-radiative recombination centers, improves the luminous efficiency, but also makes nitrogen atoms and gallium atoms tend to grow in two dimensions, resulting in a flattened surface.
  • the growth temperature of the first P-type GaN layer is higher than the growth temperature of the second P-type GaN layer, and the first P-type GaN layer
  • the flow rate of hydrogen gas during growth is higher than the flow rate of hydrogen gas during growth of the second P-type GaN layer.
  • the first P-type GaN layer is grown at 850-950° C.
  • the second P-type GaN layer is grown at 750-800° C. growth conditions.
  • annealing and cooling is performed; the annealing cooling is annealing in an N2 atmosphere for 20-30 minutes, and then cooling in a furnace.
  • Short-term annealing treatment can make the lattice of different P-type doped GaN layers rearrange regularly under the combined action of nitrogen gas and heat, reduce the generation of surface hexagonal defects, and improve the appearance quality.
  • the first P-type GaN layer is grown by:
  • the growth thickness is 1 ⁇ 20nm;
  • the second P-type GaN layer is grown by:
  • the growth thickness is 1 to 25 nm.
  • the P-type dopant of the first P-type GaN layer and/or the second P-type GaN layer is Cp2Mg.
  • the P-type AlGaN layer is grown at a temperature of 1000-1200 DEG C, by feeding a group III source and a group V source into the reaction chamber, and the growth thickness is 5-20 nm.
  • the LED epitaxial wafer substrate includes a substrate, a buffer layer, an undoped layer, an N-type doped layer, and a multiple quantum well structure layer grown layer by layer from the substrate.
  • the LED epitaxial wafer substrate is grown in the following way:
  • Substrate treatment place the substrate on the carrier tray, transfer it into the reaction chamber of the equipment, and treat it at a high temperature of 1000-1200 °C for 5-10 minutes;
  • Buffer layer grown at 500-900 °C by passing through group III source and group V source, the thickness is 10-500nm;
  • Undoped layer obtained by feeding group III source and group V source into the reaction chamber under the condition of 700-1300°C, the thickness is 1-5 ⁇ m;
  • N-type doped layer obtained by feeding group III source, group V source and n-type dopant into the reaction chamber under the condition of 700-1300°C, with a thickness of 1-3 ⁇ m;
  • Multi-quantum well structure layer obtained by feeding group III source and group V source into the reaction chamber under the condition of 700-1200°C, the thickness of the barrier layer is 10-15nm, and the thickness of the quantum well is 3-10nm.
  • the growth temperature is 870-950° C.
  • the flow rate of the P-type dopant is 80-300 sccm
  • the doping concentration of the P-type dopant is 1.0 ⁇ 10 18 ⁇ 3.0 ⁇ 10 19 cm -3
  • the growth thickness is 5-20 nm
  • the flow of the P-type dopant is 100-500 sccm
  • the doping concentration is 3.0 ⁇ 10 18 ⁇ 1.0 ⁇ 10 20 cm -3
  • the growth thickness is 5-25 nm
  • the number of alternate stacking of the first P-type GaN layer and the second P-type GaN layer is 2-20.
  • the specific form of the P-type doping impurity can be the existing conventional materials.
  • the group III source is one or more of TMGa, TMAl, and TEM
  • the group V source is NH 3
  • the N-type doping source and the P-type doping source are SiH 4 and Cp2Mg, respectively.
  • MOCVD metal organic chemical vapor deposition
  • MBE molecular beam epitaxy equipment
  • HVPE hydride vapor phase epitaxy equipment
  • 50 sccm of TMAl and 10,000 sccm of NH 3 were passed through at 850° C. to grow an AlN buffer layer, and the thickness of the buffer layer was 1000 nm.
  • 50 sccm of TMAl and 10,000 sccm of NH 3 were passed through at 850° C. to grow an AlN buffer layer, and the thickness of the buffer layer was 1000 nm.
  • 50 sccm of TMAl and 10,000 sccm of NH 3 were passed through at 850° C. to grow an AlN buffer layer, and the thickness of the buffer layer was 1000 nm.
  • the second GaN layer is grown, the defects inside the material are reduced, and dislocations are further annihilated.
  • the overall crystal quality of the P-type GaN layer is higher, thereby improving the P-type impurities. Activation rate, thereby improving the luminous efficiency of LED;
  • the lattices of different p-type doped GaN layers are rearranged regularly under the combined action of nitrogen gas and heat, reducing the generation of surface hexagonal defects and improving the appearance quality.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种具有低电阻率P型层的深紫外LED外延制造方法，属于半导体光电子技术领域，包括如下步骤：在LED外延片基底的电子阻挡层之上生长P型AlGaN层；在所述P型AlGaN层上生长P型GaN层，得到所述具有低电阻率P型层的深紫外LED外延；所述P型GaN层包括依次交替生长的第一P型GaN层和第二P型GaN层；所述第一P型GaN层和第二P型GaN层的生长温度不同；所述第一P型GaN层和第二P型GaN层的P型掺杂浓度不同；所述第一P型GaN层和第二P型GaN层的氢气流量不同。本发明所产LED外延片晶体质量高，P型杂质活化率高，整体发光效率高，材料内部的氮空位少，掺杂效率高、导电性能好，且外观质量好。

Description

一种具有低电阻率P型层的深紫外LED外延制造方法
本申请要求于2020年12月03日提交中国专利局、申请号为202011395107.2、发明名称为“一种具有低电阻率P型层的深紫外LED外延制造方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本发明涉及一种具有低电阻率P型层的深紫外LED外延制造方法，属于半导体光电子技术领域。
背景技术
LED作为一种新型的紫外光源，具有能耗低、体积小、集成性好、寿命长、环保无毒等优点，受到广大消费者的认可。特别是深紫外LED作为一种新型的深紫外光源，在杀菌、印刷、通讯、探测和紫外固化等领域具有广泛的应用前景，是当前III-族氮化物半导体最有发展潜力的领域和产业之一。
虽然深紫外LED市场潜力和应用前景十分巨大，国内生产规模也在逐步扩大，但是其P型掺杂效率较低，发光效率低，且P型掺杂层电阻率高的问题，严重制约其在大功率电子器件方面的应用。
发明内容
本申请发明人发现：P型掺杂层电阻率高的问题，主要是由于P型杂质活化率较低，晶体质量较低，材料内部的氮空位较多，以至于掺杂效率低、导电性能差，整体发光效率较低。
本发明要达到的目的至少包括：提供一种具有低电阻率P型层的深紫外LED外延制造方法，该具有低电阻率P型层的深紫外LED外延制造方法可有效降低P型层的电阻率，增大纵向电导，进而提高发光强度并且外延层表面平整。
为了实现上述发明目的，本发明提供以下技术方案：
本发明提供了一种具有低电阻率P型层的深紫外LED外延制造方法，包括如下步骤：
在LED外延片基底的电子阻挡层之上生长P型AlGaN层；
在P型AlGaN层上交替生长第一P型GaN层和第二P型GaN层；
其中：第一P型GaN层和第二P型GaN层的生长温度不同；第一P型GaN层和第二P型GaN层的掺杂浓度和/或氢气流量不同；在P型AlGaN层上的一层生长第一P型GaN层。
所述第一P型GaN层的生长温度高于第二P型GaN层的生长温度，第一P型GaN层生长时的氢气流量高于第二P型GaN层生长时的氢气流量。
所述第一P型GaN层在850～950℃条件下生长，第二P型GaN层在750～800℃条件下生长。
所述交替生长第一P型GaN层和第二P型GaN层之后，退火冷却；退火冷却为在N2气氛下退火20～30min，其后随炉冷却。
所述第一P型GaN层通过如下方式生长：
保持反应室内压力为100～500mbar，温度为850～950℃，通入氢气流量为5000～25000sccm，通入3000～7000sccm的NH 3、50～150sccm的TMGa、50～300sccm的P型掺杂剂，生长厚度为1～20nm；
所述第二P型GaN层通过如下方式生长：
保持反应室内压力为100～500mbar，温度为750～800℃，通入氢气流量为3000～20000sccm，通入3000～7000sccm的NH 3、30～100sccm的TMGa、100～600sccm的P型掺杂剂，生长厚度为1～25nm。
所述第一P型GaN层和/或第二P型GaN层的P型掺杂剂为Cp2Mg。
所述P型AlGaN层为在1000～1200℃条件下、向反应室中通入III族源和V族源生长得到，生长厚度为5～20nm。
所述LED外延片基底包括由衬底往上逐层生长的衬底、缓冲层、非掺杂层、N型掺杂层和多量子阱结构层。
所述LED外延片基底采用如下方式生长得到：
衬底处理：将衬底放置于载盘上，传入设备反应室中，在1000～1200℃下高温处理5～10min；
缓冲层：在500～900℃下通入III族源和V族源生长得到，厚度为 10～500nm；
非掺杂层：在700～1300℃条件下，向反应室中通入III族源和V族源生长得到，厚度为1～5μm；
N型掺杂层：在700～1300℃条件下，向反应室中通入III族源和V族源以及n型掺杂剂生长得到，厚度为1～3μm；
多量子阱结构层：在700～1200℃条件下，向反应室中通入III族源和V族源生长得到，垒层厚度为10～15nm，量子阱厚度为3～10nm。
所述第一P型GaN层的生长过程中，生长温度为870～950℃，P型掺杂剂流量为80～300sccm，P型掺杂剂的掺杂浓度为1.0×10 18～3.0×10 19cm -3，生长厚度为5～20nm；所述第二P型GaN层的生长过程中，P型掺杂剂流量为100～500sccm，掺杂浓度为3.0×10 18～1.0×10 20cm -3，生长厚度为5～25nm；第一P型GaN层和第二P型GaN层的交替层叠次数为2～20。
本发明的有益效果在于：所产LED外延片晶体质量高，P型杂质活化率高，整体发光效率高，材料内部的氮空位少，掺杂效率高、导电性能好，且外观质量好。
附图说明
图1为本发明所述具有低电阻率P型层的深紫外LED外延的结构示意图；
图2为图1中所述P型GaN层的结构示意图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护范围。
本发明提供了一种具有低电阻率P型层的深紫外LED外延制造方法，包括如下步骤：
在LED外延片基底的电子阻挡层之上生长P型AlGaN层；
在P型AlGaN层上交替生长第一P型GaN层和第二P型GaN层；
其中：第一P型GaN层和第二P型GaN层的生长温度不同；第一P型GaN层和第二P型GaN层的掺杂浓度和/或氢气流量不同；在P型AlGaN层上的一层生长第一P型GaN层。
由此，基于第一P型GaN层和第二P型GaN层的生长温度不同，当第一P型GaN层和第二P型GaN层的氢气流量不同时，两层P型GaN层之间的GaN分解及氢气腐蚀结果不同，导致生长温度较高的P型GaN层表面不平整，另一层P型GaN层则在生长过程中湮灭位错，从而减少材料内部的缺陷，使整体P型GaN层晶体质量更高；当第一P型GaN层和第二P型GaN层的掺杂浓度不同时，两层P型GaN层的材料内部氮空位得以减少，从而提高掺杂效率和导电性能，既避免了高温下P型层中的受主杂质向有源区的扩散，减少了非辐射复合中心的产生，提升了发光效率，也使氮原子和镓原子倾向于二维生长，得到平整表面。
作为第一P型GaN层和第二P型GaN层的氢气流量不同的进一步优选方案，第一P型GaN层的生长温度高于第二P型GaN层的生长温度，第一P型GaN层生长时的氢气流量高于第二P型GaN层生长时的氢气流量。由此可以最为有效的提高P型杂质的活化率，从而提高LED的发光效率。
具体的，作为第一P型GaN层和第二P型GaN层的生长温度的优选方案，第一P型GaN层在850～950℃条件下生长，第二P型GaN层在750～800℃条件下生长。
交替生长第一P型GaN层和第二P型GaN层之后，退火冷却；退火冷却为在N2气氛下退火20～30min，其后随炉冷却。短暂退火处理，能让让不同P型掺杂的GaN层的晶格在氮气和热的共同作用下，重新规则排列，减少表面六角缺陷的产生，提升外观质量。
基于上述原理，本发明在实施时还应注意如下：
第一P型GaN层通过如下方式生长：
保持反应室内压力为100～500mbar，温度为850～950℃，通入氢气流量为5000～25000sccm，通入3000～7000sccm的NH 3、50～150sccm的TMGa、 50～300sccm的P型掺杂剂，生长厚度为1～20nm；
第二P型GaN层通过如下方式生长：
保持反应室内压力为100～500mbar，温度为750～800℃，通入氢气流量为3000～20000sccm，通入3000～7000sccm的NH 3、30～100sccm的TMGa、100～600sccm的P型掺杂剂，生长厚度为1～25nm。
第一P型GaN层和/或第二P型GaN层的P型掺杂剂为Cp2Mg。
P型AlGaN层为在1000～1200℃条件下、向反应室中通入III族源和V族源生长得到，生长厚度为5～20nm。
LED外延片基底包括由衬底往上逐层生长的衬底、缓冲层、非掺杂层、N型掺杂层、多量子阱结构层。
LED外延片基底采用如下方式生长得到：
衬底处理：将衬底放置于载盘上，传入设备反应室中，在1000～1200℃下高温处理5～10min；
缓冲层：在500～900℃下通入III族源和V族源生长得到，厚度为10～500nm；
非掺杂层：在700～1300℃条件下，向反应室中通入III族源和V族源生长得到，厚度为1～5μm；
N型掺杂层：在700～1300℃条件下，向反应室中通入III族源和V族源以及n型掺杂剂生长得到，厚度为1～3μm；
多量子阱结构层：在700～1200℃条件下，向反应室中通入III族源和V族源生长得到，垒层厚度为10～15nm，量子阱厚度为3～10nm。
所述第一P型GaN层的生长过程中，生长温度为870～950℃，P型掺杂剂流量为80～300sccm，P型掺杂剂的掺杂浓度为1.0×10 18～3.0×10 19cm -3，生长厚度为5～20nm；所述第二P型GaN层的生长过程中，P型掺杂剂流量为100～500sccm，掺杂浓度为3.0×10 18～1.0×10 20cm -3，生长厚度为5～25nm；第一P型GaN层和第二P型GaN层的交替层叠次数为2～20。
采用本发明上述方案的一种较为完整的最优方案在于如下步骤：
①将衬底放置于载盘上，传入设备反应室中，在1000～1200℃下高温处理5～10min。接着，在500～900℃下通入III族源和V族源生长缓冲层， 缓冲层的厚度为10～500nm；
②在700～1300℃条件下，向反应室中通入III族源和V族源，在缓冲层上生长非掺杂层，厚度为1～5μm；
③在700～1300℃条件下，向反应室中通入III族源和V族源以及n型掺杂剂生长N型掺杂层，厚度为1～3μm；
④在700～1200℃条件下，向反应室中通入III族源和V族源，生长量子阱发光层，其中，垒层厚度为10～15nm，量子阱厚度为3～10nm；
⑤在850～1100℃条件下，向反应室中通入III族源和V族源，生长电子阻挡层，整个电子阻挡层的厚度为20～40nm；
⑥在1000～1200℃条件下，向反应室中通入III族源和V族源，生长P型AlGaN层，厚度为5～20nm；
⑦在850～950℃条件下生长，向反应室中通入III族源和V族源以及P型掺杂剂生长第一P型GaN层；在750～800℃条件下，生长第二P型GaN层，使第一和第二GaN层依次交替层叠生长，层叠次数为N；
⑧保持反应室温度为800℃，N 2气氛下退火20～30min，然后随炉冷却。
P型掺杂杂质的具体形式，可采用现有常规的材料。可选的，III族源为TMGa、TMAl、TEM中的一种或多种，V族源为NH 3，N型掺杂源和P型掺杂源分别为SiH 4和Cp2Mg。
可以使用金属有机化学气相沉积(MOCVD)设备、分子束外延设备(MBE)或者氢化物气相外延设备(HVPE)生长除衬底在外的其它各层结构。
下面结合实施例对本发明提供的一种具有低电阻率P型层的深紫外LED外延制造方法进行详细的说明，但是不能把它们理解为对本发明保护范围的限定。
实施例1
采用上述方案，具体制备工艺如下：
①将衬底放置于载盘上，传入设备反应室中，在1100℃条件下高温处理10min。接着，在850℃条件下通入50sccm TMAl和10000sccmNH 3， 生长AlN缓冲层，缓冲层的厚度为1000nm。
②在1150℃条件下，向反应室中通入80sccm TMAl、100sccm TMGa和12000sccmNH 3，在AlN缓冲层上生长非掺杂Al aGa 1-aN层，厚度为1μm，其中，a＝0.65。
③保持温度不变，向反应室中通入80sccm TMAl、100sccm TMGa和12000sccmNH 3以及n型掺杂剂SiH 4，在非掺杂Al aGa 1-aN层上生长N型掺杂Al bGa 1-bN层，厚度为1μm，其中，b＝0.6。
④将反应室温度降为1100℃，向反应室中通入40sccm TMAl、60sccm TMGa和8000sccmNH 3，生长多量子阱结构，其中，垒层Al cGa 1-cN厚度为11nm，其中，c＝0.5；阱层Al dGa 1-dN厚度为5nm，d＝0.43。整个多量子阱结构循环生长6个周期。
⑤将反应室温度升到1150℃，反应室中通入60sccm TMAl、150sccm TMGa和8000sccmNH 3，生长电子阻挡层Al eGa 1-eN，e＝0.6；整个电子阻挡层的厚度为40nm。
⑥将反应室温度降低至1050℃，向反应室中通入60sccm TMAl、200sccm TMGa和8000sccmNH 3，生长P型Al fGa 1-fN层，f＝0.5，厚度为20nm。
⑦将反应室温度降低至900℃，向反应室中通入100sccm TMGa、5000sccmNH 3、10000sccm H 2以及200sccm Cp2Mg，生长第一P型GaN层，厚度为15nm；在780℃条件下，向反应室中通入80sccm TMGa、3000sccm NH 3、8000sccm H 2以及250sccm Cp2Mg，生长第二P型GaN层，厚度为20nm，使第一和第二GaN层依次交替层叠生长，层叠次数为N＝10。其中，第一P型GaN层掺杂浓度为8.0×10 18cm -3，第二P型GaN层掺杂浓度为3.0×10 19cm -3。
⑧保持反应室温度为800℃，N 2气氛下退火20～30min，然后随炉冷却。
实施例2
采用上述方案，具体制备工艺如下：
①将衬底放置于载盘上，传入设备反应室中，在1100℃条件下高温 处理10min。接着，在850℃条件下通入50sccm TMAl和10000sccmNH 3，生长AlN缓冲层，缓冲层的厚度为1000nm。
②在1150℃条件下，向反应室中通入80sccm TMAl、100sccm TMGa和12000sccmNH 3，在AlN缓冲层上生长非掺杂Al aGa 1-aN层，厚度为1μm，其中，a＝0.65。
③保持温度不变，向反应室中通入80sccm TMAl、100sccm TMGa和12000sccmNH 3以及n型掺杂剂SiH 4，在非掺杂Al aGa 1-aN层上生长N型掺杂AlbGa 1-bN层，厚度为1μm，其中，b＝0.6。
④将反应室温度降为1100℃，向反应室中通入40sccm TMAl、60sccm TMGa和8000sccmNH 3，生长多量子阱结构，其中，垒层Al cGa 1-cN厚度为11nm，其中，c＝0.5；阱层Al dGa 1-dN厚度为5nm，d＝0.43。整个多量子阱结构循环生长6个周期。
⑤将反应室温度升到1150℃，反应室中通入60sccm TMAl、150sccm TMGa和8000sccmNH 3，生长电子阻挡层Al eGa 1-eN，e＝0.6；整个电子阻挡层的厚度为40nm。
⑥将反应室温度降低至1050℃，向反应室中通入60sccm TMAl、200sccm TMGa和8000sccmNH 3，生长P型Al fGa 1-fN层，f＝0.5，厚度为20nm。
⑦将反应室温度降低至900℃，向反应室中通入100sccm TMGa、5000sccmNH 3、10000sccm H 2以及200sccm Cp2Mg，生长第一P型GaN层，厚度为10nm；在780℃条件下，向反应室中通入80sccm TMGa、3000sccm NH 3、8000sccm H 2以及250sccm Cp2Mg，生长第二P型GaN层，厚度为15nm，使第一和第二GaN层依次交替层叠生长，层叠次数为N＝14。其中，第一P型GaN层掺杂浓度为7.0×10 18cm -3，第二P型GaN层掺杂浓度为2.5×10 19cm -3。
⑧保持反应室温度为800℃，N 2气氛下退火20～30min，然后随炉冷却。
实施例3
采用上述方案，具体制备工艺如下：
①将衬底放置于载盘上，传入设备反应室中，在1100℃条件下高温处理10min。接着，在850℃条件下通入50sccm TMAl和10000sccmNH 3，生长AlN缓冲层，缓冲层的厚度为1000nm。
②在1150℃条件下，向反应室中通入80sccm TMAl、100sccm TMGa和12000sccmNH 3，在AlN缓冲层上生长非掺杂Al aGa 1-aN层，厚度为1μm，其中，a＝0.65。
③保持温度不变，向反应室中通入80sccm TMAl、100sccm TMGa和12000sccmNH 3以及n型掺杂剂SiH 4，在非掺杂AlaGa 1-aN层上生长N型掺杂AlbGa 1-bN层，厚度为1μm，其中，b＝0.6。
④将反应室温度降为1100℃，向反应室中通入40sccm TMAl、60sccm TMGa和8000sccmNH 3，生长多量子阱结构，其中，垒层Al cGa 1-cN厚度为11nm，其中，c＝0.5；阱层Al dGa 1-dN厚度为5nm，d＝0.43。整个多量子阱结构循环生长6个周期。
⑤将反应室温度升到1150℃，反应室中通入60sccm TMAl、150sccm TMGa和8000sccmNH 3，生长电子阻挡层Al eGa 1-eN，e＝0.6；整个电子阻挡层的厚度为40nm。
⑥将反应室温度降低至1050℃，向反应室中通入60sccm TMAl、200sccm TMGa和8000sccmNH 3，生长P型Al fGa 1-fN层，f＝0.5，厚度为20nm。
⑦将反应室温度降低至880℃，向反应室中通入100sccm TMGa、5000sccmNH 3、10000sccm H 2以及200sccm Cp2Mg，生长第一P型GaN层，厚度为15nm；在770℃条件下，向反应室中通入80sccm TMGa、3000sccm NH 3、8000sccm H 2以及250sccm Cp2Mg，生长第二P型GaN层，厚度为18nm，使第一和第二GaN层依次交替层叠生长，层叠次数为N＝15。其中，第一P型GaN层掺杂浓度为7.0×10 18cm -3，第二P型GaN层掺杂浓度为2.5×10 19cm -3。
⑧保持反应室温度为800℃，N 2气氛下退火20～30min，然后随炉冷却。
实施例4
采用上述方案，具体制备工艺如下：
①将衬底放置于载盘上，传入设备反应室中，在1100℃条件下高温处理10min。接着，在850℃条件下通入50sccmTMAl和10000sccmNH 3，生长AlN缓冲层，缓冲层的厚度为1000nm。
②在1150℃条件下，向反应室中通入80sccm TMAl、100sccm TMGa和12000sccmNH 3，在AlN缓冲层上生长非掺杂Al aGa 1-aN层，厚度为1μm，其中，a＝0.65。
③保持温度不变，向反应室中通入80sccm TMAl、100sccm TMGa和12000sccmNH 3以及n型掺杂剂SiH 4，在非掺杂Al aGa 1-aN层上生长N型掺杂Al bGa 1-bN层，厚度为1μm，其中，b＝0.6。
④将反应室温度降为1100℃，向反应室中通入40sccm TMAl、60sccm TMGa和8000sccmNH 3，生长多量子阱结构，其中，垒层Al cGa 1-cN厚度为11nm，其中，c＝0.5；阱层Al dGa 1-dN厚度为5nm，d＝0.43。整个多量子阱结构循环生长6个周期。
⑤将反应室温度升到1150℃，反应室中通入60sccm TMAl、150sccm TMGa和8000sccmNH 3，生长电子阻挡层Al eGa 1-eN，e＝0.6；整个电子阻挡层的厚度为40nm。
⑥将反应室温度降低至1050℃，向反应室中通入60sccm TMAl、200sccm TMGa和8000sccmNH 3，生长P型Al fGa 1-fN层，f＝0.5，厚度为20nm。
⑦将反应室温度降低至880℃，向反应室中通入100sccm TMGa、5000sccmNH 3、10000sccm H 2以及200sccm Cp2Mg，生长第一P型GaN层，厚度为10nm；在770℃条件下，向反应室中通入80sccm TMGa、3000sccm NH 3、8000sccm H 2以及250sccm Cp2Mg，生长第二P型GaN层，厚度为15nm，使第一和第二GaN层依次交替层叠生长，层叠次数为N＝15。其中，第一P型GaN层掺杂浓度为6.0×10 18cm -3，第二P型GaN层掺杂浓度为2.2×10 19cm -3。
⑧保持反应室温度为800℃，N 2气氛下退火20～30min，然后随炉冷却。
综上可见，本发明：
A.依次生长由第一P型GaN和第二P型GaN层多层交替层叠而成的P型GaN层，且第一GaN层生长温度和氢气流量高于第二GaN层，利用GaN高温分解以及氢气腐蚀的机制，使第一GaN表面不平整，在生长第二GaN层时，减少材料内部的缺陷，进一步湮灭位错，整体使P型GaN层晶体质量更高，进而提高P型杂质的活化率，从而提高LED的发光效率；
B.通过第一和第二P型GaN生长温度不同以及掺杂不同，通过调制掺杂的模式，减少了材料内部的氮空位，提高了掺杂效率和导电性能，同时，既避免了高温下P型层中的受主杂质向有源区的扩散，减少了非辐射复合中心的产生，提升了发光效率，也使氮原子和镓原子倾向于二维生长，得到平整表面；
C.通过短暂的退火处理，让不同p型掺杂的GaN层的晶格在氮气和热的共同作用下，重新规则排列，减少表面六角缺陷的产生，提升外观质量。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (20)

  1. 一种具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，包括如下步骤：
    在LED外延片基底的电子阻挡层之上生长P型AlGaN层；
    在所述P型AlGaN层上交替生长第一P型GaN层和第二P型GaN层，形成P型GaN层；
    所述第一P型GaN层和第二P型GaN层的生长温度不同；所述第一P型GaN层和第二P型GaN层的P型掺杂浓度和/或氢气流量不同。
  2. 如权利要求1所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，所述第一P型GaN层和第二P型GaN层交替生长的层数为2～20。
  3. 如权利要求1所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，所述第一P型GaN层的掺杂浓度为1.0×10 18～3.0×10 19cm -3；
    所述第二P型GaN层的掺杂浓度为3.0×10 18～1.0×10 20cm -3。
  4. 如权利要求1所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，所述第一P型GaN层的生长温度高于第二P型GaN层的生长温度；
    生长所述第一P型GaN层时的氢气流量高于生长所述第二P型GaN层时的氢气流量。
  5. 如权利要求4所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，生长所述第一P型GaN层时反应室的温度为850～950℃；
    所述第二P型GaN层的生长温度为750～800℃。
  6. 如权利要求5所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，所述第一P型GaN层在870～950℃的条件下生长。
  7. 如权利要求4所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，生长所述第一P型GaN层时，通入反应室中氢气流 量为5000～25000sccm；
    生长所述第二P型GaN层时的氢气流量为3000～20000sccm。
  8. 如权利要求1所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，生长所述第一P型GaN层时，通入反应室中P型掺杂剂的流量为50～300sccm；
    生长所述第二P型GaN层时的P型掺杂剂的流量为100～600sccm。
  9. 如权利要求8所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，生长所述第一P型GaN层时，通入反应室中P型掺杂剂的流量为80～300sccm；
    生长所述第二P型GaN层时的P型掺杂剂的流量为100～500sccm。
  10. 如权利要求9所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，生长所述第一P型GaN层时的P型掺杂剂和生长所述第二P型GaN层时的P型掺杂剂均为Cp2Mg。
  11. 如权利要求1～10任一项所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，生长所述第一P型GaN层和第二P型GaN层时，反应室内压力独立的为100～500mbar，NH 3的流量独立的为3000～7000sccm；
    生长所述第一P型GaN层时的TMGa的流量为50～150sccm；
    生长所述第二P型GaN层时的TMGa的流量为30～100sccm。
  12. 如权利要求11所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，所述第一P型GaN层的厚度为1～20nm；
    所述第二P型GaN层的厚度为1～25nm。
  13. 如权利要求12所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，所述第一P型GaN层的厚度为5～20nm；
    所述第二P型GaN层的厚度为5～25nm。
  14. 如权利要求1所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，所述P型GaN层生长完成后，还包括依次进行的退火冷却；
    所述退火冷却为在N 2气氛下退火20～30min后随炉冷却。
  15. 如权利要求1所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，所述P型AlGaN层的厚度为5～20nm；
    生长所述P型AlGaN层的温度为1000～1200℃。
  16. 如权利要求1所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，所述LED外延片基底包括在衬底表面依次逐层生长的衬底、缓冲层、非掺杂层、N型掺杂层和多量子阱结构层。
  17. 如权利要求16所述的具有低电阻率P型层的深紫外LED外延制造方法，其特征在于，所述LED外延片基底采用如下方式生长得到：
    衬底处理：将衬底放置于载盘上，传入设备反应室中，1000～1200℃高温处理5～10min；
    缓冲层：在500～900℃的条件下，向反应室中通入III族源和V族源生长得到厚度为10～500nm的缓冲层；
    非掺杂层：在700～1300℃的条件下，向反应室中通入III族源和V族源生长得到厚度为1～5μm的非掺杂层；
    N型掺杂层：在700～1300℃的条件下，向反应室中通入III族源和V族源以及n型掺杂剂生长得到厚度为1～3μm的N型掺杂层；
    多量子阱结构层：在700～1200℃的条件下，向反应室中通入III族源和V族源生长得到垒层厚度为10～15nm，量子阱厚度为3～10nm的多量子阱结构层。
  18. 权利要求1～17任一项所述的制备方法制备得到的具有低电阻率P型层的深紫外LED外延，其特征在于，包括依次设置的包括电子阻挡层的LED外延片基底、P型AlGaN层和P型GaN层；
    所述P型AlGaN层位于所述电子阻挡层的上表面；
    所述P型GaN层包括交替设置的第一P型GaN层和第二P型GaN层。
  19. 如权利要求18所述的具有低电阻率P型层的深紫外LED外延，其特征在于，所述LED外延片基底包括依次层叠设置的衬底、缓冲层、非掺杂层、N型掺杂层、多量子阻挡层和电子阻挡层。
  20. 如权利要求18所述的具有低电阻率P型层的深紫外LED外延， 其特征在于，所述交替设置的层数为2～20。
PCT/CN2021/134093 2020-12-03 2021-11-29 一种具有低电阻率p型层的深紫外led外延制造方法 WO2022116945A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011395107.2 2020-12-03
CN202011395107.2A CN112331752A (zh) 2020-12-03 2020-12-03 一种具有低电阻率p型层的深紫外led外延制造方法

Publications (1)

Publication Number Publication Date
WO2022116945A1 true WO2022116945A1 (zh) 2022-06-09

Family

ID=74301818

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2021/134093 WO2022116945A1 (zh) 2020-12-03 2021-11-29 一种具有低电阻率p型层的深紫外led外延制造方法

Country Status (2)

Country Link
CN (1) CN112331752A (zh)
WO (1) WO2022116945A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799415A (zh) * 2023-02-10 2023-03-14 江西兆驰半导体有限公司 Led外延片及其制备方法、led
CN116072780A (zh) * 2023-03-09 2023-05-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116705927A (zh) * 2023-08-09 2023-09-05 江西兆驰半导体有限公司 Led外延片及其制备方法、led

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331752A (zh) * 2020-12-03 2021-02-05 至芯半导体(杭州)有限公司 一种具有低电阻率p型层的深紫外led外延制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020157596A1 (en) * 2001-04-30 2002-10-31 Stockman Stephen A. Forming low resistivity p-type gallium nitride
CN102130223A (zh) * 2010-12-06 2011-07-20 山东华光光电子有限公司 一种GaN基LED外延片表面粗化方法
CN103515495A (zh) * 2013-09-13 2014-01-15 华灿光电股份有限公司 一种GaN基发光二极管芯片的生长方法
CN104103721A (zh) * 2014-08-04 2014-10-15 湘能华磊光电股份有限公司 P型led外延结构、生长方法及led显示装置
CN104638083A (zh) * 2015-02-04 2015-05-20 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制作方法
CN108899403A (zh) * 2018-07-20 2018-11-27 西安电子科技大学 基于ScAlN/AlGaN超晶格p型层的高效发光二极管及制备方法
CN109473511A (zh) * 2018-09-12 2019-03-15 华灿光电(苏州）有限公司 一种氮化镓基发光二极管外延片及其生长方法
CN109659409A (zh) * 2018-12-05 2019-04-19 湖北深紫科技有限公司 一种led外延结构及其制备方法
CN110112273A (zh) * 2019-05-10 2019-08-09 马鞍山杰生半导体有限公司 一种深紫外led外延结构及其制备方法和深紫外led
CN112331752A (zh) * 2020-12-03 2021-02-05 至芯半导体(杭州)有限公司 一种具有低电阻率p型层的深紫外led外延制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3254931B2 (ja) * 1994-10-17 2002-02-12 松下電器産業株式会社 ｐ型窒化ガリウム系化合物半導体の製造方法
CN100514558C (zh) * 2007-12-10 2009-07-15 厦门大学 一种p-GaN低阻欧姆接触的制备方法
CN105390574B (zh) * 2015-11-03 2018-01-30 湘能华磊光电股份有限公司 Led外延层生长方法及通过此方法获得的led芯片
CN105513951B (zh) * 2015-12-25 2018-06-19 中国科学院半导体研究所 低电阻率p型氮化镓材料及其制备方法
CN107248543B (zh) * 2017-05-24 2018-11-02 太原理工大学 一种led外延结构及其制备方法
CN109686652A (zh) * 2018-12-25 2019-04-26 天津市耀宇科技有限公司 一种用于氮化镓生长的工艺方法
CN109904066B (zh) * 2019-01-24 2021-10-01 华灿光电（浙江）有限公司 GaN基发光二极管外延片的制备方法
CN110581204A (zh) * 2019-08-28 2019-12-17 映瑞光电科技(上海)有限公司 GaN基发光二极管外延结构及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020157596A1 (en) * 2001-04-30 2002-10-31 Stockman Stephen A. Forming low resistivity p-type gallium nitride
CN102130223A (zh) * 2010-12-06 2011-07-20 山东华光光电子有限公司 一种GaN基LED外延片表面粗化方法
CN103515495A (zh) * 2013-09-13 2014-01-15 华灿光电股份有限公司 一种GaN基发光二极管芯片的生长方法
CN104103721A (zh) * 2014-08-04 2014-10-15 湘能华磊光电股份有限公司 P型led外延结构、生长方法及led显示装置
CN104638083A (zh) * 2015-02-04 2015-05-20 映瑞光电科技(上海)有限公司 GaN基LED外延结构及其制作方法
CN108899403A (zh) * 2018-07-20 2018-11-27 西安电子科技大学 基于ScAlN/AlGaN超晶格p型层的高效发光二极管及制备方法
CN109473511A (zh) * 2018-09-12 2019-03-15 华灿光电(苏州）有限公司 一种氮化镓基发光二极管外延片及其生长方法
CN109659409A (zh) * 2018-12-05 2019-04-19 湖北深紫科技有限公司 一种led外延结构及其制备方法
CN110112273A (zh) * 2019-05-10 2019-08-09 马鞍山杰生半导体有限公司 一种深紫外led外延结构及其制备方法和深紫外led
CN112331752A (zh) * 2020-12-03 2021-02-05 至芯半导体(杭州)有限公司 一种具有低电阻率p型层的深紫外led外延制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799415A (zh) * 2023-02-10 2023-03-14 江西兆驰半导体有限公司 Led外延片及其制备方法、led
CN115799415B (zh) * 2023-02-10 2023-04-28 江西兆驰半导体有限公司 Led外延片及其制备方法、led
CN116072780A (zh) * 2023-03-09 2023-05-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116072780B (zh) * 2023-03-09 2023-06-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116705927A (zh) * 2023-08-09 2023-09-05 江西兆驰半导体有限公司 Led外延片及其制备方法、led
CN116705927B (zh) * 2023-08-09 2023-11-07 江西兆驰半导体有限公司 Led外延片及其制备方法、led

Also Published As

Publication number Publication date
CN112331752A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
WO2022116945A1 (zh) 一种具有低电阻率p型层的深紫外led外延制造方法
CN115360277B (zh) 一种深紫外发光二极管外延片、制备方法及led
JP5023230B1 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
CN110335927B (zh) 紫外led及其制备方法
CN102368519A (zh) 一种提高半导体二极管多量子阱发光效率的方法
CN108847435B (zh) 一种发光二极管外延片及其制备方法
US20170110627A1 (en) Non-polar blue light led epitaxial wafer based on lao substrate and preparation method thereof
CN115064620A (zh) 阶梯组分YAlN/AlGaN超晶格p型层的高效深紫外发光二极管及制备方法
CN111403568A (zh) 紫外led外延结构及其制备方法
CN114823998A (zh) 一种双极化诱导掺杂层的AlGaN基紫外LED芯片及其制备方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN113161453B (zh) 发光二极管外延片及其制造方法
CN115863503B (zh) 深紫外led外延片及其制备方法、深紫外led
CN112687773A (zh) 紫外发光二极管的外延片及其制备方法
CN213878133U (zh) 一种具有低电阻率p型层的深紫外led外延结构
CN113745379B (zh) 一种深紫外led外延结构及其制备方法
CN113410350B (zh) 深紫外发光元件及其制备方法
CN106449917B (zh) 发光二极管及其形成方法
CN212323021U (zh) 非极性AlGaN基深紫外LED外延片
CN112133799B (zh) 氮化镓基发光二极管外延片及其制造方法
CN114784150A (zh) 深紫外发光二极管的外延片及其制备方法
CN114373840A (zh) 一种发光二极管外延片及其制备方法
CN109473522B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109461802B (zh) 一种GaN基发光二极管外延片及其制备方法
CN113690351A (zh) 微型发光二极管外延片及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21899976

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21899976

Country of ref document: EP

Kind code of ref document: A1