CN116705927B - Led外延片及其制备方法、led - Google Patents

Led外延片及其制备方法、led Download PDF

Info

Publication number
CN116705927B
CN116705927B CN202310994188.5A CN202310994188A CN116705927B CN 116705927 B CN116705927 B CN 116705927B CN 202310994188 A CN202310994188 A CN 202310994188A CN 116705927 B CN116705927 B CN 116705927B
Authority
CN
China
Prior art keywords
layer
gan
oxidation
growth
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310994188.5A
Other languages
English (en)
Other versions
CN116705927A (zh
Inventor
张彩霞
印从飞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310994188.5A priority Critical patent/CN116705927B/zh
Publication of CN116705927A publication Critical patent/CN116705927A/zh
Application granted granted Critical
Publication of CN116705927B publication Critical patent/CN116705927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种LED外延片及其制备方法、LED,涉及半导体光电器件领域。LED外延片包括衬底和依次设于衬底上的缓冲层、三维生长层、二维填平层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层;所述三维生长层包括依次层叠于所述缓冲层上的AlGaN岛层和第一GaN氧化层,所述二维填平层包括依次层叠于所述三维生长层上的GaN填平层和第二GaN氧化层,所述第一GaN氧化层为第一GaN层在含氧气氛中氧化而得,所述第二GaN氧化层为第二GaN层在含氧气氛中氧化而得,第一GaN氧化层的氧化温度小于第二GaN氧化层的氧化温度。实施本发明,可提升抗静电性能、发光效率。

Description

LED外延片及其制备方法、LED
技术领域
本发明涉及半导体光电器件领域,尤其涉及一种LED外延片及其制备方法、LED。
背景技术
GaN基发光二极管已经实现工业化生产、在背光源、照明、景观灯等方面都有应用。目前常用于GaN基发光二极管一般采用异质衬底,由于衬底与GaN材料存在严重的晶格失配,一般采用MOCVD方法生长GaN产生的位错缺陷密度高,位错缺陷严重破坏了GaN原本的晶体排序,有的位错从LED外延结构的底层延伸,造成LED器件漏电通道增多,从而造成LED抗静电能力减弱。
此外,现有的GaN基发光二极管外延结构中,一般在N型层与缓冲层之间设置非掺杂GaN层,以减少位错缺陷。其一般通过2步法进行生长,即先进行3D-GaN生长,再转变为2D-GaN生长,但是在三维岛合并转变为二维生长的过程中,在其界面处依然存在大量的位错缺陷,影响外延的表面平整度和发光二极管的抗静电能力。
发明内容
本发明所要解决的技术问题在于,提供一种LED外延片及其制备方法,其可提升发光二极管的抗静电性能和发光效率。
本发明还要解决的技术问题在于,提供一种LED。
为了解决上述问题,本发明公开了一种LED外延片,其包括衬底和依次设于所述衬底上的缓冲层、三维生长层、二维填平层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层;
所述三维生长层包括依次层叠于所述缓冲层上的AlGaN岛层和第一GaN氧化层,所述二维填平层包括依次层叠于所述三维生长层上的GaN填平层和第二GaN氧化层,所述第一GaN氧化层为第一GaN层在含氧气氛中氧化而得,所述第二GaN氧化层为第二GaN层在含氧气氛中氧化而得;
所述第一GaN氧化层的氧化温度小于所述第二GaN氧化层的氧化温度,以使所述第二GaN氧化层中Ga2O3的含量大于第一GaN氧化层中Ga2O3的含量。
作为上述技术方案的改进,所述第一GaN氧化层的氧化温度为700℃~900℃,所述第二GaN氧化层的氧化温度为1000℃~1200℃。
作为上述技术方案的改进,所述AlGaN岛层的厚度为30nm~200nm,Al组分占比为0.4~0.6;所述第一GaN氧化层的厚度为5nm~50nm。
作为上述技术方案的改进,所述GaN填平层的厚度为50nm~300nm,所述第二GaN氧化层的厚度为20nm~100nm。
作为上述技术方案的改进,所述缓冲层为AlN层,其通过PVD法制成;
所述三维生长层包括依次层叠于所述缓冲层上的Al金属层、AlGaN岛层和第一GaN氧化层。
作为上述技术方案的改进,所述Al金属层的厚度为1nm~10nm。
相应的,本发明还公开了一种LED外延片的制备方法,用于制备上述的LED外延片,其包括:
提供衬底,在所述衬底上依次生长缓冲层、三维生长层、二维填平层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层;
所述三维生长层包括依次层叠于所述缓冲层上的AlGaN岛层和第一GaN氧化层,所述二维填平层包括依次层叠于所述三维生长层上的GaN填平层和第二GaN氧化层,所述第一GaN氧化层为第一GaN层在含氧气氛中氧化而得,所述第二GaN氧化层为第二GaN层在含氧气氛中氧化而得;
所述第一GaN氧化层的氧化温度小于所述第二GaN氧化层的氧化温度,以使所述第二GaN氧化层中Ga2O3的含量大于第一GaN氧化层中Ga2O3的含量。
作为上述技术方案的改进,所述AlGaN岛层的生长温度为800℃~1050℃,生长压力为200torr~500torr;
所述第一GaN氧化层的制备方法为,在800℃~1050℃、200torr~500torr条件下生长第一GaN层,然后在氧气气氛中,700℃~900℃下氧化10min~20min,即得到第一GaN氧化层;
所述GaN填平层的生长温度为1100℃~1300℃,生长压力为100torr~200torr;
所述第二GaN氧化层的制备方法为:在1100℃~1300℃、100torr~200torr条件下生长第二GaN层,然后在氧气气氛中,1000℃~1200℃下氧化10min~20min,即得到第二GaN氧化层。
作为上述技术方案的改进,所述三维生长层还包括Al金属层,其生长温度为800℃~1050℃,生长压力为200torr~500torr。
实施本发明,具有如下有益效果:
1、本发明的LED外延片,在缓冲层与非掺杂GaN层之间插入了三维生长层和二维填平层,其中,三维生长层包括依次层叠的AlGaN岛层和第一GaN氧化层,二维填平层包括依次层叠的GaN填平层和第二GaN氧化层。AlGaN岛层较传统的GaN岛层而言晶格质量更高,三维岛的分布相对均匀。第一GaN氧化层以GaON材质和Ga2O3材质为主,一者其具有较高的击穿场,晶格质量较好。二者,第一GaN氧化层在氧化时,相当于一个退火再结晶的过程,使得AlGaN岛更加均匀,大小更加一致。GaN填平层可合并填平三维生长层,进一步的,后续生长的第二GaN氧化层的晶格质量高,可减少三维生长层合并时的位错缺陷。第二GaN氧化层也以GaON材质和Ga2O3材质为主,本身可以提升器件的抗静电能力,此外,其氧化时也对GaN填平层进行了退火,会使得三维岛合并时产生的位错缺陷发生扭曲和湮灭。综合以上,本发明的LED外延片解决了传统LED外延2步生长法中三维岛合并时缺陷位错多,产生的外延表面平整度差,器件抗静电性能差的问题,提升了发光效率。
2、本发明的LED外延片中在以PVD法生长的AlN层作为缓冲层时,三维生长层包括依次层叠的Al金属层、AlGaN岛层和第一GaN氧化层。这是由于PVD法生长的AlN缓冲层平整度高,在其上面直接进行3D生长相对困难。本发明通过先生长Al金属层,其在AlGaN岛层生长时可发挥定位作用,提升AlGaN岛层中AlGaN岛的晶格质量,使得其大小更一致,分布更均匀,减少了位错的产生,也为后续三维岛合并时位错的湮灭提供良好基础。进一步提升LED外延片的抗静电性能和发光效率。
附图说明
图1是本发明一实施例中LED外延片的结构示意图;
图2是本发明另一实施例中LED外延片的结构示意图;
图3是本发明一实施例中LED外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面对本发明作进一步地详细描述。
参考图1~图2,本发明公开了一种LED外延片LED外延片,包括衬底1和依次设于衬底1上的缓冲层2、三维生长层3、二维填平层4、非掺杂GaN层5、N型GaN层6、多量子阱层7、电子阻挡层8和P型GaN层9。其中,三维生长层3包括依次层叠于缓冲层2上的AlGaN岛层31和第一GaN氧化层32,二维填平层4包括依次层叠于三维生长层3上的GaN填平层41和第二GaN氧化层42。
其中,AlGaN岛层31的厚度为30nm~300nm,示例性的为50nm、70nm、100nm、120nm、150nm、170nm、200nm、250nm或270nm,但不限于此。优选的为30nm~200nm。
AlGaN岛层31中Al组分占比为0.4~0.7,高组分的AlGaN材质三维生长趋势更为明显,但过高的Al组分会使得其晶格质量下降,引入的缺陷增多。示例性的,AlGaN岛层31中Al组分占比为0.44、0.48、0.55、0.59、0.63或0.67,但不限于此。优选的为0.4~0.6。
其中,第一GaN氧化层32为第一GaN层在含氧气氛中氧化而得。具体的,含氧气氛可为空气气氛、O2气氛或N2O气氛,但不限于此。优选的为O2气氛。氧化温度为700℃~1000℃,在该温度下氧化,晶格质量较好,且防止了过高温度破坏三维结构。示例性的,氧化温度为760℃、820℃、880℃、930℃或970℃,但不限于此。优选的为700℃~900℃。
具体的,第一GaN层的生长温度为800℃~1050℃,生长压力为200torr~500torr,基于该条件生长的第一GaN层更加趋向三维岛状结构。
第一GaN氧化层32的厚度为5nm~100nm,示例性的为15nm、30nm、45nm、60nm、75nm或90nm,但不限于此。优选的为5nm~50nm。
优选的,参考图2,在本发明的一个实施例之中,三维生长层3还包括Al金属层33,其设于缓冲层2和AlGaN岛层31之间。Al金属层33可发挥定位作用,提升后期AlGaN岛层31中AlGaN岛的晶格质量,使得其大小更一致,分布更均匀,减少位错的产生,也为后续三维岛合并时位错的湮灭提供良好基础。这种三维生长层3更适用于以PVD法制得的AlN层作为缓冲层的外延结构之中,这是由于PVD法生长的AlN缓冲层平整度高,在其上面直接进行3D生长相对困难。
具体的,Al金属层33的厚度为1nm~10nm,示例性的为2nm、4nm、6nm、8nm或9nm,但不限于此。
其中,GaN填平层41的厚度为50nm~400nm,示例性的为80nm、120nm、150nm、200nm、250nm、300nm或380nm,但不限于此。优选的为50nm~300nm。
其中,第二GaN氧化层42为第二GaN层在含氧气氛中氧化而得。具体的,含氧气氛可为空气气氛、O2气氛或N2O气氛,但不限于此。优选的为O2气氛。氧化温度为1000℃~1300℃,在该温度下氧化,晶格质量较好,且采用较高温度退火,会使得三维岛合并时产生的位错缺陷发生扭曲和湮灭。示例性的,氧化温度为1060℃、1130℃、1180℃、1240℃或1290℃,但不限于此。优选的为1000℃~1200℃。
具体的,第二GaN层的生长温度为1100℃~1300℃,生长压力为100torr~200torr,基于该条件生长的第二GaN层更加趋向二维层状结构。
第二GaN氧化层42的厚度为5nm~100nm,示例性的为15nm、30nm、45nm、60nm、75nm或90nm,但不限于此。优选的为20nm~100nm。
具体的,第一GaN氧化层32的氧化温度小于第二GaN氧化层42的氧化温度,以使第二GaN氧化层42中Ga2O3的含量大于第一GaN氧化层32中Ga2O3的含量,基于这种控制,可进一步提升LED外延片的抗静电性能。
其中,衬底1为蓝宝石衬底、硅衬底、氧化锌衬底、氧化镓衬底或碳化硅衬底,但不限于此。
其中,缓冲层2为AlN层或AlGaN层,但不限于此。优选的为AlN层。缓冲层2的厚度为20nm~100nm,示例性的为35nm、40nm、50nm、70nm或90nm,但不限于此。
其中,非掺杂GaN层5的厚度300nm~1000nm,示例性的为350nm、500nm、700nm或800nm,但不限于此。本发明的三维生长层3、二维填平层4减少了位错缺陷,也降低了非掺杂GaN层5的厚度。
其中,N型GaN层6的掺杂元素为Si或Ge,但不限于此,优选的为Si。N型GaN层6的掺杂浓度为5×1018cm-3~5×1019cm-3,示例性的为6×1018cm-3、9×1018cm-3、3×1019cm-3或4×1019cm-3,但不限于此。N型GaN层6的厚度为0.5μm~3μm,示例性的为1.2μm、1.6μm、2μm、2.4μm、2.8μm或2.9μm,但不限于此。
其中,多量子阱层7为交替堆叠的InGaN量子阱层和GaN量子垒层,堆叠周期数3~15。单个InGaN量子阱层的厚度为2nm~5nm,示例性的为2.5nm、3.3nm、3.7nm、4.1nm、4.5nm或4.9nm,但不限于此。单个GaN量子垒层的厚度为6nm~15nm,示例性的为6.4nm、8nm、10nm、12nm或14nm,但不限于此。
其中,电子阻挡层8为AlxGa1-xN层和InyGa1-yN层交替生长的周期性结构,周期数为3~15;其中,x为0.05-0.2,y为0.1-0.5。单个AlxGa1-xN层的厚度为1nm~5nm,单个InyGa1-yN层的厚度为1nm~5nm。电子阻挡层8的总厚度为5nm~100nm。
其中,P型GaN层9中的P型掺杂元素为Mg、Be或Zn,但不限于此。优选的为Mg。P型GaN层9中P型掺杂浓度为1×1019cm-3~1×1021cm-3,示例性的为3×1019cm-3、7×1019cm-3、1×1020cm-3、4×1020cm-3或8×1020cm-3,但不限于此。P型GaN层9的厚度为200nm~300nm,示例性的为220nm、240nm、260nm或280nm,但不限于此。
相应的,参考图3,本发明还公开了一种LED外延片的制备方法,用于制备上述的LED外延片,其包括以下步骤:
S1:提供衬底;
优选的,在本发明的一个实施例之中,将衬底加载至MOCVD反应室中,在H2气氛中预处理4min~15min,处理温度为1000℃~1200℃,处理压力为200torr~600torr。
S2:在衬底上依次生长缓冲层、三维生长层、二维填平层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层;
具体的,步骤S2包括:
S21:在衬底上生长缓冲层;
其中,可通过PVD、MOCVD、MBE或VPE生长缓冲层,但不限于此。
优选的,在本发明的一个实施例之中,通过PVD生长AlN层,作为缓冲层。
在本发明的另一个实施例之中,通过MOCVD生长AlN层,作为缓冲层。其生长温度为800℃~1000℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMAl作为Al源。
在本发明的又一个实施例之中,采用MOCVD生长AlGaN层,其生长温度为500℃~700℃,生长压力为200torr~400torr。生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。
S22:在缓冲层上生长三维生长层;
具体的,在本发明的一个实施例之中,S22包括:
S221:在缓冲层上生长Al金属层;
其中,可通过PVD、MOCVD、蒸镀等方法生长Al金属层,但不限于此。
优选的,在本发明的一个实施例之中,采用MOCVD生长Al金属层,其生长温度为800℃~1050℃,生长压力为200torr~500torr。生长时,以H2和N2作为载气,在MOCVD反应室中通入TMAl作为Al源。
S222:在Al金属层上生长AlGaN岛层;
其中,可通过PVD、MOCVD、MBE或VPE生长AlGaN岛层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长AlGaN岛层,其生长温度为800℃~1050℃,生长压力为200torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。
S223:在AlGaN岛层上生长第一GaN层。
其中,可通过PVD、MOCVD、MBE或VPE生长第一GaN层,但不限于此。
优选的,在本发明的一个实施例之中,采用MOCVD生长第一GaN层,其生长温度为800℃~1050℃,生长压力为200torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMGa作为Ga源。
S224:将第一GaN层在含氧气氛中氧化,得到第一GaN氧化层;
其中,700℃~900℃下氧化10min~20min,即得到第一GaN氧化层;
其中,含氧气氛可为空气气氛、O2气氛或N2O气氛,但不限于此。优选的为O2气氛。氧化温度为700℃~1000℃,优选的为700℃~900℃。氧化时间为10min~20min。
S23:在三维生长层上生长二维填平层;
具体的,在本发明的一个实施例之中,S23包括:
S231:在三维生长层上生长GaN填平层;
其中,可通过PVD、MOCVD、MBE或VPE生长GaN填平层,但不限于此。
优选的,在本发明的一个实施例之中,采用MOCVD生长GaN填平层,其生长温度为1100℃~1300℃,生长压力为100torr~200torr。生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMGa作为Ga源。
S232:在GaN填平层上生长第二GaN层。
其中,可通过PVD、MOCVD、MBE或VPE生长第二GaN层,但不限于此。
优选的,在本发明的一个实施例之中,采用MOCVD生长第二GaN层,其生长温度为1100℃~1300℃,生长压力为100torr~200torr。生长时,在MOCVD反应室中通入NH3作为N源;以H2和N2作为载气,通入TMGa作为Ga源。
S233:将第二GaN层在含氧气氛中氧化,得到第二GaN氧化层;
其中,含氧气氛可为空气气氛、O2气氛或N2O气氛,但不限于此。优选的为O2气氛。氧化温度为1000℃~1300℃,优选的为1000℃~1200℃。氧化时间为10min~20min。
S24:在二维填平层上生长非掺杂GaN层;
其中,可通过PVD、MOCVD、MBE或VPE生长非掺杂GaN层,但不限于此。
优选的,在本发明的一个实施例之中,在MOCVD中生长非掺杂GaN层,生长温度为1100℃~1150℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源。
S25:在非掺杂GaN层上生长N型GaN层;
其中,在本发明的一个实施例之中,在MOCVD中生长N型GaN层,生长温度为1100℃~1200℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源,通入SiH4作为N型掺杂源,以N2和H2作为载气,通入TMGa作为Ga源。
S26:在N型GaN层上生长多量子阱层;
其中,在本发明的一个实施例之中,在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层,以形成多量子阱层。其中,InGaN量子阱层的生长温度为700℃~800℃,生长压力为100torr~300torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源。GaN量子垒层的生长温度为800℃~900℃,生长压力为100torr~300torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMGa作为Ga源。
S27:在多量子阱层上生长电子阻挡层;
其中,可通过MOCVD、MBE或VPE生长电子阻挡层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD中周期性生长AlxGa1-xN层和InyGa1-yN层,直至得到电子阻挡层。其中,AlxGa1-xN层的生长温度900℃~1000℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMAl作为Al源,通入TMGa作为Ga源。InyGa1-yN层的生长温度900℃~1000℃,生长压力为100torr~500torr。生长时,在MOCVD反应室中通入NH3作为N源,以N2和H2作为载气,通入TMIn作为In源,通入TMGa作为Ga源。
S28:在电子阻挡层上生长P型GaN层;
其中,通过MOCVD、MBE或VPE生长P型GaN层,但不限于此。
优选的,在本发明的一个实施例之中,通过MOCVD生长P型GaN层,生长温度为1000℃~1100℃,生长压力100torr~500torr。
下面以具体实施例对本发明进行进一步说明:
实施例1
参考图1,本实施例提供一种LED外延片,其包括衬底1和依次设于衬底1上的缓冲层2、三维生长层3、二维填平层4、非掺杂GaN层5、N型GaN层6、多量子阱层7、电子阻挡层8和P型GaN层9。
其中,衬底1为蓝宝石衬底,缓冲层2为AlN层,其厚度为30nm。
其中,三维生长层3包括依次层叠于缓冲层2上的AlGaN岛层31和第一GaN氧化层32,AlGaN岛层31中Al组分占比为0.65,厚度为250nm。第一GaN氧化层32为第一GaN层在O2气氛中氧化而得,氧化温度为800℃,氧化时间为18min。第一GaN氧化层32的厚度为60nm。
其中,二维填平层4包括依次层叠于三维生长层3上的GaN填平层41和第二GaN氧化层42。GaN填平层41的厚度为385nm。第二GaN氧化层42为第二GaN层在O2气氛中氧化而得,氧化温度为1100℃,氧化时间为15min。第二GaN氧化层42的厚度为15nm。
其中,非掺杂GaN层5的厚度为650nm。N型GaN层6的厚度为2μm,掺杂元素为Si,Si的掺杂浓度为2×1019cm-3
其中,多量子阱层7为周期性结构,周期数为10,每个周期均包括依次层叠的InGaN量子阱层和GaN量子垒层。其中,单个InGaN量子阱层的厚度为3nm,单个GaN量子垒层的厚度为10nm。
其中,电子阻挡层8为AlxGa1-xN层(x=0.1)和InyGa1-yN层(y=0.22)交替生长的周期性结构,周期数为10;单个AlxGa1-xN层的厚度为3nm,单个InyGa1-yN层的厚度为3nm。P型GaN层9的厚度为220nm,掺杂元素为Mg,掺杂浓度为5×1020cm-3
本实施例中用于LED外延片的制备方法,包括以下步骤:
(1)提供衬底,将衬底加载至MOCVD反应室中,在H2气氛中预处理12min,处理温度为1150℃,处理压力为400torr。
(2)在衬底上生长缓冲层;
其中,通过MOCVD生长AlN层,生长温度为850℃,生长压力为200torr。
(3)在缓冲层上生长AlGaN岛层;
其中,通过MOCVD生长AlGaN岛层,其生长温度为920℃,生长压力为450torr。
(4)在AlGaN岛层上生长第一GaN层。
其中,通过MOCVD生长第一GaN层,其生长温度为850℃,生长压力为450torr。
(5)将第一GaN层在O2气氛中氧化,得到第一GaN氧化层;
其中,氧化温度为1000℃,氧化时间为18min。
(6)在第一GaN氧化层上生长GaN填平层;
其中,通过MOCVD生长GaN填平层,其生长温度为1280℃,生长压力为130torr。
(7)在GaN填平层上生长第二GaN层。
其中,通过MOCVD生长第二GaN层,其生长温度为1250℃,生长压力为120torr。
(8)将第二GaN层在O2气氛中氧化,得到第二GaN氧化层;
其中,氧化温度为1000℃,氧化时间为10min。
(9)在第二GaN氧化层上生长非掺杂GaN层;
其中,在MOCVD中生长非掺杂GaN层,生长温度为1120℃,生长压力为300torr。
(10)在非掺杂GaN层上生长N型GaN层;
其中,在MOCVD中生长N型GaN层,生长温度为1150℃,生长压力为300torr。
(11)在N型GaN层上生长多量子阱层;
其中,在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层,以形成多量子阱层。其中,InGaN量子阱层的生长温度为780℃,生长压力为200torr。GaN量子垒层的生长温度为880℃,生长压力为200torr。
(12)在多量子阱层上生长电子阻挡层;
其中,通过MOCVD中周期性生长AlxGa1-xN层和InyGa1-yN层,直至得到电子阻挡层。其中,AlxGa1-xN层的生长温度920℃,生长压力为200torr。InyGa1-yN层的生长温度910℃,生长压力为200torr。
(13)在电子阻挡层上生长P型GaN层;
其中,通过MOCVD生长P型GaN层。其生长温度为1050℃,生长压力为200torr。
实施例2
参考图1,本实施例提供一种LED外延片,其与实施例1的区别在于:
AlGaN岛层31中Al组分占比为0.55,厚度为160nm。第一GaN氧化层32的氧化时间为16min,厚度为40nm。
GaN填平层41的厚度为250nm。第二GaN氧化层的氧化时间为18min,厚度为50nm。
其余均与实施例1相同。
实施例3
参考图1,本实施例提供一种LED外延片,其与实施例2的区别在于:
缓冲层2(AlN层)通过PVD制成。
其余均与实施例2相同。
实施例4
参考图2,本实施例提供一种LED外延片,其与实施例3的区别在于:三维生长层3还包括Al金属层33,其设于缓冲层2和AlGaN岛层31之间。Al金属层33的厚度为5nm。
Al金属层通过MOCVD生长,其生长温度为830℃,生长压力为400torr。
其余均与实施例3相同。
对比例1
本对比例提供一种LED外延片,其与实施例1的区别在于,不包括三维生长层、二维填平层,相应的,也不包括该两层的制备步骤。非掺杂GaN层的厚度为2.2μm,其余均与实施例1相同。
对比例2
本对比例提供一种LED外延片,其与实施例1的区别在于,不包括AlGaN岛层和GaN填平层,相应的,也不包括该两层的制备步骤。其余均与实施例1相同。
对比例3
本对比例提供一种LED外延片,其与实施例1的区别在于,不包括第一GaN氧化层和第二GaN氧化层,相应的,也不包括该两层的制备步骤。其余均与实施例1相同。
将实施例1~实施例4,对比例1~对比例3所得的LED外延片加工制作成10×24mil具有垂直结构的LED芯片,测试其发光亮度与抗静电性能;具体的测试方法为:
(1)亮度:在通入电流120mA时,测试所得芯片的亮度,每个实施例、对比例各测试10个,取平均值。并以对比例1为基准,计算亮度提升率;
(2)抗静电性能:在HBM(人体放电模型)下运用静电仪对LED芯片的抗静电性能进行测试,测试LED芯片能承受反向8000V静电的通过比例。
具体结果如下:
由表中可以看出,当在传统的发光二极管结构(对比例1)中添加本发明的三维生长层和二维填平层(实施例1)时,有效提升了发光效率、抗静电性能。
以上所述是发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种LED外延片,其特征在于,包括衬底和依次设于所述衬底上的缓冲层、三维生长层、二维填平层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层;
所述三维生长层包括依次层叠于所述缓冲层上的AlGaN岛层和第一GaN氧化层,所述二维填平层包括依次层叠于所述三维生长层上的GaN填平层和第二GaN氧化层,所述第一GaN氧化层为第一GaN层在含氧气氛中氧化而得,所述第二GaN氧化层为第二GaN层在含氧气氛中氧化而得;
所述第一GaN氧化层的氧化温度为700℃~1000℃,氧化时间为10min~20min;所述第二GaN氧化层的氧化温度为1000℃~1300℃,氧化时间为10min~20min;且所述第一GaN氧化层的氧化温度小于所述第二GaN氧化层的氧化温度,以使所述第二GaN氧化层中Ga2O3的含量大于第一GaN氧化层中Ga2O3的含量。
2.如权利要求1所述的LED外延片,其特征在于,所述第一GaN氧化层的氧化温度为700℃~900℃,所述第二GaN氧化层的氧化温度为1000℃~1200℃。
3.如权利要求2所述的LED外延片,其特征在于,所述AlGaN岛层的厚度为30nm~200nm,Al组分占比为0.4~0.6;所述第一GaN氧化层的厚度为5nm~50nm。
4.如权利要求1所述的LED外延片,其特征在于,所述GaN填平层的厚度为50nm~300nm,所述第二GaN氧化层的厚度为20nm~100nm。
5.如权利要求1~4任一项所述的LED外延片,其特征在于,所述缓冲层为AlN层,其通过PVD法制成;
所述三维生长层包括依次层叠于所述缓冲层上的Al金属层、AlGaN岛层和第一GaN氧化层。
6.如权利要求5所述的LED外延片,其特征在于,所述Al金属层的厚度为1nm~10nm。
7.一种LED外延片的制备方法,用于制备如权利要求1~6任一项所述的LED外延片,其特征在于,包括:
提供衬底,在所述衬底上依次生长缓冲层、三维生长层、二维填平层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层和P型GaN层;
所述三维生长层包括依次层叠于所述缓冲层上的AlGaN岛层和第一GaN氧化层,所述二维填平层包括依次层叠于所述三维生长层上的GaN填平层和第二GaN氧化层,所述第一GaN氧化层为第一GaN层在含氧气氛中氧化而得,所述第二GaN氧化层为第二GaN层在含氧气氛中氧化而得;
所述第一GaN氧化层的氧化温度为700℃~1000℃,氧化时间为10min~20min;所述第二GaN氧化层的氧化温度为1000℃~1300℃,氧化时间为10min~20min;且所述第一GaN氧化层的氧化温度小于所述第二GaN氧化层的氧化温度,以使所述第二GaN氧化层中Ga2O3的含量大于第一GaN氧化层中Ga2O3的含量。
8.如权利要求7所述的LED外延片的制备方法,其特征在于,所述AlGaN岛层的生长温度为800℃~1050℃,生长压力为200torr~500torr;
所述第一GaN氧化层的制备方法为,在800℃~1050℃、200torr~500torr条件下生长第一GaN层,然后在氧气气氛中,700℃~900℃下氧化10min~20min,即得到第一GaN氧化层;
所述GaN填平层的生长温度为1100℃~1300℃,生长压力为100torr~200torr;
所述第二GaN氧化层的制备方法为:在1100℃~1300℃、100torr~200torr条件下生长第二GaN层,然后在氧气气氛中,1000℃~1200℃下氧化10min~20min,即得到第二GaN氧化层。
9.如权利要求7所述的LED外延片的制备方法,其特征在于,所述三维生长层还包括Al金属层,其生长温度为800℃~1050℃,生长压力为200torr~500torr。
10.一种LED,其特征在于,包括如权利要求1~6任一项所述的LED外延片。
CN202310994188.5A 2023-08-09 2023-08-09 Led外延片及其制备方法、led Active CN116705927B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310994188.5A CN116705927B (zh) 2023-08-09 2023-08-09 Led外延片及其制备方法、led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310994188.5A CN116705927B (zh) 2023-08-09 2023-08-09 Led外延片及其制备方法、led

Publications (2)

Publication Number Publication Date
CN116705927A CN116705927A (zh) 2023-09-05
CN116705927B true CN116705927B (zh) 2023-11-07

Family

ID=87834322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310994188.5A Active CN116705927B (zh) 2023-08-09 2023-08-09 Led外延片及其制备方法、led

Country Status (1)

Country Link
CN (1) CN116705927B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020074464A (ja) * 2017-03-24 2020-05-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2022116945A1 (zh) * 2020-12-03 2022-06-09 至芯半导体(杭州)有限公司 一种具有低电阻率p型层的深紫外led外延制造方法
CN114628555A (zh) * 2022-05-16 2022-06-14 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN115714155A (zh) * 2022-11-21 2023-02-24 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、深紫外发光二极管
CN116093226A (zh) * 2023-04-10 2023-05-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116190520A (zh) * 2023-05-05 2023-05-30 江西兆驰半导体有限公司 提高波长良率的led外延片及其制备方法、led芯片
CN116259693A (zh) * 2023-05-10 2023-06-13 江西兆驰半导体有限公司 基于图形化衬底的led外延片及其制备方法、led
CN116565073A (zh) * 2023-05-15 2023-08-08 江西兆驰半导体有限公司 一种GaN外延复合层及其制备方法、发光二极管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020958B1 (ko) * 2008-11-17 2011-03-09 엘지이노텍 주식회사 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
CN104393124B (zh) * 2014-11-25 2017-04-05 天津三安光电有限公司 一种发光二极管外延片结构的制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020074464A (ja) * 2017-03-24 2020-05-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2022116945A1 (zh) * 2020-12-03 2022-06-09 至芯半导体(杭州)有限公司 一种具有低电阻率p型层的深紫外led外延制造方法
CN114628555A (zh) * 2022-05-16 2022-06-14 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN115714155A (zh) * 2022-11-21 2023-02-24 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、深紫外发光二极管
CN116093226A (zh) * 2023-04-10 2023-05-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116190520A (zh) * 2023-05-05 2023-05-30 江西兆驰半导体有限公司 提高波长良率的led外延片及其制备方法、led芯片
CN116259693A (zh) * 2023-05-10 2023-06-13 江西兆驰半导体有限公司 基于图形化衬底的led外延片及其制备方法、led
CN116565073A (zh) * 2023-05-15 2023-08-08 江西兆驰半导体有限公司 一种GaN外延复合层及其制备方法、发光二极管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Optical studies of the effect of oxidation on GaN";Gulten Karaoglan-Bebek et.al.;《Journal of Vacuum Science & Technology B》;第011213-1至011213-4页 *
"热氧化对MOCVD外延GaN薄膜光学特性影响的实验研究";陈柯宇等;《光电子技术》;第第41卷卷(第第4期期);第303-307页 *

Also Published As

Publication number Publication date
CN116705927A (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
CN115347098B (zh) 低工作电压发光二极管外延片及其制备方法、发光二极管
CN115377259B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093226B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581215B (zh) 发光二极管外延片及其制作方法
CN115101638B (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN116581217B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116825918B (zh) 发光二极管外延片及其制备方法
CN115775853B (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN116741905B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581216B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116314511B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115458649A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116632136A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116759508A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116914046A (zh) 发光二极管外延片及其制备方法
CN116682914B (zh) 发光二极管外延片及其制备方法、发光二极管外延片
CN116154060B (zh) 黄绿光led外延片及其制备方法、黄绿光led
CN117613156A (zh) 发光二极管外延片及其制备方法、led
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116914049A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115986022A (zh) 深紫外led外延片及其制备方法、深紫外led

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant