CN116565073A - 一种GaN外延复合层及其制备方法、发光二极管 - Google Patents

一种GaN外延复合层及其制备方法、发光二极管 Download PDF

Info

Publication number
CN116565073A
CN116565073A CN202310543127.7A CN202310543127A CN116565073A CN 116565073 A CN116565073 A CN 116565073A CN 202310543127 A CN202310543127 A CN 202310543127A CN 116565073 A CN116565073 A CN 116565073A
Authority
CN
China
Prior art keywords
layer
gan
composite layer
epitaxial composite
gan epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310543127.7A
Other languages
English (en)
Inventor
周志兵
张星星
林潇雄
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310543127.7A priority Critical patent/CN116565073A/zh
Publication of CN116565073A publication Critical patent/CN116565073A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种GaN外延复合层及其制备方法、发光二极管,GaN外延复合层包括衬底、以及依次层叠于衬底上的N型半导体层、多量子阱有源层以及P型半导体层,其中,N型半导体层为n‑GaN层,P型半导体层为p‑GaN层;GaN外延复合层还包括GaON薄层,GaON薄层覆盖于n‑GaN层、多量子阱有源层以及p‑GaN层外露表面。本申请通过在切割面GaN层上氧化生成GaON薄层,在修复ICP刻蚀产生的缺陷的同时生成一层GaON薄层,GaON薄层拥有比常规钝化层更好的晶格匹配,以防止漏电流。

Description

一种GaN外延复合层及其制备方法、发光二极管
技术领域
本发明涉及半导体技术领域,特别涉及一种GaN外延复合层及其制备方法、发光二极管。
背景技术
MicroLED显示技术的潜在应用十分广泛,户内外超大尺寸显示、AR/VR 眼镜、智能手表、平视显示器、可穿戴电子、可见光通信等。但随着时间推移,不良环境下使用会出现使用寿命降低、发光效率降低以及出现漏电流和光衰等情况。
经研究表明,表面态改变对可靠性的影响尤为严重,理想表面的表面层中原子排列的对称性与体内原子应该完全相同。然而实际当一块半导体突然被中止时,表面理想的周期性晶格发生中断,从而导致禁带中出现表面态。在LED干法蚀刻后就会出现表面态的改变,即干法蚀刻将缺陷和表面状态引入多个侧壁上,所述缺陷和表面状态充当电荷载流子陷阱,并且所述缺陷和表面状态增加所述器件的漏电流及所述器件中非辐射复合的可能性。经研究表明,LED芯片越小,拥有的表面态受损比例越高,尤其是MicroLED芯片,由于其尺寸很小,在干法刻蚀过程中刻蚀面缺陷比例较多,由切割造成的表面态受损比例非常高,造成有源区内非辐射复合缺陷的增加,从而造成MicroLED漏电流和光衰增加,严重影响发光效率。
现有技术中,通常在刻蚀后的刻蚀面覆盖钝化层来降低表面态密度,如专利(201980073030.6)使用化学处理随后进行共形沉积电介质的侧壁钝化方法来减小漏电流,然而此方式并不能完全消除表面态,其原因是钝化层材质与切割面材质相差较大。
发明内容
基于此,本发明的目的是提供一种GaN外延复合层及其制备方法、发光二极管,用于解决现有技术中MicroLED芯片在干法刻蚀过程中刻蚀面缺陷比例较多,由切割造成的表面态受损比例非常高,造成有源区内非辐射复合缺陷的增加,从而造成MicroLED漏电流和光衰增加,严重影响发光效率。
本发明一方面提供一种GaN外延复合层,包括:
衬底、以及依次层叠于所述衬底上的N型半导体层、多量子阱有源层以及P型半导体层,其中,所述N型半导体层为n-GaN层,所述P型半导体层为p-GaN层;
所述GaN外延复合层还包括GaON薄层,所述GaON薄层覆盖于所述n-GaN层、所述多量子阱有源层以及所述p-GaN层外露表面。
本发明另一方面提供一种GaN外延复合层制备方法,包括:
获取一衬底;
在所述衬底上依次生长n-GaN层、多量子阱有源层以及p-GaN层以构成GaN外延复合层;
对所述GaN外延复合层进行蚀刻;
对刻蚀后的GaN外延复合层进行氧化以在p-GaN层上生成GaON薄层。
另外,根据本发明上述的GaN外延复合层制备方法,还可以具有如下附加的技术特征:
进一步地,在采用等离体子体氧化技术对刻蚀后的GaN外延复合层进行氧化的步骤中:
通入的O2流量为20-40sccm,压板/线圈功率为20/50W,持续4-6min。
进一步地,对刻蚀后的GaN外延复合层进行氧化的步骤中:
氧化深度为深入P- GaN层的表面2nm-3nm。
进一步地,对所述GaN外延复合层进行蚀刻的步骤包括:
通过ICP蚀刻技术刻至衬底以刻出切割道、通过ICP蚀刻技术将n-GaN层形貌裸露出以刻出n-GaN层而用于引出N电极、以及通过ICP蚀刻技术刻至有源层,用于隔断外围有源层发光。
进一步地,在通过ICP蚀刻技术对所述GaN外延复合层进行蚀刻的步骤中:
蚀刻条件为在真空室内通过射频将Cl2/BCL3电离成离子、原子、分子、以及电子混合物,在电场作用下轰击晶圆表面打断GaN化学键,再与GaN发生化学反应,实现GaN的刻蚀。
进一步地,n-GaN层的刻蚀深度为0.9um-1.1um,n-GaN层、多量子阱有源层以及p-GaN层的深度总和为5.9 um -6.3um。
进一步地,在所述衬底上依次生长n-GaN层、多量子阱有源层以及p-GaN层以构成GaN外延复合层的步骤之后,在对所述GaN外延复合层进行蚀刻的步骤之前,还包括:
将GaN外延复合层在N2中退火处理。
进一步地,将GaN外延复合层在N2中退火处理的步骤包括:
GaN外延复合层退火处理时的温度为800℃-1100℃。
本发明另一方面还提供一种发光二极管,包括上述的GaN外延复合层。
上述GaN外延复合层及其制备方法、发光二极管,通过在切割面GaN层上氧化生成GaON薄层,在修复ICP刻蚀产生的缺陷的同时生成一层GaON薄层,GaON薄层拥有比常规钝化层更好的晶格匹配,以防止漏电流;其次,生成的GaON薄层可以使得发光有源区完美避开ICP刻蚀造成的缺陷损失,同时发光有源区与非发光有源区为同质材料,并不会引入由界面材质差异而造成的表面态,因此可以极大的提升有源层的辐射复合,减少漏电流;再者,通过刻蚀在暴露部分的有源层,使其不做发光,以保证与其接触的发光有源层拥有与其具有完美的晶格匹配的接触;解决了现有技术中在刻蚀后的刻蚀面覆盖钝化层来降低表面态密度的方案并不能完全消除表面态导致受损比例较高的表面态严重影响发光效率的技术问题。
附图说明
图1为本发明实施例中GaN外延复合层的结构示意图;
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
为了解决MicroLED芯片在干法刻蚀过程中刻蚀面缺陷比例较多,由切割造成的表面态受损比例非常高,造成有源区内非辐射复合缺陷的增加,从而造成MicroLED漏电流和光衰增加,严重影响发光效率的技术问题,本申请提供一种GaN外延复合层及其制备方法、发光二极管,通过在切割面GaN层上氧化生成GaON薄层,在修复ICP刻蚀产生的缺陷的同时生成一层GaON薄层,GaON薄层拥有比常规钝化层更好的晶格匹配,以防止漏电流;其次,生成的GaON薄层可以使得发光有源区完美避开ICP刻蚀造成的缺陷损失,同时发光有源区与非发光有源区为同质材料,并不会引入由界面材质差异而造成的表面态,因此可以极大的提升有源层的辐射复合,减少漏电流;再者,通过刻蚀在暴露部分的有源层,使其不做发光,以保证与其接触的发光有源层拥有与其具有完美的晶格匹配的接触。解决了现有技术中MicroLED芯片在干法刻蚀过程中刻蚀面缺陷比例较多,由切割造成的表面态受损比例非常高,造成有源区内非辐射复合缺陷的增加,从而造成MicroLED漏电流和光衰增加,严重影响发光效率的技术问题。
具体的,本申请提供的GaN外延复合层,包括衬底、以及依次层叠于衬底上的N型半导体层、多量子阱有源层以及P型半导体层,其中,N型半导体层为n-GaN层,P型半导体层为p-GaN层;其中,n-GaN层的厚度为1-3μm;p-GaN层的厚度为200-300nm。
GaN外延复合层还包括GaON薄层,GaON薄层覆盖于n-GaN层、多量子阱有源层以及p-GaN层外露表面;
相应地,本申请另一方面提供一种GaN外延复合层制备方法,包括步骤S101-S104:
S101、获取一衬底。
衬底可以为蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、以及氧化锌衬底中的一种。优选地,衬底选用蓝宝石衬底,蓝宝石是目前最常用的GaN基LED衬底材料,且大部分GaN基LED都是使用蓝宝石作为衬底材料。蓝宝石衬底具有技术成熟,稳定性好,生产成本低等优点。
S102、在所述衬底上依次生长n-GaN层、多量子阱有源层以及p-GaN层以构成GaN外延复合层。
采用金属化学气相沉积法MOCVD在衬底上生长外延复合层,采用高纯氢气作为载气、高纯氨气作为氮源、三甲基镓和三乙基镓作为镓源、三甲基铟作为铟源、硅烷作为N型掺杂剂、三甲基铝作为铝源以及二茂镁作为P型掺杂剂;其中,N型半导体层为n-GaN层,P型半导体层为p-GaN层,发光层为多量子阱有源层,进一步地,n-GaN层的厚度为1-3μm,n-GaN层的Si掺杂浓度为5×1018-1×1019cm-3;p-GaN层的厚度为200-300nm,p-GaN层的Mg的掺杂浓度为5×1017-1×1020cm-3;多量子阱有源层中In组分所占摩尔比例为10%-35%。
作为一个具体示例,为了保证GaON晶格的形成,晶圆片样品在含有N2的800℃-1100℃扩散炉中退火55分钟,优选地,扩散炉的温度选用1000℃。
S103、对所述GaN外延复合层进行蚀刻。
在本实施例中,GaN外延复合层依次包括n-GaN层、多量子阱有源层以及p-GaN层,n-GaN层一般刻蚀深度为0.9-1.1um,n-GaN层、多量子阱有源层以及p-GaN层的深度总和为5.9-6.3um。通过ICP(Inductively Couple Plasma,电感耦合等离子体刻蚀)蚀刻技术对所述GaN外延复合层进行蚀刻,具体的,通过 ICP蚀刻技术刻至蓝宝石衬底;再通过 ICP 蚀刻技术将 n-GaN形貌裸露出;再次ICP 蚀刻技术刻至有源层,如图1所示。
在本实施例中,第一次ICP刻蚀为刻出切割道,进一步地,切割道宽度为普通芯粒切割道宽度的两倍,以方便侧壁的氧化;第二次ICP刻蚀为刻出n-GaN,用于引出N电极;第三次ICP刻蚀为刻至有源层,用于隔断外围有源层发光,同时又保证发光有源层接触面为完美晶体结构,避免刻蚀带来的缺陷,有效的抑制有源区内非辐射复合缺陷的增加。
ICP刻蚀工作条件为在真空室内通过射频将Cl2/BCL3电离成离子,原子,分子,电子混合物,在电场作用下轰击晶圆表面打断GaN化学键,同时与GaN发生化学反应,从而实现GaN的刻蚀。
在一些可选实施例中,蚀刻条件为在真空室内通过射频将Cl2/BCL3电离成离子、原子、分子、以及电子混合物,在电场作用下轰击晶圆表面打断GaN化学键,再与GaN发生化学反应,实现GaN的刻蚀。
S104、对刻蚀后的GaN外延复合层进行氧化以在p-GaN层上生成GaON薄层。
在本申请中,可采用等离子体氧化技术对刻蚀后的GaN外延复合层进行氧化,采用等离子体氧化技术使得氧原子克服GaN表面的化学惰性,以提高有源层表面态密度,结合高温退火控制了热力学-动力学反应路径,生成了具有纤锌矿结构的亚稳态GaON薄层。氧化深度深入GaN表面2-3nm。具体的,将晶圆片样品在ICP室中氧化,O2流量为20-40sccm,压板/线圈功率为20/50W,持续4-6min以对晶圆片样品进行氧化。在本实施例中,为了保证芯片边缘被氧化,需将晶圆片放在基台上,基台与水平夹角为45°,基台每隔5分钟顺时针旋转90°,确保芯片四周侧壁均被等离子体氧化。
在实际生产过程中,在GaON薄层上继续LED芯片制程,以完成小尺寸LED芯片的制作。在本实施例中,通过采用等离子体氧化加多层刻蚀的方式对P/N –GaN层和发光有源层进行保护。本申请通过在GaN表面添加GaON薄层,提升有源层表面态密度,进而降低了表面复合几率并抑制漏电流,增强了器件的可靠性,进而有效的抑制非辐射复合缺陷的增加,从而有效降低器件老化后的漏电流和光衰。
在一些可选实施例中,氧化深度为深入P-GaN的表面2 nm -3nm;进一步地,氧化时O2流量为30sccm,压板/线圈功率为20/50W,作为一个具体示例,氧化持续时间可以为5min。
相应地,本申请另一方面还提供一种发光二极管,包括上述的GaN外延复合层。所述发光二极管的发光效率得到提升。
为了更好的论述本申请方案的有效性,本申请还提供下述测试实验,用于测试发光二极管在不同时间段的光效。
其中,实施例1为发光二极管有GaON薄层和同质有源层;实施例2为只做有GaON薄层;实施例3只做同质有源层;对比例1为现有的常规芯片。
测试条件:300mA常规电流下加速老化实验,测试不同时间段的光效。
具体结果如表1所示:
表1:
由上表可得,随着时间的推移,同时设有GaON薄层和同质有源层的发光二极管的光效最佳,可以理解的,通过采用等离子体氧化技术使得在切割面GaN层上氧化生成的GaON薄层,能够防止漏电流,从而提升光效。
综上,本发明当中的GaN外延复合层及其制备方法、发光二极管,通过在切割面GaN层上氧化生成GaON薄层,在修复ICP刻蚀产生的缺陷的同时生成一层GaON薄层,GaON薄层拥有比常规钝化层更好的晶格匹配,以防止漏电流;其次,生成的GaON薄层可以使得发光有源区完美避开ICP刻蚀造成的缺陷损失,同时发光有源区与非发光有源区为同质材料,并不会引入由界面材质差异而造成的表面态,因此可以极大的提升有源层的辐射复合,减少漏电流;再者,通过刻蚀在暴露部分的有源层,使其不做发光,以保证与其接触的发光有源层拥有与其具有完美的晶格匹配的接触。解决了现有技术中MicroLED芯片在干法刻蚀过程中刻蚀面缺陷比例较多,由切割造成的表面态受损比例非常高,造成有源区内非辐射复合缺陷的增加,从而造成MicroLED漏电流和光衰增加,严重影响发光效率的技术问题。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种GaN外延复合层制备方法,其特征在于,所述方法包括:
获取一衬底;
在所述衬底上依次生长n-GaN层、多量子阱有源层以及p-GaN层以构成GaN外延复合层;
对所述GaN外延复合层进行蚀刻;
对刻蚀后的GaN外延复合层进行氧化以在p-GaN层上生成GaON薄层。
2.根据权利要求1所述的GaN外延复合层制备方法,其特征在于,在采用等离体子体氧化技术对刻蚀后的GaN外延复合层进行氧化的步骤中:
通入的O2流量为20-40sccm,压板/线圈功率为20/50W,持续4-6min。
3.根据权利要求1所述的GaN外延复合层制备方法,其特征在于,对刻蚀后的GaN外延复合层进行氧化的步骤中:
氧化深度为深入P- GaN层的表面2nm-3nm。
4.根据权利要求1~3任一项所述的GaN外延复合层制备方法,其特征在于,
对所述GaN外延复合层进行蚀刻的步骤包括:
通过ICP蚀刻技术刻至衬底以刻出切割道、通过ICP蚀刻技术将n-GaN层形貌裸露出以刻出n-GaN层而用于引出N电极、以及通过ICP蚀刻技术刻至有源层,用于隔断外围有源层发光。
5.根据权利要求4所述的GaN外延复合层制备方法,其特征在于,在通过ICP蚀刻技术对所述GaN外延复合层进行蚀刻的步骤中:
蚀刻条件为在真空室内通过射频将Cl2/BCL3电离成离子、原子、分子、以及电子混合物,在电场作用下轰击晶圆表面打断GaN化学键,再与GaN发生化学反应,实现GaN的刻蚀。
6.根据权利要求4所述的GaN外延复合层制备方法,其特征在于,n-GaN层的刻蚀深度为0.9um-1.1um,n-GaN层、多量子阱有源层以及p-GaN层的深度总和为5.9 um -6.3um。
7.根据权利要求1所述的GaN外延复合层制备方法,其特征在于,在所述衬底上依次生长n-GaN层、多量子阱有源层以及p-GaN层以构成GaN外延复合层的步骤之后,在对所述GaN外延复合层进行蚀刻的步骤之前,还包括:
将GaN外延复合层在N2中退火处理。
8.根据权利要求7所述的GaN外延复合层制备方法,其特征在于,将GaN外延复合层在N2中退火处理的步骤包括:
GaN外延复合层退火处理时的温度为800℃-1100℃。
9.一种GaN外延复合层,其特征在于,采用上述权利要求1-8任意一项所述的GaN外延复合层制备方法制备得到,所述GaN外延复合层包括:
衬底、以及依次层叠于所述衬底上的N型半导体层、多量子阱有源层以及P型半导体层,其中,所述N型半导体层为n-GaN层,所述P型半导体层为p-GaN层;
所述GaN外延复合层还包括GaON薄层,所述GaON薄层覆盖于所述n-GaN层、所述多量子阱有源层以及所述p-GaN层外露表面。
10.一种发光二极管,其特征在于,包括上述权利要求9所述的GaN外延复合层。
CN202310543127.7A 2023-05-15 2023-05-15 一种GaN外延复合层及其制备方法、发光二极管 Pending CN116565073A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310543127.7A CN116565073A (zh) 2023-05-15 2023-05-15 一种GaN外延复合层及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310543127.7A CN116565073A (zh) 2023-05-15 2023-05-15 一种GaN外延复合层及其制备方法、发光二极管

Publications (1)

Publication Number Publication Date
CN116565073A true CN116565073A (zh) 2023-08-08

Family

ID=87487548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310543127.7A Pending CN116565073A (zh) 2023-05-15 2023-05-15 一种GaN外延复合层及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN116565073A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116705927A (zh) * 2023-08-09 2023-09-05 江西兆驰半导体有限公司 Led外延片及其制备方法、led

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116705927A (zh) * 2023-08-09 2023-09-05 江西兆驰半导体有限公司 Led外延片及其制备方法、led
CN116705927B (zh) * 2023-08-09 2023-11-07 江西兆驰半导体有限公司 Led外延片及其制备方法、led

Similar Documents

Publication Publication Date Title
US5789265A (en) Method of manufacturing blue light-emitting device by using BCL3 and CL2
EP3425684B1 (en) Vertical-type ultraviolet light-emitting diode
KR101025500B1 (ko) 질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법
CN106057996A (zh) 一种发光二极管的外延片及其生长方法
US20080142810A1 (en) Self assembled controlled luminescent transparent conductive photonic crystals for light emitting devices
KR20100055187A (ko) 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
JPH11220169A (ja) 窒化ガリウム系化合物半導体素子及びその製造方法
CN116565073A (zh) 一种GaN外延复合层及其制备方法、发光二极管
CN110047982B (zh) 发光二极管、外延片及其制备方法
CN113410353B (zh) 发光二极管外延片及其制备方法
CN109686821B (zh) 一种发光二极管的外延片的制备方法
CN103972332A (zh) 一种p型氮化镓材料空穴激活的方法
KR101232031B1 (ko) 질화갈륨계 화합물 반도체 발광소자
CN114823995A (zh) Led外延片制作方法
CN109273568B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109473525B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN114220891A (zh) 半导体器件的外延片及其制作方法和应用
CN109360872B (zh) 一种氮化镓基发光二极管外延片及其制作方法
JPH11346032A (ja) 窒化ガリウム系化合物半導体発光素子
JPH08125222A (ja) 3族窒化物半導体の製造方法
JPH11346035A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP3672585B2 (ja) 3族窒化物半導体の製造方法
CN113690352B (zh) 具有电流阻挡层的发光二极管芯片及其制备方法
CN109473518A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN218482266U (zh) 一种非极性GaN基LED

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination