CN117613156A - 发光二极管外延片及其制备方法、led - Google Patents

发光二极管外延片及其制备方法、led Download PDF

Info

Publication number
CN117613156A
CN117613156A CN202311369019.9A CN202311369019A CN117613156A CN 117613156 A CN117613156 A CN 117613156A CN 202311369019 A CN202311369019 A CN 202311369019A CN 117613156 A CN117613156 A CN 117613156A
Authority
CN
China
Prior art keywords
layer
temperature
gan layer
low
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311369019.9A
Other languages
English (en)
Inventor
舒俊
程龙
高虹
郑文杰
印从飞
张彩霞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311369019.9A priority Critical patent/CN117613156A/zh
Publication of CN117613156A publication Critical patent/CN117613156A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、LED，涉及半导体光电器件领域。发光二极管外延片包括衬底和依次设于所述衬底上的缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层和P型半导体层，所述N型半导体层包括依次层叠的位错湮灭层、非掺杂高温GaN层和高掺高温N‑GaN层；其中，所述位错湮灭层为周期性结构，每个周期均包括依次层叠的3D低温GaN层、3D低掺高温N‑GaN层和2D低掺高温N‑GaN层。实施本发明，可提升LED的发光效率。

Description

发光二极管外延片及其制备方法、LED
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种发光二极管外延片及其制备方法、LED。
背景技术
发光二极管(Light Emitting Diode)简称LED，是一种将电能直接转化为光能的半导体发光器件，具有较高的转换效率。作为一种节能环保的新型光源，LED近年来受到了很大的关注，许多国家将LED相关的半导体照明视作一种战略技术。通过大量研发和实验，半导体照明技术取得了突飞猛进的发展，真正地实现了半导体照明的商业化，各种类型的LED被广泛应用于指示、显示、背光、投射等领域。这些成就主要得益于GaN基LED相关技术的进步。随着生产规模化和发光效率的提高，成本在不断下降，因此，GaN基LED具有广泛的应用前景和很高的商业价值。目前，以InGaN量子阱为有源层的GaN基LED器件在各领域都有广泛应用，但因缺乏合适的同质外延衬底，GaN通常生长在与其有较大晶格失配和热失配的蓝宝石、碳化硅或硅衬底上。GaN与衬底间的晶格失配和热失配无疑会导致外延材料在生长过程中受到较大的应力，形成大量的位错缺陷，从而影响外延片质量，造成发光效率降低。因此为了提高GaN基LED的发光效率，降低衬底材料与GaN之间的晶格失配、减少位错缺陷是十分必要的。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片及其制备方法，其可提升LED的发光效率。
本发明还要解决的技术问题在于，提供一种LED，其发光效率高。
为了解决上述问题，本发明公开了一种发光二极管外延片，包括衬底和依次设于所述衬底上的缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层和P型半导体层，所述N型半导体层包括依次层叠的位错湮灭层、非掺杂高温GaN层和高掺高温N-GaN层；
其中，所述位错湮灭层为周期性结构，每个周期均包括依次层叠的3D低温GaN层、3D低掺高温N-GaN层和2D低掺高温N-GaN层。
作为上述技术方案的改进，所述位错湮灭层的周期数为2～30；
所述3D低温GaN层的厚度为2nm～20nm；
所述3D低掺高温N-GaN层的厚度为10nm～100nm；
所述2D低掺高温N-GaN层的厚度为50nm～500nm。
作为上述技术方案的改进，所述3D低掺高温N-GaN层的N型掺杂元素为Si，Si的掺杂浓度为5×1017cm-3～3×1018cm-3；
所述2D低掺高温N-GaN层的N型掺杂元素为Si，Si的掺杂浓度为8×1017cm-3～5×1018cm-3。
作为上述技术方案的改进，所述非掺杂高温GaN层的厚度为0.2μm～2μm。
作为上述技术方案的改进，所述高掺高温N-GaN层的厚度为2μm～8μm，N型掺杂元素为Si，Si的掺杂浓度为8×1018cm-3～5×1019cm-3。
作为上述技术方案的改进，所述3D低温GaN层生长完成后，在H2气氛下处理，处理温度为1080℃～1200℃，处理压力为20torr～300torr，处理时间为15s～120s。
相应的，本发明还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其包括：
提供衬底，在所述衬底上依次生长缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层和P型半导体层，所述N型半导体层包括依次层叠的位错湮灭层、非掺杂高温GaN层和高掺高温N-GaN层；
其中，所述位错湮灭层为周期性结构，每个周期均包括依次层叠的3D低温GaN层、3D低掺高温N-GaN层和2D低掺高温N-GaN层。
作为上述技术方案的改进，所述3D低温GaN层的生长温度为1000℃～1060℃，生长压力为20torr～300torr；
所述3D低掺高温N-GaN层的生长温度为1060℃～1120℃，生长压力为20torr～300torr；
所述2D低掺高温N-GaN层的生长温度为1120℃～1200℃，生长压力为20torr～300torr。
作为上述技术方案的改进，所述非掺杂高温GaN层的生长温度为1120℃～1200℃，生长压力为20torr～300torr；
所述高掺高温N-GaN层的生长温度为1080℃～1160℃，生长压力为20torr～300torr。
相应的，本发明还公开了一种LED，其包括上述的发光二极管外延片。
实施本发明，具有如下有益效果：
1.本发明的发光二极管外延片中，N型半导体层包括依次层叠的位错湮灭层、非掺杂高温GaN层和高掺高温N-GaN层。首先，本发明引入位错湮灭层，位错湮灭层为周期性结构，每个周期均包括依次层叠的3D低温GaN层、3D低掺高温N-GaN层和2D低掺高温N-GaN层。本发明的位错湮灭层可周期性形成分布均匀的岛，岛与岛的合并过程中位错缺陷将会不断偏析、合并，有效的减少外延片的位错密度，提高晶格质量，提高发光效率，有效解决衬底材料与GaN之间的晶格失配问题。其次，本发明的位错湮灭层为后续生长的非掺杂高温GaN层提供了平整的表面，并且非掺杂高温GaN层使用高的生长温度，进一步提高晶格质量，随着非掺杂高温GaN层的生长，压应力会通过堆垛层错释放，缺陷进一步减少。最后，本发明的高掺高温N-GaN层使用高掺杂浓度，可提供足够的电子，提高电子与空穴的复合，提高发光效率；使用高温可进步一提高晶格质量，减少缺陷，提高发光效率。
2.本发明的发光二极管外延片中，3D低温GaN层生长完成后，在H2气氛下处理，分解表面结晶质量差的材料，有利于提高后续外延材料的晶体质量，并且高温处理可使得3D低温GaN层生长过程中形成的岛分布更加均匀，充分释放应力，提高外延片质量，提高发光效率。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图；
图2是本发明一实施例中N型半导体层的结构示意图；
图3是本发明一实施例中位错湮灭层的结构示意图；
图4是本发明一实施例中发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1～图3，本发明公开了一种发光二极管外延片，包括衬底1和依次设于衬底1上的缓冲层2、N型半导体层3、应力释放层4、多量子阱层5、电子阻挡层6和P型半导体层7。其中，N型半导体层3包括依次层叠的位错湮灭层31、非掺杂高温GaN层32和高掺高温N-GaN层33。
其中，位错湮灭层31为周期性结构，每个周期均包括依次层叠的3D低温GaN层311、3D低掺高温N-GaN层312和2D低掺高温N-GaN层313。本发明的位错湮灭层可周期性形成分布均匀的岛，岛与岛的合并过程中位错缺陷将会不断偏析、合并，有效的减少外延片的位错密度，提高晶格质量，提高发光效率，有效解决衬底材料与GaN之间的晶格失配问题。并且，本发明的位错湮灭层31为后续生长的非掺杂高温GaN层32提供了平整的表面。具体的，位错湮灭层31的周期数为2～40，优选的为2～30，示例性的为5、10、15、20或25，但不限于此。
其中，3D低温GaN层311为三维岛状结构，使用低温可释放底层应力，三维岛状结构可从三个维度释放应力。具体的，3D低温GaN层311的厚度为2nm～25nm。若厚度＜2nm，难以形成岛状结构；若厚度＞25nm，会增加缺陷。优选的，3D低温GaN层311的厚度为2nm～20nm，示例性的为5nm、12nm、15nm或18nm，但不限于此。
优选的，在本发明的一个实施例中，3D低温GaN层311生长完成后，在H2气氛下处理，分解表面结晶质量差的材料，有利于提高后续外延材料的晶体质量，并且高温处理可使得3D低温GaN层311生长过程中形成的岛分布更加均匀，充分释放应力，提高外延片质量，提高发光效率。具体的，处理温度为1080℃～1200℃，处理压力为20torr～300torr，处理时间为15s～120s。
其中，3D低掺高温N-GaN层312进一步生长为岛状结构，释放应力，使用高温提高晶格质量，且初步实现均匀的N型掺杂，而N型掺杂与3D低温GaN层311的接触面积更大，有利于电流扩展。
具体的，3D低掺高温N-GaN层312的厚度为10nm～120nm。若厚度＜10nm，难以有效释放应力；若厚度＞120nm，会增加缺陷。优选的，厚度为10nm～100nm，示例性的为20nm、40nm、50nm、60nm或80nm，但不限于此。
具体的，3D低掺高温N-GaN层312的N型掺杂元素为Si，但不限于此。Si的掺杂浓度为1×1017cm-3～5×1018cm-3，若Si的掺杂浓度＜1×1017cm-3，难以提供足够的电子；若Si的掺杂浓度＞5×1018cm-3，会导致掺杂不均匀。优选的，Si的掺杂浓度为5×1017cm-3～3×1018cm-3，示例性的为7×1017cm-3、8×1017cm-3、9×1017cm-3、1×1018cm-3或2×1018cm-3，但不限于此。
其中，2D低掺高温N-GaN层313使用低掺和高温，可将前面生长的三维结构填平，减少位错密度，提高晶格质量，提高发光效率。
具体的，2D低掺高温N-GaN层313的厚度为50nm～600nm。若厚度＜50nm，难以有效填平三维结构；若厚度＞600nm，会增加缺陷。优选的，厚度为50nm～500nm，示例性的为100nm、200nm、300nm或400nm，但不限于此。
具体的，2D低掺高温N-GaN层313的N型掺杂元素为Si，但不限于此。Si的掺杂浓度为5×1017cm-3～8×1018cm-3。若Si的掺杂浓度＜5×1017cm-3，难以提供足够的电子；若Si的掺杂浓度＞8×1018cm-3，会导致掺杂不均匀。优选的，Si的掺杂浓度为8×1017cm-3～5×1018cm-3，示例性的为1×1018cm-3、2×1018cm-3、3×1018cm-3或4×1018cm-3，但不限于此。
其中，非掺杂高温GaN层32使用高的生长温度，进一步提高晶格质量，随着非掺杂高温GaN层32的生长，压应力会通过堆垛层错释放，缺陷进一步减少。具体的，非掺杂高温GaN层32的厚度为0.2μm～5μm。若厚度＜0.2μm，难以有效释放应力；若厚度＞5μm，会降低晶格质量。优选的，非掺杂高温GaN层32的厚度为0.2μm～2μm，示例性的为0.6μm、0.8μm、1μm、1.2μm、1.5μm或1.8μm，但不限于此。
其中，高掺高温N-GaN层33使用高掺杂浓度，可提供足够的电子，提高电子与空穴的复合，提高发光效率；使用高温可进步一提高晶格质量，减少缺陷，提高发光效率。
具体的，高掺高温N-GaN层33的厚度为1μm～10μm，若厚度＜1μm，难以提供足够的电子；若厚度＞10μm，会带来过多的缺陷，降低发光效率。优选的，高掺高温N-GaN层33的厚度为2μm～8μm，示例性的为3μm、4μm、5μm、6μm或7μm，但不限于此。
具体的，高掺高温N-GaN层33的N型掺杂元素为Si，但不限于此。Si的掺杂浓度为8×1018cm-3～1×1020cm-3。若Si的掺杂浓度＜8×1018cm-3，难以提供足够的电子；若Si的掺杂浓度＞1×1020cm-3，会带来过多的缺陷。优选的，Si的掺杂浓度为8×1018cm-3～5×1019cm-3，示例性的为9×1018cm-3、1×1019cm-3、2×1019cm-3、3×1019cm-3或4×1019cm-3，但不限于此。
其中，衬底1可为蓝宝石衬底或硅衬底，但不限于此。优选的为蓝宝石衬底。
其中，缓冲层2可为AlN层和/或AlGaN层，但不限于此。缓冲层2的厚度为20nm～100nm，示例性的为30nm、40nm、50nm、60nm、70nm、80nm或90nm，但不限于此。
其中，应力释放层4为周期性结构，周期数为4～8，每个周期均包括依次层叠的InGaN层和Si掺GaN层。Si掺GaN层的掺杂浓度为3.2×1017cm-3～6.5×1017cm-3。单个InGaN层的厚度为3nm～6nm，单个Si掺GaN层的厚度为6nm～10nm。
其中，多量子阱层5为交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数3～15。单个InGaN量子阱层的厚度为2nm～5nm。单个GaN量子垒层的厚度为6nm～15nm。
其中，电子阻挡层6为AlGaN层和InGaN层交替生长的周期性结构，周期数为3～15，电子阻挡层6的厚度为20nm～100nm。
其中，P型半导体层7中的掺杂元素为Mg，但不限于此。P型半导体层7中Mg的掺杂浓度为5×1017cm-3～1×1020cm-3。P型半导体层7的厚度为200nm～300nm。
相应的，参考图4，本发明还公开了一种发光二极管外延片的制备方法，用于制备上述的发光二极管外延片，其包括以下步骤：
S100：提供衬底；
S200：在衬底上生长缓冲层；
具体的，可采用MOCVD生长AlGaN层作为缓冲层，或采用PVD生长AlN层作为缓冲层，但不限于此。优选的，采用MOCVD生长AlGaN层，其生长温度为500℃～700℃，生长压力为200torr～400torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。
S300：在缓冲层上生长N型半导体层；
S310：在缓冲层上生长位错湮灭层；
具体的，在本发明的一个实施例中，在MOCVD中周期性依次层叠生长3D低温GaN层、3D低掺高温N-GaN层和2D低掺高温N-GaN层，以形成位错湮灭层。其中，3D低温GaN层的生长温度为1000℃～1060℃，生长压力为20torr～300torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源。其中，3D低掺高温N-GaN层的生长温度为1060℃～1120℃，生长压力为20torr～300torr，生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以N2作为载气，通入TEGa作为Ga源。其中，2D低掺高温N-GaN层的生长温度为1120℃～1200℃，生长压力为20torr～300torr，生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以N2作为载气，通入TEGa作为Ga源。
优选的，在本发明的另一个实施例中，3D低温GaN层生长完成后，在H2气氛下处理，处理温度为1080℃～1200℃，处理压力为20torr～300torr，处理时间为15s～120s。
S320：在位错湮灭层上生长非掺杂高温GaN层；
具体的，在MOCVD中生长非掺杂高温GaN层，生长温度为1120℃～1200℃，生长压力为20torr～300torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源。
S330：在非掺杂高温GaN层上生长高掺高温N-GaN层；
具体的，在MOCVD中生长高掺高温N-GaN层，生长温度为1080℃～1160℃，生长压力为20torr～300torr，生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以N2作为载气，通入TEGa作为Ga源。
S400：在N型半导体层上生长应力释放层；
具体的，在MOCVD中周期性生长InGaN层和Si掺GaN层，以形成应力释放层。其中，InGaN层的生长温度为750℃～850℃，生长压力为100torr～200torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，Si掺GaN层的生长温度为850℃～880℃，生长压力为100torr～200torr，生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以N2作为载气，通入TEGa作为Ga源。
S500：在应力释放层层上生长多量子阱层；
具体的，在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层，以形成多量子阱层。其中，InGaN量子阱层的生长温度为700℃～800℃，生长压力为100torr～500torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，GaN量子垒层的生长温度为800℃～900℃，生长压力为100torr～500torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2作为载气，通入TEGa作为Ga源。
S600：在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlGaN层和InGaN层，作为电子阻挡层。其中，AlGaN层的生长温度900℃～1000℃，生长压力为100torr～500torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InGaN层的生长温度900℃～1000℃，生长压力为100torr～500torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
S700：在电子阻挡层上生长P型半导体层；
具体的，在MOCVD中生长P型半导体层，生长温度为800℃～1000℃，生长压力为100torr～300torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
下面以具体实施例对本发明进行进一步说明：
实施例1
本实施例提供一种发光二极管外延片，参考图1-图3，其包括衬底1和依次设于衬底1上的缓冲层2、N型半导体层3、应力释放层4、多量子阱层5、电子阻挡层6和P型半导体层7。
其中，衬底1为蓝宝石衬底，缓冲层2为AlGaN层，其厚度为30nm。
其中，N型半导体层3包括依次层叠的位错湮灭层31、非掺杂高温GaN层32和高掺高温N-GaN层33。其中，位错湮灭层31为周期性结构，周期数为40，每个周期均包括依次层叠的3D低温GaN层311、3D低掺高温N-GaN层312和2D低掺高温N-GaN层313。其中，3D低温GaN层311的厚度为25nm。其中，3D低掺高温N-GaN层312的厚度为120nm，3D低掺高温N-GaN层312的N型掺杂元素为Si，Si的掺杂浓度为5×1018cm-3。其中，2D低掺高温N-GaN层313的厚度为600nm，N型掺杂元素为Si，Si的掺杂浓度为8×1018cm-3。其中，非掺杂高温GaN层32的厚度为5μm。其中，高掺高温N-GaN层33的厚度为10μm，N型掺杂元素为Si，Si的掺杂浓度为1×1020cm-3。
其中，应力释放层4为周期性结构，周期数为6，每个周期均包括依次层叠的InGaN层和Si掺GaN层。Si掺GaN层的掺杂浓度为4.5×1017cm-3。单个InGaN层的厚度为4nm，单个Si掺GaN层的厚度为8nm。
其中，多量子阱层5为交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数为10，单个InGaN量子阱层的厚度为3nm，单个GaN量子垒层的厚度为10nm。
其中，电子阻挡层6为AlGaN层和InGaN层交替生长的周期性结构，其周期数为8，单个AlGaN层的厚度为6nm，单个InGaN层的厚度为6nm。P-GaN层7的掺杂元素为Mg，掺杂浓度为3.5×1019cm-3，厚度为240nm。
本实施例中用于发光二极管外延片的制备方法，包括以下步骤：
(1)提供衬底；
(2)在衬底上生长缓冲层；
具体的，采用MOCVD生长AlGaN层，生长温度为620℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。
(3)在缓冲层上生长N型半导体层；
(Ⅰ)在在缓冲层上生长位错湮灭层；
具体的，在MOCVD中周期性依次层叠生长3D低温GaN层、3D低掺高温N-GaN层和2D低掺高温N-GaN层，以形成位错湮灭层。其中，3D低温GaN层的生长温度为1030℃，生长压力为150torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源。其中，3D低掺高温N-GaN层的生长温度为1080℃，生长压力为150torr，生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以N2作为载气，通入TEGa作为Ga源。其中，2D低掺高温N-GaN层的生长温度为1150℃，生长压力为150torr，生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以N2作为载气，通入TEGa作为Ga源。
(Ⅱ)在位错湮灭层上生长非掺杂高温GaN层；
具体的，在MOCVD中生长非掺杂高温GaN层，生长温度为1180℃，生长压力为150torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源。
(Ⅲ)在非掺杂高温GaN层上生长高掺高温N-GaN层；
具体的，在MOCVD中生长高掺高温N-GaN层，生长温度为1120℃，生长压力为150torr，生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以N2作为载气，通入TEGa作为Ga源。
(4)在N型半导体层上生长应力释放层；
其中，在MOCVD中周期性生长InGaN层和Si掺GaN层，以形成应力释放层。其中，InGaN层的生长温度为800℃，生长压力为150torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，Si掺GaN层的生长温度为860℃，生长压力为150torr，生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为Si源，以H2作为载气，通入TEGa作为Ga源。
(5)在应力释放层上生长多量子阱层；
具体的，在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层，得到多量子阱层；其中，InGaN量子阱层的生长温度为750℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源；其中，GaN量子垒层的生长温度为820℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2作为载气，通入TEGa作为Ga源。
(6)在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlGaN层和InGaN层，作为电子阻挡层。其中，AlGaN层的生长温度950℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InGaN层的生长温度950℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
(7)在电子阻挡层上生长P型半导体层；
具体的，在MOCVD中生长P型半导体层，生长温度为900℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
实施例2
本实施例提供一种发光二极管外延片，其与实施例1的区别在于，位错湮灭层31的周期数为20。3D低温GaN层311的厚度为15nm。3D低掺高温N-GaN层312的厚度为80nm，Si的掺杂浓度为1×1018cm-3。2D低掺高温N-GaN层313的厚度为300nm，Si的掺杂浓度为3×1018cm-3。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片，其与实施例2的区别在于，非掺杂高温GaN层32的厚度为1μm。高掺高温N-GaN层33的厚度为5μm，Si的掺杂浓度为1×1019cm-3。
其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片，其与实施例3的区别在于，3D低温GaN层311生长完成后，在H2气氛下处理，处理温度为1150℃，处理压力为150torr，处理时间为50s。
其余均与实施例3相同。
对比例1
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，N型半导体层3中不包括位错湮灭层31和非掺杂高温GaN层32。相应的，在制备方法中，也不设置上述两层的制备步骤，其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，N型半导体层3中不包括位错湮灭层31。相应的，在制备方法中，也不设置该层的制备步骤，其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，位错湮灭层31中不包括3D低掺高温N-GaN层312和2D低掺高温N-GaN层313，即位错湮灭层31为3D低温GaN层311。相应的，在制备方法中，也不设置3D低掺高温N-GaN层312和2D低掺高温N-GaN层313的制备步骤，其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，位错湮灭层31中不包括2D低掺高温N-GaN层313。相应的，在制备方法中，也不设置该层的制备步骤，其余均与实施例1相同。
将实施例1-4，对比例1-4所得的发光二极管外延片制备成10mil×24mil的垂直结构的芯片，测试其发光亮度，具体结果如下：
亮度(mW)
实施例1 195.1
实施例2 195.5
实施例3 196.2
实施例4 197.9
对比例1 193.2
对比例2 193.5
对比例3 193.7
对比例4 193.9
由表中可以看出，当将传统的N型半导体层(对比例1)变更为本发明中的N型半导体层结构时，亮度由193.2mW提升至195.1mW，表明本发明中的N型半导体层可提高发光效率。
此外，通过实施例1与对比例2-4的对比可以看出，当变更本发明中的N型半导体层结构时，难以有效起到提高亮度的效果。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片，包括衬底和依次设于所述衬底上的缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层和P型半导体层，其特征在于，所述N型半导体层包括依次层叠的位错湮灭层、非掺杂高温GaN层和高掺高温N-GaN层；
其中，所述位错湮灭层为周期性结构，每个周期均包括依次层叠的3D低温GaN层、3D低掺高温N-GaN层和2D低掺高温N-GaN层。
2.如权利要求1所述的发光二极管外延片，其特征在于，所述位错湮灭层的周期数为2～30；
所述3D低温GaN层的厚度为2nm～20nm；
所述3D低掺高温N-GaN层的厚度为10nm～100nm；
所述2D低掺高温N-GaN层的厚度为50nm～500nm。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述3D低掺高温N-GaN层的N型掺杂元素为Si，Si的掺杂浓度为5×1017cm-3～3×1018cm-3；
所述2D低掺高温N-GaN层的N型掺杂元素为Si，Si的掺杂浓度为8×1017cm-3～5×1018cm-3。
4.如权利要求1所述的发光二极管外延片，其特征在于，所述非掺杂高温GaN层的厚度为0.2μm～2μm。
5.如权利要求1所述的发光二极管外延片，其特征在于，所述高掺高温N-GaN层的厚度为2μm～8μm，N型掺杂元素为Si，Si的掺杂浓度为8×1018cm-3～5×1019cm-3。
6.如权利要求1～5任一项所述的发光二极管外延片，其特征在于，所述3D低温GaN层生长完成后，在H2气氛下处理，处理温度为1080℃～1200℃，处理压力为20torr～300torr，处理时间为15s～120s。
7.一种发光二极管外延片的制备方法，用于制备如权利要求1～6任一项所述的发光二极管外延片，其特征在于，包括：
提供衬底，在所述衬底上依次生长缓冲层、N型半导体层、应力释放层、多量子阱层、电子阻挡层和P型半导体层，所述N型半导体层包括依次层叠的位错湮灭层、非掺杂高温GaN层和高掺高温N-GaN层；
其中，所述位错湮灭层为周期性结构，每个周期均包括依次层叠的3D低温GaN层、3D低掺高温N-GaN层和2D低掺高温N-GaN层。
8.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述3D低温GaN层的生长温度为1000℃～1060℃，生长压力为20torr～300torr；
所述3D低掺高温N-GaN层的生长温度为1060℃～1120℃，生长压力为20torr～300torr；
所述2D低掺高温N-GaN层的生长温度为1120℃～1200℃，生长压力为20torr～300torr。
9.如权利要求7所述的发光二极管外延片的制备方法，其特征在于，所述非掺杂高温GaN层的生长温度为1120℃～1200℃，生长压力为20torr～300torr；
所述高掺高温N-GaN层的生长温度为1080℃～1160℃，生长压力为20torr～300torr。
10.一种LED，其特征在于，包括如权利要求1～6任一项所述的一种发光二极管外延片。
CN202311369019.9A 2023-10-20 2023-10-20 发光二极管外延片及其制备方法、led Pending CN117613156A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311369019.9A CN117613156A (zh) 2023-10-20 2023-10-20 发光二极管外延片及其制备方法、led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311369019.9A CN117613156A (zh) 2023-10-20 2023-10-20 发光二极管外延片及其制备方法、led

Publications (1)

Publication Number Publication Date
CN117613156A true CN117613156A (zh) 2024-02-27

Family

ID=89955001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311369019.9A Pending CN117613156A (zh) 2023-10-20 2023-10-20 发光二极管外延片及其制备方法、led

Country Status (1)

Country Link
CN (1) CN117613156A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117913191A (zh) * 2024-03-15 2024-04-19 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117913191A (zh) * 2024-03-15 2024-04-19 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117913191B (zh) * 2024-03-15 2024-05-17 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Similar Documents

Publication Publication Date Title
CN116093226B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115832138B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581214A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115881865B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581216B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115954422A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117613156A (zh) 发光二极管外延片及其制备方法、led
CN117423786A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116759508A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116682914B (zh) 发光二极管外延片及其制备方法、发光二极管外延片
CN116344698B (zh) 图形化衬底GaN基LED外延片及其制备方法
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN112802929A (zh) 发光二极管的外延片及其制备方法
CN115799415B (zh) Led外延片及其制备方法、led
CN116914049A (zh) 发光二极管外延片及其制备方法、发光二极管
CN111883623A (zh) 近紫外发光二极管外延片及其制备方法
CN116093218A (zh) GaN基发光二极管外延片及其制备方法、GaN基发光二极管
CN112802931A (zh) 发光二极管的外延片及其制备方法
CN112768575A (zh) 发光二极管的外延片及其制备方法
CN116799118B (zh) 发光二极管外延片及其制备方法、led
CN116978997B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117913191B (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination