CN116344698B - 图形化衬底GaN基LED外延片及其制备方法 - Google Patents
图形化衬底GaN基LED外延片及其制备方法 Download PDFInfo
- Publication number
- CN116344698B CN116344698B CN202310573053.1A CN202310573053A CN116344698B CN 116344698 B CN116344698 B CN 116344698B CN 202310573053 A CN202310573053 A CN 202310573053A CN 116344698 B CN116344698 B CN 116344698B
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- gan
- filling
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 125
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 238000000059 patterning Methods 0.000 claims abstract description 21
- 230000003247 decreasing effect Effects 0.000 claims abstract description 13
- 229910002704 AlGaN Inorganic materials 0.000 claims description 27
- 238000011084 recovery Methods 0.000 claims description 21
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 15
- 230000000737 periodic effect Effects 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 8
- 230000007547 defect Effects 0.000 abstract description 22
- 238000000605 extraction Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 524
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 239000012159 carrier gas Substances 0.000 description 23
- 235000012431 wafers Nutrition 0.000 description 22
- 235000012239 silicon dioxide Nutrition 0.000 description 15
- 239000000377 silicon dioxide Substances 0.000 description 15
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 9
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 230000035515 penetration Effects 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及半导体技术领域，具体公开一种图形化衬底GaN基LED外延片及其制备方法，包括图形化衬底及外延层，外延层包括沿外延方向依次生长于图形化衬底上的第一图形填平层、第二图形层、第二图形填平层、第三图形层及第三图形填平层；图形化衬底、第二图形层及第三图形层上分别设有周期性排列的图形结构，图形化衬底、第二图形层及第三图形层上所述图形结构的图形底宽和图形高度逐层递减，图形化衬底、第二图形层及第三图形层上图形结构的数量相同且一一对应设置，各对应的图形结构之间的中线重合。本发明的外延片能够在使用图形底宽大、高度高的衬底的同时，有效减少位错缺陷及内部全反射，光提取效率高，抗静电能力佳。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种图形化衬底GaN基LED外延片及其制备方法。
背景技术
目前，GaN基发光二极管已经大量应用于固态照明领域以及显示领域，吸引着越来越多的人关注，实现在工业化生产、在背光源、照明、景观灯等方面的应用。
由于量子阱有源区发出的光经过GaN与蓝宝石衬底之间的界面、蓝宝石衬底与空气之间的界面时都会发生全反射，导致倒装LED的光提取效率降低。 为增加LED的发光效率，现阶段开发出蓝宝石图形化衬底，通过对蓝宝石衬底的图形化处理使得LED量子阱有源区内发出的光能够进入到空气中，继而提高LED的光提取效率。
然而，虽然图形化后的蓝宝石衬底发光效率确实提升，但仍然存在以下问题：
（1）图形底宽大、高度高的衬底，虽然发光强度高，但是在图形填平时会在图形顶端形成严重的向上穿透位错，严重影响发光效率和半导体器件的抗静电能力；
（2）LED内部全反射依然较强，限制了LED发光效率的提升。
发明内容
本发明的目的在于针对已有的技术现状，提供一种图形化衬底GaN基LED外延片及其制备方法，本发明的外延片能够在使用图形底宽大、高度高的衬底的同时，有效减少位错缺陷及内部全反射，光提取效率高，抗静电能力佳。
为达到上述目的，本发明采用如下技术方案：
一方面，本发明提供一种图形化衬底GaN基LED外延片，包括图形化衬底及外延层，所述外延层包括沿外延方向依次生长于所述图形化衬底上的第一图形填平层、第二图形层、第二图形填平层、第三图形层及第三图形填平层；
所述图形化衬底、所述第二图形层及所述第三图形层上分别设有周期性排列的图形结构，所述图形化衬底、所述第二图形层及所述第三图形层上所述图形结构的图形底宽和图形高度逐层递减，所述图形化衬底、所述第二图形层及所述第三图形层上所述图形结构的数量相同且一一对应设置，各对应的所述图形结构之间的中线重合。
在一些实施例中，所述图形化衬底的图形底宽为3.0μm~3.5μm，图形高度为1.5μm~2.0μm，图形密度为1×106个/cm2～1×108个/cm2；所述第二图形层的图形底宽为2.0μm~2.5μm，图形高度为0.5μm~1.0μm；所述第三图形层的图形底宽为1.0μm~1.5μm，图形高度为0.1μm~0.49μm。
在一些实施例中，所述第二图形层及所述第三图形层均为SiO2图形层；
所述第二图形填平层及所述第三图形填平层均包括依次叠加的SiN子层和GaN子层。
在一些实施例中，所述SiN子层的生长温度为950℃~1000℃，生长厚度为5nm~20nm；所述GaN子层的生长温度为1100℃~1200℃。
在一些实施例中，所述第一图形填平层包括依次叠加的AlGaN缓冲层、GaN三维生长层、GaN二维恢复层。
在一些实施例中，所述AlGaN缓冲层的生长温度为500℃~700℃，生长压力为100Torr~300Torr，生长厚度为10nm~30nm；
所述GaN三维生长层的生长温度为1000℃~1040℃，生长压力为300Torr~500Torr，生长厚度为0.5μm~1μm；
所述GaN二维恢复层的生长温度为1100℃~1200℃，生长压力为100Torr~300Torr。
在一些实施例中，所述外延层还包括沿外延方向依次生长于所述第三图形填平层上的N型半导体层、多量子阱层、电子阻挡层及P型半导体层。
在一些实施例中，所述多量子阱层是由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构。
另一方面，本发明还提供一种图形化衬底GaN基LED外延片的制备方法，包括：
提供图形化衬底；
在所述图形化衬底上生长第一图形填平层，填平图形化衬底；
在所述第一图形填平层上生长第二图形层；
在所述第二图形层上生长第二图形填平层，填平第二图形层；
在所述第二图形填平层上生长第三图形层；
在所述第三图形层上生长第三图形填平层，填平第三图形层；
所述图形化衬底、所述第二图形层及所述第三图形层上分别设有周期性排列的图形结构，所述图形化衬底、所述第二图形层及所述第三图形层上所述图形结构的图形底宽和图形高度逐层递减，所述图形化衬底、所述第二图形层及所述第三图形层上所述图形结构的数量相同且一一对应设置，各对应的所述图形结构之间的中线重合。
在一些实施例中，所述第二图形层及所述第三图形层均为SiO2图形层；
所述第二图形填平层及所述第三图形填平层均包括依次叠加的SiN子层和GaN子层；
所述第一图形填平层包括依次叠加的AlGaN缓冲层、GaN三维生长层、GaN二维恢复层。
本发明的有益效果在于：
1）本发明中，在图形化衬底上依次生长第一图形填平层、第二图形层、第二图形填平层、第三图形层及第三图形填平层，并且，图形化衬底、第二图形层及第三图形层上图形结构的数量相同且一一对应设置，各对应的图形结构之间的中线重合，图形化衬底的图形结构在被第一图形填平层填平覆盖后，位错缺陷沿着图形化衬底的图形结构的中线纵向向上合并，由于图形化衬底与第二图形层上各对应的图形结构之间的中线重合，第二图形层覆盖所合并的位错缺陷，阻断位错穿透，同理，第二填平层填平覆盖第二图形层，位错缺陷进一步合并，随后被第三图形层覆盖，进一步阻断位错穿透，最终，通过第三填平层填平覆盖第三图形层，湮灭位错缺陷，形成高平整度、高质量表面，随着图形结构的图形底宽和图形高度的递减，合并时形成的位错缺陷随之逐步减少，由此经过多层材料层的相互配合，逐步合并、阻断、湮灭基于图形化衬底外延形成的位错，减少位错缺陷，增加抗静电能力，有效减少多量子阱层的非辐射复合，极大提升光提取效率，同时，经过图形化衬底、第二图形层、第三图形层的三次图形化，大大降低了光线在外延层内部的全反射，进一步提升光提取效率。
2）在图形化衬底上进行第二次、第三次图形化过程中，外延片生长时所产生的应力可以从3个维度进行释放，并具有更高的平整度，这使得后续生长N型半导体层时，高掺杂的Si得以分布均匀，避免传统结构边缘工作电压偏高的问题，在生长多量子阱层时，平整度大幅增加，应力得以充分释放，当采用掺杂In组分的多量子阱层时，多量子阱层中的In组分能够更均匀分布，从而发光波长集中度表现更优。
附图说明
图1为本发明的图形化衬底GaN基LED外延片的结构示意图。
图2为本发明的第二图形填平层的结构示意图。
图3为本发明的图形化衬底GaN基LED外延片的制备方法的流程图。
图4为本发明的第一图形填平层的制备方法的流程图。
图5为本发明的第二图形填平层的制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
请参阅图1所示，本发明公开一种图形化衬底GaN基LED外延片，包括图形化衬底1及外延层，外延层包括沿外延方向依次生长于图形化衬底1上的第一图形填平层2、第二图形层3、第二图形填平层4、第三图形层5及第三图形填平层6；
图形化衬底1、第二图形层3及第三图形层5上分别设有周期性排列的图形结构，图形化衬底1、第二图形层3及第三图形层5上图形结构的图形底宽和图形高度逐层递减，图形化衬底1、第二图形层3及第三图形层5上图形结构的数量相同且一一对应设置，各对应的图形结构之间的中线重合。
本发明中，在图形化衬底1上依次生长第一图形填平层2、第二图形层3、第二图形填平层4、第三图形层5及第三图形填平层6，并且，图形化衬底1、第二图形层3及第三图形层5上图形结构的数量相同且一一对应设置，各对应的图形结构之间的中线重合，图形化衬底1的图形结构在被第一图形填平层2填平覆盖后，位错缺陷沿着图形化衬底1的图形结构的中线纵向向上合并，由于图形化衬底1与第二图形层3上各对应的图形结构之间的中线重合，第二图形层3覆盖所合并的位错缺陷，阻断位错穿透，同理，第二填平层填平覆盖第二图形层3，位错缺陷进一步沿着第二图形层3的图形结构的中线纵向向上合并，随后被第三图形层5覆盖，进一步阻断位错穿透，最终，通过第三填平层填平覆盖第三图形层5，湮灭位错缺陷，形成高平整度、高质量表面，由于图形化衬底1、第二图形层3及第三图形层5上图形结构的图形底宽和图形高度逐层递减，随着图形结构的图形底宽和图形高度的递减，合并时形成的位错缺陷随之逐步减少，由此经过第一图形填平层2、第二图形层3、第二图形填平层4、第三图形层5及第三图形填平层6多层材料层的相互配合，逐步合并、阻断、湮灭基于图形化衬底1外延形成的位错，减少位错缺陷，增加抗静电能力，有效减少多量子阱层8的非辐射复合，极大提升光提取效率，同时，经过图形化衬底1、第二图形层3、第三图形层5的三次图形化，大大降低了光线在外延层内部的全反射，进一步提升光提取效率。
此外，在图形化衬底1上进行第二次、第三次图形化过程中，外延片生长时所产生的应力可以从3个维度进行释放，并具有更高的平整度，这使得后续生长N型半导体层7时，高掺杂的Si得以分布均匀，避免传统结构边缘工作电压偏高的问题，在生长多量子阱层8时，平整度大幅增加，应力得以充分释放，当采用掺杂In组分的多量子阱层8时，多量子阱层8中的In组分能够更均匀分布，从而发光波长集中度表现更优。
其中，图形化衬底1的图形底宽为3.0μm~3.5μm，图形高度为1.5μm~2.0μm，图形密度为1×106个/cm2～1×108个/cm2，示例性的，图形化衬底1的图形底宽为3.0μm、3.1μm、3.2μm、3.4μm或3.5μm，但不限于此，图形高度为1.5μm、1.7μm、1.9μm或2.0μm，但不限于此；图形化衬底1的图形底宽、图形高度若过小，会影响发光强度，图形密度为1×106个/cm2、5×106个/cm2、1×107个/cm2、5×107个/cm2或1×108个/cm2，但不限于此；第二图形层3的图形底宽为2.0μm~2.5μm，图形高度为0.5μm~1.0μm，示例性的，第二图形层3的图形底宽为2.1μm、2.2μm、2.3μm、2.4μm或2.5μm，但不限于此，图形高度为0.5μm、0.8μm或1.0μm，但不限于此；第三图形层5的图形底宽为1.0μm~1.5μm，图形高度为0.1μm~0.49μm，第三图形层5的图形底宽为1.0μm、1.2μm、1.4μm或1.5μm，但不限于此，图形高度为0.1μm、0.25μm、0.35μm或0.45μm，但不限于此，第三图形层5的图形底宽及图形高度若过大，缺陷会增多。
其中，图形结构可半球状、半椭球状、圆锥状、圆台状、棱台状或角锥状。
参阅图1及图2所示，第二图形层3及第三图形层5均为SiO2图形层；
第二图形填平层4及第三图形填平层6均包括依次叠加的SiN子层11和GaN子层12，通过SiN子层11阻挡缺陷，同时增加与SiO2图形层的匹配，在界面形成形成SiO2/SiN双层反射镜面，增加光线在LED内部的漫反射，进一步降低光线在外延层内部的全反射，结合GaN子层12，填平SiO2图形层，同时增加与后续GaN基材料层的匹配。
其中，SiN子层11的生长温度为950℃~1000℃，生长厚度为5nm~20nm，SiN子层11的生长温度不宜过高，否则容易导致裂纹的产生；GaN子层12的生长温度为1100℃~1200℃，GaN子层12采用较高的生长温度，利用形成高质量材料层。
其中，第一图形填平层2包括依次叠加的AlGaN缓冲层、GaN三维生长层、GaN二维恢复层，本发明的第一图形填平层2中，先AlGaN缓冲层阻挡应力和缺陷延伸，降低穿透位错密度，随后生长GaN三维生长层，形成三维岛状结构，并通过GaN二维恢复层，横向合并GaN三维生长层，形成平整表面，通过先生长三维岛状结构，再横向合并的方式，阻断、湮灭位错缺陷，消除内部应力，增加抗静电能力，进一步提升光提取效率。
其中，AlGaN缓冲层的生长温度为500℃~700℃，生长压力为100Torr~300Torr，生长厚度为10nm~30nm，AlGaN缓冲层采用较低的生长温度，充分释放底层应力，同时为后续GaN三维生长层的三维生长提供良好、平整的生长表面；
GaN三维生长层的生长温度为1000℃~1040℃，生长压力为300Torr~500Torr，生长厚度为0.5μm~1μm，较高的生长压力利于三维生长；
GaN二维恢复层的生长温度为1100℃~1200℃，生长压力为100Torr~300Torr，采用较高的生长温度，增强横向外延能力，利于加速形成平整表面。
其中，外延层还包括沿外延方向依次生长于第三图形填平层6上的N型半导体层7、多量子阱层8、电子阻挡层9及P型半导体层10。
其中，N型半导体层7为N型GaN层。
其中，多量子阱层8是由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构，生长周期为3个~15个。
其中，电子阻挡层9为AlGaN层和InGaN层交替层叠的周期性结构，生长周期为3个~15个。
其中，P型半导体层10为P型GaN层，Mg的掺杂浓度为5×1017~1×1020cm-3。
参阅图3所示，本发明还公开一种图形化衬底GaN基LED外延片的制备方法，包括：
S100.提供图形化衬底1，其中，图形化衬底1为图形化蓝宝石衬底，具体的：
图形化衬底1的图形底宽为3.0μm~3.5μm，图形高度为1.5μm~2.0μm，图形密度为1×106个/cm2～1×108个/cm2。
S200.参阅图4所示，在图形化衬底1上生长第一图形填平层2，填平图形化衬底1，形成平整表面，其中，第一图形填平层2包括依次叠加的AlGaN缓冲层、GaN三维生长层、GaN二维恢复层，具体步骤如下：
S210.生长AlGaN缓冲层：
反应室的生长温度控制在500℃~700℃，生长压力为100Torr~300Torr，通入NH3作为N源，N2和H2做载气，使用TMGa作为Ga源，通入TMAl作为Al源，生长AlGaN缓冲层，生长厚度为10nm~30nm。
S220.生长GaN三维生长层：
反应室的生长温度控制在1000℃~1040℃，生长压力为300Torr~500Torr，通入NH3作为N源，N2和H2做载气，使用TMGa作为Ga源，生长GaN三维生长层，生长厚度为0.5μm~1μm。
S230.生长GaN二维恢复层：
反应室的生长温度控制在1100℃~1200℃，生长压力为100Torr~300Torr，入NH3作为N源，N2和H2做载气，使用TMGa作为Ga源，生长GaN二维恢复层，直至图形化衬底1被填平。
S300.在第一图形填平层2上生长第二图形层3，第二图形层3为SiO2图形层，具体步骤如下：
S310.采用PECVD（等离子体增强化学气相沉积法）在第一图形填平层2上沉积一层SiO2薄膜；
S320.采用光刻技术将SiO2薄膜制成特定图形，形成第二图形层3，图形底宽为2.0μm~2.5μm，图形高度为0.5μm~1.0μm，并显露出第一图形填平层2。
S400.参阅图5所示，在第二图形层3上生长第二图形填平层4，填平第二图形层3，形成平整表面，其中，第二图形填平层4包括依次叠加的SiN子层11和GaN子层12，具体步骤如下：
S410.生长SiN子层11：
反应室的生长温度控制在950℃~1000℃，生长压力为100Torr~300Torr，通入NH3作为N源，N2和H2做载气，通入SiH4，生长SiN子层11，生长厚度为5nm~20nm。
S420.生长GaN子层12：
反应室的生长温度控制在1100℃~1200℃，NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长GaN子层12，直至第二图形层3被填平。
S500.在第二图形填平层4上生长第三图形层5，其中，第三图形层5为SiO2图形层，具体步骤如下：
S510.采用PECVD（等离子体增强化学气相沉积法）在第二图形填平层4上沉积一层SiO2薄膜；
S520.采用光刻技术将SiO2薄膜制成特定图形，形成第三图形层5，图形底宽为1.0μm~1.5μm，图形高度为0.1μm~0.49μm，并显露出第二图形填平层4。
S600.在第三图形层5上生长第三图形填平层6，填平第三图形层5，形成平整表面，其中，第三图形填平层6包括依次叠加的SiN子层11和GaN子层12，具体步骤如下：
S610.生长SiN子层11：
反应室的生长温度控制在950℃~1000℃，生长压力为100Torr~300Torr，通入NH3作为N源，N2和H2做载气，通入SiH4，生长SiN子层11，生长厚度为5nm~20nm。
S620.生长GaN子层12：
反应室的生长温度控制在1100℃~1200℃，NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长GaN子层12，直至第三图形层5被填平。
图形化衬底1、第二图形层3及第三图形层5上分别设有周期性排列的图形结构，图形化衬底1、第二图形层3及第三图形层5上图形结构的图形底宽和图形高度逐层递减，图形化衬底1、第二图形层3及第三图形层5上图形结构的数量相同且一一对应设置，各对应的图形结构之间的中线重合。
其中，第二图形层3及第三图形层5均为SiO2图形层；
第二图形填平层4及第三图形填平层6均包括依次叠加的SiN子层11和GaN子层12；
第一图形填平层2包括依次叠加的AlGaN缓冲层、GaN三维生长层、GaN二维恢复层。
其中，本发明的制备方法还包括：
S700.在第三图形填平层6上依次生长N型半导体层7、多量子阱层8、电子阻挡层9及P型半导体层10，具体步骤如下：
S710.在第三图形填平层6上生长N型半导体层7，N型半导体层7为N型GaN层：
反应室的温度控制在1100℃～1150℃，生长压力为100Torr~500Torr；通入NH3作为N源，N2和H2做载气，TMGa作为Ga源，SiH4作为N型掺杂，生长N型GaN层，生长厚度为2~10μm。
S720.在N型半导体层7上生长多量子阱层8：
其中，多量子阱层8是由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构，生长周期为3个~15个：
生长InGaN量子阱层时，反应室的温度控制在700℃~800℃，生长压力为100Torr~500Torr，N2做载气，NH3作为N源，TMGa作为Ga源，TMIn作为In源，单层InGaN量子阱层的生长厚度为3nm~8nm；
生长GaN量子垒层时，反应室的温度控制在800℃~900℃，生长压力为100Torr~500Torr，N2和H2做载气，NH3作为N源，TMGa作为Ga源，单层GaN量子垒层的生长厚度为10nm~20nm。
S730.在多量子阱层8上生长电子阻挡层9，其中，电子阻挡层9为AlGaN层和InGaN层交替层叠的周期性结构，生长周期为3个~15个：
反应室的温度控制在900℃~1000℃，生长压力为100Torr~500Torr，NH3作为N源，TMGa作为Ga源，TMAl作为Al源，TMIn作为In源，单层AlGaN层的生长厚度为6nm~15nm，单层InGaN层的生长厚度为6nm~15nm。
S740.在电子阻挡层9上生长P型半导体层10，其中，P型半导体层10为P型GaN层：
反应室的温度控制在800℃~1000℃，生长压力为100Torr~300Torr，NH3作为N源，TMGa作为Ga源，CP2Mg作为P型掺杂剂，Mg的掺杂浓度为5×1017~1×1020cm-3，生长厚度为4nm~20nm。
下面结合附图及实施例对本发明作进一步说明：
实施例1
本实施例公开一种图形化衬底GaN基LED外延片，包括图形化衬底1及外延层，外延层包括沿外延方向依次生长于图形化衬底1上的第一图形填平层2、第二图形层3、第二图形填平层4、第三图形层5及第三图形填平层6；
图形化衬底1、第二图形层3及第三图形层5上分别设有周期性排列的图形结构，图形化衬底1、第二图形层3及第三图形层5上图形结构的图形底宽和图形高度逐层递减，图形化衬底1、第二图形层3及第三图形层5上图形结构的数量相同且一一对应设置，各对应的图形结构之间的中线重合。
其中，图形化衬底1的图形底宽为3.5μm，图形高度为2.0μm，图形密度为1×107个/cm2；第二图形层3的图形底宽为2.5μm，图形高度为1.0μm；第三图形层5的图形底宽为1.5μm，图形高度为0.49μm。
其中，第二图形层3及第三图形层5均为SiO2图形层；
第二图形填平层4及第三图形填平层6均包括依次叠加的SiN子层11和GaN子层12。
其中，SiN子层11的生长温度为950℃，生长厚度为10nm；GaN子层12的生长温度为1200℃。
其中，第一图形填平层2包括依次叠加的AlGaN缓冲层、GaN三维生长层、GaN二维恢复层。
其中，AlGaN缓冲层的生长温度为600℃，生长压力为150Torr，生长厚度为15nm，GaN三维生长层的生长温度为1040℃，生长压力为400Torr，生长厚度为1μm，GaN二维恢复层的生长温度为1200℃，生长压力为150Torr。
其中，外延层还包括沿外延方向依次生长于第三图形填平层6上的N型半导体层7、多量子阱层8、电子阻挡层9及P型半导体层10。
其中，N型半导体层7为N型GaN层，电子阻挡层9为AlGaN层和InGaN层交替层叠的周期性结构，P型半导体层10为P型GaN层。
其中，多量子阱层8是由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构，生长周期为10个。
上述图形化衬底GaN基LED外延片的制备方法，包括：
S100.提供图形化衬底1，其中，图形化衬底1为图形化蓝宝石衬底，具体的：
图形化衬底1的图形底宽为3.5μm，图形高度为2.0μm，图形密度为1×107个/cm2。
S200.在图形化衬底1上生长第一图形填平层2，填平图形化衬底1，形成平整表面，其中，第一图形填平层2包括依次叠加的AlGaN缓冲层、GaN三维生长层、GaN二维恢复层，具体步骤如下：
S210.生长AlGaN缓冲层：
反应室的生长温度控制在600℃，生长压力为150Torr，通入NH3作为N源，N2和H2做载气，使用TMGa作为Ga源，通入TMAl作为Al源，生长AlGaN缓冲层，生长厚度为15nm。
S220.生长GaN三维生长层：
反应室的生长温度控制在1040℃，生长压力为400Torr，通入NH3作为N源，N2和H2做载气，使用TMGa作为Ga源，生长GaN三维生长层，生长厚度为1μm。
S230.生长GaN二维恢复层：
反应室的生长温度控制在1200℃，生长压力为150Torr，通入NH3作为N源，N2和H2做载气，使用TMGa作为Ga源，生长GaN二维恢复层，直至图形化衬底1被填平。
S300.在第一图形填平层2上生长第二图形层3，第二图形层3为SiO2图形层，具体步骤如下：
S310.采用PECVD（等离子体增强化学气相沉积法）在第一图形填平层2上沉积一层SiO2薄膜；
S320.采用光刻技术将SiO2薄膜制成特定图形，形成第二图形层3，图形底宽为2.5μm，图形高度为1.0μm，并显露出第一图形填平层2。
S400.在第二图形层3上生长第二图形填平层4，填平第二图形层3，形成平整表面，其中，第二图形填平层4包括依次叠加的SiN子层11和GaN子层12，具体步骤如下：
S410.生长SiN子层11：
反应室的生长温度控制在950℃，生长压力为100Torr，通入NH3作为N源，N2和H2做载气，通入SiH4，生长SiN子层11，生长厚度为10nm。
S420.生长GaN子层12：
反应室的生长温度控制在1200℃，NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长GaN子层12，直至第二图形层3被填平。
S500.在第二图形填平层4上生长第三图形层5，其中，第三图形层5为SiO2图形层，具体步骤如下：
S510.采用PECVD（等离子体增强化学气相沉积法）在第二图形填平层4上沉积一层SiO2薄膜；
S520.采用光刻技术将SiO2薄膜制成特定图形，形成第三图形层5，图形底宽为1.5μm，图形高度为0.49μm，并显露出第二图形填平层4。
S600.在第三图形层5上生长第三图形填平层6，填平第三图形层5，形成平整表面，其中，第三图形填平层6包括依次叠加的SiN子层11和GaN子层12，具体步骤如下：
S610.生长SiN子层11：
反应室的生长温度控制在950℃，生长压力为100Torr，通入NH3作为N源，N2和H2做载气，通入SiH4，生长SiN子层11，生长厚度为5nm。
S620.生长GaN子层12：
反应室的生长温度控制在1200℃，NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长GaN子层12，直至第三图形层5被填平。
图形化衬底1、第二图形层3及第三图形层5上分别设有周期性排列的图形结构，图形化衬底1、第二图形层3及第三图形层5上图形结构的图形底宽和图形高度逐层递减，图形化衬底1、第二图形层3及第三图形层5上图形结构的数量相同且一一对应设置，各对应的图形结构之间的中线重合。
S700.在第三图形填平层6上依次生长N型半导体层7、多量子阱层8、电子阻挡层9及P型半导体层10。
实施例2
本实施例公开一种图形化衬底GaN基LED外延片，包括图形化衬底及外延层，外延层包括沿外延方向依次生长于图形化衬底上的第一图形填平层、第二图形层、第二图形填平层、第三图形层及第三图形填平层；
图形化衬底、第二图形层及第三图形层上分别设有周期性排列的图形结构，图形化衬底、第二图形层及第三图形层上图形结构的图形底宽和图形高度逐层递减，图形化衬底、第二图形层及第三图形层上图形结构的数量相同且一一对应设置，各对应的图形结构之间的中线重合。
其中，图形化衬底的图形底宽为3.0μm，图形高度为1.5μm，图形密度为1×106个/cm2；第二图形层的图形底宽为2.0μm，图形高度为0.5μm；第三图形层的图形底宽为1.0μm，图形高度为0.1μm。
其中，第二图形层及第三图形层均为SiO2图形层；
第二图形填平层及第三图形填平层均包括依次叠加的SiN子层和GaN子层。
其中，SiN子层的生长温度为950℃，生长厚度为10nm；GaN子层的生长温度为1200℃。
其中，第一图形填平层包括依次叠加的AlGaN缓冲层、GaN三维生长层、GaN二维恢复层。
其中，AlGaN缓冲层的生长温度为600℃，生长压力为150Torr，生长厚度为15nm，GaN三维生长层的生长温度为1040℃，生长压力为400Torr，生长厚度为1μm，GaN二维恢复层的生长温度为1200℃，生长压力为150Torr。
其中，外延层还包括沿外延方向依次生长于第三图形填平层上的N型半导体层、多量子阱层、电子阻挡层及P型半导体层。
其中，N型半导体层为N型GaN层，电子阻挡层为AlGaN层和InGaN层交替层叠的周期性结构，P型半导体层为P型GaN层。
其中，多量子阱层是由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构，生长周期为10个。
上述图形化衬底GaN基LED外延片的制备方法，包括：
S100.提供图形化衬底，其中，图形化衬底为图形化蓝宝石衬底，具体的：
图形化衬底的图形底宽为3.0μm，图形高度为1.5μm，图形密度为1×106个/cm2。
S200.在图形化衬底上生长第一图形填平层，填平图形化衬底，形成平整表面，其中，第一图形填平层包括依次叠加的AlGaN缓冲层、GaN三维生长层、GaN二维恢复层，具体步骤如下：
S210.生长AlGaN缓冲层：
反应室的生长温度控制在600℃，生长压力为150Torr，通入NH3作为N源，N2和H2做载气，使用TMGa作为Ga源，通入TMAl作为Al源，生长AlGaN缓冲层，生长厚度为15nm。
S220.生长GaN三维生长层：
反应室的生长温度控制在1040℃，生长压力为400Torr，通入NH3作为N源，N2和H2做载气，使用TMGa作为Ga源，生长GaN三维生长层，生长厚度为1μm。
S230.生长GaN二维恢复层：
反应室的生长温度控制在1200℃，生长压力为150Torr，通入NH3作为N源，N2和H2做载气，使用TMGa作为Ga源，生长GaN二维恢复层，直至图形化衬底被填平。
S300.在第一图形填平层上生长第二图形层，第二图形层为SiO2图形层，具体步骤如下：
S310.采用PECVD（等离子体增强化学气相沉积法）在第一图形填平层上沉积一层SiO2薄膜；
S320.采用光刻技术将SiO2薄膜制成特定图形，形成第二图形层，图形底宽为2.0μm，图形高度为0.5μm，并显露出第一图形填平层。
S400.在第二图形层上生长第二图形填平层，填平第二图形层，形成平整表面，其中，第二图形填平层包括依次叠加的SiN子层和GaN子层，具体步骤如下：
S410.生长SiN子层：
反应室的生长温度控制在950℃，生长压力为100Torr，通入NH3作为N源，N2和H2做载气，通入SiH4，生长SiN子层，生长厚度为10nm。
S420.生长GaN子层：
反应室的生长温度控制在1200℃，NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长GaN子层，直至第二图形层被填平。
S500.在第二图形填平层上生长第三图形层，其中，第三图形层为SiO2图形层，具体步骤如下：
S510.采用PECVD（等离子体增强化学气相沉积法）在第二图形填平层上沉积一层SiO2薄膜；
S520.采用光刻技术将SiO2薄膜制成特定图形，形成第三图形层，图形底宽为1.0μm，图形高度为0.1μm，并显露出第二图形填平层。
S600.在第三图形层上生长第三图形填平层，填平第三图形层，形成平整表面，其中，第三图形填平层包括依次叠加的SiN子层和GaN子层，具体步骤如下：
S610.生长SiN子层：
反应室的生长温度控制在950℃，生长压力为100Torr，通入NH3作为N源，N2和H2做载气，通入SiH4，生长SiN子层，生长厚度为5nm。
S620.生长GaN子层：
反应室的生长温度控制在1200℃，NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长GaN子层，直至第三图形层被填平。
图形化衬底、第二图形层及第三图形层上分别设有周期性排列的图形结构，图形化衬底、第二图形层及第三图形层上图形结构的图形底宽和图形高度逐层递减，图形化衬底、第二图形层及第三图形层上图形结构的数量相同且一一对应设置，各对应的图形结构之间的中线重合。
S700.在第三图形填平层上依次生长N型半导体层、多量子阱层、电子阻挡层及P型半导体层。
对比例1
本对比例与实施例1的不同之处在于，本实施例的外延片不含有第三图形层及第三图形填平层，外延片的制备方法省去相应材料层的制备步骤。
对比例2
本对比例与实施例1的不同之处在于，本实施例的外延片不含有第二图形层、第二图形填平层、第三图形层及第三图形填平层，外延片的制备方法省去相应材料层的制备步骤。
对比例3
本对比例与实施例1的不同之处在于，本实施例的第一图形填平层、第二图形填平层及第三图形填平层均包括依次叠加的SiN子层和GaN子层；
步骤S200的具体步骤如下：
S210.生长SiN子层：
反应室的生长温度控制在950℃，生长压力为100Torr，通入NH3作为N源，N2和H2做载气，通入SiH4，生长SiN子层，生长厚度为10nm。
S220.生长GaN子层：
反应室的生长温度控制在1200℃，NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长GaN子层，直至图形化衬底被填平。
对比例4
本实施例与实施例1的不同之处在于，图形化衬底、第二图形层、第三图形层的图形底宽、图形高度一致，其中，图形底宽为3.5μm，图形高度为2.0μm。
对比例5
本实施例与实施例1的不同之处在于，第二图形填平层及第三图形填平层不包含SiN子层，第二图形填平层及第三图形填平层均为GaN子层，外延片的制备方法省去相应材料层的制备步骤。
XRD测试及光电性能测试：
测试方法：取实施例1~实施例2及对比例1~对比例5制得的外延片，采用XRD测试其（002）和（102）面，然后做成10*24mil的芯片进行光电性能测试。
测试结果如下：
测试结果表明，本发明的外延片（002）和（102）面明显下降，晶格质量大幅度提升，抗静电能力大幅度提升，发光强度提升明显，波长均匀性WD-STD明显更优，且工作电压明显下降。
以上所述仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专利的技术人员在不脱离本发明技术方案范围内，当可利用上述提示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明方案的范围内。
Claims (7)
1.一种图形化衬底GaN基LED外延片，包括图形化衬底及外延层，其特征在于，所述外延层包括沿外延方向依次生长于所述图形化衬底上的第一图形填平层、第二图形层、第二图形填平层、第三图形层及第三图形填平层；
所述图形化衬底、所述第二图形层及所述第三图形层上分别设有周期性排列的图形结构，所述图形化衬底、所述第二图形层及所述第三图形层上所述图形结构的图形底宽和图形高度逐层递减，所述图形化衬底、所述第二图形层及所述第三图形层上所述图形结构的数量相同且一一对应设置，各对应的所述图形结构之间的中线重合；
所述第一图形填平层填平图形化衬底，所述第二图形填平层填平第二图形层，所述第三图形填平层填平第三图形层；
所述第二图形层及所述第三图形层均为SiO2图形层；
所述第二图形填平层及所述第三图形填平层均包括依次叠加的SiN子层和GaN子层；
所述第一图形填平层包括依次叠加的AlGaN缓冲层、GaN三维生长层、GaN二维恢复层。
2.根据权利要求1所述的图形化衬底GaN基LED外延片，其特征在于，所述图形化衬底的图形底宽为3.0μm~3.5μm，图形高度为1.5μm~2.0μm，图形密度为1×106个/cm2～1×108个/cm2；所述第二图形层的图形底宽为2.0μm~2.5μm，图形高度为0.5μm~1.0μm；所述第三图形层的图形底宽为1.0μm~1.5μm，图形高度为0.1μm~0.49μm。
3.根据权利要求1所述的图形化衬底GaN基LED外延片，其特征在于，所述SiN子层的生长温度为950℃~1000℃，生长厚度为5nm~20nm；所述GaN子层的生长温度为1100℃~1200℃。
4.根据权利要求1所述的图形化衬底GaN基LED外延片，其特征在于，所述AlGaN缓冲层的生长温度为500℃~700℃，生长压力为100Torr~300Torr，生长厚度为10nm~30nm；
所述GaN三维生长层的生长温度为1000℃~1040℃，生长压力为300Torr~500Torr，生长厚度为0.5μm~1μm；
所述GaN二维恢复层的生长温度为1100℃~1200℃，生长压力为100Torr~300Torr。
5.根据权利要求1所述的图形化衬底GaN基LED外延片，其特征在于，所述外延层还包括沿外延方向依次生长于所述第三图形填平层上的N型半导体层、多量子阱层、电子阻挡层及P型半导体层。
6.根据权利要求5所述的图形化衬底GaN基LED外延片，其特征在于，所述多量子阱层是由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构。
7.一种图形化衬底GaN基LED外延片的制备方法，其特征在于，包括：
提供图形化衬底；
在所述图形化衬底上生长第一图形填平层，填平图形化衬底；
在所述第一图形填平层上生长第二图形层；
在所述第二图形层上生长第二图形填平层，填平第二图形层；
在所述第二图形填平层上生长第三图形层；
在所述第三图形层上生长第三图形填平层，填平第三图形层；
所述图形化衬底、所述第二图形层及所述第三图形层上分别设有周期性排列的图形结构，所述图形化衬底、所述第二图形层及所述第三图形层上所述图形结构的图形底宽和图形高度逐层递减，所述图形化衬底、所述第二图形层及所述第三图形层上所述图形结构的数量相同且一一对应设置，各对应的所述图形结构之间的中线重合；
所述第二图形层及所述第三图形层均为SiO2图形层；
所述第二图形填平层及所述第三图形填平层均包括依次叠加的SiN子层和GaN子层；
所述第一图形填平层包括依次叠加的AlGaN缓冲层、GaN三维生长层、GaN二维恢复层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310573053.1A CN116344698B (zh) | 2023-05-22 | 2023-05-22 | 图形化衬底GaN基LED外延片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310573053.1A CN116344698B (zh) | 2023-05-22 | 2023-05-22 | 图形化衬底GaN基LED外延片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116344698A CN116344698A (zh) | 2023-06-27 |
| CN116344698B true CN116344698B (zh) | 2023-08-29 |
Family
ID=86877412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310573053.1A Active CN116344698B (zh) | 2023-05-22 | 2023-05-22 | 图形化衬底GaN基LED外延片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116344698B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033282A (ja) * | 2000-07-13 | 2002-01-31 | Nichia Chem Ind Ltd | 窒化物半導体基板及びその製造方法 |
| CN1992359A (zh) * | 2005-09-22 | 2007-07-04 | 索尼株式会社 | 发光二极管及其制造方法 |
| KR20130066956A (ko) * | 2011-12-13 | 2013-06-21 | 엘지이노텍 주식회사 | 발광 소자 및 그를 이용한 조명 시스템 |
| CN105206730A (zh) * | 2015-08-21 | 2015-12-30 | 杭州士兰明芯科技有限公司 | 一种led衬底及其制作方法 |
| WO2017167190A1 (zh) * | 2016-03-29 | 2017-10-05 | 苏州晶湛半导体有限公司 | 基于图形化Si衬底的LED外延片及其制备方法 |
| CN209418530U (zh) * | 2018-12-24 | 2019-09-20 | 福建晶安光电有限公司 | 一种透明图案化衬底及led发光元件 |
| CN114122210A (zh) * | 2021-11-23 | 2022-03-01 | 聚灿光电科技（宿迁）有限公司 | 复合衬底led外延结构及其制备方法 |
| CN114639760A (zh) * | 2022-05-19 | 2022-06-17 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法 |
| CN114975704A (zh) * | 2022-08-02 | 2022-08-30 | 江西兆驰半导体有限公司 | 一种led外延片及制备方法 |
| CN115000250A (zh) * | 2022-04-11 | 2022-09-02 | 江西乾照光电有限公司 | 一种GaN LED结构及其制作方法 |
| CN116093226A (zh) * | 2023-04-10 | 2023-05-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10622515B2 (en) * | 2011-10-10 | 2020-04-14 | Sensor Electronic Technology, Inc. | Patterned layer design for group III nitride layer growth |
-
2023
- 2023-05-22 CN CN202310573053.1A patent/CN116344698B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033282A (ja) * | 2000-07-13 | 2002-01-31 | Nichia Chem Ind Ltd | 窒化物半導体基板及びその製造方法 |
| CN1992359A (zh) * | 2005-09-22 | 2007-07-04 | 索尼株式会社 | 发光二极管及其制造方法 |
| KR20130066956A (ko) * | 2011-12-13 | 2013-06-21 | 엘지이노텍 주식회사 | 발광 소자 및 그를 이용한 조명 시스템 |
| CN105206730A (zh) * | 2015-08-21 | 2015-12-30 | 杭州士兰明芯科技有限公司 | 一种led衬底及其制作方法 |
| WO2017167190A1 (zh) * | 2016-03-29 | 2017-10-05 | 苏州晶湛半导体有限公司 | 基于图形化Si衬底的LED外延片及其制备方法 |
| CN209418530U (zh) * | 2018-12-24 | 2019-09-20 | 福建晶安光电有限公司 | 一种透明图案化衬底及led发光元件 |
| CN114122210A (zh) * | 2021-11-23 | 2022-03-01 | 聚灿光电科技（宿迁）有限公司 | 复合衬底led外延结构及其制备方法 |
| CN115000250A (zh) * | 2022-04-11 | 2022-09-02 | 江西乾照光电有限公司 | 一种GaN LED结构及其制作方法 |
| CN114639760A (zh) * | 2022-05-19 | 2022-06-17 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制备方法 |
| CN114975704A (zh) * | 2022-08-02 | 2022-08-30 | 江西兆驰半导体有限公司 | 一种led外延片及制备方法 |
| CN116093226A (zh) * | 2023-04-10 | 2023-05-09 | 江西兆驰半导体有限公司 | 发光二极管外延片及其制备方法、发光二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116344698A (zh) | 2023-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116093226B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN114759124B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN112397621B (zh) | 紫外发光二极管的外延片及其制备方法 | |
| CN112133797B (zh) | 发光二极管外延片的生长方法 | |
| CN116093223B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116072780B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115842077B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116190511B (zh) | 一种高光效led外延片、制备方法及led芯片 | |
| WO2021062799A1 (zh) | 一种磊晶结构及其制备方法、led | |
| CN116741905B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115207177A (zh) | 发光二极管外延片及其制备方法 | |
| CN116344695A (zh) | 发光二极管外延片及其制备方法、led | |
| CN117133844A (zh) | 基于图形化衬底的led外延片及其制备方法、led | |
| CN109671817B (zh) | 一种发光二极管外延片及其制备方法 | |
| WO2019149095A1 (zh) | 一种GaN基LED外延结构及其制备方法 | |
| CN117613156A (zh) | 发光二极管外延片及其制备方法、led | |
| CN116682914B (zh) | 发光二极管外延片及其制备方法、发光二极管外延片 | |
| WO2019062036A1 (zh) | 一种led外延结构及其制备方法 | |
| CN116914049A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109473521B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116344698B (zh) | 图形化衬底GaN基LED外延片及其制备方法 | |
| CN113013299B (zh) | 发光二极管外延片及其生长方法 | |
| CN117117052A (zh) | 用于Micro-LED的外延片及其制备方法、Micro-LED | |
| CN115101637B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116314509A (zh) | 发光二极管外延片及其制备方法、发光二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |