CN117117052A - 用于Micro-LED的外延片及其制备方法、Micro-LED - Google Patents
用于Micro-LED的外延片及其制备方法、Micro-LED Download PDFInfo
- Publication number
- CN117117052A CN117117052A CN202310870123.XA CN202310870123A CN117117052A CN 117117052 A CN117117052 A CN 117117052A CN 202310870123 A CN202310870123 A CN 202310870123A CN 117117052 A CN117117052 A CN 117117052A
- Authority
- CN
- China
- Prior art keywords
- layer
- sio
- island
- micro
- shaped pit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 60
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 230000000903 blocking effect Effects 0.000 claims abstract description 23
- 230000000737 periodic effect Effects 0.000 claims abstract description 21
- 230000006911 nucleation Effects 0.000 claims abstract description 20
- 238000010899 nucleation Methods 0.000 claims abstract description 20
- 238000003491 array Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 16
- 238000009826 distribution Methods 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 63
- 239000012159 carrier gas Substances 0.000 description 38
- 235000012431 wafers Nutrition 0.000 description 31
- 230000000052 comparative effect Effects 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 12
- 230000007547 defect Effects 0.000 description 11
- 230000006872 improvement Effects 0.000 description 7
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种用于Micro‑LED的外延片及其制备方法、Micro‑LED，涉及半导体光电器件领域。用于Micro‑LED的外延片包括衬底和依次设于衬底上的形核层、本征GaN层、N‑GaN层、V型坑开口层、多量子阱层、电子阻挡层和P‑GaN层；V型坑开口层包括依次层叠的SiO2岛层、SiO2岛填平层和V型坑开口延伸层；SiO2岛层包括多个阵列分布于N‑GaN层上的SiO2岛；SiO2岛填平层包括AlN层；V型坑开口延伸层为InGaN层和第一AlGaN层交替生长形成的周期性结构。实施本发明，可提升发光二极管的发光效率，提高抗静电能力，提高发光波长和发光亮度均匀性。
Description
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种用于Micro-LED的外延片及其制备方法、Micro-LED。
背景技术
目前，GaN基发光二极管已经大量应用于固态照明领域以及显示领域，吸引越来越多的人关注。Micro-LED有望促使显示屏向轻薄化、小型化、低功耗、高亮度方向发展，被誉为“下一代微显示器技术”。在相同的外延结构和相同的芯片结构的条件下，Micro-LED因尺寸和表面积减小，会带来抗静电能力和单芯亮度的下降，这就对发光效率提出了更高的要求。此外，Micro-LED无法使用传统的LED芯片挑拣与分选技术，因此，Micro-LED外延片需要更高的波长均匀性和亮度均匀性。
现阶段采用V型坑技术提高外延片的发光效率，现有V型坑层为低温生长的InGaN/GaN重复层叠的超晶格结构，V型坑侧壁面呈V型贯穿于整个有源区，因其特殊的几何结构，空穴很容易通过V型侧壁注入至更深的发光量子阱中，可以降低工作电压和改善电子与空穴空间上的不均匀分布，增加发光效率。但目前V型坑层还存在以下问题：V型坑是沿着底层的线位错产生的，其本身就是一种天然的漏电通道，会影响发光二极管的抗静电能力；V型坑生长过程中，容易引入很多缺陷，成为非辐射复合中心捕获载流子，影响内量子效率，降低发光效率；V型坑生长过快，开口大小不一致，分布不均匀，导致发光波长和发光亮度分布不均匀。尤其是对于尺寸更小的Micro-LED，波长均匀性和亮度均匀性需要进一步提升。
发明内容
本发明所要解决的技术问题在于，提供一种用于Micro-LED的外延片及其制备方法，其可提升发光二极管的发光效率，提高抗静电能力，提高发光波长和发光亮度均匀性。
本发明还要解决的技术问题在于，提供一种Micro-LED，其发光效率高、发光亮度均匀性好，抗静电能力强。
为了解决上述问题，本发明公开了一种用于Micro-LED的外延片，包括衬底和依次设于所述衬底上的形核层、本征GaN层、N-GaN层、V型坑开口层、多量子阱层、电子阻挡层和P-GaN层；所述V型坑开口层包括依次层叠的SiO2岛层、SiO2岛填平层和V型坑开口延伸层；
所述SiO2岛层包括多个阵列分布于所述N-GaN层上的SiO2岛；
所述SiO2岛填平层包括AlN层；
所述V型坑开口延伸层为InGaN层和第一AlGaN层交替生长形成的周期性结构。
作为上述技术方案的改进，所述SiO2岛层为SiO2薄膜层经ICP刻蚀得到，其中，所述SiO2薄膜层的厚度为10nm-100nm。
作为上述技术方案的改进，所述SiO2岛的直径为100nm-500nm，分布密度为1×106个/cm2-1×108个/cm2。
作为上述技术方案的改进，所述SiO2岛填平层的厚度为20nm-130nm，以使所述SiO2岛被填平淹没。
作为上述技术方案的改进，所述V型坑开口延伸层的周期数为3-10，其中，所述InGaN层中In组分的占比为0.05-0.3，单个所述InGaN层的厚度为1nm-3nm，所述第一AlGaN层中Al组分的占比为0.1-0.4，单个所述第一AlGaN层的厚度为5nm-10nm。
作为上述技术方案的改进，所述SiO2岛填平层为AlN层和第二AlGaN层交替生长形成的周期性结构，周期数为3-10，其中，单个所述AlN层的厚度为5nm-10nm；所述第二AlGaN层中Al组分的占比为0.1-0.3，单个所述第二AlGaN层的厚度为2nm-3nm。
相应的，本发明还公开了一种用于Micro-LED的外延片的制备方法，用于制备上述的用于Micro-LED的外延片，其包括：
提供衬底，在所述衬底上依次生长形核层、本征GaN层、N-GaN层、V型坑开口层、多量子阱层、电子阻挡层和P-GaN层；所述V型坑开口层包括依次层叠的SiO2岛层、SiO2岛填平层和V型坑开口延伸层；
所述SiO2岛层包括多个阵列分布于所述N-GaN层上的SiO2岛；
所述SiO2岛填平层包括AlN层；
所述V型坑开口延伸层为InGaN层和第一AlGaN层交替生长形成的周期性结构。
作为上述技术方案的改进，在PECVD反应腔中沉积SiO2薄膜层，其中，所述SiO2薄膜的沉积温度为250℃-300℃；
再通过对所述SiO2薄膜层经ICP刻蚀得到所述SiO2岛层，刻蚀时间为10min-20min，刻蚀使用的气体为Cl2和BCl3的混合气体，其中，Cl2和BCl3的体积比为10：(1-2)；
所述SiO2岛填平层的生长温度为1000℃-1100℃，生长压力为100torr-500torr；
所述V型坑开口延伸层的生长温度为850℃-950℃，生长压力为100torr-500torr。
作为上述技术方案的改进，所述SiO2岛填平层为AlN层和第二AlGaN层交替生长形成的周期性结构，所述SiO2岛填平层的生长温度为1000℃-1100℃，生长压力为100torr-500torr。
相应的，本发明还公开了一种Micro-LED，其包括上述的用于Micro-LED的外延片。
实施本发明，具有如下有益效果：
1.本发明的用于Micro-LED的外延片中，V型坑开口层包括依次层叠的SiO2岛层、SiO2岛填平层和V型坑开口延伸层。
首先，本发明的SiO2岛可以减少多量子阱有源区发出的光在内部的全反射，在距离有源区最近的位置设置，可以增加漫反射，提高发光亮度，符合Micro-LED对发光二极管高发光强度的需求；并且，采用SiO2岛作为引导开V型坑，分布均匀的V型坑很好地起到了引导载流子扩展均匀的作用，提高发光二极管的抗静电能力。
其次，本发明使用AlN层作为SiO2岛填平层，由于Al原子很小，可以形成致密的结构，使得SiO2岛在填平时平整度高，晶格质量好，并且AlN材料能阶高，具有电子阻挡的作用，可以阻止电子溢流，提高电子空穴对的复合，提高发光效率；在SiO2岛填平层生长完后，每个SiO2岛顶端处会形成填平时产生的刃型位错缺陷，垂直向上延伸，由于SiO2岛均匀分布，所以所形成的刃型位错缺陷也是均匀分布的，有利于形成大小一致、分布均匀的V型坑，提高发光区发光亮度均匀性，提高波长一致性，符合Micro-LED对发光二极管的需求。
再次，本发明使用InGaN层和第一AlGaN层重复层叠生长的周期性结构作为V型坑开口延伸层，既可以增大V型坑开口，又增加了V型坑开口层与多量子阱层的晶格匹配，减少多量子阱层的极化效应，提高发光效率；并且，与传统的InGaN/GaN重复层叠的周期性结构相比，第一AlGaN层晶格质量更高，在V型坑延伸过程中产生的缺陷很少。
2.本发明的用于Micro-LED的外延片中，SiO2岛填平层为AlN层和第二AlGaN层交替生长形成的周期性结构，一方面利用Al原子很小的AlN层形成致密的结构，使得SiO2岛在填平时平整度高，另一方面利用第二AlGaN层避免AlN层产生裂纹。
附图说明
图1是本发明一实施例中用于Micro-LED的外延片的结构示意图；
图2是本发明一实施例中V型坑开口层的结构示意图；
图3是本发明一实施例中V型坑开口延伸层的结构示意图；
图4是本发明一实施例中SiO2岛填平层的结构示意图；
图5是本发明一实施例中用于Micro-LED的外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1-图3，本发明公开了一种用于Micro-LED的外延片，包括衬底1和依次设于所述衬底1上的形核层2、本征GaN层3、N-GaN层4、V型坑开口层5、多量子阱层6、电子阻挡层7和P-GaN层8；V型坑开口层5包括依次层叠的SiO2岛层51、SiO2岛填平层52和V型坑开口延伸层53。
本发明的SiO2岛可以减少多量子阱有源区发出的光在内部的全反射，在距离有源区最近的位置设置，可以增加漫反射，提高发光亮度，符合Micro-LED对发光二极管高发光强度的需求；并且，采用SiO2岛作为引导开V型坑，分布均匀的V型坑很好地起到了引导载流子扩展均匀的作用，提高发光二极管的抗静电能力。
其中，SiO2岛层51为SiO2薄膜层经ICP刻蚀或RIE刻蚀得到，优选的为ICP刻蚀。SiO2薄膜层的厚度为10nm-100nm，若厚度＞100nm，将增加刻蚀工艺的难度；若厚度＜10nm，难以得到具有良好一致性的SiO2岛。
具体的，通过刻蚀在N-GaN层4上形成了多个阵列分布的SiO2岛，其截面呈矩形、三角形、圆形或半圆形，但不限于此。优选的，在本发明的一个实施例之中，SiO2岛的截面呈半圆形，其直径为90nm-550nm，SiO2岛的直径在这个范围内，可以较好地作为引导开V型坑，并且有效地增加漫反射。优选的，SiO2岛的直径为100nm-500nm，示例性的为150nm、200nm、250nm、300nm、350nm、400nm、450nm或500nm，但不限于此。
具体的，SiO2岛的分布密度为5×105个/cm2-5×108个/cm2，SiO2岛的分布密度在这个范围内，可以较好地作为引导开V型坑，并且有效地增加漫反射。优选的，SiO2岛的分布密度为1×106个/cm2-1×108个/cm2，示例性的为2×106个/cm2、4×106个/cm2、6×106个/cm2、8×106个/cm2、1×107个/cm2、2×107个/cm2、4×107个/cm2、6×107个/cm2或8×107个/cm2，但不限于此。
其中，SiO2岛填平层52包括AlN层，使用AlN层作为SiO2岛填平层52，由于Al原子很小，可以形成致密的结构，使得SiO2岛在填平时平整度高，晶格质量好，并且AlN材料能阶高，具有电子阻挡的作用，可以阻止电子溢流，提高电子空穴对的复合，提高发光效率；在SiO2岛填平层52生长完后，每个SiO2岛顶端处会形成填平时产生的刃型位错缺陷，垂直向上延伸，由于SiO2岛均匀分布，所以所形成的刃型位错缺陷也是均匀分布的，有利于形成大小一致、分布均匀的V型坑，提高发光区发光亮度均匀性，提高波长一致性，符合Micro-LED对发光二极管的需求。
具体的，SiO2岛填平层52的厚度为20nm-150nm，以使SiO2岛被填平淹没。优选的，SiO2岛填平层52的厚度为20nm-130nm，示例性的为40nm、60nm、80nm、100nm或120nm，但不限于此。
优选的，在本发明的一个实施例中，参考图4，SiO2岛填平层52为AlN层521和第二AlGaN层522交替生长形成的周期性结构，一方面利用Al原子很小的AlN层521形成致密的结构，使得SiO2岛在填平时平整度高，另一方面利用第二AlGaN层522避免高Al组分的AlN层521产生裂纹。
具体的，SiO2岛填平层52的周期数为3-10。
具体的，单个AlN层521的厚度为5nm-10nm。若厚度＞10nm，容易产生裂纹；若厚度＜5nm，难以实现良好的平整度。示例性的，单个AlN层521的厚度为6nm、7nm、8nm或9nm，但不限于此。
具体的，第二AlGaN层522中Al组分的占比为0.1-0.3。若Al组分的占比＞0.3，会影响载流子的迁移率；若Al组分的占比＜0.1，难以起到有效的缓冲作用。示例性的，Al组分的占比为0.12、0.14、0.16、0.18、0.2、0.22、0.24、0.26或0.28，但不限于此。
单个第二AlGaN层522的厚度为2nm-3nm。若厚度＞3nm，会影响载流子的迁移率，降低发光效率；若厚度＜2nm，难以起到有效的缓冲作用。示例性的，单个第二AlGaN层522的厚度为2.2nm、2.4nm、2.6nm或2.8nm，但不限于此。
其中，V型坑开口延伸层53为InGaN层531和第一AlGaN层532交替生长形成的周期性结构。这种结构既可以增大V型坑开口，又增加了V型坑开口层5与多量子阱层6的晶格匹配，减少多量子阱层6的极化效应，提高发光效率；并且，与传统的InGaN/GaN重复层叠的周期性结构相比，第一AlGaN层532晶格质量更高，在V型坑延伸过程中产生的缺陷很少。
具体的，V型坑开口延伸层53的周期数为3-12，优选的为3-10。
具体的，InGaN层531中In组分的占比为0.05-0.35。若In组分的占比＞0.35，会引起晶格质量急剧下降；若In组分的占比＜0.05，不利于V型坑开口放大。优选的，InGaN层531中In组分的占比为0.05-0.3，示例性的为0.1、0.15、0.18、0.2、0.22、0.24、0.26或0.28，但不限于此。
单个InGaN层531的厚度为0.8nm-3.5nm。若厚度＞3.5nm，会带来过多的缺陷；若厚度＜0.8nm，起不到V型坑开口作用。优选的，单个InGaN层531的厚度为1nm-3nm，示例性的为1.2nm、1.4nm、1.6nm、1.8nm、2nm、2.2nm、2.4nm、2.6nm或2.8nm，但不限于此。
第一AlGaN层532中Al组分的占比为0.08-0.45。若Al组分的占比＞0.45，会造成Al原子分布不均匀而影响V型坑大小的一致性；若Al组分的占比＜0.08，起不到修复InGaN层531缺陷的作用。优选的，第一AlGaN层532中Al组分的占比为0.1-0.4，示例性的为0.13、0.16、0.19、0.22、0.25、0.28、0.31、0.34或0.37，但不限于此。
单个第一AlGaN层532的厚度为4nm-12nm。若厚度＞12nm，会影响载流子的迁移率；若厚度＜4nm，起不到修复InGaN层531缺陷的作用。优选的，单个第一AlGaN层532的厚度为5nm-10nm，示例性的为6nm、7nm、8nm或9nm，但不限于此。
其中，衬底1可为蓝宝石衬底、硅衬底、碳化硅衬底，但不限于此。
其中，形核层2可为AlN层和/或AlGaN层，但不限于此。形核层2的厚度为20nm-100nm，示例性的为30nm、40nm、50nm、60nm、70nm、80nm或90nm，但不限于此。
其中，本征GaN层3的厚度300nm-800nm，示例性的为350nm、400nm、450nm、500nm、550nm、600nm、650nm、700nm或750nm，但不限于此。
其中，N-GaN层4的掺杂元素为Si，但不限于此。N-GaN层4的掺杂浓度为5×1018cm-3-1×1019cm-3，厚度为1μm-3μm。
其中，多量子阱层6为交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数3-15。单个InGaN量子阱层的厚度为3nm-7nm，单个GaN量子垒层的厚度为6nm-15nm。
其中，电子阻挡层7为AlaGa1-aN层和InbGa1-bN层交替生长的周期性结构，周期数为3-15；其中，a为0.05-0.2，b为0.1-0.5。电子阻挡层7的厚度为20nm-100nm。
其中，P-GaN层8中的掺杂元素为Mg，但不限于此。P-GaN层8中Mg的掺杂浓度为5×1017cm-3-1×1020cm-3。P-GaN层8的厚度为200nm-300nm。
相应的，参考图5，本发明还公开了一种用于Micro-LED的外延片的制备方法，其用于制备上述的用于Micro-LED的外延片，其包括以下步骤：
S100：提供衬底；
具体的，该衬底为蓝宝石衬底、硅衬底、碳化硅衬底，但不限于此。优选的为蓝宝石衬底。
优选的，在本发明的一个实施例之中，将衬底加载至MOCVD中，在1000℃-1200℃、200torr-600torr、氢气气氛下退火5min-8min，以去除衬底表面的颗粒、氧化物等杂质。
S200：在衬底上生长形核层；
具体的，可采用MOCVD生长AlGaN层作为形核层，或采用PVD生长AlN层作为形核层，但不限于此。优选的，采用MOCVD生长AlGaN层，其生长温度为500℃-700℃，生长压力为200torr-400torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。
S300：在形核层上生长本征GaN层；
具体地，在MOCVD中生长本征GaN层，生长温度为1100℃-1150℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMGa作为Ga源。
S400：在本征GaN层上生长N-GaN层；
具体的，在MOCVD中生长N-GaN层，生长温度为1100℃-1150℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为N型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
S500：在N-GaN层上生长V型坑开口层；
具体的，在本发明的一个实施例中，S500包括：
S510：在N-GaN层上生长SiO2岛层；
具体的，在PECVD反应腔中沉积SiO2薄膜层，但不限于此。具体的，SiO2薄膜的生长温度为250℃-300℃，生长时，以SiH4为Si源，以N2O为O源，以N2为载气。
对SiO2薄膜层进行刻蚀，即得SiO2岛层。具体的，可采用ICP或RIE进行刻蚀，但不限于此，优选的，采用ICP进行刻蚀，刻蚀时间为10min-20min，刻蚀使用的气体为Cl2和BCl3的混合气体，其中，Cl2和BCl3的体积比为10：(1-2)。
S520：在SiO2岛层上生长SiO2岛填平层；
具体的，在本发明的一个实施例中，在MOCVD中周期性生长AlN层和第二AlGaN层，以形成SiO2岛填平层。SiO2岛填平层的生长温度为1000℃-1100℃，生长压力为100torr-500torr。其中，生长AlN层时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，以H2和N2作为载气。其中，生长第二AlGaN层时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，通入TEGa作为Ga源，以H2和N2作为载气。本层使用较高的生长温度，有利于提高致密度，减少缺陷。
S530：在SiO2岛填平层上生长V型坑开口延伸层；
具体的，在MOCVD中周期性生长InGaN层和第一AlGaN层，以形成V型坑开口延伸层。V型坑开口延伸层的生长温度为850℃-950℃，生长压力为100torr-500torr。其中，生长InGaN层时，在MOCVD反应室中通入NH3作为N源，以NH3和N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，生长第一AlGaN层时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，通入TEGa作为Ga源，以NH3和N2作为载气。本层使用较低的生长温度，有利于V型坑开口放大。
S600：在V型坑开口层上生长多量子阱层；
具体的，在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层，以形成多量子阱层。其中，InGaN量子阱层的生长温度为700℃-800℃，生长压力为100torr-500torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，GaN量子垒层的生长温度为800℃-900℃，生长压力为100torr-500torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2作为载气，通入TEGa作为Ga源。
S700：在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlaGa1-aN层和InbGa1-bN层，作为电子阻挡层。其中，AlaGa1-aN层的生长温度900℃-1000℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InbGa1-bN层的生长温度900℃-1000℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
S800：在电子阻挡层上生长P-GaN层；
具体的，在MOCVD中生长P-GaN层，生长温度为800℃-1000℃，生长压力为100torr-300torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
下面以具体实施例对本发明进行进一步说明：
实施例1
本实施例提供一种用于Micro-LED的外延片，参考图1-图3，其包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N-GaN层4、V型坑开口层5、多量子阱层6、电子阻挡层7和P-GaN层8。
其中，衬底1为蓝宝石衬底；形核层2为AlGaN层，其厚度为30nm；本征GaN层3的厚度400nm；N-GaN层4中Si的掺杂浓度为7×1018cm-3，其厚度为2μm。
其中，V型坑开口层5包括依次层叠的SiO2岛层51、SiO2岛填平层52和V型坑开口延伸层53。其中，SiO2岛层51为SiO2薄膜层经ICP刻蚀得到，SiO2薄膜层的厚度为50nm，刻蚀得到的SiO2岛的直径为300nm，SiO2岛的分布密度为1×107个/cm2。其中，SiO2岛填平层52为AlN层，SiO2岛填平层52的厚度为60nm。其中，V型坑开口延伸层53为InGaN层531和第一AlGaN层532交替生长形成的周期性结构，周期数为6，InGaN层531中In组分的占比为0.2，单个InGaN层531的厚度为2nm，第一AlGaN层532中Al组分的占比为0.3，单个第一AlGaN层532的厚度为7nm。
其中，多量子阱层6为交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数为10，单个InGaN量子阱层的厚度为3nm，单个GaN量子垒层的厚度为10nm。其中，电子阻挡层7为AlaGa1-aN层(a＝0.12)和InbGa1-bN层(b＝0.3)交替生长的周期性结构，其周期数为8，单个AlaGa1-aN层的厚度为6nm，单个InbGa1-bN层的厚度为6nm。P-GaN层8的掺杂元素为Mg，掺杂浓度为3.5×1019cm-3，厚度为250nm。
本实施例中用于Micro-LED的外延片的制备方法包括以下步骤：
(1)提供衬底；将衬底加载至MOCVD中，在1120℃、400torr、氢气气氛下退火6min。
(2)在衬底上生长形核层；
具体的，采用MOCVD生长AlGaN层，生长温度为620℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。
(3)在形核层上生长本征GaN层；
具体地，采用MOCVD生长本征GaN层，生长温度为1100℃，生长压力为250torr，生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMGa作为Ga源。
(4)在本征GaN层上生长N-GaN层；
具体地，采用MOCVD生长N-GaN层，生长温度为1120℃，生长压力为150torr；生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为N型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
(5)在N-GaN层上生长V型坑开口层；
具体的，V型坑开口层的制备方法包括以下步骤：
(Ⅰ)在N-GaN层上生长SiO2岛层；
具体的，在PECVD反应腔中沉积SiO2薄膜层，SiO2薄膜的生长温度为280℃，生长时，以SiH4为Si源，以N2O为O源，以N2为载气。
对SiO2薄膜层进行ICP刻蚀，即得SiO2岛层。刻蚀时间为15min，刻蚀使用的气体为Cl2和BCl3的混合气体，其中，Cl2和BCl3的体积比为10：1。
(Ⅱ)在SiO2岛层上生长SiO2岛填平层；
具体的，在MOCVD中生长AlN层，作为SiO2岛填平层。SiO2岛填平层的生长温度为1050℃，生长压力300torr。生长时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，以H2和N2作为载气。
(Ⅲ)在SiO2岛填平层上生长V型坑开口延伸层；
具体的，在MOCVD中周期性生长InGaN层和第一AlGaN层，以形成V型坑开口延伸层。V型坑开口延伸层的生长温度为900℃，生长压力为300torr。其中，生长InGaN层时，在MOCVD反应室中通入NH3作为N源，以NH3和N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，生长第一AlGaN层时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，通入TEGa作为Ga源，以NH3和N2作为载气。
(6)在V型坑开口层上生长多量子阱层；
具体的，在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层，以形成多量子阱层。其中，InGaN量子阱层的生长温度为750℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，GaN量子垒层的生长温度为850℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2作为载气，通入TEGa作为Ga源。
(7)在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlaGa1-aN层和InbGa1-bN层，作为电子阻挡层。其中，AlaGa1-aN层的生长温度950℃，生长压力为300torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InbGa1-bN层的生长温度950℃，生长压力为300torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
(8)在电子阻挡层上生长P-GaN层；
具体的，在MOCVD中生长P-GaN层，生长温度为900℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
实施例2
本实施例提供一种用于Micro-LED的外延片，参考图1-图4，其包括衬底1和依次设于衬底1上的形核层2、本征GaN层3、N-GaN层4、V型坑开口层5、多量子阱层6、电子阻挡层7和P-GaN层8。
其中，衬底1为蓝宝石衬底；形核层2为AlGaN层，其厚度为30nm；本征GaN层3的厚度400nm；N-GaN层4中Si的掺杂浓度为7×1018cm-3，其厚度为2μm。
其中，V型坑开口层5包括依次层叠的SiO2岛层51、SiO2岛填平层52和V型坑开口延伸层53。其中，SiO2岛层51为SiO2薄膜层经ICP刻蚀得到，SiO2薄膜层的厚度为50nm，刻蚀得到的SiO2岛的直径为300nm，SiO2岛的分布密度为1×107个/cm2。其中，SiO2岛填平层52为AlN层521和第二AlGaN层522交替生长形成的周期性结构，周期数为6，单个AlN层521的厚度为6nm，第二AlGaN层522中Al组分的占比为0.2，单个第二AlGaN层522的厚度为3nm。其中，V型坑开口延伸层53为InGaN层531和第一AlGaN层532交替生长形成的周期性结构，周期数为6，InGaN层531中In组分的占比为0.2，单个InGaN层531的厚度为2nm，第一AlGaN层532中Al组分的占比为0.3，单个第一AlGaN层532的厚度为7nm。
其中，多量子阱层6为交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数为10，单个InGaN量子阱层的厚度为3nm，单个GaN量子垒层的厚度为10nm。其中，电子阻挡层7为AlaGa1-aN层(a＝0.12)和InbGa1-bN层(b＝0.3)交替生长的周期性结构，其周期数为8，单个AlaGa1-aN层的厚度为6nm，单个InbGa1-bN层的厚度为6nm。P-GaN层8的掺杂元素为Mg，掺杂浓度为3.5×1019cm-3，厚度为250nm。
本实施例中用于Micro-LED的外延片的制备方法包括以下步骤：
(1)提供衬底；将衬底加载至MOCVD中，在1120℃、400torr、氢气气氛下退火6min。
(2)在衬底上生长形核层；
具体的，采用MOCVD生长AlGaN层，生长温度为620℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。
(3)在形核层上生长本征GaN层；
具体地，采用MOCVD生长本征GaN层，生长温度为1100℃，生长压力为250torr，生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMGa作为Ga源。
(4)在本征GaN层上生长N-GaN层；
具体地，采用MOCVD生长N-GaN层，生长温度为1120℃，生长压力为150torr；生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为N型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
(5)在N-GaN层上生长V型坑开口层；
具体的，V型坑开口层的制备方法包括以下步骤：
(Ⅰ)在N-GaN层上生长SiO2岛层；
具体的，在PECVD反应腔中沉积SiO2薄膜层，SiO2薄膜的生长温度为280℃，生长时，以SiH4为Si源，以N2O为O源，以N2为载气。
对SiO2薄膜层进行ICP刻蚀，即得SiO2岛层。刻蚀时间为15min，刻蚀使用的气体为Cl2和BCl3的混合气体，其中，Cl2和BCl3的体积比为10：1。
(Ⅱ)在SiO2岛层上生长SiO2岛填平层；
具体的，在MOCVD中周期性生长AlN层和第二AlGaN层，以形成SiO2岛填平层。SiO2岛填平层的生长温度为1050℃，生长压力300torr。生长AlN层时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，以H2和N2作为载气。生长第二AlGaN层时在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，通入TEGa作为Ga源，以H2和N2作为载气。
(Ⅲ)在SiO2岛填平层上生长V型坑开口延伸层；
具体的，在MOCVD中周期性生长InGaN层和第一AlGaN层，以形成V型坑开口延伸层。V型坑开口延伸层的生长温度为900℃，生长压力为300torr。其中，生长InGaN层时，在MOCVD反应室中通入NH3作为N源，以NH3和N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，生长第一AlGaN层时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，通入TEGa作为Ga源，以NH3和N2作为载气。
(6)在V型坑开口层上生长多量子阱层；
具体的，在MOCVD中周期性生长InGaN量子阱层和GaN量子垒层，以形成多量子阱层。其中，InGaN量子阱层的生长温度为750℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，GaN量子垒层的生长温度为850℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2作为载气，通入TEGa作为Ga源。
(7)在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlaGa1-aN层和InbGa1-bN层，作为电子阻挡层。其中，AlaGa1-aN层的生长温度950℃，生长压力为300torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InbGa1-bN层的生长温度950℃，生长压力为300torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
(8)在电子阻挡层上生长P-GaN层；
具体的，在MOCVD中生长P-GaN层，生长温度为900℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
对比例1
本对比例提供一种用于Micro-LED的外延片，其与实施例1的区别在于，V型坑开口层5为InGaN层和GaN层周期性层叠结构。相应的，在制备方法中，InGaN层的生长温度为750℃，生长压力为300torr，GaN层的生长温度为850℃，生长压力为300torr，其余均与实施例1相同。
对比例2
本对比例提供一种用于Micro-LED的外延片，其与实施例1的区别在于，V型坑开口层5中不设置SiO2岛层51，相应的，在制备方法中，也不设置该层的制备步骤，其余均与实施例1相同。
对比例3
本对比例提供一种用于Micro-LED的外延片，其与实施例1的区别在于，V型坑开口层5中不设置SiO2岛填平层52，相应的，在制备方法中，也不设置该层的制备步骤，其余均与实施例1相同。
对比例4
本对比例提供一种用于Micro-LED的外延片，其与实施例1的区别在于，V型坑开口层5中不设置V型坑开口延伸层53，相应的，在制备方法中，也不设置该层的制备步骤，其余均与实施例1相同。
将实施例1-2，对比例1-4所得的用于Micro-LED的外延片进行亮度、发光波长和抗静电能力测试，具体测试方法如下：
(1)将外延片制备成10mil×24mil的垂直结构的芯片，测试其发光亮度；每个实施例、对比例均测试20个，取测试值的标准差，作为亮度分布均匀性；
(2)发光波长均匀性：取各实施例、对比例所制备得到的20个外延片，分别测定其发光波长，并计算其相对标准差，即为发光波长均匀性；
(3)抗静电性能测试：在HBM(人体放电模型)模型下运用静电仪对芯片的抗静电性能进行测试，测试芯片能承受反向6000V静电的通过比例。
具体结果如下：
由表中可以看出，将传统的V型坑层(对比例1)变成本发明中的V型坑开口层后，亮度由193.1mW提升至195.2mW，亮度均匀性由5.32改善至3.97，发光波长均匀性由1.44改善至1.28，抗静电能力由40.6％提升至80.2％，表明本发明中的V型坑开口层可有效提升亮度、提高亮度分布均匀性、提高发光波长均匀性并提高抗静电能力。此外，通过实施例1与对比例2-4的对比可以看出，当变更本发明中的V型坑开口层结构时，难以有效起到提升亮度、提高亮度分布均匀性、提高发光波长均匀性并提高抗静电能力的效果。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (10)
1.一种用于Micro-LED的外延片，其特征在于，包括衬底和依次设于所述衬底上的形核层、本征GaN层、N-GaN层、V型坑开口层、多量子阱层、电子阻挡层和P-GaN层；所述V型坑开口层包括依次层叠的SiO2岛层、SiO2岛填平层和V型坑开口延伸层；
所述SiO2岛层包括多个阵列分布于所述N-GaN层上的SiO2岛；
所述SiO2岛填平层包括AlN层；
所述V型坑开口延伸层为InGaN层和第一AlGaN层交替生长形成的周期性结构。
2.如权利要求1所述的用于Micro-LED的外延片，其特征在于，所述SiO2岛层为SiO2薄膜层经ICP刻蚀得到，其中，所述SiO2薄膜层的厚度为10nm-100nm。
3.如权利要求1所述的用于Micro-LED的外延片，其特征在于，所述SiO2岛的直径为100nm-500nm，分布密度为1×106个/cm2-1×108个/cm2。
4.如权利要求1所述的用于Micro-LED的外延片，其特征在于，所述SiO2岛填平层的厚度为20nm-130nm，以使所述SiO2岛被填平淹没。
5.如权利要求1所述的用于Micro-LED的外延片，其特征在于，所述V型坑开口延伸层的周期数为3-10，其中，所述InGaN层中In组分的占比为0.05-0.3，单个所述InGaN层的厚度为1nm-3nm，所述第一AlGaN层中Al组分的占比为0.1-0.4，单个所述第一AlGaN层的厚度为5nm-10nm。
6.如权利要求1-5任一项所述的用于Micro-LED的外延片，其特征在于，所述SiO2岛填平层为AlN层和第二AlGaN层交替生长形成的周期性结构，周期数为3-10，其中，单个所述AlN层的厚度为5nm-10nm；所述第二AlGaN层中Al组分的占比为0.1-0.3，单个所述第二AlGaN层的厚度为2nm-3nm。
7.一种用于Micro-LED的外延片的制备方法，用于制备如权利要求1-6任一项所述的用于Micro-LED的外延片，其特征在于，包括：
提供衬底，在所述衬底上依次生长形核层、本征GaN层、N-GaN层、V型坑开口层、多量子阱层、电子阻挡层和P-GaN层；所述V型坑开口层包括依次层叠的SiO2岛层、SiO2岛填平层和V型坑开口延伸层；
所述SiO2岛层包括多个阵列分布于所述N-GaN层上的SiO2岛；
所述SiO2岛填平层包括AlN层；
所述V型坑开口延伸层为InGaN层和第一AlGaN层交替生长形成的周期性结构。
8.如权利要求7所述的用于Micro-LED的外延片的制备方法，其特征在于，在PECVD反应腔中沉积SiO2薄膜层，其中，所述SiO2薄膜的沉积温度为250℃-300℃；
再通过对所述SiO2薄膜层经ICP刻蚀得到所述SiO2岛层，刻蚀时间为10min-20min，刻蚀使用的气体为Cl2和BCl3的混合气体，其中，Cl2和BCl3的体积比为10：(1-2)；
所述SiO2岛填平层的生长温度为1000℃-1100℃，生长压力为100torr-500torr；
所述V型坑开口延伸层的生长温度为850℃-950℃，生长压力为100torr-500torr。
9.如权利要求7或8所述的用于Micro-LED的外延片的制备方法，其特征在于，所述SiO2岛填平层为AlN层和第二AlGaN层交替生长形成的周期性结构，所述SiO2岛填平层的生长温度为1000℃-1100℃，生长压力为100torr-500torr。
10.一种Micro-LED，其特征在于，包括如权利要求1-6任一项所述的用于Micro-LED的外延片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310443299.7A CN116154069A (zh) | 2023-04-24 | 2023-04-24 | 用于Micro-LED的外延片及其制备方法、Micro-LED |
| CN2023104432997 | 2023-04-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117117052A true CN117117052A (zh) | 2023-11-24 |
Family
ID=86374061
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310443299.7A Withdrawn CN116154069A (zh) | 2023-04-24 | 2023-04-24 | 用于Micro-LED的外延片及其制备方法、Micro-LED |
| CN202310870123.XA Pending CN117117052A (zh) | 2023-04-24 | 2023-07-17 | 用于Micro-LED的外延片及其制备方法、Micro-LED |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310443299.7A Withdrawn CN116154069A (zh) | 2023-04-24 | 2023-04-24 | 用于Micro-LED的外延片及其制备方法、Micro-LED |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN116154069A (zh) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4915234B2 (ja) * | 2006-12-20 | 2012-04-11 | ソニー株式会社 | 発光ダイオードの製造方法および機能素子の製造方法 |
| KR101020961B1 (ko) * | 2008-05-02 | 2011-03-09 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR101081278B1 (ko) * | 2009-10-28 | 2011-11-08 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
| TWI411133B (zh) * | 2010-10-22 | 2013-10-01 | Aceplux Optotech Inc | High light extraction rate of light emitting diodes and their production methods |
| CN104078538B (zh) * | 2013-03-27 | 2017-01-25 | 展晶科技(深圳)有限公司 | 发光二极管及其制造方法 |
| CN106025024B (zh) * | 2016-07-21 | 2018-05-22 | 厦门市三安光电科技有限公司 | 一种氮化物发光二极管及其制作方法 |
| CN106784206B (zh) * | 2017-01-23 | 2019-01-08 | 厦门三安光电有限公司 | 氮化镓基发光二极管 |
| CN115799415B (zh) * | 2023-02-10 | 2023-04-28 | 江西兆驰半导体有限公司 | Led外延片及其制备方法、led |
-
2023
- 2023-04-24 CN CN202310443299.7A patent/CN116154069A/zh not_active Withdrawn
- 2023-07-17 CN CN202310870123.XA patent/CN117117052A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN116154069A (zh) | 2023-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116053378B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115832138B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116581217B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116741905B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116093223B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115881865B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117253948B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116314504B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115842077B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115775853A (zh) | 一种发光二极管外延片及其制备方法、发光二极管 | |
| CN116169216A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116759508A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116454186A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116525735A (zh) | 一种发光二极管外延片及制备方法 | |
| CN116259693A (zh) | 基于图形化衬底的led外延片及其制备方法、led | |
| CN109671817B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN116682914B (zh) | 发光二极管外延片及其制备方法、发光二极管外延片 | |
| CN116014041B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117423786A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116344698B (zh) | 图形化衬底GaN基LED外延片及其制备方法 | |
| CN117613156A (zh) | 发光二极管外延片及其制备方法、led | |
| CN109686823B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN116914049A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116093218A (zh) | GaN基发光二极管外延片及其制备方法、GaN基发光二极管 | |
| CN117117052A (zh) | 用于Micro-LED的外延片及其制备方法、Micro-LED |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |