CN117133844A - 基于图形化衬底的led外延片及其制备方法、led - Google Patents
基于图形化衬底的led外延片及其制备方法、led Download PDFInfo
- Publication number
- CN117133844A CN117133844A CN202310870061.2A CN202310870061A CN117133844A CN 117133844 A CN117133844 A CN 117133844A CN 202310870061 A CN202310870061 A CN 202310870061A CN 117133844 A CN117133844 A CN 117133844A
- Authority
- CN
- China
- Prior art keywords
- layer
- patterned substrate
- growth
- epitaxial wafer
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 154
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 238000011049 filling Methods 0.000 claims abstract description 51
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 38
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 33
- 239000002131 composite material Substances 0.000 claims abstract description 31
- 238000012545 processing Methods 0.000 claims abstract description 18
- 230000000903 blocking effect Effects 0.000 claims abstract description 16
- 230000000737 periodic effect Effects 0.000 claims abstract description 12
- 239000012159 carrier gas Substances 0.000 claims description 26
- 229910052594 sapphire Inorganic materials 0.000 claims description 19
- 239000010980 sapphire Substances 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 16
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 37
- 235000012431 wafers Nutrition 0.000 description 36
- 238000006243 chemical reaction Methods 0.000 description 26
- 230000000052 comparative effect Effects 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000013329 compounding Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000006424 Flood reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种基于图形化衬底的LED外延片及其制备方法、LED，涉及半导体光电器件领域。基于图形化衬底的LED外延片包括蓝宝石‑SiO2复合图形化衬底和依次设于其上的图形化衬底处理层、衬底图形填平层、位错湮灭层、本征GaN层、N‑GaN层、多量子阱层、电子阻挡层和P‑GaN层；图形化衬底处理层包括AlN层；衬底图形填平层为三维AlGaN生长层和二维GaN填平层交替层叠生长形成的周期性结构，周期数为10‑40；位错湮灭层包括依次生长的第一AlN层、InN层和第二AlN层。实施本发明，可减少发光二极管外延片的位错缺陷，提高其晶格质量，进而提升抗静电能力和发光效率。
Description
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种基于图形化衬底的LED外延片及其制备方法、LED。
背景技术
目前，GaN基发光二极管已经大量应用于固态照明领域以及显示领域，吸引越来越多的人关注。外延结构对发光二极管的光电性能具有很大影响。在发光二极管外延片中，量子阱有源区发出的光经过GaN与蓝宝石衬底界面、蓝宝石衬底与空气界面时都会发生全反射，导致倒装LED的光提取效率降低。为增加LED发光二极管的发光效率，现阶段开发出蓝宝石和SiO2复合衬底，在复合衬底中，空气的折射率为1、蓝宝石的折射率为1.78、GaN的折射率为2.46、SiO2的折射率为1.45，蓝宝石和空气的折射率相差较大，全发射临界角大，而SiO2与空气之间的折射率相差较小，全反射临界角也较小，有更多倒装LED有源区内发出的光能够进入到空气中，提高了LED的光提取效率。但现有的蓝宝石与SiO2复合衬底还存在以下问题：(1)SiO2中的Si原子容易在高温中扩散，影响发光二极管的晶格质量；(2)外延只能在裸露的蓝宝石C面上开始进行垒晶，逐渐填平图形，导致在与衬底接触侧面，会有位错缺陷，并且在填平后图形顶端，会留有严重的位错缺陷，缺陷还会延伸至多量子阱区，影响发光效率，甚至延伸至顶端，影响外延片表面平整度，降低抗静电能力。
发明内容
本发明所要解决的技术问题在于，提供一种基于图形化衬底的LED外延片及其制备方法，其可提升LED外延片的晶格质量，提高发光效率，减少位错缺陷，提高抗静电能力。
本发明还要解决的技术问题在于，提供一种基于图形化衬底的LED，其发光效率高、抗静电能力高。
为了解决上述问题，本发明公开了一种基于图形化衬底的LED外延片，包括蓝宝石-SiO2复合图形化衬底和依次设于所述蓝宝石-SiO2复合图形化衬底上的图形化衬底处理层、衬底图形填平层、位错湮灭层、本征GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层；
其中，所述图形化衬底处理层包括AlN层；
所述衬底图形填平层为三维AlGaN生长层和二维GaN填平层交替层叠生长形成的周期性结构，周期数为10-40；
所述位错湮灭层包括依次生长的第一AlN层、InN层和第二AlN层。
作为上述技术方案的改进，所述蓝宝石-SiO2复合图形化衬底包括蓝宝石衬底以及覆盖于所述蓝宝石衬底上的多个阵列分布的微尺寸SiO2图形；
其中，所述微尺寸SiO2图形的高度为1.5μm-2μm。
作为上述技术方案的改进，所述三维AlGaN生长层中Al组分的占比为0.5-0.7。
作为上述技术方案的改进，所述AlN层的厚度为4nm-60nm；
单个所述三维AlGaN生长层的厚度为10nm-50nm，单个所述二维GaN填平层的厚度为50nm-200nm；
所述第一AlN层的厚度为5nm-20nm，所述InN层的厚度为2nm-5nm，所述第二AlN层的厚度为5nm-20nm。
作为上述技术方案的改进，对所述蓝宝石-SiO2复合图形化衬底通入NH3进行退火处理，退火温度为1100℃-1150℃，退火压力为100torr-500torr，退火时间为10s-1min。
相应的，本发明还公开了一种基于图形化衬底的LED外延片的制备方法，用于制备上述的基于图形化衬底的LED外延片，其包括：
提供蓝宝石-SiO2复合图形化衬底，在所述蓝宝石-SiO2复合图形化衬底上的图形化衬底处理层、衬底图形填平层、位错湮灭层、本征GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层；
其中，所述图形化衬底处理层包括AlN层；
所述衬底图形填平层为三维AlGaN生长层和二维GaN填平层交替层叠生长形成的周期性结构，周期数为10-40；
所述位错湮灭层包括依次生长的第一AlN层、InN层和第二AlN层。
作为上述技术方案的改进，所述AlN层的生长温度为800℃-900℃，生长压力为100torr-500torr，生长时采用的载气为H2和N2的混合气，其中H2和N2的体积比为1:1-1:2；
所述三维AlGaN生长层的生长温度为1000℃-1050℃，生长压力为100torr-500torr，生长时采用的载气为H2和N2的混合气，其中H2和N2的体积比为1:2-1:5；所述二维GaN填平层的生长温度为1100℃-1150℃，生长压力为100torr-500torr，生长时采用的载气为H2和N2的混合气，其中H2和N2的体积比为2:1-5:1；
所述第一AlN层的生长温度为1100℃-1150℃，生长压力为50torr-150torr；所述InN层的生长温度为900℃-950℃，生长压力为50torr-150torr；所述第二AlN层的生长温度为1100℃-1150℃，生长压力为50torr-150torr。
相应的，本发明还公开了一种基于图形化衬底的LED，其包括上述的基于图形化衬底的LED外延片。
实施本发明，具有如下有益效果：
1.本发明的基于图形化衬底的外延片中，在蓝宝石-SiO2复合图形化衬底上依次设置图形化衬底处理层、衬底图形填平层、位错湮灭层。
其中，图形化衬底处理层包括AlN层，AlN层生长在未被SiO2覆盖的蓝宝石衬底上，AlN层中由于Al原子很小，可以形成致密的结构，提高晶格质量，提高发光效率，并且阻止SiO2中的Si原子扩散至外延层，影响抗静电能力。
其中，衬底图形填平层为三维AlGaN生长层和二维GaN填平层交替层叠生长形成的周期性结构，采用三维生长与二维填平的周期性结构将图形逐渐填平，使得衬底图形填平层与图形侧面接触界面处的生长方向不断变化，产生不同方向的位错，位错之间相互作用发生扭曲和湮灭，避免了传统二维生长方式造成的外延与图形侧面接触界面产生位错缺陷的问题。
其中，位错湮灭层包括依次生长的第一AlN层、InN层和第二AlN层。在衬底图形填平后，在图形顶端，会产生极大的刃型位错缺陷，往往延伸到顶层，影响表面平整度，降低发光二极管抗静电能力。因此，本发明在衬底图形填平后，生长AlN-InN-AlN层作为位错湮灭层，阻断位错继续延伸：第一AlN层和第二AlN层由于较高的平整度，可使得图形顶端的刃型位错缺陷发生扭曲，在中间加入InN层，避免第一AlN层和第二AlN层产生裂纹，并且In原子可以作为活化剂增加Al原子的迁移率，使得Al原子分布更加均匀，第一AlN层和第二AlN层表面更加平整，提高二极管的抗静电能力。
2.本发明的基于图形化衬底的外延片中，对蓝宝石-SiO2复合图形化衬底通入NH3进行退火处理，使得衬底表面呈氮极性，并且可将微尺寸SiO2图形和蓝宝石衬底表面的O杂质以H2O的形式排出，衬底与后面的AlN层成键更稳定，形成的缺陷更少。
附图说明
图1是本发明一实施例中基于图形化衬底的LED外延片的结构示意图；
图2是本发明一实施例中衬底图形填平层的结构示意图；
图3是本发明一实施例中位错湮灭层的结构示意图；
图4是本发明一实施例中基于图形化衬底的LED外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1-图3，本发明公开了一种基于图形化衬底的LED外延片，包括蓝宝石-SiO2复合图形化衬底1和依次设于蓝宝石-SiO2复合图形化衬底1上的图形化衬底处理层2、衬底图形填平层3、位错湮灭层4、本征GaN层5、N-GaN层6、多量子阱层7、电子阻挡层8和P-GaN层9；
其中，蓝宝石-SiO2复合图形化衬底1包括蓝宝石衬底11以及覆盖于蓝宝石衬底11上的多个阵列分布的微尺寸SiO2图形12，微尺寸SiO2图形12的高度为1μm-2μm，优选的为1.5μm-2μm，示例性的为1.6μm、1.7μm、1.8μm或1.9μm，但不限于此。
其中，图形化衬底处理层2包括AlN层，AlN层生长在未被SiO2覆盖的蓝宝石衬底11上，AlN层中由于Al原子很小，可以形成致密的结构，提高晶格质量，提高发光效率，并且阻止微尺寸SiO2图形12中的Si原子扩散至外延层，影响抗静电能力。具体的，AlN层的厚度为4nm-70nm，优选的为4nm-60nm，示例性的为10nm、20nm、40nm或50nm，但不限于此。
优选的，在本发明的一个实施例中，对蓝宝石-SiO2复合图形化衬底1通入NH3进行退火处理，退火温度为1100℃-1150℃，退火压力为100torr-500torr，退火时间为10s-1min。退火处理使得衬底表面呈氮极性，并且可将微尺寸SiO2图形12和蓝宝石衬底11表面的O杂质以H2O的形式排出，衬底与后面的AlN层成键更稳定，形成的缺陷更少。
其中，衬底图形填平层3为三维AlGaN生长层31和二维GaN填平层32交替层叠生长形成的周期性结构，采用三维生长与二维填平的周期性结构将图形逐渐填平，使得衬底图形填平层3与图形侧面接触界面处的生长方向不断变化，产生不同方向的位错，位错之间相互作用发生扭曲和湮灭，避免了传统二维生长方式造成的外延与图形侧面接触界面产生位错缺陷的问题。
具体的，衬底图形填平层3的周期数为10-40，示例性的为18、26、35、38或39，但不限于此。
具体的，三维AlGaN生长层31中Al组分的占比为0.45-0.75，Al组分的占比较高，有利于三维生长。优选的，三维AlGaN生长层31中Al组分的占比为0.5-0.7，示例性的为0.55、0.6或0.65，但不限于此。
具体的，单个三维AlGaN生长层31的厚度为8nm-50nm，单个二维GaN填平层32的厚度为50nm-250nm，单个三维AlGaN生长层31的厚度小于单个二维GaN填平层32的厚度，保证将三维AlGaN生长层31填平。优选的，单个三维AlGaN生长层31的厚度为10nm-50nm，单个二维GaN填平层32的厚度为50nm-200nm，衬底图形填平层3将衬底图形逐渐淹没。示例性的，单个三维AlGaN生长层31的厚度为20nm、30nm或40nm，但不限于此。示例性的，单个二维GaN填平层32的厚度为100nm、130nm、150nm或180nm，但不限于此。
其中，位错湮灭层4包括依次生长的第一AlN层41、InN层42和第二AlN层43。在衬底图形填平后，在图形顶端，会产生极大的刃型位错缺陷，往往延伸到顶层，影响表面平整度，降低二极管抗静电能力。因此，本发明在衬底图形填平后，生长AlN-InN-AlN层作为位错湮灭层4，阻断位错继续延伸：第一AlN层41和第二AlN层43由于较高的平整度，可使得图形顶端的刃型位错缺陷发生扭曲，在中间加入InN层42，避免第一AlN层41和第二AlN层43产生裂纹，并且In原子可以作为活化剂增加Al原子的迁移率，使得Al原子分布更加均匀，第一AlN层41和第二AlN层43表面更加平整，提高二极管的抗静电能力。
具体的，第一AlN层41的厚度为3nm-25nm，若厚度＜3nm，难以有效阻断位错延伸，若厚度＞25nm，容易产生裂纹。优选的，第一AlN层41的厚度为5nm-20nm，示例性的为8nm、10nm、15nm或18nm，但不限于此。
InN层42的厚度为1nm-6nm，若厚度＜1nm，无法有效提高第一AlN层41和第二AlN层43的表面平整度，若厚度＞6nm，容易导致晶格质量降低。优选的，InN层42的厚度为2nm-5nm，示例性的为2.5nm、3nm、3.5nm、4nm或4.5nm，但不限于此。
第二AlN层43的厚度为3nm-25nm，若厚度＜3nm，难以有效阻断位错延伸，若厚度＞25nm，容易产生裂纹。优选的，第二AlN层43的厚度为5nm-20nm，示例性的为8nm、10nm、15nm或18nm，但不限于此。
其中，本征GaN层5的厚度300nm-800nm，示例性的为350nm、400nm、450nm、500nm、550nm、600nm、650nm、700nm或750nm，但不限于此。
其中，N-GaN层6的掺杂元素为Si，但不限于此。N-GaN层6中Si的掺杂浓度为5×1018cm-3-1×1019cm-3，厚度为1μm-3μm。
其中，多量子阱层7为交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数3-15。单个InGaN量子阱层的厚度为3nm-7nm，单个GaN量子垒层的厚度为6nm-15nm。
其中，电子阻挡层8为AlaGa1-aN层和InbGa1-bN层交替生长的周期性结构，周期数为3-15；其中，a为0.05-0.2，b为0.1-0.5。电子阻挡层8的厚度为30nm-200nm。
其中，P-GaN层9的掺杂元素为Mg，但不限于此。P-GaN层9中Mg的掺杂浓度为5×1017cm-3-1×1020cm-3。P-GaN层9的厚度为200nm-300m。
相应的，参考图4，本发明还公开了一种基于图形化衬底的LED外延片的制备方法，用于制备上述的基于图形化衬底的LED外延片，其包括以下步骤：
S100：提供蓝宝石-SiO2复合图形化衬底；
优选的，在本发明的一个实施例之中，将蓝宝石-SiO2复合图形化衬底加载至MOCVD中，在1100℃-1150℃、100torr-500torr、NH3气氛下退火5s-10s，使得衬底表面呈氮极性。
S200：在蓝宝石-SiO2复合图形化衬底上生长图形化衬底处理层；
具体的，在本发明的一个实施例之中，在蓝宝石-SiO2复合图形化衬底上生长AlN层，作为图形化衬底处理层。AlN层的生长温度为800℃-900℃，生长压力为100torr-500torr，生长时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，采用的载气为H2和N2的混合气，其中H2和N2的体积比为1:1-1:2。
S300：在图形化衬底处理层上生长衬底图形填平层；
具体的，在本发明的一个实施例之中，在图形化衬底处理层上周期性层叠生长三维AlGaN生长层和二维GaN填平层，作为衬底图形填平层。
需要说明的是，通过控制三维AlGaN生长层中Al组分的占比，或采用较低的生长温度，或高比例N2气氛，即可有效促成AlGaN呈三维生长，得到三维AlGaN生长层。优选的，在本发明的一个实施例中，三维AlGaN生长层的生长温度为1000℃-1050℃，生长压力为100torr-500torr，生长时采用的载气为H2和N2的混合气，其中H2和N2的体积比为1:2-1:5。通过控制该生长条件，可进一步促进三维AlGaN生长层的纵向生长趋势。具体的，生长三维AlGaN生长层时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，通入TMGa作为Ga源。
具体的，二维GaN填平层的生长温度为1100℃-1150℃，生长压力为100torr-500torr，生长时采用的载气为H2和N2的混合气，其中H2和N2的体积比为2:1-5:1；通过控制该生长条件，可进一步促进二维GaN填平层的横向生长趋势，大幅减少缺陷。具体的，生长二维GaN填平层时，在MOCVD反应室中通入NH3作为N源，通入TMGa作为Ga源。
S400：在衬底图形填平层上生长位错湮灭层；
具体的，在本发明的一个实施例之中，在衬底图形填平层上依次层叠生长第一AlN层、InN层和第二AlN层，作为位错湮灭层。
具体的，第一AlN层的生长温度为1100℃-1150℃，生长压力为50torr-150torr；采用较高的生长温度和较低的生长压力，有利于提高平整度。具体的，生长第一AlN层时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源。
具体的，InN层的生长温度为900℃-950℃，生长压力为50torr-150torr；采用较低的生长温度和较低的生长压力，提高晶格质量，实现第一AlN层和第二AlN层之间的缓冲作用。具体的，生长InN层时，在MOCVD反应室中通入NH3作为N源，通入TMIn作为In源。
具体的，第二AlN层的生长温度为1100℃-1150℃，生长压力为50torr-150torr。采用较高的生长温度和较低的生长压力，有利于提高平整度。具体的，生长第二AlN层时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源。
S500：在位错湮灭层上生长本征GaN层；
具体地，在MOCVD中生长本征GaN层，生长温度为1100℃-1150℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMGa作为Ga源。
S600：在本征GaN层上生长N-GaN层；
具体的，在MOCVD中生长N-GaN层，生长温度为1100℃-1150℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为N型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
S700：在N-GaN层上生长多量子阱层；
具体的，在MOCVD中周期性生长量子阱层和量子垒层，以形成多量子阱层。其中，量子阱层的生长温度为700℃-800℃，生长压力为100torr-500torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，量子垒层的生长温度为800℃-900℃，生长压力为100torr-500torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2作为载气，通入TEGa作为Ga源。
S800：在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlaGa1-aN层和InbGa1-bN层，作为电子阻挡层。其中，AlaGa1-aN层的生长温度900℃-1000℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InbGa1-bN层的生长温度900℃-1000℃，生长压力为100torr-500torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
S900：在电子阻挡层上生长P-GaN层；
具体的，在MOCVD中生长P-GaN层，生长温度为800℃-1000℃，生长压力为100torr-300torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
下面以具体实施例对本发明进行进一步说明：
实施例1
本实施例提供一种基于图形化衬底的LED外延片，参考图1-图3，其包括蓝宝石-SiO2复合图形化衬底1和依次设于蓝宝石-SiO2复合图形化衬底1上的图形化衬底处理层2、衬底图形填平层3、位错湮灭层4、本征GaN层5、N-GaN层6、多量子阱层7、电子阻挡层8和P-GaN层9。
其中，蓝宝石-SiO2复合图形化衬底1包括蓝宝石衬底11以及覆盖于蓝宝石衬底11上的多个阵列分布的微尺寸SiO2图形12，微尺寸SiO2图形12的高度为1.5μm。
其中，图形化衬底处理层2为AlN层，AlN层的厚度为40nm。
其中，衬底图形填平层3为三维AlGaN生长层31和二维GaN填平层32交替层叠生长形成的周期性结构，周期数为30，三维AlGaN生长层31中Al组分的占比为0.6，单个三维AlGaN生长层31的厚度为30nm，单个二维GaN填平层32的厚度为100nm。
其中，位错湮灭层4包括依次生长的第一AlN层41、InN层42和第二AlN层43。第一AlN层41的厚度为10nm，InN层42的厚度为4nm，第二AlN层43的厚度为10nm。
其中，本征GaN层5的厚度400nm，N-GaN层6的厚度为2μm，掺杂元素为Si，Si的掺杂浓度为7×1018cm-3。其中，多量子阱层7为交替堆叠的InGaN量子阱层和GaN量子垒层，堆叠周期数为10，单个InGaN量子阱层的厚度为3nm，单个GaN量子垒层的厚度为10nm。其中，电子阻挡层8为AlaGa1-aN层(a＝0.12)和InbGa1-bN层(b＝0.3)交替生长的周期性结构，其周期数为8，单个AlaGa1-aN层的厚度为6nm，单个InbGa1-bN层的厚度为6nm。P-GaN层9的掺杂元素为Mg，掺杂浓度为3.5×1019cm-3，厚度为250nm。
本实施例中基于图形化衬底的LED外延片的制备方法，包括以下步骤：
(1)提供蓝宝石-SiO2复合图形化衬底；
(2)在蓝宝石-SiO2复合图形化衬底上生长图形化衬底处理层；
具体的，在蓝宝石-SiO2复合图形化衬底上生长AlN层，作为图形化衬底处理层。AlN层的生长温度为850℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，采用的载气为H2和N2的混合气，其中H2和N2的体积比为1:1.5。
(3)在图形化衬底处理层上生长衬底图形填平层；
具体的，在图形化衬底处理层上周期性层叠生长三维AlGaN生长层和二维GaN填平层，作为衬底图形填平层。
三维AlGaN生长层的生长温度为1020℃，生长压力为300torr，生长时采用的载气为H2和N2的混合气，其中H2和N2的体积比为1:3。生长三维AlGaN生长层时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源，通入TMGa作为Ga源。
二维GaN填平层的生长温度为1120℃，生长压力为300torr，生长时采用的载气为H2和N2的混合气，其中H2和N2的体积比为3:1，生长二维GaN填平层时，在MOCVD反应室中通入NH3作为N源，通入TMGa作为Ga源。
(4)在衬底图形填平层上生长位错湮灭层；
具体的，在衬底图形填平层上依次层叠生长第一AlN层、InN层和第二AlN层，作为位错湮灭层。
具体的，第一AlN层的生长温度为1120℃，生长压力为100torr；生长第一AlN层时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源。
具体的，InN层的生长温度为920℃，生长压力为100torr；生长InN层时，在MOCVD反应室中通入NH3作为N源，通入TMIn作为In源。
具体的，第二AlN层的生长温度为1120℃，生长压力为100torr。生长第二AlN层时，在MOCVD反应室中通入NH3作为N源，通入TMAl作为Al源。
(5)在位错湮灭层上生长本征GaN层；
具体地，采用MOCVD生长本征GaN层，生长温度为1100℃，生长压力为250torr，生长时，在MOCVD反应室中通入NH3作为N源；以H2和N2作为载气，通入TMGa作为Ga源。
(6)在本征GaN层上生长N-GaN层；
具体地，采用MOCVD生长N-GaN层，生长温度为1120℃，生长压力为150torr；生长时，在MOCVD反应室中通入NH3作为N源，通入SiH4作为N型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
(7)在N-GaN层上生长多量子阱层；
具体的，在MOCVD中周期性生长量子阱层和量子垒层，以形成多量子阱层。其中，量子阱层的生长温度为750℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以N2作为载气，通入TEGa作为Ga源，通入TMIn作为In源。其中，量子垒层的生长温度为850℃，生长压力为300torr，生长时，在MOCVD反应室中通入NH3作为N源，以H2和N2作为载气，通入TEGa作为Ga源。
(8)在多量子阱层上生长电子阻挡层；
具体的，在MOCVD中周期性生长AlaGa1-aN层和InbGa1-bN层，作为电子阻挡层。其中，AlaGa1-aN层的生长温度950℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMAl作为Al源，通入TMGa作为Ga源。InbGa1-bN层的生长温度950℃，生长压力为250torr。生长时，在MOCVD反应室中通入NH3作为N源，以N2和H2作为载气，通入TMIn作为In源，通入TMGa作为Ga源。
(9)在电子阻挡层上生长P-GaN层；
具体的，在MOCVD中生长P-GaN层，生长温度为900℃，生长压力为200torr。生长时，在MOCVD反应室中通入NH3作为N源，通入Cp2Mg作为P型掺杂源；以H2和N2作为载气，通入TMGa作为Ga源。
对比例1
本对比例提供一种基于图形化衬底的LED外延片，其与实施例1的区别在于，外延片中不包括图形化衬底处理层2，衬底图形填平层3和位错湮灭层4，相应的也不包括该三层的制备步骤。本对比例仅在本征GaN层5与蓝宝石-SiO2复合图形化衬底1之间设置厚度为50nm的AlN层，其通过PVD法制备。其余均与实施例1相同。
对比例2
本对比例提供一种基于图形化衬底的LED外延片，其与实施例1的区别在于，外延片中不包括图形化衬底处理层2，也不包括位错湮灭层4，相应的，在制备方法中，也不设置上述两层的制备步骤，其余均与实施例1相同。
对比例3
本对比例提供一种基于图形化衬底的LED外延片，其与实施例1的区别在于，外延片中不包括图形化衬底处理层2，相应的，在制备方法中，也不设置该层的制备步骤，其余均与实施例1相同。
对比例4
本对比例提供一种基于图形化衬底的LED外延片，其与实施例1的区别在于，外延片中不包括位错湮灭层4，相应的，在制备方法中，也不设置该层的制备步骤，其余均与实施例1相同。
将实施例1，对比例1-4所得的基于图形化衬底的LED外延片进行测试，具体测试方法如下：
(1)将外延片制备成10mil×24mil的垂直结构的芯片，测试其发光亮度；
(2)抗静电性能测试：在HBM(人体放电模型)模型下运用静电仪对芯片的抗静电性能进行测试，测试芯片能承受反向8000V静电的通过比例。
(3)将外延片采用X射线衍射仪进行测定；
具体结果如下：
由表中可以看出，当将传统的基于图形化衬底的LED外延片(对比例1)变更为本发明中的外延片结构时，亮度由194.2mW提升至198.2mW，抗静电能力由55.1％提升至94.8％，XRD(002)面由122降低至100，XRD(102)面由193降低至159，表明本发明的外延片结构可提高发光效率、提高抗静电能力、提高晶格质量、减少位错缺陷。
此外，通过实施例1与对比例2-4的对比可以看出，当变更本发明中的外延片结构时，难以有效起到提升亮度、提高抗静电能力、提高晶格质量、减少位错缺陷的效果。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。
Claims (8)
1.一种基于图形化衬底的LED外延片，其特征在于，包括蓝宝石-SiO2复合图形化衬底和依次设于所述蓝宝石-SiO2复合图形化衬底上的图形化衬底处理层、衬底图形填平层、位错湮灭层、本征GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层；
其中，所述图形化衬底处理层包括AlN层；
所述衬底图形填平层为三维AlGaN生长层和二维GaN填平层交替层叠生长形成的周期性结构，周期数为10-40；
所述位错湮灭层包括依次生长的第一AlN层、InN层和第二AlN层。
2.如权利要求1所述的基于图形化衬底的LED外延片，其特征在于，所述蓝宝石-SiO2复合图形化衬底包括蓝宝石衬底以及覆盖于所述蓝宝石衬底上的多个阵列分布的微尺寸SiO2图形；
其中，所述微尺寸SiO2图形的高度为1.5μm-2μm。
3.如权利要求1所述的基于图形化衬底的LED外延片，其特征在于，所述三维AlGaN生长层中Al组分的占比为0.5-0.7。
4.如权利要求1所述的基于图形化衬底的LED外延片，其特征在于，所述AlN层的厚度为4nm-60nm；
单个所述三维AlGaN生长层的厚度为10nm-50nm，单个所述二维GaN填平层的厚度为50nm-200nm；
所述第一AlN层的厚度为5nm-20nm，所述InN层的厚度为2nm-5nm，所述第二AlN层的厚度为5nm-20nm。
5.如权利要求1-4任一项所述的基于图形化衬底的LED外延片，其特征在于，对所述蓝宝石-SiO2复合图形化衬底通入NH3进行退火处理，退火温度为1100℃-1150℃，退火压力为100torr-500torr，退火时间为10s-1min。
6.一种基于图形化衬底的LED外延片的制备方法，用于制备如权利要求1-5任一项所述的基于图形化衬底的LED外延片，其特征在于，包括：
提供蓝宝石-SiO2复合图形化衬底，在所述蓝宝石-SiO2复合图形化衬底上的图形化衬底处理层、衬底图形填平层、位错湮灭层、本征GaN层、N-GaN层、多量子阱层、电子阻挡层和P-GaN层；
其中，所述图形化衬底处理层包括AlN层；
所述衬底图形填平层为三维AlGaN生长层和二维GaN填平层交替层叠生长形成的周期性结构，周期数为10-40；
所述位错湮灭层包括依次生长的第一AlN层、InN层和第二AlN层。
7.如权利要求6所述的基于图形化衬底的LED外延片的制备方法，其特征在于，所述AlN层的生长温度为800℃-900℃，生长压力为100torr-500torr，生长时采用的载气为H2和N2的混合气，其中H2和N2的体积比为1:1-1:2；
所述三维AlGaN生长层的生长温度为1000℃-1050℃，生长压力为100torr-500torr，生长时采用的载气为H2和N2的混合气，其中H2和N2的体积比为1:2-1:5；所述二维GaN填平层的生长温度为1100℃-1150℃，生长压力为100torr-500torr，生长时采用的载气为H2和N2的混合气，其中H2和N2的体积比为2:1-5:1；
所述第一AlN层的生长温度为1100℃-1150℃，生长压力为50torr-150torr；所述InN层的生长温度为900℃-950℃，生长压力为50torr-150torr；所述第二AlN层的生长温度为1100℃-1150℃，生长压力为50torr-150torr。
8.一种基于图形化衬底的LED，其特征在于，包括如权利要求1-5任一项所述的基于图形化衬底的LED外延片。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310517792.9A CN116259693A (zh) | 2023-05-10 | 2023-05-10 | 基于图形化衬底的led外延片及其制备方法、led |
| CN2023105177929 | 2023-05-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117133844A true CN117133844A (zh) | 2023-11-28 |
Family
ID=86679628
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310517792.9A Withdrawn CN116259693A (zh) | 2023-05-10 | 2023-05-10 | 基于图形化衬底的led外延片及其制备方法、led |
| CN202310870061.2A Pending CN117133844A (zh) | 2023-05-10 | 2023-07-17 | 基于图形化衬底的led外延片及其制备方法、led |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310517792.9A Withdrawn CN116259693A (zh) | 2023-05-10 | 2023-05-10 | 基于图形化衬底的led外延片及其制备方法、led |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN116259693A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117660879A (zh) * | 2023-12-08 | 2024-03-08 | 广州市艾佛光通科技有限公司 | 一种AlN薄膜及其制备方法和应用 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116705927B (zh) * | 2023-08-09 | 2023-11-07 | 江西兆驰半导体有限公司 | Led外延片及其制备方法、led |
-
2023
- 2023-05-10 CN CN202310517792.9A patent/CN116259693A/zh not_active Withdrawn
- 2023-07-17 CN CN202310870061.2A patent/CN117133844A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117660879A (zh) * | 2023-12-08 | 2024-03-08 | 广州市艾佛光通科技有限公司 | 一种AlN薄膜及其制备方法和应用 |
| CN117660879B (zh) * | 2023-12-08 | 2024-05-14 | 广州市艾佛光通科技有限公司 | 一种AlN薄膜及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116259693A (zh) | 2023-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115347098B (zh) | 低工作电压发光二极管外延片及其制备方法、发光二极管 | |
| CN116093226B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117133844A (zh) | 基于图形化衬底的led外延片及其制备方法、led | |
| CN116053378B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN109860359B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
| CN116093223B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116741905B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN115832138B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117253950B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN114725258A (zh) | 一种led外延片及其制备方法 | |
| CN115775853A (zh) | 一种发光二极管外延片及其制备方法、发光二极管 | |
| CN116454186A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116314504A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN116682914B (zh) | 发光二极管外延片及其制备方法、发光二极管外延片 | |
| CN116960248B (zh) | 一种发光二极管外延片及制备方法 | |
| CN116344698B (zh) | 图形化衬底GaN基LED外延片及其制备方法 | |
| CN117613156A (zh) | 发光二极管外延片及其制备方法、led | |
| CN109473521B (zh) | 一种发光二极管外延片及其制备方法 | |
| CN109686823B (zh) | 一种氮化镓基发光二极管外延片及其制作方法 | |
| CN114725256B (zh) | 一种iii族氮化物外延结构及其制备方法 | |
| CN116093218A (zh) | GaN基发光二极管外延片及其制备方法、GaN基发光二极管 | |
| CN115799423A (zh) | 用于Mini-LED的外延片及其制备方法、Mini-LED | |
| CN109873063B (zh) | 发光二极管外延片及其生长方法 | |
| CN116705927B (zh) | Led外延片及其制备方法、led |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |