CN114725256B - 一种iii族氮化物外延结构及其制备方法 - Google Patents

一种iii族氮化物外延结构及其制备方法 Download PDF

Info

Publication number
CN114725256B
CN114725256B CN202210643147.7A CN202210643147A CN114725256B CN 114725256 B CN114725256 B CN 114725256B CN 202210643147 A CN202210643147 A CN 202210643147A CN 114725256 B CN114725256 B CN 114725256B
Authority
CN
China
Prior art keywords
layer
sublayer
gan
nitride
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210643147.7A
Other languages
English (en)
Other versions
CN114725256A (zh
Inventor
陈万军
谢志文
张铭信
陈铭胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210643147.7A priority Critical patent/CN114725256B/zh
Publication of CN114725256A publication Critical patent/CN114725256A/zh
Application granted granted Critical
Publication of CN114725256B publication Critical patent/CN114725256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种III族氮化物外延结构及其制备方法,所述III族氮化物外延结构包括:衬底、以及在衬底上依次层叠的缓冲层、位错过滤层及III族氮化物功能层;位错过滤层包括依次层叠的第一子层和第二子层,第一子层为In掺杂III族氮化物层,第二子层为Mg掺杂III族氮化物层。本发明通过第一子层和第二子层组成的位错过滤层能够有效地阻挡由下至上的位错延伸,有效提高外延生长的晶体质量,为外延后续的生长提供晶体质量良好的底层,可以大大提升III族氮化物外延结构整体的晶体质量,解决了现有III族氮化物材料外延生长过程中位错缺陷密度大或采用2D层状生长所需高温和较长时间导致对载盘寿命造成影响的问题。

Description

一种III族氮化物外延结构及其制备方法
技术领域
本发明涉及电子技术领域,特别涉及一种III族氮化物外延结构及其制备方法。
背景技术
III族氮化物材料在诸多领域具有广泛的应用前景,例如使用铟镓氮基材料制作而成的蓝光发光二极管(LED)可以实现高光效、高可靠性的固态照明,已迅速实现了产业化。使用铝镓氮基材料制作而成的高电子迁移率晶体管(HEMT)可以在极高频下工作,也获得了研究者们的广泛关注。目前绝大多数的III族氮化物材料是依托在异质衬底上进行外延生长而实现,常用的异质衬底有蓝宝石衬底、碳化硅衬底和硅衬底。为了克服异质外延晶格失配的问题,III族氮化物外延生长时都会在衬底与外延层中加入缓冲层来过渡,尽管如此,在III族氮化物材料异质外延的生长过程中还是会存在由衬底和外延层晶格失配引起的位错缺陷密度大、晶体质量差的问题。
以GaN基LED外延片为例,GaN(氮化镓)的晶格常数为0.319nm,衬底选材有蓝宝石(Al2O3)、碳化硅(SiC)以及硅(Si),晶格常数分别为0.479nm、0.308nm及0.384nm,与GaN外延层之间均有不同程度的晶格失配,较大的晶格失配会导致晶体位错密度较高,影响LED光电性能。为了减少GaN基LED外延片外延层位错密度,提高晶体质量,一般会在缓冲层后的外延生长中调整温度来改善晶体质量,具体方法是先以缓冲层晶粒为基础进行低温高压实现3D岛状生长,再升高温度降低压力使反应物种的表面迁移扩散能力提高,有充足的Ga原子能在反应表面自由迁移,能够较好地2D层状生长来提升晶体质量。但3D生长过于充分会导致2D生长不能很好的覆盖,而不足又会使晶体质量急剧恶化,另外2D生长往往需要很高的温度和较长的时间才能达到优先提升晶体质量的目的,高温的反应腔环境会受限于设备的能力,长时间的高温生长会对载盘寿命造成影响,还会影响生长过程中的载盘表面附着,导致温度探测的准确性降低。
发明内容
基于此,本发明的目的是提供一种III族氮化物外延结构及其制备方法,以从根本上解决现有III族氮化物材料外延生长过程中位错缺陷密度大或采用2D层状生长所需高温和较长时间导致对载盘寿命造成影响的问题。
根据本发明实施例的一种III族氮化物外延结构,包括:
衬底、以及在所述衬底上依次层叠的缓冲层、位错过滤层及III族氮化物功能层;
所述位错过滤层包括依次层叠的第一子层和第二子层,所述第一子层为In掺杂III族氮化物层,所述第二子层为Mg掺杂III族氮化物层。
另外,根据本发明上述实施例的一种III族氮化物外延结构,还可以如下:
进一步地,所述第一子层为InGaN单层结构或InGaN/GaN组成的超晶格结构。
进一步地,所述第二子层为MgGaN单层结构或MgGaN/GaN组成的超晶格结构。
进一步地,所述第一子层中的In掺杂浓度为1×E17 atoms/cm3~1×E19atoms/cm3,所述第二子层中的Mg掺杂浓度为1×E18atoms/cm3~2×E19atoms/cm3
进一步地,所述位错过滤层的总厚度为0.5~2 um。
进一步地,所述III族氮化物功能层为实现发光二极管、高电子迁移率晶体管、半导体激光器、光电探测器中的任意一种结构。
进一步地,所述III族氮化物功能层包括非掺杂GaN层、N型GaN层、多量子阱层和P型层;
所述P型层包括依次层叠的低温P型层、P型电子阻挡层、高温P型层和P型接触层。
根据本发明实施例的一种III族氮化物外延结构制备方法,所述方法包括:
提供一衬底;
在所述衬底上沉积缓冲层;
在所述缓冲层上沉积位错过滤层,所述位错过滤层由第一子层和第二子层依次生长制得,其中所述第一子层为In掺杂III族氮化物层,所述第二子层为Mg掺杂III族氮化物层;
在所述位错过滤层上沉积III族氮化物功能层。
进一步地,所述第一子层为InGaN单层结构或InGaN/GaN组成的超晶格结构,所述第二子层为MgGaN单层结构或MgGaN/GaN组成的超晶格结构。
进一步地,所述第一子层的生长温度为1050~1100℃,所述第二子层的生长温度为1000~1080℃,且所述第一子层的生长温度比所述第二子层的生长温度高50~100℃。
与现有技术相比:通过在缓冲层和非掺杂GaN层之间设置位错过滤层,而位错过滤层包括第一子层和第二子层,第一子层为In掺杂III族氮化物层,第二子层为Mg掺杂III族氮化物层,由于第一子层中InN形成的反应温度比GaN的低很多,且InN的分解速率随温度的提高快速增加,导致In原子在较高的温度下并不容易形成稳定的In-N键并入GaN晶格,而是富集在生长表面作为表面活化剂,改变表面结构和表面能,提高反应物原子在表面的迁移率,提高填充位错缺陷能力,提高晶体质量。而Mg原子的掺杂有助于III族氮化物外延的侧向生长,使得提高III族氮化物的侧向生长覆盖能力,起到平坦表面,降低表面粗糙度,阻挡位错延伸的作用。通过第一子层和第二子层组成的位错过滤层能够有效地阻挡由下至上的位错延伸,有效提高外延生长的晶体质量,为外延后续的生长提供晶体质量良好的底层,可以大大提升III族氮化物外延结构整体的晶体质量,进而提升了III族氮化物半导体器件的性能。同时由于位错过滤层采用In掺杂III族氮化物层和Mg掺杂III族氮化物层,使得位错过滤层的制备温度又不会过高,使得不会存在现有2D层状生长所需的高温和较长的时间的反应环境,因此不会出现现有长时间的高温生长会对载盘寿命造成影响,影响生长过程中的载盘表面附着,以及导致温度探测的准确性降低的问题,因此解决了现有III族氮化物材料外延生长过程中位错缺陷密度大或采用2D层状生长所需高温和较长时间导致对载盘寿命造成影响的问题。
附图说明
图1为本发明第一实施例中的III族氮化物外延结构的结构示意图;
图2为本发明第二实施例中的III族氮化物外延结构制备方法的流程图。
以下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1,是本发明实施例提供的一种III族氮化物外延结构的结构示意图,为了便于说明,仅示出了与本发明实施例相关的部分,本发明实施例提供的III族氮化物外延结构包括:衬底1、以及在衬底1上依次层叠的缓冲层2、位错过滤层3及III族氮化物功能层4;位错过滤层3包括依次层叠的第一子层31和第二子层32,第一子层31为In掺杂III族氮化物层,第二子层32为Mg掺杂III族氮化物层。
其中,在本发明的一个实施例中,该衬底1包括但不限于蓝宝石衬底、硅衬底、碳化硅衬底、氮化铝衬底、氮化镓衬底、以及如二氧化硅与蓝宝石所组成的复合式衬底,具体的,在本实施例中采用蓝宝石作为外延层生长衬底1,其具体可以为图形化蓝宝石衬底或蓝宝石平片衬底。
其中,在本发明的一个实施例中,缓冲层2为AlN(氮化铝)缓冲层、GaN(氮化镓)缓冲层、或AlGaN(氮化铝镓)缓冲层中的任意一种,作为本发明的一个示例,其缓冲层2具体为GaN缓冲层,且GaN缓冲层的厚度可以为5~40 nm,其中生长的GaN缓冲层的厚度不同,最终形成的外延层的质量也会不同,若GaN缓冲层的厚度过薄,则会导致GaN缓冲层的表面较为疏松和粗糙,不能为后续结构的生长提供一个好的模板,起不到使蓝宝石衬底与外延层晶格匹配的作用;而随着GaN缓冲层厚度的增加,GaN缓冲层的表面逐渐变得较为致密和平整,有利于后续结构的生长,但是若GaN缓冲层的厚度过厚,则会导致GaN缓冲层的表面过于致密,使得GaN缓冲层中累积的压应力过大,会导致外延片的波长均匀性较差,同样不利于后续结构的生长,无法减少外延层中的晶格缺陷。
在本发明的一个优选实施例中,其GaN缓冲层的厚度具体优选为10nm。此时通过将GaN缓冲层的生长厚度控制为10nm厚度,使得既使蓝宝石衬底1与外延层晶格匹配,有利于后续结构的生长,又不会使GaN缓冲层中累积的压应力过大而影响外延片的波长均匀性。可以理解的,在本发明的其他实施例中,其GaN缓冲层的厚度还可以为其他,其根据实际使用需求进行设置,在此不做具体限定。
进一步的,在本发明的一个实施例中,位错过滤层3包括依次层叠的第一子层31和第二子层32,也即是其第一子层31层叠在缓冲层2上,而第二子层32层叠在第一子层31上。其中第一子层31为In掺杂III族氮化物层,第二子层32为Mg掺杂III族氮化物层。其中InN形成的反应温度比GaN的低很多,且InN的分解速率随温度的提高快速增加,导致In原子在较高的温度下并不容易形成稳定的In-N键并入GaN晶格,而是富集在生长表面作为表面活化剂,改变表面结构和表面能,提高反应物原子在表面的迁移率,提高填充位错缺陷能力,提高晶体质量。而Mg原子的掺杂有助于III族氮化物外延的侧向生长,使得提高III族氮化物的侧向生长覆盖能力,起到平坦表面,降低表面粗糙度,阻挡位错延伸的作用。因此,通过第一子层31和第二子层32组成的位错过滤层3能够有效地阻挡由下至上的位错延伸,有效提高外延生长的晶体质量,为外延后续的生长提供晶体质量良好的底层,可以大大提升III族氮化物外延结构整体的晶体质量,进而提升了III族氮化物半导体器件的性能。
具体的,在本发明的一个实施例中,其第一子层31为InGaN(氮化镓铟)单层结构或InGaN/GaN组成的超晶格结构,其中,第一子层31的厚度为250nm~1um,第一子层31中的In掺杂浓度为1×E17 atoms/cm3~1×E19 atoms/cm3。也即是说,其第一子层31可以为单一的InGaN层,也可以为由周期性交替排布的InGaN层和GaN层构成。当其为InGaN/GaN组成的超晶格结构时,其InGaN层和GaN层交替排布的重复周期为1~5次,例如本发明的一个优选实施例中,其InGaN/GaN组成的超晶格结构重复周期为3次,其优选厚度为400nm,其第一子层31中的In掺杂浓度优选为4.5×E17 atoms/cm3,也即此时第一子层31为依次层叠的InGaN层、GaN层、InGaN层、GaN层、InGaN层、及GaN层构成,且交替层叠得到的第一子层31的厚度为400nm,同时每一InGaN层中In掺杂浓度为4.5×E17toms/cm3。可以理解的,在本发明的其他实施例中,其InGaN/GaN组成的超晶格结构重复周期的次数还可以为2次、4次、5次等其他次数,其第一子层31的厚度为250nm、750nm、1um等其他厚度,其第一子层31中的In掺杂浓度为1×E17 atoms/cm3、5×E17atoms/cm3、1.5×E18 atoms/cm3、2×E18atoms/cm3等其他掺杂浓度,其根据实际使用需要进行设置,在此不做具体限定。
进一步的,在本发明的一个实施例中,其第二子层32为MgGaN(氮化镓镁)单层结构或MgGaN/GaN组成的超晶格结构,且第二子层32的厚度为250nm~1um,同时第二子层32中的Mg掺杂浓度为1×E18 atoms/cm3~2×E19 atoms/cm3。也即是说,其第二子层32可以为单一的MgGaN层,也可以为由周期性交替排布的MgGaN层和GaN层构成。当其为MgGaN/GaN组成的超晶格结构时,其MgGaN层和GaN层交替排布的重复周期为1~5次,例如本发明的一个优选实施例中,其MgGaN/GaN组成的超晶格结构重复周期为3次,其优选厚度为800nm,其第二子层32中的Mg掺杂浓度优选为4.5×E18 atoms/cm3,也即此时第二子层32为依次层叠的MgGaN层、GaN层、MgGaN层、GaN层、MgGaN层、及GaN层构成,且交替层叠得到的第二子层32的厚度为800nm,同时每一MgGaN层中Mg掺杂浓度为4.5×E18 atoms/cm3。可以理解的,在本发明的其他实施例中,其MgGaN/GaN组成的超晶格结构重复周期的次数还可以为2次、4次、5次等其他次数,其第二子层32的厚度为250nm、750nm、1um等其他厚度,其第二子层32中的Mg掺杂浓度为1×E18atoms/cm3、5×E18atoms/cm3、1.5×E19atoms/cm3、2×E19atoms/cm3等其他掺杂浓度,其根据实际使用需要进行设置,在此不做具体限定。
进一步的,在本发明的一个实施例中,位错过滤层3的总厚度为0.5~2 um,参照上述所述,在本发明的一个优选实施例中,在第一子层31优选厚度为400 nm,第二子层32优选厚度为800 nm时,则位错过滤层3的总厚度优选为1.2 um,可以理解的,在本发明的其他实施例中,其位错过滤层3还可以为0.5 um、1.5 um、2 um等其他厚度,其根据实际使用需要进行设置,在此不做具体限定。
进一步的,在本发明的一个实施例中,第一子层31的生长温度为1050~1100℃,第二子层32的生长温度为1000~1080℃,由于位错过滤层3的制备温度又不会高于1100℃,使得不会存在现有2D层状生长所需的高温和较长的时间的反应环境,使得不会出现现有长时间的高温生长会对载盘寿命造成影响,影响生长过程中的载盘表面附着,以及导致温度探测的准确性降低的问题。进一步的,第一子层31的生长温度比第二子层32的生长温度高50~100℃,由于In原子在较高的温度下并不容易形成稳定的In-N键并入GaN晶格,此时通过控制第一子层31的生长温度比第二子层32的生长温度高50~100℃,使得在较高温度控制下In的掺杂量很低,而大部分In原子富集在生长表面作为表面活化剂改善晶体质量。
进一步的,在本发明的一个实施例中,III族氮化物功能层4为实现发光二极管、高电子迁移率晶体管、半导体激光器、光电探测器中的任意一种结构。具体的,在本发明实施例中,其III族氮化物功能层4为实现发光二极管的结构,因此其III族氮化物功能层包括非掺杂GaN层41、N型GaN层42、多量子阱层43和P型层44,可以理解的,在本发明其他实施例中,当III族氮化物功能层4为实现其他结构时,则其所包含的各个膜层结构进行相适应性的更改,其具体可参照现有技术中的高电子迁移率晶体管、半导体激光器或光电探测器所包含膜层结构,在此不予赘述。
进一步的,在本发明的一个实施例中,其非掺杂GaN层41作为位错过滤层3和N型GaN层42间的过渡层,其生长厚度为1~2 um,在本发明的一个优选实施例中,其非掺杂GaN层41的优选厚度为1.2um,可以理解的,在本发明的其他实施例中,非掺杂GaN层41的厚度还可以为其他,其根据实际使用需要进行设置,在此不做具体限定。
进一步的,在本发明的一个实施例中,N型GaN层42为利用SiH4作为N型掺杂剂所沉积生长成的掺Si的N型GaN层42,其N型GaN层42的厚度为1~3um,在本发明的一个优选实施例中,其N型GaN层42的优选厚度为1.5 um,其中该N型GaN层42是作为提供电子的主要外延层,因此在生长GaN时通入SiH4提供Si(硅)元素,其中Si为四价元素,而GaN中Ga为三价元素,此时Si原子替换Ga原子时会提供电子,从而形成提供电子的N型GaN层42,同时通过适量浓度的Si掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错,阻断位错的进一步延伸。进一步的,其N型GaN层42中的Si掺杂浓度为1×E19atoms/cm3~1.5×E20 atoms/cm3,作为本发明的一个优选实施例,其N型GaN层42中的Si掺杂浓度为2.5×E19atoms/cm3。可以理解的,在本发明的其他实施例中,其N型GaN层42的厚度及N型GaN层42中的Si掺杂浓度还可以为其他,其根据实际使用需求进行设置,在此不做具体限定。
进一步的,在本发明的一个实施例中,多量子阱层43包括在M个周期性交替排布的量子阱层431和量子垒层432,具体的参照图1所示,其量子阱层431先排布在N型GaN层42上,量子垒层432再排布在量子阱层431上,然后周期性的交替排布量子阱层431和量子垒层432,使得最终组合成该多量子阱层43。具体的,量子阱层431和量子垒层432交替排布的周期x取值范围为:6≤x≤12;作为本发明的一个优选实施例,其x优选的可以为10,也即是说,其多量子阱层43由量子阱层431和量子垒层432交替排布10次组合构成。
进一步的,量子阱层431为InGaN层,量子垒层432为GaN层。更进一步的,在本发明的一个实施例中,量子阱层431的厚度为1.5~5.5nm,量子垒层432的厚度为5~15 nm。同时一个周期中量子阱层431和量子垒层432的总厚度为6.5~20 nm,例如本发明的一个优选实施例中,其量子阱层431的厚度为3nm,量子垒层432的厚度为10 nm。可以理解的,在本发明的其他实施例中,其量子阱层431及量子垒层432的厚度还可以为其他,其根据实际使用需要进行设置,在此不做具体限定。
进一步的,在本发明的一个实施例中,P型层44包括依次层叠的低温P型层441、P型电子阻挡层442、高温P型层443和P型接触层444。其中低温P型层441和高温P型层443均为P型GaN层,且低温P型层441所制备时的温度较高温P型层443的温度低,具体的,其低温P型层441的生长温度为700~800 ℃,而高温P型层443的生长温度为900~1050 ℃,其中在生长GaN时通入二茂镁(CP2Mg) 作为P型掺杂剂,此时提供Mg(镁)元素,其中Mg为二价元素,而GaN中Ga为三价元素,此时Mg原子替换Ga原子时会提供空穴,从而形成提供空穴的P型GaN层,同时通过适量浓度的Mg掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错,阻断位错的进一步延伸。
具体的,低温有利于Mg掺杂活化,而高温有利于提升晶体质量,其中由于多量子阱层43的生长温度在700-800℃之间温度较低,且如果低温P型层441的温度设置太高,此时原子容易相互扩散,导致界面不陡峭,会破坏多量子阱层43的结构,因此靠近多量子阱层43具体设置低温P型层441,使得低温P型层441用于提供进入多量子阱层43中进行复合发光的空穴;而高温P型层443远离多量子阱层43,因此温度可以升高一些,由于刚生长完的多量子阱层43的外延表面是很粗糙的,有很多V型坑,其通过升高温度生长高温P型层443使得能把表面生长平整,使得高温P型层443用于覆盖V型坑,提升晶体质量。而Mg掺杂的P型GaN会吸光,一般都是长薄,因此设置的低温P型层441生长较薄的十几个纳米就能提供足够的空穴,而高温P型层443需要覆盖V型坑,因此需要可能生长较厚的几十纳米甚至一百多纳米才能把表面填平整。
进一步的,其低温P型层441中Mg的掺杂浓度为5×E19 atoms/cm3~2×E20 atoms/cm3,低温P型层441的生长厚度为5nm~30nm。而高温P型层443中Mg的掺杂浓度为3×E18atoms/cm3~2×E19 atoms/cm3,高温P型层443的生长厚度为20nm~150nm。进一步的,P型电子阻挡层442为AlGaN(氮化镓铝)层,P型电子阻挡层442的厚度为10nm~100nm。而P型接触层444为利用二茂镁(CP2Mg)作为P型掺杂剂所沉积生长成的重掺Mg的GaN层,其Mg的掺杂浓度为2×E20atoms/cm3~1×E22atoms/cm3,P型接触层444的厚度为1nm~10nm。
在本发明的一个优选实施例中,其低温P型层441中Mg的掺杂浓度为1.9×E20atoms/cm3,低温P型层441的生长厚度为15 nm;其高温P型层443中Mg的掺杂浓度为1×E19atoms/cm3,高温P型层443的生长厚度为60 nm,P型电子阻挡层442的厚度为20 nm,P型接触层444中Mg的掺杂浓度为1×E21 atoms/cm3,P型接触层444的生长厚度为5 nm。
进一步的,本发明实施例针对上述具有位错过滤层的III族氮化物外延结构的实验组以及现有的III族氮化物外延结构构成的对照组用X射线衍射(XRD)实际扫描测试摇摆曲线,得到(102)晶面及(002)晶面的摇摆曲线半峰宽的数据表格。具体的,以下表1为采用本发明实施例中的实验组及现有对照组在实际测试情况中的数据表格:
GaN LED外延层XRD摇摆曲线半峰宽 常规GaN外延层(对照组) 加入位错过滤层的GaN外延层(实验组)
(102)晶面半峰宽/arcsec 177.4 154.6
(002)晶面半峰宽/arcsec 108.0 93.1
表1
其中假设待测晶面平行于衬底表面生长且各层晶面的间距一致,则只在布拉格衍射方向上才有衍射强度,其他方向都没有衍射强度,摇摆曲线就是一条垂直于X轴的直线(忽略仪器分辨率、晶格畸变、晶粒细化等因素而导致的信号展宽)。假设待测晶体在各个面均有生长(随机生长),即待测晶面与衬底表面成各个角度的可能性均等,由于各个面都发生布拉格衍射,此时在摇摆曲线中无论横坐标为何值,该样品的衍射强度都是一样的,即一条平行于X轴的直线(同样忽略信号展宽)。而实际样品的摇摆曲线是一个垂直于X轴的钟型尖峰,计算尖峰的半高宽,用于反映X射线被待测晶面反射后其衍射束的发散情况,从而了解待测晶体的生长质量。其半高宽越小则晶体质量越好,反之越差。
经测试可得知,其根据本发明实施例所提供的具有位错过滤层的实验组相较现有常规对照组半峰宽大小,其(102)晶面半峰宽下降22.8arcsec(弧秒),(002)晶面半峰宽下降14.8arcsec(弧秒),可知,位错缺陷密度下降,晶体质量大幅度提升。
进一步的,本发明实施例针对上述具有位错过滤层的III族氮化物外延结构,通过调整位错过滤层中第一子层的In掺杂浓度和第二子层的Mg掺杂浓度得到不同掺杂浓度的样品,其所分别测试得到的摇摆曲线半峰宽的数据表格。具体的,以下表2及表3分别为本发明实施例中的实验组中调整位错过滤层中第一子层的In掺杂浓度和第二子层的Mg掺杂浓度得到的数据表格:
In掺杂浓度(atoms/cm3) 1.63×E17 2.74×E17 4.48×E17 1.29×E18 9.75×E18 4.02×E19
(102)晶面半峰宽 175.2 159.6 150.4 163.0 178.3 205.7
(002)晶面半峰宽 103.6 96.9 91.1 97.9 108.9 135.1
表2
Mg掺杂浓度(atoms/cm3) 7.22×E17 1.05×E18 3.64×E18 7.42×E18 1.84×E19 4.40×E19
(102)晶面半峰宽 170.5 157.1 148.6 153.8 165.3 178.6
(002)晶面半峰宽 104.5 97.5 88.0 93.9 100.2 106.9
表3
可以发现,In掺杂浓度控制在1×E17 atoms/cm3~1×E19 atoms/cm3可以得到较好的晶体质量效果,且浓度超出1×E19 atoms/cm3后,半峰宽大幅上升,晶体质量快速恶化;Mg掺杂浓度控制在1×E18 atoms/cm3~2×E19atoms/cm3有较小的半峰宽大小,得到较优的GaN晶体。
综上,本发明上述实施例当中的III族氮化物外延结构,通过在缓冲层和非掺杂GaN层之间设置位错过滤层,而位错过滤层包括第一子层和第二子层,第一子层为In掺杂III族氮化物层,第二子层为Mg掺杂III族氮化物层,由于第一子层中InN形成的反应温度比GaN的低很多,且InN的分解速率随温度的提高快速增加,导致In原子在较高的温度下并不容易形成稳定的In-N键并入GaN晶格,而是富集在生长表面作为表面活化剂,改变表面结构和表面能,提高反应物原子在表面的迁移率,提高填充位错缺陷能力,提高晶体质量。而Mg原子的掺杂有助于III族氮化物外延的侧向生长,使得提高III族氮化物的侧向生长覆盖能力,起到平坦表面,降低表面粗糙度,阻挡位错延伸的作用。通过第一子层和第二子层组成的位错过滤层能够有效地阻挡由下至上的位错延伸,有效提高外延生长的晶体质量,为外延后续的生长提供晶体质量良好的底层,可以大大提升III族氮化物外延结构整体的晶体质量,进而提升了III族氮化物半导体器件的性能。同时由于位错过滤层采用In掺杂III族氮化物层和Mg掺杂III族氮化物层,使得位错过滤层的制备温度又不会过高,使得不会存在现有2D层状生长所需的高温和较长的时间的反应环境,因此不会出现现有长时间的高温生长会对载盘寿命造成影响,影响生长过程中的载盘表面附着,以及导致温度探测的准确性降低的问题,因此解决了现有III族氮化物材料外延生长过程中位错缺陷密度大或采用2D层状生长所需高温和较长时间导致对载盘寿命造成影响的问题。
实施例二
请参阅图2,所示为本发明第二实施例中的III族氮化物外延结构制备方法,所述方法具体包括步骤S11至步骤S14。
步骤S11,提供一衬底。
其中,在本发明实施例中,所选衬底包括但不限于蓝宝石衬底、硅衬底、碳化硅衬底、氮化铝衬底、氮化镓衬底、以及如二氧化硅与蓝宝石所组成的复合式衬底,具体的,在本实施例中采用蓝宝石作为外延层生长衬底,其可在衬底上制作周期性变化的结构形成图形化衬底基板,也可使用SiO2~Al2O3等复合式图形化衬底。具体在本发明实施例中,采用蓝宝石图形化衬底作为外延层生长基板。
进一步的,其中本发明实施例中该III族氮化物外延结构具体为GaN外延结构,其通过采用金属有机化学气相沉积(MOCVD)设备在衬底上生长出GaN外延结构。具体的,采用高纯氨气(NH3)作为N(氮)源,三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga(镓)源,三甲基铟(TMIn)为In(铟)源,三甲基铝(TMAl)作为Al(铝)源,其中硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂。同时采用高纯H2(氢气)、高纯N2(氮气)、或高纯H2和高纯N2的混合气体作为MO源的载气。
步骤S12,在衬底上沉积缓冲层。
其中,在本发明实施例中,缓冲层可选的为AlN缓冲层、GaN缓冲层、或AlGaN缓冲层中的任意一种,具体本发明实施例中,缓冲层为GaN缓冲层,其具体沉积工艺为:将反应室的温度控制为760~900 ℃,压力控制为100~200 torr,石墨基座转速控制为800~1000 转/min,通入流量为50~100 slm的NH3作为N(氮)源,通入流量为20~200 sccm的TMGa作为Ga(镓)源,使得生长出GaN缓冲层,并控制所沉积的GaN缓冲层厚度为5~40nm。
其中生长的GaN缓冲层的厚度不同,最终形成的外延层的质量也会不同,若GaN缓冲层的厚度过薄,则会导致GaN缓冲层的表面较为疏松和粗糙,不能为后续结构的生长提供一个好的模板,起不到使蓝宝石衬底与外延层晶格匹配的作用;而随着GaN缓冲层厚度的增加,GaN缓冲层的表面逐渐变得较为致密和平整,有利于后续结构的生长,但是若GaN缓冲层的厚度过厚,则会导致GaN缓冲层的表面过于致密,使得GaN缓冲层中累积的压应力过大,会导致外延片的波长均匀性较差,同样不利于后续结构的生长,无法减少外延层中的晶格缺陷,本发明实施例中,通过将GaN缓冲层的生长厚度控制为10nm,使得既使蓝宝石衬底与外延层晶格匹配,有利于后续结构的生长,又不会使GaN缓冲层中累积的压应力过大而影响外延片的波长均匀性。
步骤S13,在缓冲层上沉积位错过滤层,位错过滤层由第一子层和第二子层依次生长制得,其中第一子层为In掺杂III族氮化物层,第二子层为Mg掺杂III族氮化物层。
其中,在本发明实施例中,位错过滤层由第一子层和第二子层依次生长制得,具体的,其先在缓冲层上沉积第一子层,然后在第一子层上沉积第二子层,使得制得该位错过滤层,其中第一子层为In掺杂III族氮化物层,第二子层为Mg掺杂III族氮化物层,具体的,第一子层为InGaN单层结构或InGaN/GaN组成的超晶格结构,第二子层为MgGaN(氮化镓镁)单层结构或MgGaN/GaN组成的超晶格结构
其中,在本发明的一个实施例中,在第一子层为InGaN单层结构时,其第一子层的具体沉积工艺为:将反应室温度升高至1050~1100℃,反应室压力控制为100~400torr,石墨基座转速为700~900转/min,在该腔体环境下,通入流量为400~1000sccm的TMGa作为Ga源、通入流量为50~500sccm的TMIn作为In源,通入流量为70~150 slm的NH3作为N(氮)源,并控制所沉积的InGaN层的厚度为250nm~1um,同时In掺杂浓度为1×E17atoms/cm3~1×E19atoms/cm3。例如本发明的一个优选实施例中,其第一子层优选厚度为400nm,其第一子层中的In掺杂浓度优选为4.5×E17 atoms/cm3
其中,在本发明的另一实施例中,在第一子层为InGaN/GaN组成的超晶格结构时,此时周期性交替沉积InGaN层和GaN层,具体的,其InGaN层和GaN层交替沉积的重复周期为1~5次,且交替沉积得到的第一子层的厚度为250nm~1um,其中沉积InGaN层的具体工艺完全参照上述所述,而沉积GaN层时则直接在上述工艺中停止通入In源进行沉积生长即可,也即是将反应室温度升高至1050~1100℃,反应室压力控制为100~400torr,石墨基座转速为700~900转/min,在该腔体环境下,通入流量为400~1000sccm的TMGa作为Ga源、通入流量为70~150 slm的NH3作为N(氮)源,最终使得沉积得到GaN层,并如上述所述依次交替沉积InGaN层和GaN层使得最终制得第一子层。例如本发明的一个优选实施例中,其InGaN/GaN组成的超晶格结构重复周期为3次,其优选厚度为400nm,其第一子层中的In掺杂浓度优选为4.5×E17atoms/cm3,也即此时第一子层为依次层叠的InGaN层、GaN层、InGaN层、GaN层、InGaN层、及GaN层构成,且交替层叠得到的第一子层的厚度为400nm,同时每一InGaN层中In掺杂浓度为4.5×E17 toms/cm3
其中由于NH3和TMIn形成InN所需的反应温度不高,比NH3和TMGa形成GaN的温度要低很多,且InN的分解速率随温度的提高快速增加,导致In原子在较高的温度下并不容易形成稳定的In-N键并入GaN晶格,而是富集在生长表面作为表面活化剂,改变表面结构和表面能,提高反应物原子在表面的迁移率,提高填充位错缺陷能力,提高晶体质量。因此通过调节反应腔在一定高温温度情况下(比常规将高温生长温度拉高至1100℃以上的温度要低),通入TMIn使得III族氮化物外延结构生长环境处于In氛围下,此时只有极少量In原子能够并入晶格成为掺杂元素,大部分In原子富集在生长表面作为表面活化剂改善晶体生长质量。
其中,在本发明的一个实施例中,在第二子层为MgGaN单层结构时,其第二子层的具体沉积工艺为:将反应室温度降低至1000~1080℃,反应室压力控制为100~400torr,石墨基座转速为700~900转/min,在该腔体环境下,通入流量为400~1000sccm的TMGa作为Ga源、通入流量为50~500sccm的二茂镁(Cp2Mg)作为Mg源,通入流量为70~150 slm的NH3作为N(氮)源,并控制所沉积的MgGaN层的厚度为250nm~1um,同时Mg的掺杂浓度为1×E18 atoms/cm3~2×E19atoms/cm3。在本发明的一个优选实施例中,第二子层的优选厚度为800nm,其第二子层中的Mg掺杂浓度优选为4.5×E18 atoms/cm3
其中,在本发明的一个实施例中,在第二子层为MgGaN/GaN组成的超晶格结构时,此时周期性交替沉积MgGaN层和GaN层,具体的,其MgGaN层和GaN层交替沉积的重复周期为1~5次,且交替沉积得到的第一子层的厚度为250 nm~1 um,其中沉积MgGaN层的具体工艺完全参照上述所述,而沉积GaN层时则直接在上述工艺中停止通入Mg源进行沉积生长即可,也即是将反应室温度降低至1000~1080 ℃,反应室压力控制为100~400 torr,石墨基座转速为700~900转/min,在该腔体环境下,通入流量为400~1000 sccm的TMGa作为Ga源、通入流量为70~150 slm的NH3作为N(氮)源,最终使得沉积得到GaN层,并如上述所述依次交替沉积MgGaN层和GaN层使得最终制得第二子层。例如本发明的一个优选实施例中,其MgGaN/GaN组成的超晶格结构重复周期为3次,其优选厚度为800nm,其第二子层中的Mg掺杂浓度优选为4.5×E18atoms/cm3,也即此时第二子层为依次层叠的MgGaN层、GaN层、MgGaN层、GaN层、MgGaN层、及GaN层构成,且交替层叠得到的第二子层的厚度为800nm,同时每一MgGaN层中Mg掺杂浓度为4.5×E18atoms/cm3
其中通过掺入适量的Mg原子进行掺杂,有助于III族氮化物外延的侧向生长,使得提高III族氮化物的侧向生长覆盖能力,起到平坦表面,降低表面粗糙度,阻挡位错延伸的作用。因此,通过第一子层和第二子层组成的位错过滤层能够有效地阻挡由下至上的位错延伸,有效提高外延生长的晶体质量,为外延后续的生长提供晶体质量良好的底层,可以大大提升III族氮化物外延结构整体的晶体质量,进而提升了III族氮化物半导体器件的性能。同时由于位错过滤层的制备温度又不会高于1100 ℃,使得不会存在现有2D层状生长所需的高温和较长的时间的反应环境,使得不会出现现有长时间的高温生长会对载盘寿命造成影响,影响生长过程中的载盘表面附着,以及导致温度探测的准确性降低的问题。
进一步的,在本发明的一个实施例中,位错过滤层的总厚度为0.5~2 um,而第一子层的生长温度为1050~1100 ℃,第二子层的生长温度为1000~1080 ℃,此时第一子层的生长温度比第二子层的生长温度高50~100 ℃,由于In原子在较高的温度下并不容易形成稳定的In-N键并入GaN晶格,此时通过控制第一子层的生长温度比第二子层的生长温度高50~100℃,使得在较高温度控制下In的掺杂量很低,而大部分In原子富集在生长表面作为表面活化剂改善晶体质量。
步骤S14,在位错过滤层上沉积III族氮化物功能层。
在本发明的一个实施例中,III族氮化物功能层为实现发光二极管、高电子迁移率晶体管、半导体激光器、光电探测器中的任意一种结构。具体的,在本发明实施例中,其III族氮化物功能层为实现发光二极管的结构,因此其III族氮化物功能层包括非掺杂GaN层、N型GaN层、多量子阱层和P型层,可以理解的,在本发明其他实施例中,当III族氮化物功能层为实现其他结构时,则其所包含的各个膜层结构进行相适应性的更改,其具体可参照现有技术中的高电子迁移率晶体管、半导体激光器或光电探测器所包含膜层结构,在此不予赘述。
其中,在本发明实施例中,在位错过滤层上沉积非掺杂GaN层的具体沉积工艺为:将反应室温度升高至1100~1150 ℃,压力控制为100~500 torr,石墨基座转速控制为500~1000 转/min,通入流量为120~160 slm的NH3作为N(氮)源,通入流量为1300~1700 sccm的TMGa作为Ga(镓)源,使得生长出非掺杂GaN层,并控制所沉积的非掺杂GaN层厚度为1~2 um。其中,未掺杂的GaN层是位错过滤层和N型GaN层间的过渡层。其中,在本发明的一个优选实施例中,反应室温度优选为1110 ℃,压力优选为150 torr,石墨基座转速优选为800转/min,TMGa流量优选为1500 sccm,并控制所沉积的非掺杂GaN层厚度优选为1.2 um。
进一步的,在本发明实施例中,在非掺杂GaN层上沉积N型GaN层的具体沉积工艺为:将反应室温度降低至1090~1120 ℃,压力控制为100~500 torr,石墨基座转速控制为500~1200 转/min,通入流量为120~160 slm的NH3作为N(氮)源,通入流量为1000~1500sccm的TMGa作为Ga(镓)源,通入SiH4作为N型掺杂剂,同时Si(硅)的掺杂浓度为1×E19atoms/cm3~1.5×E20atoms/cm3,使得生长出掺Si的N型GaN层,并控制所沉积的N型GaN层厚度为1~3 um。其中,在本发明的一个优选实施例中,反应室温度优选为1110 ℃,压力优选为150 torr,石墨基座转速优选为800转/min,TMGa流量优选为1300s ccm,同时Si的掺杂浓度为2.5×E19 atoms/cm3,并控制所沉积的N型GaN层厚度优选为1.5 um。
其中该层是作为提供电子的主要外延层,所以会在生长GaN时通入SiH4提供Si元素,其中Si为四价元素,而GaN中Ga为三价元素,此时Si原子替换Ga原子时会提供电子,从而形成提供电子的N型GaN层,同时通过适量浓度的Si掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错,阻断位错的进一步延伸。
进一步的,在本发明实施例中,多量子阱层由M个周期性交替排布的量子阱层和量子垒层交替生长制得,具体的,其量子阱层先排布在N型GaN层上,量子垒层再排布在量子阱层上,然后周期性的交替排布量子阱层和量子垒层,使得最终组合成该多量子阱层。其中,在本实施例中,量子阱层和量子垒层交替排布的周期x取值范围为:6≤x≤12;作为本发明的一个优选实施例,其x可以为10,也即是说,其多量子阱层由量子阱层和量子垒层交替排布10次组合构成。进一步的,量子阱层为InGaN层,量子垒层为GaN层。作为本发明的一个示例,量子阱层的厚度为1.5~5.5 nm,量子垒层的厚度为5~15 nm。
具体的,生长量子阱层的反应室生长温度为750℃~810 ℃,压力为150~300 torr,石墨基座转速为400~700 转/min,通入流量为150~200 slm的NH3作为N(氮)源,通入流量为250 sccm的TEGa作为Ga(镓)源,通入流量为2500 sccm的TMIn作为In(铟)源,并控制所沉积的InGaN量子阱层厚度为1.5~5.5 nm。在本发明的一个优选实施例中,其量子阱层的厚度为3nm。
进一步的,生长量子垒层的反应室温度为850~900 ℃,压力为150~300 torr,承载衬底的石墨基座转速为400~700 转/min,通入流量为150~200slm的NH3作为N(氮)源,通入流量为1000 sccm的TEGa作为Ga(镓)源,并控制所沉积的GaN量子垒层厚度为5 nm~15 nm,在本发明的一个优选实施例中,其量子垒层的厚度为10nm。进一步的,一个周期中量子阱层和量子垒层的沉积总厚度为6.5nm~20nm。
进一步的,在本发明实施例中,P型层包括依次层叠的低温P型层、P型电子阻挡层、高温P型层和P型接触层。因此在多量子阱层上沉积P型层的步骤为:在多量子阱层上依次沉积低温P型层、P型电子阻挡层、高温P型层和P型接触层。其中低温P型层沉积在多量子阱层上,也即是其低温P型层沉积在最后一个周期性交替沉积的量子垒层上。其中低温P型层为低温条件下生长的P型GaN层,P型电子阻挡层为AlGaN层,高温P型层为高温条件下生长的P型GaN层,P型接触层为重掺Mg的GaN层。
其中,在本发明实施例中,在多量子阱层上沉积低温P型层的具体沉积工艺为:将反应室温度控制为700~800 ℃,压力控制为100~400 torr,承载衬底的石墨盘转速控制为1000~1300 转/min,通入流量为100~150 slm的NH3做为N(氮)源,流量为1000~1600 sccm的TEGa作为Ga(镓)源,在生长GaN时通入二茂镁(CP2Mg)作为P型掺杂剂,同时Mg(镁)的掺杂浓度为5×E19atoms/cm3~2×E20atoms/cm3,使得生长出掺Mg的P型GaN层,并控制所沉积的低温P型层厚度为5 nm~30 nm,在本发明的一个优选实施例中,低温P型层厚度优选为15 nm。其中CP2Mg提供Mg(镁)元素,其中Mg为二价元素,而GaN中Ga为三价元素,此时Mg原子替换Ga原子时会提供空穴,从而形成提供空穴的P型GaN层,同时通过适量浓度的Mg掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错,阻断位错的进一步延伸。
进一步的,在本发明实施例中,在低温P型层上沉积P型电子阻挡层的具体沉积工艺为:将反应室温度控制为900~1000 ℃,压力控制为50~300 torr,承载衬底的石墨盘转速控制为800~1100 转/min,通入流量为100~150 slm的NH3做为N(氮)源,流量为500~1200sccm的TEGa作为Ga(镓)源,流量为10~100 sccm的TMAl作为Al(铝)源,使得生长出AlGaN电子阻挡层,并控制所沉积的P型电子阻挡层厚度为10nm~100nm,在本发明的一个优选实施例中,P型电子阻挡层厚度优选为20 nm。
进一步的,在本发明实施例中,在P型电子阻挡层上沉积高温P型层的具体沉积工艺为:将反应室温度控制为900~1050℃,压力控制为100~600 torr,承载衬底的石墨盘转速控制为800~1100 转/min,通入流量为100~150 slm的NH3做为N(氮)源,流量为700~1000sccm的TEGa作为Ga(镓)源,在生长GaN时通入二茂镁(CP2Mg)作为P型掺杂剂,同时Mg(镁)的掺杂浓度为3×E18atoms/cm3~2×E19 atoms/cm3,使得生长出掺Mg的高温P型GaN层,并控制所沉积的高温P型层厚度为20nm~150 nm,在本发明的一个优选实施例中,高温P型层的厚度优选为60 nm,高温P型层中Mg的掺杂浓度优选为1×E19 atoms/cm3
进一步的,在本发明实施例中,在高温P型层上沉积P型接触层的具体沉积工艺为:将反应室温度控制为700~900 ℃,压力控制为100~400 torr,承载衬底的石墨盘转速控制为800~1100 转/min,通入流量为100~150 slm的NH3做为N(氮)源,流量为400~600 sccm的TEGa作为Ga(镓)源,在生长GaN时通入二茂镁(CP2Mg)作为P型掺杂剂,同时Mg(镁)的掺杂浓度为2×E20atoms/cm3~1×E22atoms/cm3,使得生长出重掺Mg的GaN层,并控制所沉积的P型接触层为1 nm~10 nm,在本发明的一个优选实施例中,P型接触层的厚度优选为5 nm,P型接触层中Mg的掺杂浓度优选为1×E21 atoms/cm3
综上,本发明上述实施例当中的III族氮化物外延结构制备方法,通过在缓冲层和非掺杂GaN层之间准备位错过滤层,而位错过滤层包括第一子层和第二子层,第一子层为In掺杂III族氮化物层,第二子层为Mg掺杂III族氮化物层,由于第一子层中InN形成的反应温度比GaN的低很多,且InN的分解速率随温度的提高快速增加,导致In原子在较高的温度下并不容易形成稳定的In-N键并入GaN晶格,而是富集在生长表面作为表面活化剂,改变表面结构和表面能,提高反应物原子在表面的迁移率,提高填充位错缺陷能力,提高晶体质量。因此通过调节反应腔在一定高温温度情况下(比常规将高温生长温度拉高至1100℃以上的温度要低),通入TMIn使得III族氮化物外延结构生长环境处于In氛围下,此时只有极少量In原子能够并入晶格成为掺杂元素,大部分In原子富集在生长表面作为表面活化剂改善晶体生长质量。而Mg原子的掺杂有助于III族氮化物外延的侧向生长,使得提高III族氮化物的侧向生长覆盖能力,起到平坦表面,降低表面粗糙度,阻挡位错延伸的作用。此时通过第一子层和第二子层组成的位错过滤层能够有效地阻挡由下至上的位错延伸,有效提高外延生长的晶体质量,为外延后续的生长提供晶体质量良好的底层,可以大大提升III族氮化物外延结构整体的晶体质量,进而提升了III族氮化物半导体器件的性能。同时由于位错过滤层采用In掺杂III族氮化物层和Mg掺杂III族氮化物层,使得位错过滤层的制备温度又不会过高,使得不会存在现有2D层状生长所需的高温和较长的时间的反应环境,因此不会出现现有长时间的高温生长会对载盘寿命造成影响,影响生长过程中的载盘表面附着,以及导致温度探测的准确性降低的问题,因此解决了现有III族氮化物材料外延生长过程中位错缺陷密度大或采用2D层状生长所需高温和较长时间导致对载盘寿命造成影响的问题。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明的保护范围应以所附权利要求为准。

Claims (5)

1.一种III族氮化物外延结构,其特征在于,包括:
衬底、以及在所述衬底上依次层叠的缓冲层、位错过滤层及III族氮化物功能层;
所述位错过滤层包括依次层叠的第一子层和第二子层,所述第一子层为In掺杂III族氮化物层,所述第二子层为Mg掺杂III族氮化物层;
所述第一子层为InGaN/GaN组成的超晶格结构,所述第二子层为MgGaN/GaN组成的超晶格结构;
所述第一子层中的In掺杂浓度为1×E17 atoms/cm3~1×E19 atoms/cm3,所述第二子层中的Mg掺杂浓度为1×E18 atoms/cm3~2×E19 atoms/cm3
所述第一子层的生长温度为1050~1100℃,所述第二子层的生长温度为1000~1080℃,且所述第一子层的生长温度比所述第二子层的生长温度高50~100℃。
2.根据权利要求1所述的III族氮化物外延结构,其特征在于,所述位错过滤层的总厚度为0.5~2 μm。
3.根据权利要求1所述的III族氮化物外延结构,其特征在于,所述III族氮化物功能层为实现发光二极管、高电子迁移率晶体管、半导体激光器、光电探测器中的任意一种结构。
4.根据权利要求3所述的III族氮化物外延结构,其特征在于,所述III族氮化物功能层包括非掺杂GaN层、N型GaN层、多量子阱层和P型层;
所述P型层包括依次层叠的低温P型层、P型电子阻挡层、高温P型层和P型接触层。
5.一种III族氮化物外延结构制备方法,其特征在于,所述方法包括:
提供一衬底;
在所述衬底上沉积缓冲层;
在所述缓冲层上沉积位错过滤层,所述位错过滤层由第一子层和第二子层依次生长制得,其中所述第一子层为In掺杂III族氮化物层,所述第二子层为Mg掺杂III族氮化物层,所述第一子层为InGaN/GaN组成的超晶格结构,所述第二子层为MgGaN/GaN组成的超晶格结构,所述第一子层中的In掺杂浓度为1×E17 atoms/cm3~1×E19 atoms/cm3,所述第二子层中的Mg掺杂浓度为1×E18 atoms/cm3~2×E19 atoms/cm3,所述第一子层的生长温度为1050~1100℃,所述第二子层的生长温度为1000~1080℃,且所述第一子层的生长温度比所述第二子层的生长温度高50~100℃;
在所述位错过滤层上沉积III族氮化物功能层。
CN202210643147.7A 2022-06-09 2022-06-09 一种iii族氮化物外延结构及其制备方法 Active CN114725256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210643147.7A CN114725256B (zh) 2022-06-09 2022-06-09 一种iii族氮化物外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210643147.7A CN114725256B (zh) 2022-06-09 2022-06-09 一种iii族氮化物外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114725256A CN114725256A (zh) 2022-07-08
CN114725256B true CN114725256B (zh) 2022-09-16

Family

ID=82232475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210643147.7A Active CN114725256B (zh) 2022-06-09 2022-06-09 一种iii族氮化物外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114725256B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116130568B (zh) * 2023-04-17 2024-01-26 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、发光二极管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485400A (zh) * 2014-12-15 2015-04-01 厦门市三安光电科技有限公司 一种iii-v族氮化物的外延结构及其生长方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090115906A (ko) * 2008-05-05 2009-11-10 송준오 그룹 3족 질화물계 반도체 발광다이오드 소자를 위한 표면요철 형성 방법
JP2012204540A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
CN105098008A (zh) * 2015-06-10 2015-11-25 广西盛和电子科技股份有限公司 一种含三元超晶格的GaN基LED外延结构及其制备方法
CN105870270B (zh) * 2016-06-01 2018-07-13 湘能华磊光电股份有限公司 Led外延超晶格生长方法
CN106653970B (zh) * 2016-11-18 2019-08-23 华灿光电(浙江)有限公司 一种发光二极管的外延片及其生长方法
CN106374021A (zh) * 2016-12-02 2017-02-01 湘能华磊光电股份有限公司 基于蓝宝石图形化衬底的led外延生长方法
CN107195736B (zh) * 2017-05-27 2019-12-31 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其生长方法
CN108110098B (zh) * 2017-10-25 2019-12-31 华灿光电(浙江)有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN111081762B (zh) * 2019-12-20 2022-12-13 西安电子科技大学芜湖研究院 一种hemt器件的外延结构
CN111218643A (zh) * 2020-01-19 2020-06-02 镓特半导体科技(上海)有限公司 自支撑氮化镓层及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485400A (zh) * 2014-12-15 2015-04-01 厦门市三安光电科技有限公司 一种iii-v族氮化物的外延结构及其生长方法

Also Published As

Publication number Publication date
CN114725256A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
CN115050870B (zh) 一种GaN基发光二极管外延片及其制备方法
CN115472718B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115000263B (zh) Led外延结构及其制备方法
CN114975704B (zh) 一种led外延片及制备方法
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109888068B (zh) 近紫外发光二极管外延片及其制备方法
CN116190522B (zh) 一种高光效发光二极管外延片及其制备方法
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116504895B (zh) 发光二极管外延片及其制备方法、led
CN115842077B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116154066A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115692553A (zh) 深紫外发光二极管外延片及其制备方法
CN116741905A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116072780A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116454186A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN116759508A (zh) 发光二极管外延片及其制备方法、发光二极管
CN114725256B (zh) 一种iii族氮化物外延结构及其制备方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN117476827A (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116914049A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN109920883A (zh) 氮化镓基发光二极管外延片及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant