CN114639760A - 一种发光二极管外延片及其制备方法 - Google Patents

一种发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN114639760A
CN114639760A CN202210541077.4A CN202210541077A CN114639760A CN 114639760 A CN114639760 A CN 114639760A CN 202210541077 A CN202210541077 A CN 202210541077A CN 114639760 A CN114639760 A CN 114639760A
Authority
CN
China
Prior art keywords
layer
type
superlattice structure
quantum well
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210541077.4A
Other languages
English (en)
Other versions
CN114639760B (zh
Inventor
侯合林
谢志文
张铭信
陈铭胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210541077.4A priority Critical patent/CN114639760B/zh
Publication of CN114639760A publication Critical patent/CN114639760A/zh
Application granted granted Critical
Publication of CN114639760B publication Critical patent/CN114639760B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管外延片及其制备方法，所述发光二极管外延片包括：衬底，以及在衬底上依次层叠的缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型GaN层、多量子阱层、P型电子阻挡层、P型非掺杂GaN层、P型Mg掺杂GaN层和P型接触层；P型电子阻挡层包括m个超晶格结构子层；超晶格结构子层为由nm个周期性排布的InxGa1‑xN/AlymGa1‑ymN所组成的超晶格结构；沿多量子阱层至所述P型非掺杂GaN层方向上，各个超晶格结构子层中的Al组分浓度先逐渐增高后逐渐降低。本发明解决了现有P型电子阻挡层与多量子阱层和P型GaN层间的晶格失配所带来的降低了发光二极管外延片的发光效率的问题。

Description

一种发光二极管外延片及其制备方法
技术领域
本发明涉及光电技术领域，特别涉及一种发光二极管外延片及其制备方法。
背景技术
发光二极管（LED）是一种常用的发光器件，通过电子与空穴复合释放能量发光，它在照明领域应用广泛。发光二极管可高效地将电能转化为光能，在现代社会具有广泛的用途，如照明、平板显示、医疗器件等。随着LED技术不断发展，在其受到越来越广泛的应用的同时，也面临着越来越高的要求，尤其是LED的发光效率和抗静电性能。
目前，LED的发光效率仍然不高，特别是随着芯片尺寸的减小，电流密度越来越大，电子具有较低的有效质量和较高的迁移率，导致电子容易从多量子阱层溢出到P型GaN层并与空穴复合，从而降低发光效率。因此在外延层中通常设计有P型电子阻挡层，实现对电子的阻挡。
然而，现有P型电子阻挡层与多量子阱层以及P型GaN层间存在较为严重的晶格失配，使得的界面处产生较大的应力和极化电场，造成能带的弯曲和锐变，不利于空穴向多量子阱层注入，影响发光效率。
发明内容
基于此，本发明的目的是提供一种发光二极管外延片及其制备方法，以从根本上解决现有P型电子阻挡层与多量子阱层和P型GaN层间的晶格失配所带来的降低了发光二极管外延片的发光效率的问题。
根据本发明实施例的一种发光二极管外延片，包括：
衬底，以及在所述衬底上依次层叠的缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型GaN层、多量子阱层、P型电子阻挡层、P型非掺杂GaN层、P型Mg掺杂GaN层和P型接触层；
所述P型电子阻挡层包括m个超晶格结构子层；
所述超晶格结构子层为由nm个周期性排布的InxGa1-xN/AlymGa1-ymN所组成的超晶格结构；
沿所述多量子阱层至所述P型非掺杂GaN层方向上，各个所述超晶格结构子层中的Al组分浓度先逐渐增高后逐渐降低。
另外，根据本发明上述实施例的一种发光二极管外延片，还可以如下：
进一步地，所述超晶格结构子层的数量m的取值范围为：m≥3。
进一步地，周期性排布的InxGa1-xN/AlymGa1-ymN的周期nm取值范围为：2≤nm≤10。
进一步地，所述超晶格结构子层中InxGa1-xN的x取值范围为：0≤x≤0.3；
所述超晶格结构子层中AlymGa1-ymN的ym取值范围为：0＜ym＜1。
进一步地，所述P型电子阻挡层厚度为12-200 nm，所述超晶格结构子层厚度为4-20 nm，一个周期性排布的InxGa1-xN/AlymGa1-ymN厚度为2-10 nm。
进一步地，所述多量子阱层包括z个周期性交替排布的量子阱层和量子垒层；
所述量子阱层和所述量子垒层交替排布的周期z取值范围为：8≤z≤12；
所述量子阱层为InGaN层，所述量子垒层为GaN层。
进一步地，所述缓冲层为AlN缓冲层、GaN缓冲层、或AlGaN缓冲层中的任意一种；
所述三维成核层为GaN层，所述二维恢复层为GaN层，所述P型接触层为重掺Mg的GaN层。
根据本发明实施例的一种发光二极管外延片制备方法，所述方法包括：
提供一衬底；
在所述衬底上依次沉积缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型GaN层、及多量子阱层；
在所述多量子阱层上沉积P型电子阻挡层，所述P型电子阻挡层由m个超晶格结构子层生长制得，所述超晶格结构子层由nm个周期性生长的InxGa1-xN/AlymGa1-ymN交替生长制得，且在各个超晶格结构子层生长过程中，控制各个所述超晶格结构子层中的Al组分浓度先逐渐增高后逐渐降低；
在所述P型电子阻挡层上依次沉积P型非掺杂GaN层、P型Mg掺杂GaN层及P型接触层。
进一步地，生长所述P型电子阻挡层的反应室温度控制为950℃，压力控制为150-250 torr，承载衬底的石墨盘转速控制为800-1200转/min，其中生长一个周期性的InxGa1- xN/AlymGa1-ymN厚度为2-10 nm，生长一个超晶格结构子层厚度为4-20 nm，生长得到的P型电子阻挡层厚度为12-200 nm。
进一步地，生长InxGa1-xN时通入流量为40-90 slm的NH3作为N源，流量为800-1600sccm的TEGa作为Ga源，及流量为100-600 sccm的TMIn作为In源；
生长AlymGa1-ymN时通入流量为40-90 slm的NH3作为N源，流量为1000-1800 sccm的TEGa作为Ga源，及流量为40-400 sccm的TMAl作为Al源。
与现有技术相比：通过在P型电子阻挡层使用InxGa1-xN/AlymGa1-ymN超晶格生长的部分释放了晶格失配的应力，从而界面处的极化电场有所降低，减少了能带弯曲，提升空穴注入效率，因此降低了P型电子阻挡层对空穴注入的影响程度，更有利于P型GaN中的空穴向多量子阱层中注入，提高多量子阱层空穴浓度，提高发光效率；同时使用InxGa1-xN/AlymGa1-ymN超晶格生长，由于InGaN的压缩应变进一步的抵消了AlGaN的拉伸应变，更加有利于应变弛豫，进一步的减少能带弯曲，提升空穴注入效率；同时通过沿多量子阱层至P型非掺杂GaN层方向上，各个超晶格结构子层中的Al组分浓度先逐渐增高后逐渐降低，此时与多量子阱层以及P型非掺杂GaN层相邻的超晶格结构子层中具有相对较低的Al组分，使得可减少界面处因晶格失配产生极化电场而带来的能带锐变问题，提高空穴的注入效率；而P型电子阻挡层中处于中间的超晶格结构子层具有相对较高的Al组分，使得可有效增强对电子的局限能力，因此增强了P型电子阻挡层对电子的局限能力，使得电子更多的被局限在多量子阱层，提高多量子阱层的电子浓度，提高发光效率。解决了现有P型电子阻挡层与多量子阱层和P型GaN层间的晶格失配所带来的降低了发光二极管外延片的发光效率的问题。
附图说明
图1为本发明第一实施例中的一种发光二极管外延片的结构示意图；
图2为本发明第二实施例中的一种发光二极管外延片制备方法的流程图。
以下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1，是本发明实施例提供的一种发光二极管外延片的结构示意图，为了便于说明，仅示出了与本发明实施例相关的部分，本发明实施例提供的发光二极管外延片包括：衬底1，以及在衬底1上依次层叠的缓冲层2、三维成核层3、二维恢复层4、未掺杂的GaN层5、N型GaN层6、多量子阱层7、P型电子阻挡层8、P型非掺杂GaN层9、P型Mg掺杂GaN层10和P型接触层11；其中P型电子阻挡层8包括m个超晶格结构子层81；超晶格结构子层81为由nm个周期性排布的InxGa1-xN/AlymGa1-ymN所组成的超晶格结构；沿多量子阱层7至P型非掺杂GaN层9方向上，各个超晶格结构子层81中的Al组分浓度先逐渐增高后逐渐降低。
其中，在本发明的一个实施例中，该衬底1包括但不限于蓝宝石衬底、硅衬底、碳化硅衬底、氮化铝衬底、氮化镓衬底、以及如二氧化硅与蓝宝石所组成的复合式衬底，具体的，在本实施例中采用蓝宝石作为外延层生长衬底，其具体可以为图形化蓝宝石衬底或蓝宝石平片衬底。
其中，在本发明的一个实施例中，缓冲层2为AlN（氮化铝）缓冲层、GaN（氮化镓）缓冲层、或AlGaN（氮化铝镓）缓冲层中的任意一种，作为本发明的一个示例，其缓冲层2具体为GaN缓冲层，且GaN缓冲层的厚度可以为10-50 nm，其中生长的GaN缓冲层的厚度不同，最终形成的外延层的质量也会不同，若GaN缓冲层的厚度过薄，则会导致GaN缓冲层的表面较为疏松和粗糙，不能为后续结构的生长提供一个好的模板，起不到使蓝宝石衬底与外延层晶格匹配的作用；而随着GaN缓冲层厚度的增加，GaN缓冲层的表面逐渐变得较为致密和平整，有利于后续结构的生长，但是若GaN缓冲层的厚度过厚，则会导致GaN缓冲层的表面过于致密，使得GaN缓冲层中累积的压应力过大，会导致外延片的波长均匀性较差，同样不利于后续结构的生长，无法减少外延层中的晶格缺陷。
在本发明的一个优选实施例中，其GaN缓冲层的厚度具体为12nm，此时通过将GaN缓冲层的生长厚度控制为12nm厚度，使得既使蓝宝石衬底与外延层晶格匹配，有利于后续结构的生长，又不会使GaN缓冲层中累积的压应力过大而影响外延片的波长均匀性。
进一步的，在本发明的一个实施例中，该三维成核层3为GaN层，三维成核层3的厚度为600nm；二维恢复层4为GaN层，二维恢复层4的厚度为700nm；未掺杂的GaN层5的厚度为1.2um，需要指出的是，其三维成核层3、二维恢复层4及未掺杂的GaN层5的厚度还可为其他，其根据实际使用需要进行设置，在此不做具体限定。同时需要指出的是，未掺杂的GaN层5作为二维恢复层4和N型GaN层6间的过渡层，其制备时通入的气体流量和二维恢复层4相差不大，但生长温度要较二维恢复层4所需生长温度略高，厚度要较二维恢复层4更厚；N型GaN层6为利用SiH4作为N型掺杂剂所沉积生长成的掺Si的N型GaN层6，其N型GaN层6的厚度为2um，其中该N型GaN层6是作为提供电子的主要外延层，因此在生长GaN时通入SiH4提供Si（硅）元素，其中Si为四价元素，而GaN中Ga为三价元素，此时Si原子替换Ga原子时会提供电子，从而形成提供电子的N型GaN层6，同时通过适量浓度的Si掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错，阻断位错的进一步延伸。作为本发明的一个示例，Si的掺杂浓度为4.5×E18 atoms/cm3。
进一步的，在本发明的一个实施例中，多量子阱层7包括在z个周期性交替排布的量子阱层71和量子垒层72，具体的参照图1所示，其量子阱层71先排布在N型GaN层6上，量子垒层72再排布在量子阱层71上，然后周期性的交替排布量子阱层71和量子垒层72，使得最终组合成该多量子阱层7。具体的，量子阱层71和量子垒层72交替排布的周期z取值范围为：8≤z≤12。
在本发明的一个优选实施例中，其z优选为10，也即是说，其多量子阱层7由量子阱层71和量子垒层72交替排布10次组合构成。进一步的，量子阱层71为InGaN层，量子垒层72为GaN层。更进一步的，作为本发明的一个优选实施例，量子阱层71的厚度为3nm，量子垒层72的厚度为10 nm。可以理解的，在本发明的其他实施例中，其量子阱层71和量子垒层72交替排布的周期z的取值、量子阱层71及量子垒层72的厚度还可以为其他，其根据实际使用需要进行设置，在此不做具体限定。
进一步的，在本发明的一个实施例中，P型电子阻挡层8由m个超晶格结构子层81构成，其超晶格结构子层81则由nm个周期性排布的InxGa1-xN/AlymGa1-ymN构成，也即由InxGa1-xN层811和AlymGa1-ymN层812周期性交替排布构成。其中使用InxGa1-xN/AlymGa1-ymN超晶格生长的部分释放了晶格失配的应力，从而界面处的极化电场有所降低，减少了能带弯曲，提升空穴注入效率。因此降低了P型电子阻挡层8对空穴注入的影响程度，更有利于P型GaN中的空穴向多量子阱层7中注入，提高多量子阱层7空穴浓度，提高发光效率。同时使用InxGa1-xN/AlymGa1-ymN超晶格生长，由于InGaN的压缩应变进一步的抵消了AlGaN的拉伸应变，更加有利于应变弛豫，进一步的减少能带弯曲，提升空穴注入效率。其中应变弛豫是指在持续外力的作用下，发生着形变的物体，在总的形变值保持不变的情况下，由于徐变形变渐增，弹性形变相应减小，由此使物体的内部应力随时间延续而逐渐减小的过程。
进一步的，沿多量子阱层7至P型非掺杂GaN层9方向上，各个超晶格结构子层81中的Al组分浓度先逐渐增高后逐渐降低，也即是其位于中部位置的超晶格结构子层81中Al组分浓度较位于端部位置的超晶格结构子层81中Al组分浓度高。此时与多量子阱层7以及P型非掺杂GaN层9相邻的超晶格结构子层81中具有相对较低的Al组分，使得可减少界面处因晶格失配产生极化电场而带来的能带锐变问题，提高空穴的注入效率；而P型电子阻挡层8中处于中间的超晶格结构子层81具有相对较高的Al组分，使得可有效增强对电子的局限能力。因此增强了P型电子阻挡层8对电子的局限能力，使得电子更多的被局限在多量子阱层7，提高多量子阱层7的电子浓度，提高发光效率。
因此，在保证P型电子阻挡层8具有良好的电子限制能力的同时，降低P型电子阻挡层8与多量子阱层7和P型GaN层间的晶格失配，减小界面处的压电极化电场和能带弯曲程度，降低P型电子阻挡层8对空穴注入多量子阱层7的影响，提升空穴的注入效率，进而提高发光效率。
进一步的，组成P型电子阻挡层8的超晶格结构子层81的数量m的取值范围为：m≥3，作为本发明的一个示例，其中m取值可以为5，也即是P型电子阻挡层8由5个超晶格结构子层81构成。可以理解的，在本发明的其他实施例中，其m的取值还可以为其他，其根据实际使用需要进行设置，在此不做具体限定。
其中需要指出的是，其每一超晶格结构子层81中周期性排布的InxGa1-xN/AlymGa1-ymN的周期nm可相同或不同。也即是如上述所述，其P型电子阻挡层8由5个超晶格结构子层81构成，而每一超晶格结构子层81又由周期性排布的InxGa1-xN/AlymGa1-ymN构成，其中第一个超晶格结构子层81由n1个周期性排布的InxGa1-xN/Aly1Ga1-y1N构成，第二个超晶格结构子层81由n2个周期性排布的InxGa1-xN/Aly2Ga1-y2N构成，第三个超晶格结构子层81由n3个周期性排布的InxGa1-xN/Aly3Ga1-y3N构成，第四个超晶格结构子层81由n4个周期性排布的InxGa1-xN/Aly4Ga1-y4N构成，第五个超晶格结构子层81由n5个周期性排布的InxGa1-xN/Aly5Ga1-y5N构成，其n1、n2、n3、n4、n5可相同或不同。
进一步的，周期性排布的InxGa1-xN/AlymGa1-ymN的周期nm取值范围为：2≤nm≤10。在本发明优选实施例中，其位于中部位置的超晶格结构子层81中周期性排布的InxGa1-xN/AlymGa1-ymN的周期设置较位于端部位置的超晶格结构子层81中周期性排布的InxGa1-xN/AlymGa1-ymN的周期大。
作为本发明的一个示例，参照图1所示，其中n1、n2、n4、n5可为2，其中n3可为4。可以理解的，在本发明其他实施例中，其n1、n2…nm的各个值还可以设置为其他，其根据实际使用需要进行设置，在此不做具体限定。
进一步的，在本发明的一个实施例中，超晶格结构子层81中InxGa1-xN的x取值范围为：0≤x≤0.3；作为本发明的一个示例，其中x取值优选的可为0.1。当然可选的，在本发明的其他实施例中，其x的取值还可以为其他，在此不做具体限定。
进一步的，在本发明的一个实施例中，超晶格结构子层81中AlymGa1-ymN的ym取值范围为：0＜ym＜1。其中若ym取值过小，即超晶格结构子层中AlymGa1-ymN中Al组分浓度偏低，会降低P型电子阻挡层对电子的阻挡能力，导致部分电子迁移至P型Mg掺杂GaN层中和空穴发生复合，降低发光效率；若ym取值过大，即超晶格结构子层中AlymGa1-ymN中Al组分浓度过高，此时与多量子阱层以及P型非掺杂GaN层相邻的超晶格结构子层中具有较高的Al组分，导致界面处任存在偏大的晶格失配，未能充分的减少极化电场以及带来的能带锐变问题，影响空穴的注入效率。
在本发明的一个优选实施例中，y1、y5优选的可为0.1；y2、y4优选的可为0.2，其中y3优选的可为0.3。也即使得位于中部位置的超晶格结构子层81中Al组分浓度较位于端部位置的超晶格结构子层81中Al组分浓度高，此时在能较好的减少界面处因晶格失配产生极化电场而带来的能带锐变问题，提高空穴的注入效率的同时，保持较强的对电子的局域能力，提高发光效率。
进一步的，P型电子阻挡层8厚度为12-200 nm，超晶格结构子层81厚度为4-20 nm，一个周期性排布的InxGa1-xN/AlymGa1-ymN厚度为2-10 nm。优选的，作为本发明的一个示例，沿多量子阱层至P型非掺杂GaN层方向上，5个超晶格结构子层厚度可分别为4nm、6nm、12nm、6nm、4nm，最终得到的P型电子阻挡层为32nm。
进一步的，作为本发明的一个示例，P型非掺杂GaN层9的厚度为10nm。P型Mg掺杂GaN层10为利用二茂镁(CP2Mg)作为P型掺杂剂所沉积生长成的掺Mg的P型GaN层，其P型Mg掺杂GaN层10的厚度为4nm，作为本发明的一个示例，Mg的掺杂浓度为1.7×E19 atoms/cm3。其中，二茂镁(CP2Mg) 作为P型掺杂剂，此时提供Mg（镁）元素，其Mg为二价元素，而GaN中Ga为三价元素，此时Mg原子替换Ga原子时会提供空穴，从而形成提供空穴的P型GaN层，同时通过适量浓度的Mg掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错，阻断位错的进一步延伸。进一步的，P型接触层11为利用二茂镁(CP2Mg)作为P型掺杂剂所沉积生长成的重掺Mg的GaN层，其P型接触层11厚度为5nm，Mg的掺杂浓度为5.5×E20 atoms/cm3。可以理解的，在本发明的其他实施例中，其P型非掺杂GaN层9、P型Mg掺杂GaN层10、P型接触层11的厚度还可以为其他，其Mg的掺杂浓度也还可以为其他，其根据实际使用需要进行设置，在此不做具体限定。
进一步的，本发明实施例针对上述超晶格结构子层数量m，各个超晶格结构子层中的InxGa1-xN/AlymGa1-ymN周期性排布的周期nm，InxGa1-xN/AlymGa1-ymN中的x及ym取值进行具体限定得到实际测试情况下的多组示例的实验组LED外延片光功率的数据表格，并与现有原有的P型电子阻挡层构成的对照组LED外延片光功率进行比对。具体的，以下为使用本发明实施例中示例的实验组P型电子阻挡层及现有对照组P型电子阻挡层在实际测试情况中的数据表格：
以“光功率”来表征LED外延片发光效率和发光强度，光功率单位为“毫瓦（mw）”，其中“光功率”越大则LED外延片发光效率和发光强度越高，原P型电子阻挡层与本发明实施例中各组示例所设计的P型电子阻挡层的LED外延片“光功率”如下表1所示：
Figure 689099DEST_PATH_IMAGE001
表1
同时，由于芯片端加工会存在误差波动，为验证本发明实施例中所测试结果的稳定性及有效性，因此在设定相同的参数下进行多次重复测试验证，其以本发明示例3中所设定的参数为例，以下为使用本发明示例3中的实验组P型电子阻挡层及现有对照组P型电子阻挡层在实际测试情况中的数据表格，具体如下表2所示：
P型电子阻挡层类型 实验组一 实验组二 实验组三 均值
原有P型电子阻挡层 193.7 190.3 192.6 192.2
本发明示例3 212.4 208.8 211.2 210.8
表2
经测试，其根据本发明实施例所提供的P型电子阻挡层得到的LED外延片实验组相较现有P型电子阻挡层方式制备得到的对照组LED外延片，其光功率可稳定有效的提升5.6%以上，其最高提升可达9.6%，由此极大改善的发光二极管外延片的发光效率。
综上，本发明上述实施例当中的一种发光二极管外延片，通过在P型电子阻挡层使用InxGa1-xN/AlymGa1-ymN超晶格生长的部分释放了晶格失配的应力，从而界面处的极化电场有所降低，减少了能带弯曲，提升空穴注入效率。因此降低了P型电子阻挡层对空穴注入的影响程度，更有利于P型GaN中的空穴向多量子阱层中注入，提高多量子阱层空穴浓度，提高发光效率。同时使用InxGa1-xN/AlymGa1-ymN超晶格生长，由于InGaN的压缩应变进一步的抵消了AlGaN的拉伸应变，更加有利于应变弛豫，进一步的减少能带弯曲，提升空穴注入效率。同时通过沿多量子阱层至P型非掺杂GaN层方向上，各个超晶格结构子层中的Al组分浓度先逐渐增高后逐渐降低，此时与多量子阱层以及P型非掺杂GaN层相邻的超晶格结构子层中具有相对较低的Al组分，使得可减少界面处因晶格失配产生极化电场而带来的能带锐变问题，提高空穴的注入效率；而P型电子阻挡层中处于中间的超晶格结构子层具有相对较高的Al组分，使得可有效增强对电子的局限能力。因此增强了P型电子阻挡层对电子的局限能力，使得电子更多的被局限在多量子阱层，提高多量子阱层的电子浓度，提高发光效率。解决了现有P型电子阻挡层与多量子阱层和P型GaN层间的晶格失配所带来的降低了发光二极管外延片的发光效率的问题。
实施例二
请参阅图2，所示为本发明第二实施例中的一种发光二极管外延片制备方法，所述方法具体包括步骤S11至步骤S14。
步骤S11，提供一衬底。
其中，在本发明实施例中，所选衬底可为蓝宝石衬底、硅衬底、碳化硅衬底、氮化镓衬底中的任意一种，具体的，在本实施例中采用蓝宝石作为外延层生长衬底，其具体可以为图形化蓝宝石衬底或蓝宝石平片衬底。
进一步的，本发明采用金属有机化学气相沉积（MOCVD）设备生长外延片。其中采用高纯氨气（NH3）作为N（氮）源，三甲基镓（TMGa）及三乙基镓（TEGa）作为Ga（镓）源，三甲基铟（TMIn）为In（铟）源，三甲基铝（TMAl）作为Al（铝）源，其中硅烷（SiH4）作为N型掺杂剂，二茂镁（CP2Mg）作为P型掺杂剂。同时采用高纯H2（氢气）或N2（氮气）作为载气。
步骤S12，在衬底上依次沉积缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型GaN层、及多量子阱层。
其中，在本发明实施例中，缓冲层可选的为AlN缓冲层、GaN缓冲层、或AlGaN缓冲层中的任意一种，具体本发明实施例中，缓冲层为GaN缓冲层，其具体沉积工艺为：将反应室的温度控制在780-820 ℃，压力控制在100-200 torr，石墨基座转速控制在800-1200转/min，通入流量为20-70 slm的NH3作为N（氮）源，通入流量为20-100 sccm的TMGa作为Ga（镓）源，使得生长出GaN缓冲层，并控制所沉积的GaN缓冲层厚度为12nm。作为本发明的一个示例，其可以具体通入流量为40 slm的NH3，及通入流量为30 sccm的TMGa。
进一步的，在本发明实施例中，三维成核层为GaN层，其具体沉积工艺为：将反应室温度升高至1090 ℃，压力控制在150-250 torr，石墨基座转速降低至500-900转/min，通入流量为10-60 slm的NH3作为N（氮）源，通入流量为200-500 sccm的TMGa作为Ga（镓）源，使得生长出GaN三维成核层，并控制所沉积的GaN三维成核层厚度为600nm。
进一步的，在本发明实施例中，二维恢复层为GaN层，其具体沉积工艺为，将反应室温度升高至1120 ℃，压力控制在150-250 torr，石墨基座转速控制在800-1200转/min，通入流量为40-90 slm的NH3作为N（氮）源，通入流量为300-600 sccm的TMGa作为Ga（镓）源，使得生长出GaN二维恢复层，并控制所沉积的GaN二维恢复层厚度为700nm。
进一步的，在本发明实施例中，其未掺杂的GaN层的具体沉积工艺为：将反应室温度升高至1130℃，压力控制在150-250 torr，石墨基座转速控制在800-1200转/min，通入流量为40-90 slm的NH3作为N（氮）源，通入流量为400-700 sccm的TMGa作为Ga（镓）源，使得生长出未掺杂的GaN层，并控制所沉积的未掺杂的GaN层厚度为1.2 um。其中，未掺杂的GaN层是二维恢复层和N型GaN层间的过渡层，其通入的气体流量和二维恢复层相差不大，生长温度要略高，厚度要更厚。
进一步的，在本发明实施例中，其N型GaN层的具体沉积工艺为：将反应室温度降低至1100 ℃，压力控制在150-250 torr，石墨基座转速控制在400-800转/min，通入流量为30-80 slm的NH3作为N（氮）源，通入流量为200-500 sccm的TMGa作为Ga（镓）源，通入流量为100-300 sccm的SiH4作为N型掺杂剂，同时Si（硅）的掺杂浓度为4.5×E18 atoms/cm3，使得生长出掺Si的N型GaN层，并控制所沉积的N型GaN层厚度为2um。其中该层是作为提供电子的主要外延层，所以会在生长GaN时通入SiH4提供Si元素，其中Si为四价元素，而GaN中Ga为三价元素，此时Si原子替换Ga原子时会提供电子，从而形成提供电子的N型GaN层。
进一步的，在本发明实施例中，多量子阱层由z个周期性交替排布的量子阱层和量子垒层交替生长制得，具体的，其量子阱层先排布在N型GaN层上，量子垒层再排布在量子阱层上，然后周期性的交替排布量子阱层和量子垒层，使得最终组合成该多量子阱层。其中，在本实施例中，量子阱层和量子垒层交替排布的周期z取值范围为：8≤z≤12；作为本发明的一个示例，其z可以为10，也即是说，其多量子阱层由量子阱层和量子垒层交替排布10次组合构成。进一步的，量子阱层为InGaN层，量子垒层为GaN层。作为本发明的一个示例，量子阱层的厚度为3nm，量子垒层的厚度为10 nm。
具体的，生长量子阱层的反应室生长温度为800 ℃，压力为150-250 torr，承载衬底的石墨基座转速为600-1000转/min，通入流量为50-100 slm的NH3作为N（氮）源，通入流量为300-500 sccm的TEGa作为Ga（镓）源，通入流量为1500-2500 sccm的TMIn作为In（铟）源，并控制所沉积的InGaN量子阱层厚度为3nm。
进一步的，生长量子垒层的反应室温度为880℃，压力为150-250 torr，承载衬底的石墨基座转速为600-1000转/min，通入流量为50-100slm的NH3作为N（氮）源，通入流量为500-800 sccm的TEGa作为Ga（镓）源，并控制所沉积的GaN量子垒层厚度为10nm。
步骤S13，在多量子阱层上沉积P型电子阻挡层，P型电子阻挡层由m个超晶格结构子层生长制得，超晶格结构子层由nm个周期性生长的InxGa1-xN/AlymGa1-ymN交替生长制得，且在各个超晶格结构子层生长过程中，控制各个超晶格结构子层中的Al组分浓度先逐渐增高后逐渐降低。
其中，在本发明实施例中，P型电子阻挡层由m个超晶格结构子层构成，其超晶格结构子层则由nm个周期性排布的InxGa1-xN/AlymGa1-ymN构成。其中使用InxGa1-xN/AlymGa1-ymN超晶格生长的部分释放了晶格失配的应力，从而界面处的极化电场有所降低，减少了能带弯曲，提升空穴注入效率。因此降低了P型电子阻挡层对空穴注入的影响程度，更有利于P型GaN中的空穴向多量子阱层中注入，提高多量子阱层空穴浓度，提高发光效率。同时使用InxGa1-xN/AlymGa1-ymN超晶格生长，由于InGaN的压缩应变进一步的抵消了AlGaN的拉伸应变，更加有利于应变弛豫，进一步的减少能带弯曲，提升空穴注入效率。
进一步的，在各个超晶格结构子层生长过程中，控制各个超晶格结构子层中的Al组分浓度先逐渐增高后逐渐降低，此时与多量子阱层以及P型非掺杂GaN层相邻的超晶格结构子层中具有相对较低的Al组分，使得可减少界面处因晶格失配产生极化电场而带来的能带锐变问题，提高空穴的注入效率；而P型电子阻挡层中处于中间的超晶格结构子层具有相对较高的Al组分，使得可有效增强对电子的局限能力。因此增强了P型电子阻挡层对电子的局限能力，使得电子更多的被局限在多量子阱层，提高多量子阱层的电子浓度，提高发光效率。
进一步的，组成P型电子阻挡层的超晶格结构子层的数量m的取值范围为：m≥3，作为本发明的一个示例，其中m取值可以为5，也即是P型电子阻挡层由5个超晶格结构子层构成。其中需要指出的是，其每一超晶格结构子层中周期性排布的InxGa1-xN/AlymGa1-ymN的周期nm可相同或不同。进一步的，周期性排布的InxGa1-xN/AlymGa1-ymN的周期nm取值范围为：2≤nm≤10。作为本发明的一个示例，参照图1所示，其中n1、n2、n4、n5可为2，其中n3可为4。
进一步的，超晶格结构子层中InxGa1-xN的x取值范围为：0≤x≤0.3；作为本发明的一个示例，其中x取值优选的可为0.1。当然可选的，在本发明的其他实施例中，其x的取值还可以为其他，在此不做具体限定。
超晶格结构子层中AlymGa1-ymN的ym取值范围为：0＜ym＜1。其中若ym取值过小，即超晶格结构子层中AlymGa1-ymN中Al组分浓度偏低，会降低P型电子阻挡层对电子的阻挡能力，导致部分电子迁移至P型Mg掺杂GaN层中和空穴发生复合，降低发光效率；若ym取值过大，即超晶格结构子层中AlymGa1-ymN中Al组分浓度过高，此时与多量子阱层以及P型非掺杂GaN层相邻的超晶格结构子层中具有较高的Al组分，导致界面处任存在偏大的晶格失配，未能充分的减少极化电场以及带来的能带锐变问题，影响空穴的注入效率。
作为本发明的一个示例，y1、y5可为0.1；y2、y4可为0.2，其中y3可为0.3。也即使得位于中部位置的超晶格结构子层中Al组分浓度较位于端部位置的超晶格结构子层中Al组分浓度高，此时在能较好的减少界面处因晶格失配产生极化电场而带来的能带锐变问题，提高空穴的注入效率的同时，保持较强的对电子的局域能力，提高发光效率。
具体的，生长P型电子阻挡层的反应室温度控制为950℃，压力控制为150-250torr，承载衬底的石墨盘转速控制为800-1200转/min，其中控制生长一个周期性的InxGa1- xN/AlymGa1-ymN厚度为2-10 nm，生长一个超晶格结构子层厚度为4-20 nm，使得控制最终生长得到的P型电子阻挡层厚度为12-200 nm。优选的，作为本发明的一个示例，沿多量子阱层至P型非掺杂GaN层方向上，5个超晶格结构子层厚度可分别为4nm、6nm、12nm、6nm、4nm，最终得到的P型电子阻挡层为32nm。
进一步的，生长InxGa1-xN时通入流量为40-90 slm的NH3作为N（氮）源，流量为800-1600 sccm的TEGa作为Ga（镓）源，及流量为100-600 sccm的TMIn作为In（铟）源；
进一步的，生长AlymGa1-ymN时通入流量为40-90 slm的NH3作为N（氮）源，流量为1000-1800 sccm的TEGa作为Ga（镓）源，及流量为40-400 sccm的TMAl作为Al（铝）源。
步骤S14，在P型电子阻挡层上依次沉积P型非掺杂GaN层、P型Mg掺杂GaN层及P型接触层。
其中，在本发明实施例中，在P型电子阻挡层上沉积P型非掺杂GaN层具体沉积工艺为，将反应室温度升高至970℃，压力控制在150-250 torr，承载衬底的石墨盘转速控制在800-1200转/min，通入流量为40-90 slm的NH3做为N（氮）源，流量为600-1100 sccm的TEGa作为Ga（镓）源，使得生长出P型非掺杂GaN层，并控制所沉积的P型非掺杂GaN层厚度为10nm。
进一步的，在P型非掺杂GaN层上沉积P型Mg掺杂GaN层具体沉积工艺为：将反应室温度控制为970℃，压力控制在150-250 torr，承载衬底的石墨盘转速控制在800-1200转/min，通入流量为40-90 slm的NH3做为N（氮）源，流量为600-1100 sccm的TEGa作为Ga（镓）源，通入二茂镁(CP2Mg)作为P型掺杂剂，其中Mg的掺杂浓度为1.7×E19 atoms/cm3，使得生长出掺Mg的GaN层，并控制所沉积的掺Mg的GaN层厚度为4nm。其中，二茂镁(CP2Mg) 作为P型掺杂剂，此时提供Mg（镁）元素，其Mg为二价元素，而GaN中Ga为三价元素，此时Mg原子替换Ga原子时会提供空穴，从而形成提供空穴的P型GaN层，同时通过适量浓度的Mg掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错，阻断位错的进一步延伸。
进一步的，在P型Mg掺杂GaN层沉积P型接触层具体沉积工艺为：将反应室温度降低为880 ℃，压力控制在150-250 torr，承载衬底的石墨盘转速控制在1000-1400转/min，通入流量为30-80 slm的NH3做为N（氮）源，流量为200-400 sccm的TEGa作为Ga（镓）源，通入二茂镁(CP2Mg)作为掺杂剂，其中Mg的掺杂浓度为5.5×E20 atoms/cm3，使得生长出重掺Mg的GaN层，并控制所沉积的重掺Mg的GaN层厚度为5nm。
综上，本发明上述实施例当中的一种发光二极管外延片制备方法，通过在P型电子阻挡层使用InxGa1-xN/AlymGa1-ymN超晶格生长的部分释放了晶格失配的应力，从而界面处的极化电场有所降低，减少了能带弯曲，提升空穴注入效率。因此降低了P型电子阻挡层对空穴注入的影响程度，更有利于P型GaN中的空穴向多量子阱层中注入，提高多量子阱层空穴浓度，提高发光效率。同时使用InxGa1-xN/AlymGa1-ymN超晶格生长，由于InGaN的压缩应变进一步的抵消了AlGaN的拉伸应变，更加有利于应变弛豫，进一步的减少能带弯曲，提升空穴注入效率。同时通过沿多量子阱层至P型非掺杂GaN层方向上，各个超晶格结构子层中的Al组分浓度先逐渐增高后逐渐降低，此时与多量子阱层以及P型非掺杂GaN层相邻的超晶格结构子层中具有相对较低的Al组分，使得可减少界面处因晶格失配产生极化电场而带来的能带锐变问题，提高空穴的注入效率；而P型电子阻挡层中处于中间的超晶格结构子层具有相对较高的Al组分，使得可有效增强对电子的局限能力。因此增强了P型电子阻挡层对电子的局限能力，使得电子更多的被局限在多量子阱层，提高多量子阱层的电子浓度，提高发光效率。解决了现有P型电子阻挡层与多量子阱层和P型GaN层间的晶格失配所带来的降低了发光二极管外延片的发光效率的问题。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种发光二极管外延片，其特征在于，包括：
衬底，以及在所述衬底上依次层叠的缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型GaN层、多量子阱层、P型电子阻挡层、P型非掺杂GaN层、P型Mg掺杂GaN层和P型接触层；
所述P型电子阻挡层包括m个超晶格结构子层；
所述超晶格结构子层为由nm个周期性排布的InxGa1-xN/AlymGa1-ymN所组成的超晶格结构；
沿所述多量子阱层至所述P型非掺杂GaN层方向上，各个所述超晶格结构子层中的Al组分浓度先逐渐增高后逐渐降低。
2.根据权利要求1所述的一种发光二极管外延片，其特征在于，所述超晶格结构子层的数量m的取值范围为：m≥3。
3.根据权利要求1所述的一种发光二极管外延片，其特征在于，周期性排布的InxGa1-xN/AlymGa1-ymN的周期nm取值范围为：2≤nm≤10。
4.根据权利要求1所述的一种发光二极管外延片，其特征在于，所述超晶格结构子层中InxGa1-xN的x取值范围为：0≤x≤0.3；
所述超晶格结构子层中AlymGa1-ymN的ym取值范围为：0＜ym＜1。
5.根据权利要求1所述的一种发光二极管外延片，其特征在于，所述P型电子阻挡层厚度为12-200 nm，所述超晶格结构子层厚度为4-20 nm，一个周期性排布的InxGa1-xN/AlymGa1-ymN厚度为2-10 nm。
6.根据权利要求1所述的一种发光二极管外延片，其特征在于，所述多量子阱层包括z个周期性交替排布的量子阱层和量子垒层；
所述量子阱层和所述量子垒层交替排布的周期z取值范围为：8≤z≤12；
所述量子阱层为InGaN层，所述量子垒层为GaN层。
7.根据权利要求1所述的一种发光二极管外延片，其特征在于，所述缓冲层为AlN缓冲层、GaN缓冲层、或AlGaN缓冲层中的任意一种；
所述三维成核层为GaN层，所述二维恢复层为GaN层，所述P型接触层为重掺Mg的GaN层。
8.一种发光二极管外延片制备方法，其特征在于，所述方法包括：
提供一衬底；
在所述衬底上依次沉积缓冲层、三维成核层、二维恢复层、未掺杂的GaN层、N型GaN层、及多量子阱层；
在所述多量子阱层上沉积P型电子阻挡层，所述P型电子阻挡层由m个超晶格结构子层生长制得，所述超晶格结构子层由nm个周期性生长的InxGa1-xN/AlymGa1-ymN交替生长制得，且在各个超晶格结构子层生长过程中，控制各个所述超晶格结构子层中的Al组分浓度先逐渐增高后逐渐降低；
在所述P型电子阻挡层上依次沉积P型非掺杂GaN层、P型Mg掺杂GaN层及P型接触层。
9.根据权利要求8所述的一种发光二极管外延片制备方法，其特征在于，生长所述P型电子阻挡层的反应室温度控制为950℃，压力控制为150-250 torr，承载衬底的石墨盘转速控制为800-1200转/min，其中生长一个周期性的InxGa1-xN/AlymGa1-ymN厚度为2-10 nm，生长一个超晶格结构子层厚度为4-20 nm，生长得到的P型电子阻挡层厚度为12-200 nm。
10.根据权利要求8所述的一种发光二极管外延片制备方法，其特征在于，生长InxGa1-xN时通入流量为40-90 slm的NH3作为N源，流量为800-1600 sccm的TEGa作为Ga源，及流量为100-600 sccm的TMIn作为In源；
生长AlymGa1-ymN时通入流量为40-90 slm的NH3作为N源，流量为1000-1800 sccm的TEGa作为Ga源，及流量为40-400 sccm的TMAl作为Al源。
CN202210541077.4A 2022-05-19 2022-05-19 一种发光二极管外延片及其制备方法 Active CN114639760B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210541077.4A CN114639760B (zh) 2022-05-19 2022-05-19 一种发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210541077.4A CN114639760B (zh) 2022-05-19 2022-05-19 一种发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN114639760A true CN114639760A (zh) 2022-06-17
CN114639760B CN114639760B (zh) 2022-09-02

Family

ID=81953233

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210541077.4A Active CN114639760B (zh) 2022-05-19 2022-05-19 一种发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN114639760B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115347096A (zh) * 2022-10-18 2022-11-15 江西兆驰半导体有限公司 GaN基发光二极管外延片及其制备方法
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法
CN116344691A (zh) * 2023-05-25 2023-06-27 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116344698A (zh) * 2023-05-22 2023-06-27 江西兆驰半导体有限公司 图形化衬底GaN基LED外延片及其制备方法
CN116454184A (zh) * 2023-06-16 2023-07-18 江西兆驰半导体有限公司 一种高光效led外延片及其制备方法、led
CN116565079A (zh) * 2023-03-24 2023-08-08 淮安澳洋顺昌光电技术有限公司 外延结构及其制备方法
CN117457824A (zh) * 2023-12-25 2024-01-26 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120138891A1 (en) * 2010-10-27 2012-06-07 The Regents Of The University Of California METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (Al,In,Ga)N/Al(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES
KR20120139402A (ko) * 2011-06-17 2012-12-27 엘지이노텍 주식회사 발광소자
KR20130129683A (ko) * 2012-05-21 2013-11-29 포항공과대학교 산학협력단 그레이드 초격자 구조의 전자 차단층을 갖는 반도체 발광 소자
CN104810447A (zh) * 2015-03-13 2015-07-29 西安神光皓瑞光电科技有限公司 一种GaN基LED的电子阻挡层结构及其外延生长方法
CN107195739A (zh) * 2017-06-30 2017-09-22 华灿光电(苏州）有限公司 一种发光二极管及其制造方法
CN109524517A (zh) * 2018-11-13 2019-03-26 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN114256394A (zh) * 2021-12-30 2022-03-29 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其制备方法
CN114420807A (zh) * 2022-04-01 2022-04-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120138891A1 (en) * 2010-10-27 2012-06-07 The Regents Of The University Of California METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (Al,In,Ga)N/Al(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES
KR20120139402A (ko) * 2011-06-17 2012-12-27 엘지이노텍 주식회사 발광소자
KR20130129683A (ko) * 2012-05-21 2013-11-29 포항공과대학교 산학협력단 그레이드 초격자 구조의 전자 차단층을 갖는 반도체 발광 소자
CN104810447A (zh) * 2015-03-13 2015-07-29 西安神光皓瑞光电科技有限公司 一种GaN基LED的电子阻挡层结构及其外延生长方法
CN107195739A (zh) * 2017-06-30 2017-09-22 华灿光电(苏州）有限公司 一种发光二极管及其制造方法
CN109524517A (zh) * 2018-11-13 2019-03-26 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN114256394A (zh) * 2021-12-30 2022-03-29 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其制备方法
CN114420807A (zh) * 2022-04-01 2022-04-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115347096B (zh) * 2022-10-18 2023-08-22 江西兆驰半导体有限公司 GaN基发光二极管外延片及其制备方法
CN115347096A (zh) * 2022-10-18 2022-11-15 江西兆驰半导体有限公司 GaN基发光二极管外延片及其制备方法
CN116565079A (zh) * 2023-03-24 2023-08-08 淮安澳洋顺昌光电技术有限公司 外延结构及其制备方法
CN116130569A (zh) * 2023-04-17 2023-05-16 江西兆驰半导体有限公司 一种高效发光二极管及制备方法
CN116130569B (zh) * 2023-04-17 2023-06-27 江西兆驰半导体有限公司 一种高效发光二极管及制备方法
CN116344698A (zh) * 2023-05-22 2023-06-27 江西兆驰半导体有限公司 图形化衬底GaN基LED外延片及其制备方法
CN116344698B (zh) * 2023-05-22 2023-08-29 江西兆驰半导体有限公司 图形化衬底GaN基LED外延片及其制备方法
CN116344691B (zh) * 2023-05-25 2023-08-11 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116344691A (zh) * 2023-05-25 2023-06-27 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led
CN116454184A (zh) * 2023-06-16 2023-07-18 江西兆驰半导体有限公司 一种高光效led外延片及其制备方法、led
CN116454184B (zh) * 2023-06-16 2023-09-29 江西兆驰半导体有限公司 一种高光效led外延片及其制备方法、led
CN117457824A (zh) * 2023-12-25 2024-01-26 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN117457824B (zh) * 2023-12-25 2024-03-12 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN114639760B (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
CN114639760B (zh) 一种发光二极管外延片及其制备方法
CN115377259B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114420807B (zh) 发光二极管外延片及其制备方法
CN109545925B (zh) 一种GaN基发光二极管外延片及其制备方法
CN108847435B (zh) 一种发光二极管外延片及其制备方法
CN109524522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN114597293B (zh) 发光二极管外延片及其制备方法
CN115775853B (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN115020558B (zh) 一种高复合效率的发光二极管外延片及其制备方法
CN114725257A (zh) GaN基发光二极管外延片及其制备方法、发光二极管
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN114759123A (zh) 一种发光二极管外延片及其制作方法
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115863501B (zh) 一种发光二极管外延片及其制备方法
CN115832138A (zh) 发光二极管外延片及其制备方法、发光二极管
CN114944443A (zh) 一种欧姆接触层、发光二极管外延片及其制备方法
CN116169216A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116759508A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117293240A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115064622A (zh) 一种复合N型GaN层、发光二极管外延片及其制备方法
CN114335272A (zh) 一种发光二极管及其制备方法
CN116682909B (zh) 一种led外延片、制备方法及led芯片
CN115799423B (zh) 用于Mini-LED的外延片及其制备方法、Mini-LED
CN116705946A (zh) 发光二极管外延片及其制备方法
CN109560171B (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant