CN115347096A - GaN基发光二极管外延片及其制备方法 - Google Patents

GaN基发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN115347096A
CN115347096A CN202211269718.1A CN202211269718A CN115347096A CN 115347096 A CN115347096 A CN 115347096A CN 202211269718 A CN202211269718 A CN 202211269718A CN 115347096 A CN115347096 A CN 115347096A
Authority
CN
China
Prior art keywords
layer
gan
high temperature
epitaxial
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211269718.1A
Other languages
English (en)
Other versions
CN115347096B (zh
Inventor
张彩霞
印从飞
程金连
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202211269718.1A priority Critical patent/CN115347096B/zh
Publication of CN115347096A publication Critical patent/CN115347096A/zh
Application granted granted Critical
Publication of CN115347096B publication Critical patent/CN115347096B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及半导体技术领域，具体公开一种GaN基发光二极管外延片及其制备方法，包括依次设置的Si衬底、缓冲层及外延层，所述缓冲层包括沿外延生长方向依次沉积的AlN层、Al1‑ xScxN层及高温AliGa1‑iN层，所述高温AliGa1‑iN层的Al组分含量沿外延生长方向渐变降低。本发明通过缓冲层中的AlN层、Al1‑xScxN层及高温AliGa1‑iN层之间的相互配合，有效减少Si衬底表面形成的Si原子的扩散，并且增加了与外延层之间的晶格匹配，有效解决现有技术中Si衬底与GaN材料之间存在的晶格失配的问题，外延层晶格质量高，缺陷少，表面平整度佳，抗静电能力高。

Description

GaN基发光二极管外延片及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种GaN基发光二极管外延片及其制备方法。
背景技术
目前，因自然界缺乏天然的GaN体单晶材料， GaN基材料和器件主要通过在异质衬底上外延生长实现。目前，常用的异质衬底有蓝宝石、SiC和Si。其中，Si衬底具有尺寸大、成本低和导热性好以及可与GaN基材料和器件集成等优点，其作为 GaN基材料和器件外延生长时的衬底材料，可实现6寸、8寸和12寸等大尺寸外延，且衬底剥离相对容易，可降低生产成本，具有极大的市场竞争力。
然而，Si衬底与GaN材料存在严重的晶格失配，导致Si衬底发光二极管外延片存在表面平整度差、抗静电能力差等缺陷，现有技术中，为了解决晶格失配和热失配问题，通常先在Si衬底上沉积一层缓冲层，如GaN缓冲层或AlN缓冲层，但是也只能够一定程度上缓解晶格失配与热失配，外延层的表面平整度差、抗静电能力差的问题依然存在。
发明内容
本发明的目的在于针对已有的技术现状，提供一种表面平整度佳、抗静电能力强的GaN基发光二极管外延片及其制备方法。
为达到上述目的，本发明采用如下技术方案：
一种GaN基发光二极管外延片，包括依次设置的Si衬底、缓冲层及外延层，所述缓冲层包括沿外延生长方向依次沉积的AlN层、Al1-xScxN层及高温AliGa1-iN层，所述高温AliGa1-iN层的Al组分含量沿外延生长方向渐变降低。
在一些实施例中，所述Al1-xScxN层中，x为0.1≤x≤0.3。
在一些实施例中，所述高温AliGa1-iN层中，i从0.1~2沿外延生长方向渐变降低为0~0.01。
在一些实施例中，所述高温AliGa1-iN层的生长温度为800~1000℃。
在一些实施例中，所述AlN层的厚度为10~20nm；所述Al1-xScxN层的厚度为5～40nm；所述高温AliGa1-iN层的厚度为5～20nm。
在一些实施例中，所述AlN层及所述Al1-xScxN层均采用磁控溅射法制得，所述高温AliGa1-iN层采用MOCVD法制得。
在一些实施例中，所述外延层包括沿外延生长方向依次沉积的不掺杂的U-GaN层、N型半导体层、多量子阱层、电子阻挡层及P型半导体层。
在一些实施例中，所述电子阻挡层包括周期性依次交替生长的AlyGa1-yN子层及InzGa1-zN子层，y为0.05≤y≤0.2，z为0.1≤z≤0.5，所述电子阻挡层的周期数为3~15，厚度为20~50nm。
本发明还提供一种GaN基发光二极管外延片的制备方法，包括：
提供Si衬底；
在Si衬底上依次生长缓冲层及外延层；
所述缓冲层的生长步骤包括：
依次沉积AlN层、Al1-xScxN层及高温AliGa1-iN层；
所述高温AliGa1-iN层的生长过程中，控制Al源的通入流量渐变降低。
在一些实施例中，所述缓冲层的生长步骤包括：在Si衬底上通过磁控溅射法依次沉积AlN层及Al1-xScxN层，沉积压力为5~10mTorr，沉积温度为200~1000℃，沉积电压为150～400V，所述Al1-xScxN层的溅射靶材为ScAl合金靶材。
本发明的有益效果在于：
本发明通过缓冲层中AlN层、Al1-xScxN层及高温AliGa1-iN层之间的相互配合，有效减少Si衬底表面形成的Si原子的扩散，并且增加了与外延层之间的晶格匹配，有效解决现有技术中Si衬底与GaN材料之间存在的晶格失配的问题，外延层晶格质量高，缺陷少，表面平整度佳，抗静电能力高。
附图说明
图1为本发明的GaN基发光二极管外延片的结构示意图。
图2为本发明的GaN基发光二极管外延片的另一结构示意图。
图3为本发明的GaN基发光二极管外延片的制备方法的流程图。
图4为本发明的GaN基发光二极管外延片的制备方法的具体流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参见图1所示，一种GaN基发光二极管外延片，包括依次设置的Si衬底1、缓冲层2及外延层，其中，外延层为GaN基材料外延层，缓冲层2包括沿外延生长方向依次沉积的AlN层21、Al1-xScxN层22及高温AliGa1-iN层23，高温AliGa1-iN层23的Al组分含量沿外延生长方向渐变降低。
本发明中，对Si衬底1与外延层之间的缓冲层2进行改进，具体的，首先，在Si衬底1上沉积AlN层21，AlN层21的致密性好，可以有效减少Si衬底1中Si原子的扩散，从而避免因扩散所导致的缓冲层2漏电、外延层晶格质量下降的问题，由此增强外延层晶格质量，提升抗静电能力，提高外延层的表面平整度；由于AlN与GaN之间存在2.5%的晶格失配，若直接在AlN层21外延GaN基材料外延层，会限制后续GaN晶格质量的继续提升，因此，本发明中，在AlN层21上沉积Al1-xScxN层22，通过在AlN中加入Sc元素，使之发生晶格膨胀，从而有效减少缓冲层2与GaN之间的晶格失配；最后，在Al1-xScxN层22上沉积高温AliGa1-iN层23，一方面，采用高温生长方式，避免低温生长带来的缺陷，另一方面，控制Al组分含量沿外延生长方向渐变降低，由此使得Al1-xScxN层22与后续生长的GaN基材料外延层之间存在渐进过渡，进一步增加晶格匹配性，减少外延层缺陷。
由此，本发明通过缓冲层2中AlN层21、Al1-xScxN层22及高温AliGa1-iN层23之间的相互配合，有效减少Si衬底1表面形成的Si原子的扩散，并且增加了与外延层之间的晶格匹配，有效解决现有技术中Si衬底1与GaN材料之间存在的晶格失配的问题，外延层晶格质量高，缺陷少，表面平整度佳，抗静电能力高。
其中，Al1-xScxN层22中，x为0.1≤x≤0.3，示例性的，x为0.1、0.15、0.20、0.25或0.3，但不限于此，当x<0.1时，晶格膨胀不足，当x>0.3时，晶格膨胀过度，经实验，控制Sc的含量为10~30%时，Al1-xScxN层22与GaN之间的晶格匹配性较好，更优选地，x为0.15≤x≤0.3，当控制控制Sc的含量为15~30%时，Al1-xScxN层22与GaN之间的晶格匹配性更高，进一步减少缓冲层2和GaN基材料外延层之间的晶格失配。
其中，高温AliGa1-iN层23中，i（即Al组分的含量）从0.1~2沿外延生长方向渐变降低为0~0.01，在一些实施例中，i（即Al组分的含量）从0.1~2沿外延生长方向渐变降低为0，在一些实施例中，i（即Al组分的含量）从0.1~2沿外延生长方向渐变降低为0.01，在一些实施例中，i（即Al组分的含量）从0.1~2沿外延生长方向渐变降低为0.001，示例性的，Al组分的含量从0.1、0.6、1、1.2、1.8或2沿外延生长方向渐变降低为0、0.001或0.01，但不限于此，通过控制i（即Al组分的含量）从高温AliGa1-iN层23开始生长时的原始值渐变减低至趋于零或零，形成渐变过渡，进一步增加晶格匹配性，减少缺陷。
其中，高温AliGa1-iN层23的生长温度为800~1000℃，进一步的，高温AliGa1-iN层23的生长温度为800~900℃，示例性的，生长温度为800℃、820℃、840℃、860℃、880℃、900℃、950℃或1000℃，但不限于此。
AlN层21的厚度为10~20nm，示例性的，AlN层21的厚度为10nm、13nm、16nm、18nm或20nm，但不限于此，AlN层21过薄会导致致密性不够，对Si衬底1扩散的Si原子的阻隔效果不佳，AlN层21过厚，难以为GaN基材料的外延层提供较好的成核表面；Al1-xScxN层22的厚度为5～40nm，示例性的，Al1-xScxN层22的厚度5nm、10nm、15nm、20nm、25nm、30nm、35nm或40nm，但不限于此，Al1-xScxN层22过薄或过厚，Al1-xScxN层22对晶格匹配性的影响较弱；高温AliGa1- iN层23的厚度为5～20nm，示例性的，高温AliGa1-iN层23的厚度为、10nm、15nm或20nm，但不限于此，在此范围内，Al组分具有较恰当的渐变减低速率，起到较好的过渡效果，晶格匹配性更佳。
其中，AlN层21及Al1-xScxN层22均采用磁控溅射法制得，高温AliGa1-iN层23采用MOCVD法制得，通过采用磁控溅射法，能够在较小的厚度即可获得致密性好、厚度均匀的AlN层21，利于Al1-xScxN层22晶格均匀膨胀，从而有效提高AlN层21及Al1-xScxN层22的作用效果，外延层的表面平整度更佳，抗静电能力更好，同时，磁控溅射法能够实现低温沉积，利于抑制Si衬底1的扩散问题，此外，采用磁控溅射法能够在大尺寸的Si衬底1上获得厚度均匀的材料层，更利于大尺寸外延片的制备。
其中，参见图2所示，外延层包括沿外延生长方向依次沉积的不掺杂的U-GaN层3、N型半导体层4、多量子阱层5、电子阻挡层6及P型半导体层7。
具体的，不掺杂的U-GaN层3的厚度为300~800nm，示例性的，厚度为300nm、400nm、500nm、600nm、700nm或800nm，但不限于此；生长温度为1100~1150℃，示例性的，生长温度为1100℃、1120℃、1140℃或1150℃，但不限于此；生长压力为100~500Torr，示例性的，生长压力为100Torr、200Torr、300Torr、400Torr或500Torr。
N型半导体层4主要提供电子，厚度为1~3μm，示例性的，厚度为1μm、1.5μm、2μm或2.8μm，但不限于此；Si掺杂浓度为5×1018~1×1019 cm-3，示例性的，Si掺杂浓度为5×1018cm-3、7×1018 cm-3、8×1018 cm-3或9×1018 cm-3，但不限于此；生长温度为1100~1150℃，生长压力为100~500Torr。
多量子阱层5是由InGaN量子阱层和GaN量子垒层交替层叠的周期性结构，周期数为3~15，示例性的，周期数为3、8、11、13或15，但不限于此；其中，InGaN量子阱层中的In组分所占摩尔比例为10%~35%，In组分过低，电子迁移率低，In组分过高容易导致InGaN量子阱层与GaN量子垒层之间的晶格失配增大，会增加位错缺陷，同时容易发生In的相分离，导致晶格质量及抗静电能力下降；各周期中，InGaN量子阱层的厚度为2~5nm，示例性的，InGaN量子阱层的厚度为2nm、3nm、4nm或5nm，但不限于此；GaN量子垒层的厚度为3~15nm，示例性的，GaN量子垒层的厚度为3nm、5nm、10nm或15nm，但不限于此，当InGaN量子阱层过薄时，载流子容易泄漏，当InGaN量子阱层过厚时，极化效应会导致发光效率降低，优选GaN量子垒层厚度大于InGaN量子阱层，以抑制载流子泄漏，进一步提高抗静电性能；InGaN量子阱层的生长温度为700~800℃，GaN量子垒层的生长温度为800~1000℃，多量子阱层5的生长压力为100~500Torr。
P型半导体层7的厚度为200~300nm，示例性的，厚度为200nm、230nm、260nm或290nm，但不限于此，Mg的掺杂浓度为5×1017~1× 1020cm-3示例性的，Mg的掺杂浓度为5×1017cm-3、5×1018cm-3、9×1018cm-3或6×1019cm-3，但不限于此。
电子阻挡层6包括周期性依次交替生长的AlyGa1-yN子层及InzGa1-zN子层，y为0.05≤y≤0.2，示例性的，y为0.05、0.08、0.1、0.13、0.18或2，但不限于此；z为0.1≤z≤0.5，示例性的，z为0.1、0.2、0.3、0.4或0.5，但不限于此；电子阻挡层6的周期数为3~15，示例性的，周期数为3、5、8、12或15，但不限于此；厚度为20~50nm，示例性的，厚度为20nm、30nm、40nm、45nm或50nm，但不限于此。
本发明中，采用AlyGa1-yN/InzGa1-zN超晶格作为电子阻隔层，有效抑制位错传播，提高后续P型半导体层7的晶体质量，有利于降低漏电流，提高抗静电性能。
本发明还提供一种GaN基发光二极管外延片的制备方法，包括：
提供Si衬底1；
在Si衬底1上沉积缓冲层2及外延层；
缓冲层2的生长步骤包括：
依次沉积AlN层21、Al1-xScxN层22及高温AliGa1-iN层23；
高温AliGa1-iN层23的生长过程中，控制Al源的通入流量渐变降低。
缓冲层2的生长步骤包括：在Si衬底1上通过磁控溅射法依次沉积AlN层21及Al1- xScxN层22，沉积压力为5~10mTorr，示例性的，沉积压力为5mTorr、7mTorr或9mTorr，但不限于此；沉积温度为200~1000℃，示例性的，沉积温度为200℃、350℃、550℃、800℃或1000℃，但不限于此，采用低温沉积，利于抑制Si衬底1的扩散问题；沉积电压为150～400V，示例性的，沉积电压为150V、250V、300V、330V或400V，但不限于此；Al1-xScxN层22的溅射靶材为ScAl合金靶材。
下面结合附图及实施例对本发明作进一步说明：
实施例1
参见图1及图2所示，本实施例提供一种GaN基发光二极管外延片，包括依次设置的Si衬底1、缓冲层2及外延层，其中，外延层包括沿外延生长方向依次沉积的不掺杂的U-GaN层3、N型半导体层4、多量子阱层5、电子阻挡层6及P型半导体层7，缓冲层2包括沿外延生长方向依次沉积的AlN层21、Al1-xScxN层22及高温AliGa1-iN层23，高温AliGa1-iN层23中，i从0.15沿外延生长方向渐变降低为0。
Al1-xScxN层22中，x为0.3。
高温AliGa1-iN层23的生长温度为850℃。
AlN层21的厚度为15nm，Al1-xScxN层22的厚度为35nm，高温AliGa1-iN层23的厚度为15nm。
AlN层21及Al1-xScxN层22均采用磁控溅射法制得，高温AliGa1-iN层23采用MOCVD法制得。
电子阻挡层6包括周期性依次交替生长的Al0.1Ga0.9N子层及In0.3Ga0.7N子层，电子阻挡层6的周期数为8，厚度为40nm。
参见图3及图4所示，上述外延片的制备方法，包括：
S10.提供Si衬底1；
S20.在Si衬底1上沉积缓冲层2，具体步骤如下：
S21.在Si衬底1上沉积AlN层21：
将Si衬底1放入磁控溅射设备中，沉积压力为5mTorr，沉积温度为300℃，以Ar作为载气，N2作为反应气，沉积电压为200V，溅射沉积15nm厚度的AlN层21。
S22.在AlN层21上沉积Al1-xScxN层22：
沉积压力为8mTorr，沉积温度为400℃，以Ar作为载气，N2作为反应气，沉积电压为300V，溅射靶材为ScAl合金靶材，溅射沉积35nm厚度的Al1-xScxN层22。
S23.转入MOCVD设备中，在Al1-xScxN层22上沉积高温AliGa1-iN层23：
通入N2做载气，通入NH3做N源，设置反应腔压力为400Torr,设置反应腔温度为850℃，通入TMGa作为Ga源，通入TMAl作为Al源，其中Al的流量从第一流量渐变降低至0，沉积15nm厚度的ALGaN层。
S30.在缓冲层2上沉积外延层，具体步骤如下：
S31.在缓冲层2上沉积不掺杂的U-GaN层3：
将生长温度控制在1100℃，生长压力控制在200Torr，通入NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长厚度为400nm的GaN层。
S32.在不掺杂的U-GaN层3上沉积N型半导体层4：
将反应室的生长温度控制在1120℃，生长压力控制在200Torr；通入NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长厚度为2μm的GaN层，通入SiH4作为N型掺杂，Si掺杂浓度为5×1018 cm-3。
S33.在N型半导体层4上沉积多量子阱层5：
1）生长InGaN量子阱层：控制反应室的生长温度为700℃，载气为N2，通入NH3作为N源，TEGa作为Ga源，TMIn作为In源，生长厚度为3nm的InGaN量子阱层；
2）生长GaN量子垒层：控制反应室的生长温度为800℃，关闭In源，用N2和H2做载气，通入TEGa作为Ga源，生长厚度为10nm的GaN量子垒层；
InGaN量子阱层和GaN量子垒层重复层叠周期性生长，周期数为10。
S34.在多量子阱层5生长电子阻挡层6：
控制反应室的生长温度为900℃，生长压力控制在200Torr，通入NH3作为N源，TMGa作为Ga源，TMAl作为Al源，TMIn作为In源，依次交替生长3nm厚度的Al0.1Ga0.9N子层及2nm厚度的In0.3Ga0.7N子层，周期数为8。
S35.在电子阻挡层6上沉积P型半导体层7：
控制反应室的生长温度为900℃，生长压力控制在200Torr，通入NH3作为N源，TMGa作为Ga源，CP2Mg作为P型掺杂剂，Mg的掺杂浓度为5×1018，生长厚度为200nm。
实施例2
本实施例提供一种GaN基发光二极管外延片，包括依次设置的Si衬底1、缓冲层2及外延层，其中，外延层包括沿外延生长方向依次沉积的不掺杂的U-GaN层3、N型半导体层4、多量子阱层5、电子阻挡层6及P型半导体层7，缓冲层2包括沿外延生长方向依次沉积的AlN层21、Al1-xScxN层22及高温AliGa1-iN层23，高温AliGa1-iN层23中，i从0.15沿外延生长方向渐变降低为0。
Al1-xScxN层22中，x为0.3。
高温AliGa1-iN层23的生长温度为850℃。
AlN层21的厚度为20nm，Al1-xScxN层22的厚度为10nm，高温AliGa1-iN层23的厚度为5nm。
AlN层21及Al1-xScxN层22均采用磁控溅射法制得，高温AliGa1-iN层23采用MOCVD法制得。
电子阻挡层6包括周期性依次交替生长的Al0.1Ga0.9N子层及In0.3Ga0.7N子层，电子阻挡层6的周期数为8，厚度为40nm。
上述外延片的制备方法，包括：
S10.提供Si衬底1；
S20.在Si衬底1上沉积缓冲层2，具体步骤如下：
S21.在Si衬底1上沉积AlN层21：
将Si衬底1放入磁控溅射设备中，沉积压力为5mTorr，沉积温度为300℃，以Ar作为载气，N2作为反应气，沉积电压为200V，溅射沉积20nm厚度的AlN层21。
S22.在AlN层21上沉积Al1-xScxN层22：
沉积压力为8mTorr，沉积温度为400℃，以Ar作为载气，N2作为反应气，沉积电压为300V，溅射靶材为ScAl合金靶材，溅射沉积10nm厚度的Al1-xScxN层22。
S23.转入MOCVD设备中，在Al1-xScxN层22上沉积高温AliGa1-iN层23：
通入N2做载气，通入NH3做N源，设置反应腔压力为400Torr,设置反应腔温度为850℃，通入TMGa作为Ga源，通入TMAl作为Al源，其中Al的流量从第一流量渐变降低至0，沉积5nm厚度的ALGaN层。
S30.在缓冲层2上沉积外延层，具体步骤如下：
S31.在缓冲层2上沉积不掺杂的U-GaN层3：
将生长温度控制在1100℃，生长压力控制在200Torr，通入NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长厚度为400nm的GaN层。
S32.在不掺杂的U-GaN层3上沉积N型半导体层4：
将反应室的生长温度控制在1120℃，生长压力控制在200Torr；通入NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长厚度为2μm的GaN层，通入SiH4作为N型掺杂，Si掺杂浓度为5×1018 cm-3。
S33.在N型半导体层4上沉积多量子阱层5：
1）生长InGaN量子阱层：控制反应室的生长温度为700℃，载气为N2，通入NH3作为N源，TEGa作为Ga源，TMIn作为In源，生长厚度为3nm的InGaN量子阱层；
2）生长GaN量子垒层：控制反应室的生长温度为800℃，关闭In源，用N2和H2做载气，通入TEGa作为Ga源，生长厚度为10nm的GaN量子垒层；
InGaN量子阱层和GaN量子垒层重复层叠周期性生长，周期数为10。
S34.在多量子阱层5生长电子阻挡层6：
控制反应室的生长温度为900℃，生长压力控制在200Torr，通入NH3作为N源，TMGa作为Ga源，TMAl作为Al源，TMIn作为In源，依次交替生长3nm厚度的Al0.1Ga0.9N子层及2nm厚度的In0.3Ga0.7N子层，周期数为8。
S35.在电子阻挡层6上沉积P型半导体层7：
控制反应室的生长温度为900℃，生长压力控制在200Torr，通入NH3作为N源，TMGa作为Ga源，CP2Mg作为P型掺杂剂，Mg的掺杂浓度为5×1018，生长厚度为200nm。
实施例3
本实施例提供一种GaN基发光二极管外延片，包括依次设置的Si衬底1、缓冲层2及外延层，其中，外延层包括沿外延生长方向依次沉积的不掺杂的U-GaN层3、N型半导体层4、多量子阱层5、电子阻挡层6及P型半导体层7，缓冲层2包括沿外延生长方向依次沉积的AlN层21、Al1-xScxN层22及高温AliGa1-iN层23，高温AliGa1-iN层23中，i从0.15沿外延生长方向渐变降低为0。
Al1-xScxN层22中，x为0.15。
高温AliGa1-iN层23的生长温度为850℃。
AlN层21的厚度为15nm，Al1-xScxN层22的厚度为35nm，高温AliGa1-iN层23的厚度为15nm。
AlN层21及Al1-xScxN层22均采用磁控溅射法制得，高温AliGa1-iN层23采用MOCVD法制得。
电子阻挡层6包括周期性依次交替生长的Al0.1Ga0.9N子层及In0.3Ga0.7N子层，电子阻挡层6的周期数为8，厚度为40nm。
上述外延片的制备方法，包括：
S10.提供Si衬底1；
S20.在Si衬底1上沉积缓冲层2，具体步骤如下：
S21.在Si衬底1上沉积AlN层21：
将Si衬底1放入磁控溅射设备中，沉积压力为5mTorr，沉积温度为300℃，以Ar作为载气，N2作为反应气，沉积电压为200V，溅射沉积15nm厚度的AlN层21。
S22.在AlN层21上沉积Al1-xScxN层22：
沉积压力为8mTorr，沉积温度为400℃，以Ar作为载气，N2作为反应气，沉积电压为300V，溅射靶材为ScAl合金靶材，溅射沉积35nm厚度的Al1-xScxN层22。
S23.转入MOCVD设备中，在Al1-xScxN层22上沉积高温AliGa1-iN层23：
通入N2做载气，通入NH3做N源，设置反应腔压力为400Torr,设置反应腔温度为850℃，通入TMGa作为Ga源，通入TMAl作为Al源，其中Al的流量从第一流量渐变降低至0，沉积15nm厚度的ALGaN层。
S30.在缓冲层2上沉积外延层，具体步骤如下：
S31.在缓冲层2上沉积不掺杂的U-GaN层3：
将生长温度控制在1100℃，生长压力控制在200Torr，通入NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长厚度为400nm的GaN层。
S32.在不掺杂的U-GaN层3上沉积N型半导体层4：
将反应室的生长温度控制在1120℃，生长压力控制在200Torr；通入NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长厚度为2μm的GaN层，通入SiH4作为N型掺杂，Si掺杂浓度为5×1018 cm-3。
S33.在N型半导体层4上沉积多量子阱层5：
1）生长InGaN量子阱层：控制反应室的生长温度为700℃，载气为N2，通入NH3作为N源，TEGa作为Ga源，TMIn作为In源，生长厚度为3nm的InGaN量子阱层；
2）生长GaN量子垒层：控制反应室的生长温度为800℃，关闭In源，用N2和H2做载气，通入TEGa作为Ga源，生长厚度为10nm的GaN量子垒层；
InGaN量子阱层和GaN量子垒层重复层叠周期性生长，周期数为10。
S34.在多量子阱层5生长电子阻挡层6：
控制反应室的生长温度为900℃，生长压力控制在200Torr，通入NH3作为N源，TMGa作为Ga源，TMAl作为Al源，TMIn作为In源，依次交替生长3nm厚度的Al0.1Ga0.9N子层及2nm厚度的In0.3Ga0.7N子层，周期数为8。
S35.在电子阻挡层6上沉积P型半导体层7：
控制反应室的生长温度为900℃，生长压力控制在200Torr，通入NH3作为N源，TMGa作为Ga源，CP2Mg作为P型掺杂剂，Mg的掺杂浓度为5×1018，生长厚度为200nm。
实施例4
本实施例提供一种GaN基发光二极管外延片，包括依次设置的Si衬底1、缓冲层2及外延层，其中，外延层包括沿外延生长方向依次沉积的不掺杂的U-GaN层3、N型半导体层4、多量子阱层5、电子阻挡层6及P型半导体层7，缓冲层2包括沿外延生长方向依次沉积的AlN层21、Al1-xScxN层22及高温AliGa1-iN层23，高温AliGa1-iN层23中，i从0.15沿外延生长方向渐变降低为0.01。
Al1-xScxN层22中，x为0.3。
高温AliGa1-iN层23的生长温度为900℃。
AlN层21的厚度为15nm，Al1-xScxN层22的厚度为35nm，高温AliGa1-iN层23的厚度为15nm。
AlN层21及Al1-xScxN层22均采用磁控溅射法制得，高温AliGa1-iN层23采用MOCVD法制得。
电子阻挡层6包括周期性依次交替生长的Al0.1Ga0.9N子层及In0.3Ga0.7N子层，电子阻挡层6的周期数为8，厚度为40nm。
参见图3及图4所示，上述外延片的制备方法，包括：
S10.提供Si衬底1；
S20.在Si衬底1上沉积缓冲层2，具体步骤如下：
S21.在Si衬底1上沉积AlN层21：
将Si衬底1放入磁控溅射设备中，沉积压力为5mTorr，沉积温度为300℃，以Ar作为载气，N2作为反应气，沉积电压为200V，溅射沉积15nm厚度的AlN层21。
S22.在AlN层21上沉积Al1-xScxN层22：
沉积压力为8mTorr，沉积温度为400℃，以Ar作为载气，N2作为反应气，沉积电压为300V，溅射靶材为ScAl合金靶材，溅射沉积35nm厚度的Al1-xScxN层22。
S23.转入MOCVD设备中，在Al1-xScxN层22上沉积高温AliGa1-iN层23：
通入N2做载气，通入NH3做N源，设置反应腔压力为400Torr,设置反应腔温度为900℃，通入TMGa作为Ga源，通入TMAl作为Al源，其中Al的流量从第一流量渐变降低至0，沉积15nm厚度的ALGaN层。
S30.在缓冲层2上沉积外延层，具体步骤如下：
S31.在缓冲层2上沉积不掺杂的U-GaN层3：
将生长温度控制在1100℃，生长压力控制在200Torr，通入NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长厚度为400nm的GaN层。
S32.在不掺杂的U-GaN层3上沉积N型半导体层4：
将反应室的生长温度控制在1120℃，生长压力控制在200Torr；通入NH3作为N源，N2和H2做载气，TMGa作为Ga源，生长厚度为2μm的GaN层，通入SiH4作为N型掺杂，Si掺杂浓度为5×1018 cm-3。
S33.在N型半导体层4上沉积多量子阱层5：
1）生长InGaN量子阱层：控制反应室的生长温度为700℃，载气为N2，通入NH3作为N源，TEGa作为Ga源，TMIn作为In源，生长厚度为3nm的InGaN量子阱层；
2）生长GaN量子垒层：控制反应室的生长温度为800℃，关闭In源，用N2和H2做载气，通入TEGa作为Ga源，生长厚度为10nm的GaN量子垒层；
InGaN量子阱层和GaN量子垒层重复层叠周期性生长，周期数为10。
S34.在多量子阱层5生长电子阻挡层6：
控制反应室的生长温度为900℃，生长压力控制在200Torr，通入NH3作为N源，TMGa作为Ga源，TMAl作为Al源，TMIn作为In源，依次交替生长3nm厚度的Al0.1Ga0.9N子层及2nm厚度的In0.3Ga0.7N子层，周期数为8。
S35.在电子阻挡层6上沉积P型半导体层7：
控制反应室的生长温度为900℃，生长压力控制在200Torr，通入NH3作为N源，TMGa作为Ga源，CP2Mg作为P型掺杂剂，Mg的掺杂浓度为5×1018，生长厚度为200nm。
对比例1
本对比例与实施例1的不同之处在于：本对比例的高温AliGa1-iN层中，i在外延生长方向上均为从0.15。
对比例2
本对比例与实施例1的不同之处在于：本对比例的Al1-xScxN层中，x为0。
对比例3
本对比例与实施例1的不同之处在于，本对比例中的缓冲层不设置Al1-xScxN层及高温AliGa1-iN层。
对比例4
本对比例与实施例1的不同之处在于，本对比例中的缓冲层为GaN缓冲层。
对实施例1~4及对比例1~4所制得的外延片进行抗静电能力测试及表面粗糙度测试，测试结果如下：
Figure 804939DEST_PATH_IMAGE001
以上所述仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专利的技术人员在不脱离本发明技术方案范围内，当可利用上述提示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明方案的范围内。

Claims (10)

1.一种GaN基发光二极管外延片，包括依次设置的Si衬底、缓冲层及外延层，其特征在于，所述缓冲层包括沿外延生长方向依次沉积的AlN层、Al1-xScxN层及高温AliGa1-iN层，所述高温AliGa1-iN层的Al组分含量沿外延生长方向渐变降低。
2.根据权利要求1所述的GaN基发光二极管外延片，其特征在于，所述Al1-xScxN层中，x为0.1≤x≤0.3。
3.根据权利要求1所述的GaN基发光二极管外延片，其特征在于，所述高温AliGa1-iN层中，i从0.1~2沿外延生长方向渐变降低为0~0.01。
4.根据权利要求1所述的GaN基发光二极管外延片，其特征在于，所述高温AliGa1-iN层的生长温度为800~1000℃。
5.根据权利要求1所述的GaN基发光二极管外延片，其特征在于，所述AlN层的厚度为10~20nm；所述Al1-xScxN层的厚度为5～40nm；所述高温AliGa1-iN层的厚度为5～20nm。
6.根据权利要求1所述的GaN基发光二极管外延片，其特征在于，所述AlN层及所述Al1- xScxN层均采用磁控溅射法制得，所述高温AliGa1-iN层采用MOCVD法制得。
7.根据权利要求1所述的GaN基发光二极管外延片，其特征在于，所述外延层包括沿外延生长方向依次沉积的不掺杂的U-GaN层、N型半导体层、多量子阱层、电子阻挡层及P型半导体层。
8.根据权利要求7所述的GaN基发光二极管外延片，其特征在于，所述电子阻挡层包括周期性依次交替生长的AlyGa1-yN子层及InzGa1-zN子层，y为0.05≤y≤0.2，z为0.1≤z≤0.5，所述电子阻挡层的周期数为3~15，厚度为20~50nm。
9.一种GaN基发光二极管外延片的制备方法，其特征在于，包括：
提供Si衬底；
在Si衬底上依次生长缓冲层及外延层；
所述缓冲层的生长步骤包括：
依次沉积AlN层、Al1-xScxN层及高温AliGa1-iN层；
所述高温AliGa1-iN层的生长过程中，控制Al源的通入流量渐变降低。
10.根据权利要求9所述的制备方法，其特征在于，所述缓冲层的生长步骤包括：在Si衬底上通过磁控溅射法依次沉积AlN层及Al1-xScxN层，沉积压力为5~10mTorr，沉积温度为200~1000℃，沉积电压为150～400V，所述Al1-xScxN层的溅射靶材为ScAl合金靶材。
CN202211269718.1A 2022-10-18 2022-10-18 GaN基发光二极管外延片及其制备方法 Active CN115347096B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211269718.1A CN115347096B (zh) 2022-10-18 2022-10-18 GaN基发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211269718.1A CN115347096B (zh) 2022-10-18 2022-10-18 GaN基发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN115347096A true CN115347096A (zh) 2022-11-15
CN115347096B CN115347096B (zh) 2023-08-22

Family

ID=83957142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211269718.1A Active CN115347096B (zh) 2022-10-18 2022-10-18 GaN基发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN115347096B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115832135A (zh) * 2023-02-14 2023-03-21 江西兆驰半导体有限公司 硅基发光二极管外延片及其制备方法、发光二极管
CN117276336A (zh) * 2023-11-22 2023-12-22 江西兆驰半导体有限公司 一种hemt的外延结构及其制备方法
CN117613167A (zh) * 2024-01-24 2024-02-27 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633213A (zh) * 2012-08-22 2014-03-12 财团法人工业技术研究院 氮化物半导体结构
CN107958900A (zh) * 2017-12-08 2018-04-24 广东工业大学 一种垂直结构的发光二极管
CN109103312A (zh) * 2018-07-26 2018-12-28 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN114639760A (zh) * 2022-05-19 2022-06-17 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN114937721A (zh) * 2022-07-21 2022-08-23 江西兆驰半导体有限公司 一种硅衬底GaN基LED外延片及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103633213A (zh) * 2012-08-22 2014-03-12 财团法人工业技术研究院 氮化物半导体结构
CN107958900A (zh) * 2017-12-08 2018-04-24 广东工业大学 一种垂直结构的发光二极管
CN109103312A (zh) * 2018-07-26 2018-12-28 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制作方法
CN114639760A (zh) * 2022-05-19 2022-06-17 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN114937721A (zh) * 2022-07-21 2022-08-23 江西兆驰半导体有限公司 一种硅衬底GaN基LED外延片及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115832135A (zh) * 2023-02-14 2023-03-21 江西兆驰半导体有限公司 硅基发光二极管外延片及其制备方法、发光二极管
CN117276336A (zh) * 2023-11-22 2023-12-22 江西兆驰半导体有限公司 一种hemt的外延结构及其制备方法
CN117276336B (zh) * 2023-11-22 2024-02-20 江西兆驰半导体有限公司 一种hemt的外延结构及其制备方法
CN117613167A (zh) * 2024-01-24 2024-02-27 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117613167B (zh) * 2024-01-24 2024-03-29 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN115347096B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
CN109873061B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN115347096B (zh) GaN基发光二极管外延片及其制备方法
CN109830580B (zh) 氮化镓基发光二极管外延片及其制造方法
CN109786527B (zh) 一种发光二极管外延片及其制造方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN109768133B (zh) 氮化镓基发光二极管外延片及其制造方法
CN115458653A (zh) 一种深紫外发光二极管外延片及其制备方法、发光二极管
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN115472720B (zh) 发光二极管外延片及其制备方法、发光二极管
CN112531082B (zh) 微型发光二极管外延片及其制造方法
CN115458649A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117239025B (zh) GaN基绿光LED外延片及其制备方法、LED
CN109524517A (zh) 一种发光二极管外延片及其制造方法
CN116072780A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117293240A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109545926A (zh) 一种发光二极管外延片及其制造方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116682909B (zh) 一种led外延片、制备方法及led芯片
CN116565098B (zh) 氮化镓发光二极管外延片及其生长工艺
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant