CN117293240A - 发光二极管外延片及其制备方法、发光二极管 - Google Patents

发光二极管外延片及其制备方法、发光二极管 Download PDF

Info

Publication number
CN117293240A
CN117293240A CN202311253560.3A CN202311253560A CN117293240A CN 117293240 A CN117293240 A CN 117293240A CN 202311253560 A CN202311253560 A CN 202311253560A CN 117293240 A CN117293240 A CN 117293240A
Authority
CN
China
Prior art keywords
layer
emitting diode
light
sub
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311253560.3A
Other languages
English (en)
Inventor
郑文杰
程龙
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202311253560.3A priority Critical patent/CN117293240A/zh
Publication of CN117293240A publication Critical patent/CN117293240A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制备方法、发光二极管,所述发光二极管外延片包括衬底及依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、应力抵消层、多量子阱层、电子阻挡层和P型GaN层;所述应力抵消层包括第一子层和第二子层,所述第一子层为Cr掺杂的GaN层,所述第二子层包括依次层叠的Cr掺杂的AlGaN层和BGaN层。本发明制得的发光二极管,可以释放GaN外延层的张应力及有源区的失配应力,从而提高发光二极管外延片的发光效率。

Description

发光二极管外延片及其制备方法、发光二极管
技术领域
本发明涉及半导体技术领域,尤其涉及一种发光二极管外延片及其制备方法、发光二极管。
背景技术
GaN基半导体具有高功率、高效率、高工作温度等特点,已广泛应用于电力电子、微波通信等领域。有源区中InGaN量子阱中的In组分较高,InGaN量子阱与n型GaN层之间存在较大的失配应力,从而产生层与层之间的界面缺陷和层内的缺陷,导致产生漏电通道以及InGaN量子阱中的In组分并入难、晶体缺陷多和极化电场大等问题。为解决这一问题,通常在n型GaN层之后插入InGaN/GaN超晶格层来缓冲有源区的失配应力。
但是衬底与GaN外延层之间也存在较大的张应力,使用AlN材料作为缓冲层后,由于GaN与AlN存在晶格常数的差异,所以在GaN与AlN的界面处存在部分缺陷,产生位错缺陷并延伸至发光层。对于常见的InGaN/GaN超晶格应力释放层,无法释放衬底与GaN外延层之间较大的张应力,而张应力的不断累积甚至导致外延层断裂,其次GaN的晶格扭转能较高,导致应力释放不充分。
发明内容
本发明所要解决的技术问题在于,提供一种发光二极管外延片,可以释放GaN外延层的张应力及有源区的失配应力,从而提高发光二极管外延片的发光效率。
本发明所要解决的技术问题还在于,提供一种发光二极管外延片的制备方法,工艺简单,制得的发光二极管外延片发光效率高。
为达到上述技术效果,本发明提供了一种发光二极管外延片,包括衬底及依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、应力抵消层、多量子阱层、电子阻挡层和P型GaN层;
所述应力抵消层包括第一子层和第二子层,所述第一子层为Cr掺杂的GaN层,所述第二子层为Cr掺杂的AlGaN层和BGaN层交替层叠形成的周期性结构,周期数为1-20。
作为上述技术方案的改进,所述第一子层的厚度为1nm-100nm。
作为上述技术方案的改进,所述Cr掺杂的AlGaN层的厚度为5nm-10nm,所述BGaN层的厚度0.5nm-10nm。
作为上述技术方案的改进,所述Cr掺杂的GaN层的掺杂浓度为1×1018cm-3-1×1020cm-3
作为上述技术方案的改进,所述Cr掺杂的AlGaN层中的掺杂浓度为1.5×1018cm-3-5×1019cm-3
作为上述技术方案的改进,所述Cr掺杂的AlGaN层中的Al组分占比为0.01-0.6。
相应的,本发明还公开了一种发光二极管外延片的制备方法,用于制备上述的发光二极管外延片,包括以下步骤:
提供一衬底,在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、应力抵消层、多量子阱层、电子阻挡层和P型GaN层;
其中,所述应力抵消层包括第一子层和第二子层,所述第一子层为Cr掺杂的GaN层,所述第二子层为Cr掺杂的AlGaN层和BGaN层交替层叠形成的周期性结构,周期数为1-20。
作为上述技术方案的改进,所述应力抵消层的生长温度400℃-1100℃,生长压力为50Torr-500Torr。
作为上述技术方案的改进,所述应力抵消层的生长气氛为N2和NH3,N2和NH3的流量比为1:(1-10)。
相应的,本发明还公开了一种发光二极管,包括上述的发光二极管外延片。
实施本发明实施例,具有如下有益效果:
本发明在N型GaN层和多量子阱层之间生长应力抵消层,应力抵消层包括第一子层和第二子层,第一子层为Cr掺杂的GaN层,第二子层为Cr掺杂的AlGaN层和BGaN层交替层叠形成的周期性结构。沉积Cr掺杂的GaN层,Cr元素的引入,表现为受主能级,可以缓解电子的迁移速率,从而减少电子的溢流。Cr掺杂的AlGaN层的晶格常数大于BGaN层晶格常数,交替堆叠,两者张应力与压应力交替变化,有效释放外延层累积的应力,还可以提高界面的晶体质量,避免位错线延伸至多量子阱层中产生压电极化。
附图说明
图1是本发明实施例提供的发光二极管外延片的结构示意图;
图2是本发明实施例提供的发光二极管外延片的制备方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合具体实施例对本发明作进一步地详细描述。
如图1所示,本发明实施例提供了一种发光二极管外延片,包括衬底1及依次层叠于所述衬底1上的缓冲层2、非掺杂GaN层3、N型GaN层4、应力抵消层5、多量子阱层6、电子阻挡层7和P型GaN层8。
其中,应力抵消层包括第一子层和第二子层,所述第一子层为Cr掺杂的GaN层,所述第二子层为Cr掺杂的AlGaN层和BGaN层交替层叠形成的周期性结构,周期数为1-20。
首先沉积第一子层,Cr元素主要以Ga替位形式进入GaN晶格中,增大了GaN层在C轴的晶格常数,因为Cr掺杂的GaN层的晶格常数大于GaN的晶格常数,因此会对GaN产生张应力,以抵消由底层累积产生的压应力;同时Cr元素的引入,表现为受主能级,可以缓解电子的迁移速率,从而减少电子的溢流。接着沉积第二子层,交替层叠的Cr掺杂的AlGaN层和BGaN层可以减少缺陷,提高界面的晶体质量,减少位错线延伸至多量子阱层中,避免压电极化的产生;此外由于B原子较小,可以不断填补缺陷,从而提高发光效率。
在一种实施方式中,所述第一子层的厚度为1nm-100nm。示例性的,所述第一子层的厚度为1nm、10nm、20nm、50nm或100nm,但不限于此。
在一种实施方式中,所述Cr掺杂的AlGaN层的厚度为5nm-10nm,所述BGaN层的厚度0.5nm-10nm。交替堆叠的Cr掺杂的AlGaN层和BGaN层,由于两层的厚度足够薄,在不断地交替生长过程中,可以不断扭曲界面里的应力,而且由于Cr掺杂的AlGaN层的晶格常数大于BGaN层晶格常数,两者交替堆叠,张应力与压应力交替变化,进一步有效释放了外延层累积的应力。
在一种实施方式中,所述Cr掺杂的GaN层的掺杂浓度为1×1018cm-3-1×1020cm-3。若Cr掺杂的GaN层的掺杂浓度<1×1018cm-3,不能提供足够的张应力;若Cr掺杂的GaN层的掺杂浓度>1×1020cm-3,会影响Cr掺杂的GaN层与GaN的晶格匹配。示例性的,所述Cr掺杂的GaN层的掺杂浓度为1×1018cm-3、1.5×1018cm-3、7×1018cm-3、1×1019cm-3、5×1018cm-3或1×1020cm-3,但不限于此。
在一种实施方式中,所述Cr掺杂的AlGaN层中的掺杂浓度为1.5×1018cm-3-5×1019cm-3。若Cr掺杂的AlGaN层的掺杂浓度<1.5×1018cm-3,无法阻挡位错延伸;若Cr掺杂的AlGaN层的掺杂浓度>5×1019cm-3,会影响Cr掺杂的AlGaN层和BGaN层的晶格匹配。示例性的,所述Cr掺杂的AlGaN层的掺杂浓度为1.5×1018cm-3、5×1018cm-3、1×1019cm-3或5×1019cm-3,但不限于此。
在一种实施方式中,所述Cr掺杂的AlGaN层中的Al组分占比为0.01-0.6。示例性的,所述Cr掺杂的AlGaN层中的Al组分占比为0.01、0.05、0.2、0.4或0.6,但不限于此。
除了上述应力抵消层外,本发明的其它层状结构的特点如下:
在一种实施方式中,所述衬底1为蓝宝石衬底、SiO2/蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。优选的,衬底1选用蓝宝石衬底。
在一种实施方式中,所述缓冲层2为AlGaN缓冲层或AlN缓冲层。优选的,形核层2为AlN缓冲层,所述缓冲层2的厚度为10nm-50nm。
在一种实施方式中,所述非掺杂GaN层3的厚度为1μm-5μm。
在一种实施方式中,所述N型GaN层4的厚度为2μm-3μm,N型掺杂可以为Si掺杂,Si掺杂浓度为1×1019cm-3-5×1019cm-3
在一种实施方式中,所述多量子阱层6包括周期性堆叠的InGaN量子阱层和AlGaN量子垒层,堆叠周期为6-12。所述InGaN量子阱层的厚度为2nm-5nm,In组分为0.1-0.3;所述AlGaN量子垒层的厚度为5nm-15nm,Al组分占比为0.01-0.1。
在一种实施方式中,所述电子阻挡层7为AlInGaN层,所述AlInGaN层的厚度为10nm-40nm,其中Al组分占比为0.005-0.1,In组分占比为0.01-0.2。
在一种实施方式中,所述P型GaN层8的厚度为10nm-50nm,P型掺杂可以为Mg掺杂,Mg掺杂浓度为1×1019cm-3-1×1021cm-3
相应的,如图2所示,本发明还提供了一种发光二极管外延片的制备方法,包括以下步骤:
S100提供一种衬底:
选用蓝宝石衬底,将衬底加载至MOCVD中,控制反应室温度为1000℃-1200℃,压力为200Torr-600Torr,在H2气氛下对蓝宝石衬底进行5min-8min的高温退火,对蓝宝石衬底表面的颗粒和氧化物进行清洁。
S200生长缓冲层:
采用PVD生长,控制溅射温度为600℃-900℃,溅射功率为1500W-3000W,靶材为纯铝(纯度99.999%),溅射反应气体为N2和Ar的混合气体。
在一种实施方式中,还包括:
S300对已沉积缓冲层的衬底进行预处理:
将已镀完缓冲层的衬底转入MOCVD中,在H2气氛进行预处理1min-10min,处理温度为1000℃-1200℃,再对衬底进行氮化处理。
S400生长非掺杂GaN层:
采用MOCVD生长,控制反应室温度为1050℃-1200℃,压力为100Torr-600Torr,通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源。
S500生长N型GaN层:
采用MOCVD生长,控制反应室温度为1050℃-1200℃,压力为100Torr-600Torr,通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源,通入SiH4作为掺杂源。
S600生长应力抵消层,具体的,在一种实施方式中,包括以下步骤:
S601生长第一子层:
采用MOCVD制备GaN薄膜,控制反应室温度为800℃-1100℃,压力为50Torr-500Torr,通入NH3作为N源,N2作为载气,N2和NH3的流量比为1:(1-10),通入TEGa作为Ga源;降温后在350℃-450℃采用高能离子注入法在100keV-300keV下注入铬离子,生长Cr掺杂的GaN层。
S602生长第二子层:
采用MOCVD制备AlGaN薄膜,控制反应室温度为800℃-1000℃,压力为50Torr-500Torr,通入NH3作为N源,N2作为载气,N2和NH3的流量比为1:(1-10),通入TMAl作为Al源,通入TEGa作为Ga源,降温后在350℃-450℃采用高能离子注入法在100keV-300keV下注入铬离子,生长Cr掺杂的AlGaN层;保持反应室温度和压力不变,通入NH3作为N源,N2作为载气,通入TEGa作为Ga源,通入TEB作为B源,生长BGaN层。
在一种实施方式中,重复层叠周期性生长Cr掺杂的AlGaN层和BGaN层。
S700生长多量子阱层:
采用MOCVD生长,控制反应室温度为790℃-810℃,压力为50Torr-300Torr,通入NH3作为N源,N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源,生长InGaN量子阱层;控制反应室温度为800℃-900℃,保持压力不变,通入NH3作为N源,N2和H2作为载气,通入TEGa作为Ga源,通入TMAl作为Al源,生长AlGaN量子垒层;重复层叠周期性生长InGaN量子阱层和AlGaN量子垒层。
S800生长电子阻挡层:
采用MOCVD生长,控制反应室温度为900℃-1000℃,压力为100Torr-300Torr,通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源,通入TMAl作为Al源,通入TMIn作为In源。
S900生长P型GaN层:
采用MOCVD生长,控制反应室温度为900℃-1050℃,压力为100Torr-600Torr,通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源,通入CP2Mg作为掺杂源。
下面以具体实施例进一步阐述本发明。
实施例1
本实施例提供一种发光二极管外延片,包括衬底及依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、应力抵消层、多量子阱层、电子阻挡层和P型GaN层。
其中,衬底为蓝宝石衬底。
缓冲层为AlN缓冲层,厚度为15nm。
非掺杂GaN层的厚度为2μm。
N型GaN层的厚度为2μm,Si掺杂浓度为2.5×1019cm-3
应力抵消层包括第一子层和第二子层。第一子层为Cr掺杂的GaN层,厚度为60nm,Cr掺杂浓度为1.5×1019cm-3。第二子层为Cr掺杂的AlGaN层和BGaN层交替层叠形成的周期性结构,周期数为10,单个Cr掺杂的AlGaN层的厚度为6nm,Cr掺杂浓度为1.5×1019cm-3,Al组分占比为0.1;单个BGaN层的厚度为3nm。
多量子阱层为交替层叠的InGaN量子阱层和AlGaN量子垒层,层叠周期数为10。InGaN量子阱层的厚度为3.5nm,In组分占比为0.2;AlGaN量子垒层的厚度为9.8nm,Al组分占比为0.05。
电子阻挡层为AlInGaN层,厚度为15nm,Al组分占比延外延层生长方向由0.01渐变至0.05,In组分占比为0.01。
P型GaN层的厚度为15nm,Mg掺杂浓度为2×1020cm-3
上述发光二极管外延片的制备方法,包括以下步骤:
S100提供一种衬底:
选用蓝宝石衬底,将衬底加载至MOCVD中,控制反应室温度为1100℃,压力为250Torr,在H2气氛下对蓝宝石衬底进行6min的高温退火,对蓝宝石衬底表面的颗粒和氧化物进行清洁。
S200生长缓冲层:
采用PVD生长,控制溅射温度为750℃,溅射功率为2000W,靶材为纯铝(纯度99.999%),溅射反应气体为N2和Ar的混合气体。
S300对已沉积缓冲层的衬底进行预处理:
将已镀完缓冲层的衬底转入MOCVD中,在H2气氛进行预处理6min,处理温度为1100℃,再对衬底进行氮化处理。
S400生长非掺杂GaN层:
采用MOCVD生长,控制反应室温度为1100℃,压力为150Torr,通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源。
S500生长N型GaN层:
采用MOCVD生长,控制反应室温度为1120℃,压力为200Torr,通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源,通入SiH4作为掺杂源。
S600生长应力抵消层,具体的,包括以下步骤:
S601生长第一子层:
采用MOCVD制备GaN薄膜,控制反应室温度为900℃,压力为150Torr,通入NH3作为N源,N2作为载气,N2和NH3的流量比为1:10,通入TEGa作为Ga源;降温后在450℃采用高能离子注入法在250keV下注入铬离子,生长Cr掺杂的GaN层。
S602生长第二子层:
采用MOCVD制备AlGaN薄膜,控制反应室温度为950℃,压力为150Torr,通入NH3作为N源,N2作为载气,N2和NH3的流量比为1:10,通入TMAl作为Al源,通入TEGa作为Ga源,降温后在450℃采用高能离子注入法在250keV下注入铬离子,生长Cr掺杂的AlGaN层;保持反应室温度和压力不变,通入NH3作为N源,N2作为载气,通入TEGa作为Ga源,通入TEB作为B源,生长BGaN层;重复层叠周期性生长Cr掺杂的AlGaN层和BGaN层。
S700生长多量子阱层:
采用MOCVD生长,控制反应室温度为795℃,压力为200Torr,通入NH3作为N源,N2作为载气,通入TEGa作为Ga源,通入TMIn作为In源,生长InGaN量子阱层;控制反应室温度为855℃,保持压力不变,通入NH3作为N源,N2和H2作为载气,通入TEGa作为Ga源,通入TMAl作为Al源,生长AlGaN量子垒层;重复层叠周期性生长InGaN量子阱层和AlGaN量子垒层。
S800生长电子阻挡层:
采用MOCVD生长,控制反应室温度为965℃,压力为200Torr,通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源,通入TMAl作为Al源,通入TMIn作为In源。
S900生长P型GaN层:
采用MOCVD生长,控制反应室温度为985℃,压力为200Torr,通入NH3作为N源,N2和H2作为载气,通入TMGa作为Ga源,通入CP2Mg作为掺杂源。
实施例2
本实施例提供一种发光二极管外延片,应力抵消层包括第一子层和第二子层。第一子层为Cr掺杂的GaN层,厚度为60nm,Cr掺杂浓度为5×1019cm-3。第二子层为Cr掺杂的AlGaN层和BGaN层交替层叠形成的周期性结构,周期数为10,单个Cr掺杂的AlGaN层的厚度为6nm,Cr掺杂浓度为1.5×1019cm-3,Al组分占比为0.1;单个BGaN层的厚度为3nm。其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片,应力抵消层包括第一子层和第二子层。第一子层为Cr掺杂的GaN层,厚度为60nm,Cr掺杂浓度为5×1018cm-3。第二子层为Cr掺杂的AlGaN层和BGaN层交替层叠形成的周期性结构,周期数为10,单个Cr掺杂的AlGaN层的厚度为6nm,Cr掺杂浓度为1.5×1019cm-3,Al组分占比为0.1;单个BGaN层的厚度为3nm。其余均与实施例1相同。
对比例1
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,不包括应力抵消层。相应的,在制备方法中,也不包括应力抵消层的制备步骤。其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,应力抵消层为Cr掺杂的GaN层,厚度为60nm,Cr掺杂浓度为5×1018cm-3。相应的,在制备方法中,不包括第二子层的制备步骤。其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片,其与实施例1的区别在于,应力抵消层为Cr掺杂的AlGaN层和BGaN层交替层叠形成的周期性结构,周期数为10,单个Cr掺杂的AlGaN层的厚度为6nm,Cr掺杂浓度为1.5×1019cm-3,Al组分占比为0.1;单个BGaN层的厚度为3nm。相应的,在制备方法中,不包括第一子层的制备步骤。其余均与实施例2相同。
性能测试:
将实施例1-3和对比例1-3制得的发光二极管外延片做成10mil×24mil的芯片,并在120mA/60mA电流下进行光电性能测试,分别计算实施例1-3和对比例2、3相对于对比例1的光效提升,结果如表1所示。
表1发光二极管外延片的光电性能测试结果
光效提升
实施例1 2.0%
实施例2 3.6%
实施例3 2.5%
对比例2 0.4%
对比例3 0.7%
由表1结果可知,采用本发明的应力抵消层,相较于传统外延结构的发光二极管,光效可以提升2.0%-3.6%,表明本发明中的应力抵消层可有效提升发光二极管的发光效率。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片,其特征在于,包括衬底及依次层叠于所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、应力抵消层、多量子阱层、电子阻挡层和P型GaN层;
所述应力抵消层包括第一子层和第二子层,所述第一子层为Cr掺杂的GaN层,所述第二子层为Cr掺杂的AlGaN层和BGaN层交替层叠形成的周期性结构,周期数为1-20。
2.如权利要求1所述的发光二极管外延片,其特征在于,所述第一子层的厚度为1nm-100nm。
3.如权利要求1所述的发光二极管外延片,其特征在于,所述Cr掺杂的AlGaN层的厚度为5nm-10nm,所述BGaN层的厚度0.5nm-10nm。
4.如权利要求1所述的发光二极管外延片,其特征在于,所述Cr掺杂的GaN层的掺杂浓度为1×1018cm-3-1×1020cm-3
5.如权利要求1所述的发光二极管外延片,其特征在于,所述Cr掺杂的AlGaN层中的掺杂浓度为1.5×1018cm-3-5×1019cm-3
6.如权利要求1所述的发光二极管外延片,其特征在于,所述Cr掺杂的AlGaN层中的Al组分占比为0.01-0.6。
7.一种发光二极管外延片的制备方法,用于制备如权利要求1-6任一项所述的发光二极管外延片,其特征在于,包括以下步骤:
提供一衬底,在所述衬底上依次生长缓冲层、非掺杂GaN层、N型GaN层、应力抵消层、多量子阱层、电子阻挡层和P型GaN层;
其中,所述应力抵消层包括第一子层和第二子层,所述第一子层为Cr掺杂的GaN层,所述第二子层为Cr掺杂的AlGaN层和BGaN层交替层叠形成的周期性结构,周期数为1-20。
8.如权利要求7所述的发光二极管外延片的制备方法,其特征在于,所述应力抵消层的生长温度400℃-1100℃,生长压力为50Torr-500Torr。
9.如权利要求7所述的发光二极管外延片的制备方法,其特征在于,所述应力抵消层的生长气氛为N2和NH3,N2和NH3的流量比为1:(1-10)。
10.一种发光二极管,其特征在于,所述发光二极管包括如权利要求1-6任一项所述的发光二极管外延片。
CN202311253560.3A 2023-09-26 2023-09-26 发光二极管外延片及其制备方法、发光二极管 Pending CN117293240A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311253560.3A CN117293240A (zh) 2023-09-26 2023-09-26 发光二极管外延片及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311253560.3A CN117293240A (zh) 2023-09-26 2023-09-26 发光二极管外延片及其制备方法、发光二极管

Publications (1)

Publication Number Publication Date
CN117293240A true CN117293240A (zh) 2023-12-26

Family

ID=89258234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311253560.3A Pending CN117293240A (zh) 2023-09-26 2023-09-26 发光二极管外延片及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN117293240A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832348A (zh) * 2024-03-06 2024-04-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117855355A (zh) * 2024-03-04 2024-04-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117855355A (zh) * 2024-03-04 2024-04-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117855355B (zh) * 2024-03-04 2024-05-14 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117832348A (zh) * 2024-03-06 2024-04-05 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117832348B (zh) * 2024-03-06 2024-05-03 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Similar Documents

Publication Publication Date Title
CN114420807B (zh) 发光二极管外延片及其制备方法
CN109830580B (zh) 氮化镓基发光二极管外延片及其制造方法
CN117293240A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109524517B (zh) 一种发光二极管外延片及其制造方法
CN115458653A (zh) 一种深紫外发光二极管外延片及其制备方法、发光二极管
CN115347096B (zh) GaN基发光二极管外延片及其制备方法
CN109545918B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109768133B (zh) 氮化镓基发光二极管外延片及其制造方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115458649A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115842078A (zh) 深紫外led外延片及其制备方法、led
CN111293198A (zh) 氮化铝系发光二极管结构及其制作方法
CN115881865A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117393667B (zh) 发光二极管外延片及其制备方法、led
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109560171B (zh) 一种发光二极管外延片及其制备方法
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN116978994A (zh) 发光二极管外延片及其制备方法、led
CN116632129A (zh) 发光二极管外延结构及其制备方法、发光二极管
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN116364822A (zh) 改善内量子效率的发光二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination