CN116632129A - 发光二极管外延结构及其制备方法、发光二极管 - Google Patents

发光二极管外延结构及其制备方法、发光二极管 Download PDF

Info

Publication number
CN116632129A
CN116632129A CN202310652872.5A CN202310652872A CN116632129A CN 116632129 A CN116632129 A CN 116632129A CN 202310652872 A CN202310652872 A CN 202310652872A CN 116632129 A CN116632129 A CN 116632129A
Authority
CN
China
Prior art keywords
layer
thickness
emitting diode
inn
regulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310652872.5A
Other languages
English (en)
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310652872.5A priority Critical patent/CN116632129A/zh
Publication of CN116632129A publication Critical patent/CN116632129A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及半导体技术领域，具体公开一种发光二极管外延结构及其制备方法、发光二极管，其中，制备方法包括：提供衬底；在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，所述应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，所述第一调控层为ScxAl1‑xN层，所述第二调控层为ScyAlzGa1‑y‑zN/InN超晶格结构层。本发明的应力调控层可在有效缓解InGaN量子阱与N型GaN层之间存在的失配应力的同时，释放GaN外延层累积的应力。

Description

发光二极管外延结构及其制备方法、发光二极管
技术领域
本发明涉及半导体技术领域，尤其涉及一种发光二极管外延结构及其制备方法、发光二极管。
背景技术
现有的GaN基发光二极管的外延结构中，其有源区一般采用InGaN量子阱，由于InGaN量子阱与N型GaN层之间存在较大的失配应力，容易引发InGaN量子阱存在In组分并入困难、晶体缺陷多和极化电场大等问题。
外解决上述问题，现有技术中，通常在N型GaN层与有源区之间插入应力释放层来缓冲有源区的失配应力，常见的应力释放层为InGaN/GaN超晶格层，然而，这种应力释放层无法释放衬底与GaN外延层之间较大的张应力，而张应力的不断累积甚至会导致外延层断裂，此外，由于GaN的晶格扭转能较高，也导致应力释放不充分。
发明内容
本发明的目的在于针对已有的技术现状，提供一种发光二极管外延结构及其制备方法、发光二极管，本发明在N型GaN层与多量子阱层之间插入应力调控层，可在有效缓解InGaN量子阱与N型GaN层之间存在的失配应力的同时，释放GaN外延层累积的应力，从而有效防止因应力失配所引发的InGaN量子阱存在In组分并入困难、晶体缺陷多和极化电场大等问题以及外延层张应力累积所引发的外延层易断裂的问题，提升多量子阱层中电子与空穴的波函数的空间重叠度，外延结构表面平整度高，裂纹少，可靠性佳，发光效率高。
为达到上述目的，本发明采用如下技术方案：
首先，本发明提供一种发光二极管外延结构的制备方法，包括：
提供衬底；
在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
所述应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，所述第一调控层为ScxAl1-xN层，所述第二调控层为ScyAlzGa1-y-zN/InN超晶格结构层。
在一些实施例中，所述第一调控层中，0.5≥x≥0.01，所述第二调控层中，0.1≥y≥0.01，0.5≥z≥0.01。
在一些实施例中，所述ScyAlzGa1-y-zN/InN超晶格结构层包括周期性交替堆叠的ScyAlzGa1-y-zN子层及InN子层，周期数为2个～20个。
在一些实施例中，所述ScxAl1-xN层的厚度为1nm～100nm，所述ScyAlzGa1-y-zN子层的厚度为5nm～500nm，所述InN子层的厚度为0.5nm～10nm。
在一些实施例中，所述ScyAlzGa1-y-zN/InN超晶格结构层的生长气氛为N2/NH3，且N2与NH3之间的流量比例为1:(0.1～10)。
在一些实施例中，所述ScxAl1-xN层的生长温度为900℃～1100℃，所述ScyAlzGa1-y- zN/InN超晶格结构层的生长温度为800℃～1000℃。
在一些实施例中，所述多量子阱层包括周期性交替堆叠的InGaN量子阱层及AlGaN量子垒层，周期数为6个～12个，所述InGaN量子阱层的生长温度为790℃～810℃，厚度为2nm～5nm，所述AlGaN量子垒层的生长温度为800℃～900℃，厚度为5nm～15nm。
在一些实施例中，所述缓冲层依次层叠的AlN缓冲层和GaN缓冲层，所述缓冲层的制备步骤如下：
在衬底上通过PVD溅射工艺溅射AlN缓冲层；
将已溅射有AlN缓冲层的衬底转入MOCVD设备中进行H2预处理及氮化预处理，其中，H2预处理的气氛为H2，处理温度为1000℃～1200℃，处理时间为1min～10min。
其次，本发明还提供一种发光二极管外延结构，根据上述的发光二极管外延结构的制备方法制备而成。
再者，本发明还提供一种发光二极管，包括上述的发光二极管外延结构的制备方法制备而成的外延结构。
本发明的有益效果在于：
本发明中，在N型GaN层与多量子阱层之间插入应力调控层，且应力调控层设置有第一调控层及第二调控层。其中，第一调控层为ScxAl1-xN层，由于ScxAl1-xN层的晶格常数小于GaN的晶格常数，因此会对GaN外延层产生压应力，缓解GaN外延层对衬底产生的张应力，同时，引入的Sc元素可有效降低GaN的晶轴扭转的势垒和应变弛豫，更好的释放GaN外延层的张应力。其次，第二调控层采用ScyAlzGa1-y-zN/InN超晶格结构层，一方面，由于GaN与ScN的晶格常数相近，因此，第二调控层中的ScyAlzGa1-y-zN子层与第一调控层的ScxAl1-xN层的晶格相差较小，晶格匹配度高，晶体质量得以提升，另一方面，由于ScyAlzGa1-y-zN子层的晶格常数小于InN子层的晶格常数，两层材料层周期性交替堆叠，其张应力与压应力交替变化，有效释放GaN外延层累积的应力，缓解InGaN量子阱与N型GaN层之间存在的失配应力，从而有效防止因应力失配所引发的InGaN量子阱存在In组分并入困难、晶体缺陷多和极化电场大等问题以及外延层张应力累积所引发的外延层易断裂的问题，提升多量子阱层中电子与空穴的波函数的空间重叠度，外延结构表面平整度高，裂纹少，可靠性佳，发光效率高。
附图说明
图1为本发明的发光二极管外延结构的结构示意图。
图2为本发明的发光二极管外延结构的制备方法的流程图。
图3为本发明的发光二极管外延结构的制备方法的步骤S200的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
首先，参阅图1及图2所示，本发明公开一种发光二极管外延结构的制备方法，包括：
S100.提供衬底1，其中，衬底1可为蓝宝石衬底、SiO2-蓝宝石衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的任意一种；
S200.在衬底1上依次沉积缓冲层2、非掺杂GaN层3、N型GaN层4、应力调控层5、多量子阱层6、电子阻挡层7及P型GaN层8，
应力调控层5包括沿外延方向依次沉积的第一调控层51及第二调控层52，第一调控层51为ScxAl1-xN层，第二调控层52为ScyAlzGa1-y-zN/InN超晶格结构层。
本发明中，在N型GaN层4与多量子阱层6之间插入应力调控层5，且应力调控层5设置有第一调控层51及第二调控层52。其中，第一调控层51为ScxAl1-xN层，由于ScxAl1-xN层的晶格常数小于GaN的晶格常数，因此会对GaN外延层产生压应力，缓解GaN外延层对衬底1产生的张应力，同时，引入的Sc元素可有效降低GaN的晶轴扭转的势垒和应变弛豫，更好的释放GaN外延层的张应力。其次，第二调控层52采用ScyAlzGa1-y-zN/InN超晶格结构层，一方面，由于GaN与ScN的晶格常数相近，因此，第二调控层52中的ScyAlzGa1-y-zN子层521与第一调控层51的ScxAl1-xN层的晶格相差较小，晶格匹配度高，晶体质量得以提升，另一方面，由于ScyAlzGa1-y-zN子层521的晶格常数小于InN子层522的晶格常数，两层材料层周期性交替堆叠，其张应力与压应力交替变化，有效释放GaN外延层累积的应力，缓解InGaN量子阱与N型GaN层4之间存在的失配应力，从而有效防止因应力失配所引发的InGaN量子阱存在In组分并入困难、晶体缺陷多和极化电场大等问题以及外延层张应力累积所引发的外延层易断裂的问题，提升多量子阱层6中电子与空穴的波函数的空间重叠度，外延结构表面平整度高，裂纹少，可靠性佳，发光效率高。
其中，第一调控层51中，0.5≥x≥0.01，第二调控层52中，0.1≥y≥0.01，0.5≥z≥0.01，当ScxAl1-xN层的x过大时，材料层的晶体质量会下降，释放的应力减少，当ScyAlzGa1-y- zN的y、z取值过大时，ScyAlzGa1-y-zN与InN之间的晶格失配过大，材料层的晶体质量会下降。
其中，ScyAlzGa1-y-zN/InN超晶格结构层包括周期性交替堆叠的ScyAlzGa1-y-zN子层521及InN子层522，周期数为1个～20个，更优选的，周期数为2个～20个，示例性的，周期数为2个、6个、10个、15个、18个或20个，但不限于此，适当提升周期数可增加张应力与压应力的交替变化次数，利于释放GaN外延层累积的应力，然而，周期数过多容易导致缺陷增加。
其中，ScxAl1-xN层的厚度为1nm～100nm，示例性的，ScxAl1-xN层的厚度为1nm、20nm、30nm、50nm、80nm或100nm，但不限于此，ScyAlzGa1-y-zN子层521的厚度为5nm～500nm，示例性的，ScyAlzGa1-y-zN子层521的厚度为5nm、20nm、80nm、150nm、250nm、300nm、420nm或480nm，但不限于此，InN子层522的厚度为0.5nm～10nm，示例性的，InN子层522的厚度为1nm、3nm、7nm或10nm，但不限于此，更优选的，ScxAl1-xN层的厚度为30nm～100nm，ScyAlzGa1-y-zN子层521的厚度为200nm～500nm，InN子层522的厚度为0.5nm～10nm，InN子层522的厚度为2nm～10nm，当ScxAl1-xN层厚度过小时，累积的压应力不足，难以充分缓解GaN外延层的张应力，当ScyAlzGa1-y-zN子层521和InN子层522的厚度过小时，应力交替变化不明显，应力释放效果不佳，且ScyAlzGa1-y-zN子层521厚度过小晶格质量下降，当ScyAlzGa1-y-zN子层521和InN子层522的厚度过大时，缺陷密度增加。
其中，ScyAlzGa1-y-zN/InN超晶格结构层的生长气氛为N2/NH3，且N2与NH3之间的流量比例为1:(0.1～10)，若生长气氛采用H2，H2会导致InN分解，也会导致碳含量过高，通过采用N2/NH3作为生长气氛，有效避免上述问题，同时，N2的含量不易过高，过高的N2容易导致超晶格结构层的晶体质量下降。
其中，ScxAl1-xN层的生长温度为900℃～1100℃，ScyAlzGa1-y-zN/InN超晶格结构层的生长温度为800℃～1000℃，示例性的，ScxAl1-xN层的生长温度为900℃、950℃、1000℃或1100℃，但不限于此，ScyAlzGa1-y-zN/InN超晶格结构层的生长温度为800℃、850℃、950℃或1000℃，但不限于此，生长温度过高时，Sc和In容易向外扩散，生长温度过低时，缺陷密度增加。
其中，多量子阱层6包括周期性交替堆叠的InGaN量子阱层及AlGaN量子垒层，周期数为6个～12个，InGaN量子阱层的生长温度为790℃～810℃，厚度为2nm～5nm，AlGaN量子垒层的生长温度为800℃～900℃，厚度为5nm～15nm。通过对多量子阱层6的生长温度、周期及厚度的控制，显著增加电子和空穴波函数交叠程度，从而提高LED器件发光效率。
其中，缓冲层2依次层叠的AlN缓冲层和GaN缓冲层，其中，缓冲层2的厚度为10nm～50nm，缓冲层2的制备步骤S210如下：
S211.在衬底1上通过PVD溅射工艺溅射AlN缓冲层；
S212.将已溅射有AlN缓冲层的衬底1转入MOCVD设备中进行H2预处理及氮化预处理，其中，H2预处理的气氛为H2，处理温度为1000℃～1200℃，处理时间为1min～10min；
S213.在已处理的AlN缓冲层上沉积GaN缓冲层。
AlN缓冲层提供了与衬底1取向相同的成核中心，释放了GaN外延层和衬底1之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力，为进一步的生长提供了平整的成核表面，减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面，转变为二维外延生长。
通过PVD溅射工艺溅射AlN缓冲层，可形成一层相对较薄的、致密性更佳的AlN缓冲层，后续的H2预处理及氮化预处理，促进AlN缓冲层晶体质量增长，为后续外延层的生长提供高质量生长平台。
其中，参阅图3所示，步骤S200包括如下步骤：
S210.在衬底1上沉积缓冲层2；
S220.在缓冲层2上沉积非掺杂GaN层3:
非掺杂GaN层3的生长温度为1050℃～1200℃，生长压力为100torr～600torr，厚度为1μm～5μm。
本发明中，非掺杂GaN层3生长温度较高，压力较低，制得的GaN材料层的晶体质量较优，同时随着GaN厚度的增加，压应力会通过堆垛层错释放，线缺陷减少，晶体质量提高，反向漏电降低，但提高非掺杂GaN层3厚度对Ga源材料消耗较大，大大提高了LED的外延成本，因而厚度控制在1μm～5μm时，能够在确保非掺杂GaN层3具有较高的晶体质量的同时，节约生产成本。
S230.在非掺杂GaN层3上沉积N型GaN层4：
N型GaN层4的生长温度为1050℃～1200℃，生长压力为100torr～600torr，厚度为2μm～3μm，Si的掺杂浓度为1.0×1019cm-3～5.0×1019cm-3，N型GaN层4足够的厚度可以有效释放应力。
S240.在N型GaN层4上沉积应力调控层5:
S241.在N型GaN层4上沉积第一调控层51，第一调控层51为ScxAl1-xN层；
S242.在第一调控层51上沉积第二调控层52，第二调控层52为ScyAlzGa1-y-zN/InN超晶格结构层。
S250.在应力调控层5上沉积多量子阱层6。
S260.在多量子阱层6上沉积电子阻挡层7：
电子阻挡层7为AliInjGa1-i-jN层，厚度为10nm～40nm，生长温度为900℃～1000℃，生长压力为100torr～300torr，Al组分含量i为0.1＞i＞0.05，且Al组分含量沿外延方向递增，In组分含量j为0.2＞j＞0.01。电子阻挡层7的设置既可以有效地限制电子溢流，也可以减少对空穴的阻挡，提升空穴向多量子阱层6的注入效率，减少载流子俄歇复合，提高发光二极管的发光效率。
S270.在电子阻挡层7上沉积P型GaN层8：
P型GaN层8的生长温度为900℃～1050℃，厚度为10nm～50nm，生长压力为100torr～600torr，Mg的掺杂浓度为1.0×1019cm-3～1.0×1021cm-3。Mg掺杂浓度过高会破坏晶体质量，而掺杂浓度较低则会影响空穴浓度。同时，P型GaN层8较高的生长温度也有利于合并外延层生长过程中容易产生的V形缺陷，得到表面光滑的LED外延片。
其次，本发明还公开一种发光二极管外延结构，根据上述的发光二极管外延结构的制备方法制备而成。
再者，本发明还公开一种发光二极管，包括上述的发光二极管外延结构的制备方法制备而成的外延结构。
下面结合附图及实施例对本发明作进一步说明：
实施例1
本实施例公开一种发光二极管外延结构的制备方法，包括：
S10.提供衬底；
S20.在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，第一调控层为ScxAl1-xN层，第二调控层为ScyAlzGa1-y-zN/InN超晶格结构层。
其中，第一调控层中，x为0.1，第二调控层中，y为0.05，z为0.1。
其中，ScyAlzGa1-y-zN/InN超晶格结构层包括周期性交替堆叠的ScyAlzGa1-y-zN子层及InN子层，周期数为6个。
其中，ScxAl1-xN层的厚度为45nm，ScyAlzGa1-y-zN子层的厚度为230nm，InN子层的厚度为3.2nm。
其中，ScyAlzGa1-y-zN/InN超晶格结构层的生长气氛为N2/NH3，且N2与NH3之间的流量比例为1:1.5。
其中，ScxAl1-xN层的生长温度为1000℃，ScyAlzGa1-y-zN/InN超晶格结构层的生长温度为890℃。
其中，多量子阱层包括周期性交替堆叠的InGaN量子阱层及AlGaN量子垒层，周期数为10个，InGaN量子阱层的生长温度为795℃，厚度为3.5nm，In组分含量为0.22，AlGaN量子垒层的生长温度为855℃，厚度为9.8nm，Al组分含量为0.05。
其中，缓冲层依次层叠的AlN缓冲层和GaN缓冲层，缓冲层的制备步骤如下：
在衬底上通过PVD溅射工艺溅射AlN缓冲层；
将已溅射有AlN缓冲层的衬底转入MOCVD设备中进行H2预处理及氮化预处理，其中，H2预处理的气氛为H2，处理温度为1200℃，处理时间为10min。
其中，非掺杂GaN层的生长温度为1100℃，生长压力为150torr，厚度为3μm。
其中，N型GaN层的生长温度为1120℃，生长压力为100torr，厚度为3μm，Si的掺杂浓度为2.5×1019cm-3。
其中，电子阻挡层为AliInjGa1-i-jN层，厚度为15nm，生长温度为965℃，生长压力为200torr，Al组分含量沿外延方向由0.01递增至0.05，In组分含量j为0.01。
其中，P型GaN层的生长温度为985℃，厚度为15nm，生长压力为200torr，Mg的掺杂浓度为2.0×1020cm-3。
本实施例还公开一种发光二极管外延结构，根据上述的发光二极管外延结构的制备方法制备而成。
实施例2
本实施例公开一种发光二极管外延结构的制备方法，包括：
S10.提供衬底；
S20.在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，第一调控层为ScxAl1-xN层，第二调控层为ScyAlzGa1-y-zN/InN超晶格结构层。
其中，第一调控层中，x为0.1，第二调控层中，y为0.05，z为0.1。
其中，ScyAlzGa1-y-zN/InN超晶格结构层包括周期性交替堆叠的ScyAlzGa1-y-zN子层及InN子层，周期数为6个。
其中，ScxAl1-xN层的厚度为65nm，ScyAlzGa1-y-zN子层的厚度为300nm，InN子层的厚度为5nm。
其中，ScyAlzGa1-y-zN/InN超晶格结构层的生长气氛为N2/NH3，且N2与NH3之间的流量比例为1:1.5。
其中，ScxAl1-xN层的生长温度为1000℃，ScyAlzGa1-y-zN/InN超晶格结构层的生长温度为890℃。
其中，多量子阱层包括周期性交替堆叠的InGaN量子阱层及AlGaN量子垒层，周期数为10个，InGaN量子阱层的生长温度为795℃，厚度为3.5nm，In组分含量为0.22，AlGaN量子垒层的生长温度为855℃，厚度为9.8nm，Al组分含量为0.05。
其中，缓冲层依次层叠的AlN缓冲层和GaN缓冲层，缓冲层的制备步骤如下：
在衬底上通过PVD溅射工艺溅射AlN缓冲层；
将已溅射有AlN缓冲层的衬底转入MOCVD设备中进行H2预处理及氮化预处理，其中，H2预处理的气氛为H2，处理温度为1200℃，处理时间为10min。
其中，非掺杂GaN层的生长温度为1100℃，生长压力为150torr，厚度为3μm。
其中，N型GaN层的生长温度为1120℃，生长压力为100torr，厚度为3μm，Si的掺杂浓度为2.5×1019cm-3。
其中，电子阻挡层为AliInjGa1-i-jN层，厚度为15nm，生长温度为965℃，生长压力为200torr，Al组分含量沿外延方向由0.01递增至0.05，In组分含量j为0.01。
其中，P型GaN层的生长温度为985℃，厚度为15nm，生长压力为200torr，Mg的掺杂浓度为2.0×1020cm-3。
本实施例还公开一种发光二极管外延结构，根据上述的发光二极管外延结构的制备方法制备而成。
实施例3
本实施例公开一种发光二极管外延结构的制备方法，包括：
S10.提供衬底；
S20.在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，第一调控层为ScxAl1-xN层，第二调控层为ScyAlzGa1-y-zN/InN超晶格结构层。
其中，第一调控层中，x为0.1，第二调控层中，y为0.05，z为0.1。
其中，ScyAlzGa1-y-zN/InN超晶格结构层包括周期性交替堆叠的ScyAlzGa1-y-zN子层及InN子层，周期数为6个。
其中，ScxAl1-xN层的厚度为25nm，ScyAlzGa1-y-zN子层的厚度为100nm，InN子层的厚度为2nm。
其中，ScyAlzGa1-y-zN/InN超晶格结构层的生长气氛为N2/NH3，且N2与NH3之间的流量比例为1:1.5。
其中，ScxAl1-xN层的生长温度为1000℃，ScyAlzGa1-y-zN/InN超晶格结构层的生长温度为890℃。
其中，多量子阱层包括周期性交替堆叠的InGaN量子阱层及AlGaN量子垒层，周期数为10个，InGaN量子阱层的生长温度为795℃，厚度为3.5nm，In组分含量为0.22，AlGaN量子垒层的生长温度为855℃，厚度为9.8nm，Al组分含量为0.05。
其中，缓冲层依次层叠的AlN缓冲层和GaN缓冲层，缓冲层的制备步骤如下：
在衬底上通过PVD溅射工艺溅射AlN缓冲层；
将已溅射有AlN缓冲层的衬底转入MOCVD设备中进行H2预处理及氮化预处理，其中，H2预处理的气氛为H2，处理温度为1200℃，处理时间为10min。
其中，非掺杂GaN层的生长温度为1100℃，生长压力为150torr，厚度为3μm。
其中，N型GaN层的生长温度为1120℃，生长压力为100torr，厚度为3μm，Si的掺杂浓度为2.5×1019cm-3。
其中，电子阻挡层为AliInjGa1-i-jN层，厚度为15nm，生长温度为965℃，生长压力为200torr，Al组分含量沿外延方向由0.01递增至0.05，In组分含量j为0.01。
其中，P型GaN层的生长温度为985℃，厚度为15nm，生长压力为200torr，Mg的掺杂浓度为2.0×1020cm-3。
本实施例还公开一种发光二极管外延结构，根据上述的发光二极管外延结构的制备方法制备而成。
实施例4
本实施例公开一种发光二极管外延结构的制备方法，包括：
S10.提供衬底；
S20.在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，第一调控层为ScxAl1-xN层，第二调控层为ScyAlzGa1-y-zN/InN超晶格结构层。
其中，第一调控层中，x为0.3，第二调控层中，y为0.05，z为0.1。
其中，ScyAlzGa1-y-zN/InN超晶格结构层包括周期性交替堆叠的ScyAlzGa1-y-zN子层及InN子层，周期数为6个。
其中，ScxAl1-xN层的厚度为45nm，ScyAlzGa1-y-zN子层的厚度为230nm，InN子层的厚度为3.2nm。
其中，ScyAlzGa1-y-zN/InN超晶格结构层的生长气氛为N2/NH3，且N2与NH3之间的流量比例为1:1.5。
其中，ScxAl1-xN层的生长温度为1000℃，ScyAlzGa1-y-zN/InN超晶格结构层的生长温度为890℃。
其中，多量子阱层包括周期性交替堆叠的InGaN量子阱层及AlGaN量子垒层，周期数为10个，InGaN量子阱层的生长温度为795℃，厚度为3.5nm，In组分含量为0.22，AlGaN量子垒层的生长温度为855℃，厚度为9.8nm，Al组分含量为0.05。
其中，缓冲层依次层叠的AlN缓冲层和GaN缓冲层，缓冲层的制备步骤如下：
在衬底上通过PVD溅射工艺溅射AlN缓冲层；
将已溅射有AlN缓冲层的衬底转入MOCVD设备中进行H2预处理及氮化预处理，其中，H2预处理的气氛为H2，处理温度为1200℃，处理时间为10min。
其中，非掺杂GaN层的生长温度为1100℃，生长压力为150torr，厚度为3μm。
其中，N型GaN层的生长温度为1120℃，生长压力为100torr，厚度为3μm，Si的掺杂浓度为2.5×1019cm-3。
其中，电子阻挡层为AliInjGa1-i-jN层，厚度为15nm，生长温度为965℃，生长压力为200torr，Al组分含量沿外延方向由0.01递增至0.05，In组分含量j为0.01。
其中，P型GaN层的生长温度为985℃，厚度为15nm，生长压力为200torr，Mg的掺杂浓度为2.0×1020cm-3。
本实施例还公开一种发光二极管外延结构，根据上述的发光二极管外延结构的制备方法制备而成。
实施例5
本实施例公开一种发光二极管外延结构的制备方法，包括：
S10.提供衬底；
S20.在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，第一调控层为ScxAl1-xN层，第二调控层为ScyAlzGa1-y-zN/InN超晶格结构层。
其中，第一调控层中，x为0.05，第二调控层中，y为0.05，z为0.1。
其中，ScyAlzGa1-y-zN/InN超晶格结构层包括周期性交替堆叠的ScyAlzGa1-y-zN子层及InN子层，周期数为6个。
其中，ScxAl1-xN层的厚度为45nm，ScyAlzGa1-y-zN子层的厚度为230nm，InN子层的厚度为3.2nm。
其中，ScyAlzGa1-y-zN/InN超晶格结构层的生长气氛为N2/NH3，且N2与NH3之间的流量比例为1:1.5。
其中，ScxAl1-xN层的生长温度为1000℃，ScyAlzGa1-y-zN/InN超晶格结构层的生长温度为890℃。
其中，多量子阱层包括周期性交替堆叠的InGaN量子阱层及AlGaN量子垒层，周期数为10个，InGaN量子阱层的生长温度为795℃，厚度为3.5nm，In组分含量为0.22，AlGaN量子垒层的生长温度为855℃，厚度为9.8nm，Al组分含量为0.05。
其中，缓冲层依次层叠的AlN缓冲层和GaN缓冲层，缓冲层的制备步骤如下：
在衬底上通过PVD溅射工艺溅射AlN缓冲层；
将已溅射有AlN缓冲层的衬底转入MOCVD设备中进行H2预处理及氮化预处理，其中，H2预处理的气氛为H2，处理温度为1200℃，处理时间为10min。
其中，非掺杂GaN层的生长温度为1100℃，生长压力为150torr，厚度为3μm。
其中，N型GaN层的生长温度为1120℃，生长压力为100torr，厚度为3μm，Si的掺杂浓度为2.5×1019cm-3。
其中，电子阻挡层为AliInjGa1-i-jN层，厚度为15nm，生长温度为965℃，生长压力为200torr，Al组分含量沿外延方向由0.01递增至0.05，In组分含量j为0.01。
其中，P型GaN层的生长温度为985℃，厚度为15nm，生长压力为200torr，Mg的掺杂浓度为2.0×1020cm-3。
本实施例还公开一种发光二极管外延结构，根据上述的发光二极管外延结构的制备方法制备而成。
实施例6
本实施例公开一种发光二极管外延结构的制备方法，包括：
S10.提供衬底；
S20.在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，第一调控层为ScxAl1-xN层，第二调控层为ScyAlzGa1-y-zN/InN超晶格结构层。
其中，第一调控层中，x为0.1，第二调控层中，y为0.08，z为0.3。
其中，ScyAlzGa1-y-zN/InN超晶格结构层包括周期性交替堆叠的ScyAlzGa1-y-zN子层及InN子层，周期数为6个。
其中，ScxAl1-xN层的厚度为45nm，ScyAlzGa1-y-zN子层的厚度为230nm，InN子层的厚度为3.2nm。
其中，ScyAlzGa1-y-zN/InN超晶格结构层的生长气氛为N2/NH3，且N2与NH3之间的流量比例为1:1.5。
其中，ScxAl1-xN层的生长温度为1000℃，ScyAlzGa1-y-zN/InN超晶格结构层的生长温度为890℃。
其中，多量子阱层包括周期性交替堆叠的InGaN量子阱层及AlGaN量子垒层，周期数为10个，InGaN量子阱层的生长温度为795℃，厚度为3.5nm，In组分含量为0.22，AlGaN量子垒层的生长温度为855℃，厚度为9.8nm，Al组分含量为0.05。
其中，缓冲层依次层叠的AlN缓冲层和GaN缓冲层，缓冲层的制备步骤如下：
在衬底上通过PVD溅射工艺溅射AlN缓冲层；
将已溅射有AlN缓冲层的衬底转入MOCVD设备中进行H2预处理及氮化预处理，其中，H2预处理的气氛为H2，处理温度为1200℃，处理时间为10min。
其中，非掺杂GaN层的生长温度为1100℃，生长压力为150torr，厚度为3μm。
其中，N型GaN层的生长温度为1120℃，生长压力为100torr，厚度为3μm，Si的掺杂浓度为2.5×1019cm-3。
其中，电子阻挡层为AliInjGa1-i-jN层，厚度为15nm，生长温度为965℃，生长压力为200torr，Al组分含量沿外延方向由0.01递增至0.05，In组分含量j为0.01。
其中，P型GaN层的生长温度为985℃，厚度为15nm，生长压力为200torr，Mg的掺杂浓度为2.0×1020cm-3。
本实施例还公开一种发光二极管外延结构，根据上述的发光二极管外延结构的制备方法制备而成。
实施例7
本实施例公开一种发光二极管外延结构的制备方法，包括：
S10.提供衬底；
S20.在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，第一调控层为ScxAl1-xN层，第二调控层为ScyAlzGa1-y-zN/InN超晶格结构层。
其中，第一调控层中，x为0.1，第二调控层中，y为0.03，z为0.6。
其中，ScyAlzGa1-y-zN/InN超晶格结构层包括周期性交替堆叠的ScyAlzGa1-y-zN子层及InN子层，周期数为6个。
其中，ScxAl1-xN层的厚度为45nm，ScyAlzGa1-y-zN子层的厚度为230nm，InN子层的厚度为3.2nm。
其中，ScyAlzGa1-y-zN/InN超晶格结构层的生长气氛为N2/NH3，且N2与NH3之间的流量比例为1:1.5。
其中，ScxAl1-xN层的生长温度为1000℃，ScyAlzGa1-y-zN/InN超晶格结构层的生长温度为890℃。
其中，多量子阱层包括周期性交替堆叠的InGaN量子阱层及AlGaN量子垒层，周期数为10个，InGaN量子阱层的生长温度为795℃，厚度为3.5nm，In组分含量为0.22，AlGaN量子垒层的生长温度为855℃，厚度为9.8nm，Al组分含量为0.05。
其中，缓冲层依次层叠的AlN缓冲层和GaN缓冲层，缓冲层的制备步骤如下：
在衬底上通过PVD溅射工艺溅射AlN缓冲层；
将已溅射有AlN缓冲层的衬底转入MOCVD设备中进行H2预处理及氮化预处理，其中，H2预处理的气氛为H2，处理温度为1200℃，处理时间为10min。
其中，非掺杂GaN层的生长温度为1100℃，生长压力为150torr，厚度为3μm。
其中，N型GaN层的生长温度为1120℃，生长压力为100torr，厚度为3μm，Si的掺杂浓度为2.5×1019cm-3。
其中，电子阻挡层为AliInjGa1-i-jN层，厚度为15nm，生长温度为965℃，生长压力为200torr，Al组分含量沿外延方向由0.01递增至0.05，In组分含量j为0.01。
其中，P型GaN层的生长温度为985℃，厚度为15nm，生长压力为200torr，Mg的掺杂浓度为2.0×1020cm-3。
本实施例还公开一种发光二极管外延结构，根据上述的发光二极管外延结构的制备方法制备而成。
实施例8
本实施例公开一种发光二极管外延结构的制备方法，包括：
S10.提供衬底；
S20.在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，第一调控层为ScxAl1-xN层，第二调控层为ScyAlzGa1-y-zN/InN超晶格结构层。
其中，第一调控层中，x为0.1，第二调控层中，y为0.05，z为0.1。
其中，ScyAlzGa1-y-zN/InN超晶格结构层包括周期性交替堆叠的ScyAlzGa1-y-zN子层及InN子层，周期数为8个。
其中，ScxAl1-xN层的厚度为45nm，ScyAlzGa1-y-zN子层的厚度为230nm，InN子层的厚度为3.2nm。
其中，ScyAlzGa1-y-zN/InN超晶格结构层的生长气氛为N2/NH3，且N2与NH3之间的流量比例为1:1.5。
其中，ScxAl1-xN层的生长温度为1000℃，ScyAlzGa1-y-zN/InN超晶格结构层的生长温度为890℃。
其中，多量子阱层包括周期性交替堆叠的InGaN量子阱层及AlGaN量子垒层，周期数为10个，InGaN量子阱层的生长温度为795℃，厚度为3.5nm，In组分含量为0.22，AlGaN量子垒层的生长温度为855℃，厚度为9.8nm，Al组分含量为0.05。
其中，缓冲层依次层叠的AlN缓冲层和GaN缓冲层，缓冲层的制备步骤如下：
在衬底上通过PVD溅射工艺溅射AlN缓冲层；
将已溅射有AlN缓冲层的衬底转入MOCVD设备中进行H2预处理及氮化预处理，其中，H2预处理的气氛为H2，处理温度为1200℃，处理时间为10min。
其中，非掺杂GaN层的生长温度为1100℃，生长压力为150torr，厚度为3μm。
其中，N型GaN层的生长温度为1120℃，生长压力为100torr，厚度为3μm，Si的掺杂浓度为2.5×1019cm-3。
其中，电子阻挡层为AliInjGa1-i-jN层，厚度为15nm，生长温度为965℃，生长压力为200torr，Al组分含量沿外延方向由0.01递增至0.05，In组分含量j为0.01。
其中，P型GaN层的生长温度为985℃，厚度为15nm，生长压力为200torr，Mg的掺杂浓度为2.0×1020cm-3。
本实施例还公开一种发光二极管外延结构，根据上述的发光二极管外延结构的制备方法制备而成。
实施例9
本实施例公开一种发光二极管外延结构的制备方法，包括：
S10.提供衬底；
S20.在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，第一调控层为ScxAl1-xN层，第二调控层为ScyAlzGa1-y-zN/InN超晶格结构层。
其中，第一调控层中，x为0.1，第二调控层中，y为0.05，z为0.1。
其中，ScyAlzGa1-y-zN/InN超晶格结构层包括周期性交替堆叠的ScyAlzGa1-y-zN子层及InN子层，周期数为4个。
其中，ScxAl1-xN层的厚度为45nm，ScyAlzGa1-y-zN子层的厚度为230nm，InN子层的厚度为3.2nm。
其中，ScyAlzGa1-y-zN/InN超晶格结构层的生长气氛为N2/NH3，且N2与NH3之间的流量比例为1:1.5。
其中，ScxAl1-xN层的生长温度为1000℃，ScyAlzGa1-y-zN/InN超晶格结构层的生长温度为890℃。
其中，多量子阱层包括周期性交替堆叠的InGaN量子阱层及AlGaN量子垒层，周期数为10个，InGaN量子阱层的生长温度为795℃，厚度为3.5nm，In组分含量为0.22，AlGaN量子垒层的生长温度为855℃，厚度为9.8nm，Al组分含量为0.05。
其中，缓冲层依次层叠的AlN缓冲层和GaN缓冲层，缓冲层的制备步骤如下：
在衬底上通过PVD溅射工艺溅射AlN缓冲层；
将已溅射有AlN缓冲层的衬底转入MOCVD设备中进行H2预处理及氮化预处理，其中，H2预处理的气氛为H2，处理温度为1200℃，处理时间为10min。
其中，非掺杂GaN层的生长温度为1100℃，生长压力为150torr，厚度为3μm。
其中，N型GaN层的生长温度为1120℃，生长压力为100torr，厚度为3μm，Si的掺杂浓度为2.5×1019cm-3。
其中，电子阻挡层为AliInjGa1-i-jN层，厚度为15nm，生长温度为965℃，生长压力为200torr，Al组分含量沿外延方向由0.01递增至0.05，In组分含量j为0.01。
其中，P型GaN层的生长温度为985℃，厚度为15nm，生长压力为200torr，Mg的掺杂浓度为2.0×1020cm-3。
本实施例还公开一种发光二极管外延结构，根据上述的发光二极管外延结构的制备方法制备而成。
对比例1
本实施例与实施例1的不同之处在于，本实施例的发光二极管外延结构的应力调控层不含有第一调控层。
具体的，本对比例公开一种发光二极管外延结构的制备方法，包括：
S10.提供衬底；
S20.在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
应力调控层仅包括第二调控层，第二调控层为ScyAlzGa1-y-zN/InN超晶格结构层。
对比例2
本实施例与实施例1的不同之处在于，本实施例的发光二极管外延结构的应力调控层不含有第二调控层。
具体的，本对比例公开一种发光二极管外延结构的制备方法，包括：
S10.提供衬底；
S20.在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
应力调控层仅包括第一调控层，第一调控层为ScxAl1-xN层。
对比例3
本对比例与实施例1的不同之处在于，本实施例的发光二极管外延结构不含有应力调控层。
具体的，本对比例公开一种发光二极管外延结构的制备方法，包括：
S10.提供衬底；
S20.在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、多量子阱层、电子阻挡层及P型GaN层。
(一)光效提升率测试
测试方法：将实施例1～实施例9及对比例1～对比例3的外延结构制备成10mil*24mil的芯片，各实验组分别抽取300颗LED芯片，在120mA/60mA电流下测试，获取实施例1～实施例9及对比例1～对比例2相对于对比例3的光效提升率。
测试结果如下：
/>
实验结果表明，本发明的应力调控层通过第一调控层与第二调控层之间的相互配合，能够有效提升发光效率。
(二)表面粗糙度和弯曲度测试
测试方法：依据实施例1、对比例1及对比例2的制备方法在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层及多量子阱层，制得样品，依据对比例3的制备方法在衬底上在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层及多量子阱层，制得样品，分别取各实验组样品50片，测试其表面粗糙度和弯曲度，获取表面粗糙度平均值及弯曲度平均值。
测试结果如下：
实验组 表面粗糙度平均值/nm 弯曲度平均值/μm
实施例1 0.45 1.1
对比例1 0.6 1.45
对比例2 0.75 1.65
对比例3 0.8 1.7
实验结果表明，相比于对比例，本发明实施例的外延片表面平整，无裂纹，弯曲度低，外延层累积的应力得到释放。
以上所述仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专利的技术人员在不脱离本发明技术方案范围内，当可利用上述提示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明方案的范围内。

Claims (10)

1.一种发光二极管外延结构的制备方法，其特征在于，包括：
提供衬底；
在衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、应力调控层、多量子阱层、电子阻挡层及P型GaN层，
所述应力调控层包括沿外延方向依次沉积的第一调控层及第二调控层，所述第一调控层为ScxAl1-xN层，所述第二调控层为ScyAlzGa1-y-zN/InN超晶格结构层。
2.根据权利要求1所述的发光二极管外延结构的制备方法，其特征在于，所述第一调控层中，0.5≥x≥0.01，所述第二调控层中，0.1≥y≥0.01，0.5≥z≥0.01。
3.根据权利要求1所述的发光二极管外延结构的制备方法，其特征在于，所述ScyAlzGa1-y-zN/InN超晶格结构层包括周期性交替堆叠的ScyAlzGa1-y-zN子层及InN子层，周期数为2个～20个。
4.根据权利要求3所述的发光二极管外延结构的制备方法，其特征在于，所述ScxAl1-xN层的厚度为1nm～100nm，所述ScyAlzGa1-y-zN子层的厚度为5nm～500nm，所述InN子层的厚度为0.5nm～10nm。
5.根据权利要求1所述的发光二极管外延结构的制备方法，其特征在于，所述ScyAlzGa1-y-zN/InN超晶格结构层的生长气氛为N2/NH3，且N2与NH3之间的流量比例为1:(0.1～10)。
6.根据权利要求1所述的发光二极管外延结构的制备方法，其特征在于，所述ScxAl1-xN层的生长温度为900℃～1100℃，所述ScyAlzGa1-y-zN/InN超晶格结构层的生长温度为800℃～1000℃。
7.根据权利要求1所述的发光二极管外延结构的制备方法，其特征在于，所述多量子阱层包括周期性交替堆叠的InGaN量子阱层及AlGaN量子垒层，周期数为6个～12个，所述InGaN量子阱层的生长温度为790℃～810℃，厚度为2nm～5nm，所述AlGaN量子垒层的生长温度为800℃～900℃，厚度为5nm～15nm。
8.根据权利要求1所述的发光二极管外延结构的制备方法，其特征在于，所述缓冲层依次层叠的AlN缓冲层和GaN缓冲层，所述缓冲层的制备步骤如下：
在衬底上通过PVD溅射工艺溅射AlN缓冲层；
将已溅射有AlN缓冲层的衬底转入MOCVD设备中进行H2预处理及氮化预处理，其中，H2预处理的气氛为H2，处理温度为1000℃～1200℃，处理时间为1min～10min。
9.一种发光二极管外延结构，其特征在于，根据权利要求1至8任意一项所述的发光二极管外延结构的制备方法制备而成。
10.一种发光二极管，其特征在于，包括根据权利要求1至8任意一项所述的发光二极管外延结构的制备方法制备而成的外延结构。
CN202310652872.5A 2023-06-05 2023-06-05 发光二极管外延结构及其制备方法、发光二极管 Pending CN116632129A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310652872.5A CN116632129A (zh) 2023-06-05 2023-06-05 发光二极管外延结构及其制备方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310652872.5A CN116632129A (zh) 2023-06-05 2023-06-05 发光二极管外延结构及其制备方法、发光二极管

Publications (1)

Publication Number Publication Date
CN116632129A true CN116632129A (zh) 2023-08-22

Family

ID=87638092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310652872.5A Pending CN116632129A (zh) 2023-06-05 2023-06-05 发光二极管外延结构及其制备方法、发光二极管

Country Status (1)

Country Link
CN (1) CN116632129A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960248A (zh) * 2023-09-15 2023-10-27 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960248A (zh) * 2023-09-15 2023-10-27 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法
CN116960248B (zh) * 2023-09-15 2024-01-19 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法

Similar Documents

Publication Publication Date Title
CN110718612B (zh) 发光二极管外延片及其制造方法
CN109786529B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN115799416A (zh) 一种深紫外发光二极管外延片及其制备方法
CN115347096B (zh) GaN基发光二极管外延片及其制备方法
CN114649454B (zh) 一种发光二极管的外延片结构及其制备方法
CN116190519B (zh) 发光二极管外延片及其制备方法、led
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116632129A (zh) 发光二极管外延结构及其制备方法、发光二极管
CN116454186A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN117253950B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN117153964A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
CN115842075B (zh) 一种高光效发光二极管外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN115810697A (zh) 硅基紫外led外延结构及其制备方法、紫外led
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116544327B (zh) 一种发光二极管及制备方法
CN116759500B (zh) 发光二极管外延片及其制备方法、发光二极管
CN109873063B (zh) 发光二极管外延片及其生长方法
CN117691014A (zh) 发光二极管外延片及其制备方法、led

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination