CN114759123A - 一种发光二极管外延片及其制作方法 - Google Patents

一种发光二极管外延片及其制作方法 Download PDF

Info

Publication number
CN114759123A
CN114759123A CN202210516056.7A CN202210516056A CN114759123A CN 114759123 A CN114759123 A CN 114759123A CN 202210516056 A CN202210516056 A CN 202210516056A CN 114759123 A CN114759123 A CN 114759123A
Authority
CN
China
Prior art keywords
layer
sublayer
layers
gan
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210516056.7A
Other languages
English (en)
Inventor
张彩霞
程金连
印从飞
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210516056.7A priority Critical patent/CN114759123A/zh
Publication of CN114759123A publication Critical patent/CN114759123A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/002Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管外延片及其制作方法,所述发光二极管外延片包括:衬底、以及在衬底上依次层叠的低温成核层、未掺杂的u‑GaN层、插入层、N型GaN层、应力释放层、多量子阱层、P型电子阻挡层和P型GaN层;插入层包括在未掺杂的u‑GaN层上依次层叠的第一子层、第二子层及第三子层,第一子层为低温高压生长的MgxN层,第二子层包括周期性交替层叠的高压生长的GaN层和低压生长的AlyGa1‑yN层,第三子层为高温低压生长的AlzGa1‑zN层。本发明解决了现有外延片缺陷多及表面平整度下降的问题。

Description

一种发光二极管外延片及其制作方法
技术领域
本发明涉及光电技术领域,特别涉及一种发光二极管外延片及其制作方法。
背景技术
目前,GaN基发光二极管已经大量应用于固态照明领域以及显示领域,吸引着越来越多的人关注。GaN基发光二极管已经实现工业化生产、在背光源、照明、景观灯等方面都有应用。
GaN在衬底上生长时,会产生较大的热应力和晶格失配,导致外延片翘曲度很大。尤其是在高温生长完未掺杂的u-GaN层后,接着高温生长掺杂Si的N型GaN层时,累积应力很大,翘曲度达到了非常大的值,导致Si掺入困难,造成外延片边缘容易发生表面雾化和裂纹等缺陷。但由于高温有利于原子迁移率提升,为了提升GaN的晶格质量,所以未掺杂的u-GaN和N型掺杂GaN都需要在1100-1150℃的高温下生长。高温会增加外延片应力,翘曲变大,导致N型掺杂不容易掺入,且外延片边缘容易出现表面雾化或裂纹等缺陷。
现有研究在不掺杂的u-GaN和N型掺杂GaN中间增加低温ALGaN层,来缓解底层翘曲,但是低温ALGaN层晶格质量很差,会引入新的缺陷,会造成外延片抗静电能力变差,缺陷增多,表面平整度下降,边缘表面容易出现雾化现象等问题。
发明内容
基于此,本发明的目的是提供一种发光二极管外延片及其制作方法,以从根本上解决现有外延片缺陷多及表面平整度下降的问题。
根据本发明实施例的一种发光二极管外延片,包括:
衬底、以及在所述衬底上依次层叠的低温成核层、未掺杂的u-GaN层、插入层、N型GaN层、应力释放层、多量子阱层、P型电子阻挡层和P型GaN层;
所述插入层包括在所述未掺杂的u-GaN层上依次层叠的第一子层、第二子层及第三子层,所述第一子层为低温高压生长的MgxN层,所述第二子层包括周期性交替层叠的高压生长的GaN层和低压生长的AlyGa1-yN层,所述第三子层为高温低压生长的AlzGa1-zN层。
另外,根据本发明上述实施例的一种发光二极管外延片,还可以具有如下附加的技术特征:
进一步地,在所述第一子层中,所述MgxN层中的x取值范围为:0.1≤x≤0.3,所述第一子层的厚度为3-10nm;
在所述第二子层中,所述AlyGa1-yN层中的y取值范围为:0.05≤y≤0.2,所述第二子层的总厚度为0.5-1um,所述第二子层中的GaN层和AlyGa1-yN层交替层叠的周期数为3-20;
在所述第三子层中,所述AlzGa1-zN层中的z取值范围为:0.1≤z≤0.3,所述第三子层的厚度为0.3-0.5um。
进一步地,所述应力释放层包括周期性交替层叠的GaN层和InGaN层,且交替层叠的周期数为3-8,所述应力释放层的总厚度为50-300nm,所述应力释放层中InGaN层的In组分所占摩尔比例为10%-20%。
进一步地,所述多量子阱层包括周期性交替层叠的量子阱层和量子垒层,且交替层叠的周期数为3-15;
所述量子阱层为InGaN层,所述量子垒层为GaN层,所述多量子阱层中InGaN层的In组分所占摩尔比例为10%-35%;
单个所述量子阱层的厚度为2-5nm,单个所述量子垒层的厚度为3-15nm。
进一步地,所述P型电子阻挡层包括周期性交替层叠的AlaGa1-aN层和InbGa1-bN层,且交替层叠的周期数为3-15;
所述AlaGa1-aN层中的a取值范围为:0.05≤a≤0.2,所述InbGa1-bN层中的b取值范围为:0.1≤b≤0.5;
所述P型电子阻挡层的总厚度为20-50nm。
进一步地,所述低温成核层为AlGaN层,所述低温成核层的厚度为30-100nm;
所述未掺杂的u-GaN层的厚度为300-800nm;
所述插入层的总厚度为1-1.5um;
所述N型GaN层的厚度为1-3um,且所述N型GaN层中Si的掺杂浓度为5×E18-1×E19atoms/cm3
所述P型GaN层的厚度为200-300nm,且所述P型GaN层中Mg的掺杂浓度为5×E17-1×E20 atoms/cm3
根据本发明实施例的一种发光二极管外延片制作方法,所述方法包括:
提供一衬底;
在所述衬底上依次沉积低温成核层、未掺杂的u-GaN层;
在所述未掺杂的u-GaN层上沉积插入层,所述插入层包括依次沉积的第一子层、第二子层及第三子层,所述第一子层为低温高压生长的MgxN层,所述第二子层包括周期性交替层叠的高压生长的GaN层和低压生长的AlyGa1-yN层,所述第三子层为高温低压生长的AlzGa1-zN层;
在所述插入层上依次沉积N型GaN层、应力释放层、多量子阱层、P型电子阻挡层和P型GaN层。
进一步地,所述第一子层的生长温度为800-900℃,生长压力为300-500torr;
所述第二子层的生长温度为1020-1050℃;
所述第三子层的生长温度为1100-1150℃,生长压力为100-200torr。
进一步地,所述第二子层中的GaN层采用N2作为载气进行生长,且生长压力为300-500torr;
所述第二子层中的AlyGa1-yN层采用N2和H2作为载气进行生长,且生长压力为100-200torr。
进一步地,在所述第一子层中,所述MgxN层中的x取值范围为:0.1≤x≤0.3,所述第一子层的厚度为3-10nm;
在所述第二子层中,所述AlyGa1-yN层中的y取值范围为:0.05≤y≤0.2,所述第二子层的总厚度为0.5-1um,所述第二子层中的GaN层和AlyGa1-yN层交替层叠的周期数为3-20;
在所述第三子层中,所述AlzGa1-zN层中的z取值范围为:0.1≤z≤0.3,所述第三子层的厚度为0.3-0.5um。
与现有技术相比:通过在未掺杂的u-GaN层和N型GaN层中间设置插入层,而插入层包括第一子层、第二子层及第三子层,同时第一子层为低温高压生长的MgxN层,第二子层包括周期性交替层叠的高压生长的GaN层和低压生长的AlyGa1-yN层,第三子层为高温低压生长的AlzGa1-zN层,此时通过第一子层采用低温生长,使得可以释放底层应力,缓解高温生长未掺杂的u-GaN层时所产生的底层翘曲;而采用高压条件生长MgxN层,则主要为了形成金属岛,使得可诱导第二子层的三维生长,同时高压条件有利于Mg的并入,也有利于三维生长,同时后续生长时能以Mg原子作为定位原子进行小岛的长大及合并;通过第二子层中的GaN层高压生长,使得有利于三维生长,此时该层小岛是以Mg金属岛为核心的纵向长大过程;而通过第二子层中的AlyGa1-yN层低压生长,使得有利于二维生长,从而使三维岛横向长大,而通过周期性交替层叠GaN层和AlyGa1-yN层,使得三维岛纵向长大和横向长大相结合,直至小岛合并填平为二维生长。通过第三子层采用高温生长,而高温会增加吸附原子的迁移率,抑制缺陷的产生;同时第三子层采用低压生长,其生长压力低有利于二维生长,因此高温低压的生长条件有利于晶格质量的提升。并且由于Al原子和N原子之间共价键的强度远大于Ga原子和N原子之间共价键的强度,使得维持GaN晶格的完整性,减少缺陷的产生。且Al原子尺寸很小,有利于填补外延层中的空位,使得可以对位错有阻断和扭曲作用。使得通过以插入层中第一子层的Mg金属原子为中心,经过第二子层三维岛的长大合并形成二维生长,最后生长高温生长的第三子层修复缺陷,并阻断缺陷继续,这样先进行三维生长,再逐渐愈合转至二维生长的方式,有利于得到晶格质量更好的外延层,使得既达到了释放底层应力,缓解翘曲的目的,又保证了良好的晶格质量,不影响抗静电能力;同时由于应力释放,翘曲的缓解,有利于后续生长的N型GaN层中Si的并入,使得降低工作电压,有效提高了外延片表面平整度,减少边缘雾化和裂纹现象,解决了现有外延片缺陷多及表面平整度下降的问题。
附图说明
图1为本发明第一实施例中的一种发光二极管外延片的结构示意图;
图2为本发明第二实施例中的一种发光二极管外延片制作方法的流程图。
以下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1,是本发明实施例提供的一种发光二极管外延片的结构示意图,为了便于说明,仅示出了与本发明实施例相关的部分,本发明实施例提供的发光二极管外延片包括:
衬底1、以及在衬底1上依次层叠的低温成核层2、未掺杂的u-GaN层3、插入层4、N型GaN层5、应力释放层6、多量子阱层71、P型电子阻挡层8和P型GaN层9;
插入层4包括在未掺杂的u-GaN层3上依次层叠的第一子层41、第二子层42及第三子层43,第一子层41为低温高压生长的MgxN层,第二子层42包括周期性交替层叠的高压生长的GaN层和低压生长的AlyGa1-yN层,第三子层43为高温低压生长的AlzGa1-zN层。
其中,在本发明的一个实施例中,该衬底1包括但不限于蓝宝石衬底、硅衬底、碳化硅衬底、氮化铝衬底、氮化镓衬底、以及如二氧化硅与蓝宝石所组成的复合式衬底,具体的,在本实施例中采用蓝宝石作为外延层生长衬底1,其具体可以为图形化蓝宝石衬底或蓝宝石平片衬底。
其中,在本发明的一个实施例中,该低温成核层2为AlGaN层,其中低温成核层2的厚度为30-100nm,其低温成核层2的作用主要为提供晶种,缓解衬底1和外延层的晶格失配,作为本发明的一个优选实施例,其低温成核层2的厚度优选为70nm。进一步的,未掺杂的u-GaN层3的厚度为300-800nm,其中该未掺杂的u-GaN层3采用高温条件进行生长,其生长温度通常为1100℃-1150℃。作为本发明的一个优选实施例,其未掺杂的u-GaN层3的厚度优选为400nm。
其中,在本发明的一个实施例中,该插入层4包括在未掺杂的u-GaN层3上依次层叠的第一子层41、第二子层42及第三子层43,其中第一子层41为低温高压生长的MgxN层,第二子层42包括周期性交替层叠的高压生长的GaN层和低压生长的AlyGa1-yN层,第三子层43为高温低压生长的AlzGa1-zN层,且插入层4的总厚度为1-1.5um。
具体的,在第一子层41中,MgxN层中的x取值范围为:0.1≤x≤0.3,第一子层41的厚度为3-10nm,其低温高压生长的MgxN层的生长温度为800-900℃,生长压力为300-500torr。其中由于在高温生长完未掺杂的u-GaN层3后,其外延片的翘曲很大,此时通过第一子层41采用低温生长,使得可以释放底层应力,缓解底层翘曲;而采用高压条件生长MgxN层,则主要为了形成金属岛,使得可诱导第二子层42的三维生长,同时高压条件有利于Mg的并入,也有利于三维生长,同时后续生长时能以Mg原子作为定位原子进行小岛的长大及合并。
进一步的,在第二子层42中,第二子层42中的GaN层和AlyGa1-yN层交替层叠的周期数为3-20,第二子层42的总厚度为0.5-1um,AlyGa1-yN层中的y取值范围为:0.05≤y≤0.2。其中第二子层42的生长温度为1020-1050℃,进一步的,GaN层为高压生长,生长压力为300-500torr,且生长过程中通入N2作为载气,由于N2的粘滞系数大,有利于三维生长,此时该层小岛是以Mg金属岛为核心的纵向长大过程;而AlyGa1-yN层采用低压生长,生长压力为100-200torr。且生长过程中通入N2和H2作为载气,其中H2的通入有利于二维生长,使得三维岛横向长大。而通过周期性交替层叠GaN层和AlyGa1-yN层,使得三维岛纵向长大和横向长大相结合,直至小岛合并填平为二维生长。
进一步的,在第三子层43中,AlzGa1-zN层中的z取值范围为:0.1≤z≤0.3,第三子层43的厚度为0.3-0.5um。其高温低压生长的AlzGa1-zN层的生长温度为1100-1150℃,生长压力为100-200torr。由于第三子层43采用高温生长,而高温会增加吸附原子的迁移率,抑制缺陷的产生;同时由于第三子层43采用低压生长,其生长压力低有利于二维生长,因此高温低压的生长条件有利于晶格质量的提升。并且由于Al原子和N原子之间共价键的强度远大于Ga原子和N原子之间共价键的强度,使得维持GaN晶格的完整性,减少缺陷的产生。且Al原子尺寸很小,有利于填补外延层中的空位,使得可以对位错有阻断和扭曲作用。
因此,通过以插入层4中第一子层41的Mg金属原子为中心,经过第二子层42三维岛的长大合并形成二维生长,最后生长高温生长的第三子层43修复缺陷,并阻断缺陷继续,这样先进行三维生长,再逐渐愈合转至二维生长的方式,有利于得到晶格质量更好的外延层,使得既达到了释放底层应力,缓解翘曲的目的,又保证了良好的晶格质量,不影响抗静电能力;同时由于应力释放,翘曲的缓解,有利于后续生长的N型GaN层5中Si的并入,使得降低工作电压,有效提高了外延片表面平整度,减少边缘雾化和裂纹现象。
其中,在本发明的一个实施例中,N型GaN层5为利用SiH4(硅烷)作为N型掺杂剂所沉积生长成的掺Si的N型GaN层5,其N型GaN层5的厚度为1-3um,作为本发明的一个示例,N型GaN层5的优选厚度为2um。其中该N型GaN层5是作为提供电子的主要外延层,因此在生长的GaN时通入SiH4提供Si(硅)元素,其中Si为四价元素,而GaN中Ga为三价元素,此时Si原子替换Ga原子时会提供电子,从而形成提供电子的N型GaN层5,同时通过适量浓度的Si掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错,阻断位错的进一步延伸。作为本发明的一个示例,N型GaN层5中Si的掺杂浓度为5×E18 atoms/cm3-1×E19 atoms/cm3。进一步的,其N型GaN层5中Si的掺杂浓度优选为7×E18 atoms/cm3
其中,在本发明的一个实施例中,应力释放层6包括周期性交替层叠的GaN层和InGaN层,且交替层叠的周期数为3-8,应力释放层6的总厚度为50-300nm,应力释放层6中InGaN层的In组分所占摩尔比例为10%-20%,具体的,其GaN层先层叠在N型GaN层5上,InGaN层再层叠在GaN层上,然后周期性的交替层叠GaN层和InGaN层,使得最终组合成该应力释放层6。在本发明的一个优选实施例中,其GaN层和InGaN层交替层叠的周期数优选为5,其GaN层的厚度优选为10nm,其InGaN层的厚度优选为3nm。具体的,该应力释放层6主要用于释放底层应力,为多量子阱层71生长做准备。
其中,在本发明的一个实施例中,多量子阱层71包括周期性交替层叠的量子阱层71和量子垒层72,具体的参照图1所示,其量子阱层71先层叠在N型GaN层5上,量子垒层72再层叠在量子阱层71上,然后周期性的交替层叠量子阱层71和量子垒层72,使得最终组合成该多量子阱层71。其中量子阱层71和量子垒层72交替层叠的周期数为3-15。在本发明的一个优选实施例中,其量子阱层71和量子垒层72交替层叠的周期数优选为10,也即是说,其多量子阱层71由量子阱层71和量子垒层72交替层叠10次组合构成。
进一步的,量子阱层71为InGaN层,量子垒层72为GaN层,其中单个量子阱层71的厚度为2-5nm,单个量子垒层72的厚度为3-15nm,且多量子阱层71中InGaN层的In组分所占摩尔比例为10%-35%。在本发明的一个优选实施例,单个量子阱层71的厚度优选为3nm,单个量子垒层72的厚度为10nm。可以理解的,在本发明的其他实施例中,其量子阱层71和量子垒层72交替层叠的周期数的取值、量子阱层71及量子垒层72的厚度还可以为其他,其根据实际使用需要进行设置,在此不做具体限定。
其中,在本发明的一个实施例中,P型电子阻挡层8包括周期性交替层叠的AlaGa1- aN层和InbGa1-bN层,且交替层叠的周期数为3-15;AlaGa1-aN层中的a取值范围为:0.05≤a≤0.2,InbGa1-bN层中的b取值范围为:0.1≤b≤0.5;P型电子阻挡层8的总厚度为20-50nm。在本发明的一个优选实施例中,其AlaGa1-aN层和InbGa1-bN层交替层叠的周期数优选为8。其中,随着芯片尺寸的减小,电流密度越来越大,电子具有较低的有效质量和较高的迁移率,导致电子容易从多量子阱层71溢出到P型GaN层9并与空穴复合,使得降低发光效率,此时通过P型电子阻挡层8的设置,使得起到阻挡电子,防止电子溢流的作用。
其中,在本发明的一个实施例中,P型GaN层9为二茂镁(CP2Mg)作为P型掺杂剂所沉积生长成的掺Mg的P型GaN层9,其P型GaN层9的厚度为200-300nm,其中该P型GaN层9是作为提供空穴的主要外延层,因此在生长GaN时通入CP2Mg提供Mg元素,其中Mg为二价元素,而GaN中Ga为三价元素,此时Mg原子替换Ga原子时会提供空穴,从而形成提供空穴的P型GaN层9,同时通过适量浓度的Mg掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错,阻断位错的进一步延伸。作为本发明的一个示例,P型GaN层9中Mg的掺杂浓度为5×E17-1×E20 atoms/cm3
经测试,其根据本发明实施例所提供的具有插入层的发光二极管外延片相较于现有无插入层结构的发光二极管外延片,其工作电压有效降低,同时发光二极管外延片的表面平整度有效增加。其性能测试结果如以下表1所示:
Figure BDA0003641518100000091
表1
综上,本发明上述实施例当中的一种发光二极管外延片,通过在未掺杂的u-GaN层和N型GaN层中间设置插入层,而插入层包括第一子层、第二子层及第三子层,同时第一子层为低温高压生长的MgxN层,第二子层包括周期性交替层叠的高压生长的GaN层和低压生长的AlyGa1-yN层,第三子层为高温低压生长的AlzGa1-zN层,此时通过第一子层采用低温生长,使得可以释放底层应力,缓解高温生长未掺杂的u-GaN层时所产生的底层翘曲;而采用高压条件生长MgxN层,则主要为了形成金属岛,使得可诱导第二子层的三维生长,同时高压条件有利于Mg的并入,也有利于三维生长,同时后续生长时能以Mg原子作为定位原子进行小岛的长大及合并;通过第二子层中的GaN层高压生长,使得有利于三维生长,此时该层小岛是以Mg金属岛为核心的纵向长大过程;而通过第二子层中的AlyGa1-yN层低压生长,使得有利于二维生长,从而使三维岛横向长大,而通过周期性交替层叠GaN层和AlyGa1-yN层,使得三维岛纵向长大和横向长大相结合,直至小岛合并填平为二维生长。通过第三子层采用高温生长,而高温会增加吸附原子的迁移率,抑制缺陷的产生;同时第三子层采用低压生长,其生长压力低有利于二维生长,因此高温低压的生长条件有利于晶格质量的提升。并且由于Al原子和N原子之间共价键的强度远大于Ga原子和N原子之间共价键的强度,使得维持GaN晶格的完整性,减少缺陷的产生。且Al原子尺寸很小,有利于填补外延层中的空位,使得可以对位错有阻断和扭曲作用。使得通过以插入层中第一子层的Mg金属原子为中心,经过第二子层三维岛的长大合并形成二维生长,最后生长高温生长的第三子层修复缺陷,并阻断缺陷继续,这样先进行三维生长,再逐渐愈合转至二维生长的方式,有利于得到晶格质量更好的外延层,使得既达到了释放底层应力,缓解翘曲的目的,又保证了良好的晶格质量,不影响抗静电能力;同时由于应力释放,翘曲的缓解,有利于后续生长的N型GaN层中Si的并入,使得降低工作电压,有效提高了外延片表面平整度,减少边缘雾化和裂纹现象,解决了现有外延片缺陷多及表面平整度下降的问题。
实施例二
请参阅图2,所示为本发明第二实施例中的一种发光二极管外延片制作方法,所述方法具体包括步骤S11至步骤S14。
步骤S11,提供一衬底。
其中,在本发明实施例中,所选衬底包括但不限于蓝宝石衬底、硅衬底、碳化硅衬底、氮化铝衬底、氮化镓衬底、以及如二氧化硅与蓝宝石所组成的复合式衬底,具体的,在本实施例中采用蓝宝石作为外延层生长衬底,其可在衬底上制作周期性变化的结构形成图形化衬底基板,也可使用SiO2-Al2O3等复合式图形化衬底。具体在本发明实施例中,采用蓝宝石图形化衬底作为外延层生长基板。
进一步的,本发明采用金属有机化学气相沉积(MOCVD)设备生长外延片。其中采用高纯氨气(NH3)作为N(氮)源,三甲基镓(TMGa)及三乙基镓(TEGa)作为Ga(镓)源,三甲基铟(TMIn)为In(铟)源,三甲基铝(TMAl)作为Al(铝)源,其中硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂。同时采用高纯H2(氢气)、高纯N2(氮气)、或高纯H2和高纯N2的混合气体作为MO源的载气。
具体的,先将蓝宝石衬底在H2气氛里进行高温退火处理,以清洁衬底表面,其中控制温度为1000℃-1200℃,在H2气氛下对衬底进行约5min的高温退火处理,在对衬底表面进行清洁完成后,然后进行氮化处理。
步骤S12,在衬底上依次沉积低温成核层、未掺杂的u-GaN层。
其中,在本发明实施例中,其低温成核层为AlGaN层,用于提供晶种,缓解衬底和外延层的晶格失配,其具体沉积工艺为:将反应室的温度控制在500℃-700℃,压力控制在200-400torr,石墨基座转速控制在500-1200转/min,通入N2和H2作为载气,通入NH3作为N(氮)源,通入流量为20-100sccm的TMGa作为Ga(镓)源,通入流量为20-100sccm的TMAl作为Al(铝)源,使得生长出AlGaN低温成核层,并控制所沉积的AlGaN低温成核层厚度为30-100nm。作为本发明的一个示例,其可以具体通入流量为50sccm的TMGa,及通入流量为30sccm的TMAl,并控制所沉积的AlGaN低温成核层厚度优选为70nm。
进一步的,在本发明实施例中,其在低温成核层上再进行未掺杂的u-GaN层的沉积,其中未掺杂的u-GaN层采用高温沉积生长形成,具体沉积工艺为:将反应室的温度控制在1100℃-1150℃,压力控制在100-500torr,石墨基座转速控制在500-1200转/min,通入N2和H2作为载气,通入NH3作为N(氮)源,通入流量为200-1000sccm的TMGa作为Ga(镓)源,使得生长出未掺杂的u-GaN层,并控制所沉积的未掺杂的u-GaN层厚度为300-800nm。作为本发明的一个示例,其可以具体通入流量为500sccm的TMGa,且控制所沉积的未掺杂的u-GaN层厚度优选为400nm。
步骤S13,在未掺杂的u-GaN层上沉积插入层,插入层包括依次沉积的第一子层、第二子层及第三子层,第一子层为低温高压生长的MgxN层,第二子层包括周期性交替层叠的高压生长的GaN层和低压生长的AlyGa1-yN层,第三子层为高温低压生长的AlzGa1-zN层。
其中,在本发明实施例中,其第一子层为低温高压生长的MgxN层,其沉积在未掺杂的u-GaN层上,具体沉积工艺为:控制反应室生长温度为800℃-900℃,生长压力为300-500torr,石墨基座转速控制在500-1200转/min。通入N2和H2作为载气,通入NH3作为N(氮)源,通入流量为50-200sccm的二茂镁作为Mg源,使得生长出MgxN层,并控制所沉积的第一子层的厚度为3-10nm,其中MgxN层中的x取值范围为:0.1≤x≤0.3。参照上述未掺杂的u-GaN层制备工艺所述,由于在高温生长完未掺杂的u-GaN层后,其外延片的翘曲很大,此时通过第一子层采用低温(800℃-900℃)生长,使得可以释放底层应力,缓解底层翘曲;而采用高压条件生长MgxN层,则主要为了形成金属岛,使得可诱导第二子层的三维生长,同时高压条件有利于Mg的并入,也有利于三维生长,同时后续生长时能以Mg原子作为定位原子进行小岛的长大及合并。
其中,在本发明实施例中,其第二子层由周期性交替层叠的高压生长的GaN层和低压生长的AlyGa1-yN层交替生长制得,且第二子层沉积在第一子层上,也即是说,其先在具体为MgxN层的第一子层上沉积高压生长的GaN层,然后在GaN层上沉积低压生长的AlyGa1-yN层,然后周期性的交替沉积GaN层和AlyGa1-yN层,使得最终组合成该第二子层。其中,在本实施例中,第二子层中的GaN层和AlyGa1-yN层交替层叠的周期数为3-20;作为本发明的一个示例,其周期数优选为15,也即是说,其第二子层由GaN层和AlyGa1-yN层交替层叠15次组合构成。进一步的,第二子层的总厚度为0.5-1um,AlyGa1-yN层中的y取值范围为:0.05≤y≤0.2。
具体的,第二子层中GaN层的具体沉积工艺为:将反应室的温度控制在1020-1050℃,压力控制在300-500torr,石墨基座转速控制在500-1200转/min,仅通入N2作为载气而不通入H2,并通入NH3作为N(氮)源,通入TMGa作为Ga(镓)源,使得生长出高压生长的GaN层,此时GaN层为高压生长,生长压力为300-500torr,且生长过程中采用N2作为载气,由于N2的粘滞系数大,有利于三维生长,此时该层小岛是以Mg金属岛为核心的纵向长大过程。
具体的,第二子层中AlyGa1-yN层的具体沉积工艺为:将反应室的温度控制在1020-1050℃,压力控制在100-200torr,石墨基座转速控制在500-1200转/min,同时通入N2和H2作为载气,并通入NH3作为N(氮)源,通入TMGa作为Ga(镓)源,通入TMAl作为Al(铝)源,使得沉积出低压生长的AlyGa1-yN层。此时AlyGa1-yN层为低压生长,生长压力为100-200torr。且生长过程中通入N2和H2作为载气,其中H2的通入有利于二维生长,使得三维岛横向长大。
进一步的,通过周期性交替层叠GaN层和AlyGa1-yN层,使得三维岛纵向长大和横向长大相结合,直至小岛合并填平为二维生长,最终沉积得到第二子层。
其中,在本发明实施例中,其第三子层为高温低压生长的AlzGa1-zN层,其沉积在第二子层上,其AlzGa1-zN层的具体沉积工艺为:将反应室的温度控制在1100-1150℃,压力控制在100-200torr,石墨基座转速控制在500-1200转/min,同时通入N2和H2作为载气,并通入NH3作为N(氮)源,通入TMGa作为Ga(镓)源,通入TMAl作为Al(铝)源,使得沉积出高温低压生长的AlzGa1-zN层,并控制所沉积的第三子层的厚度为0.3-0.5um,同时AlzGa1-zN层中的z取值范围为:0.1≤z≤0.3。进一步的,其插入层的总厚度为1-1.5um。此时第三层采用高温生长,生长温度为1100-1150℃,其高温会增加吸附原子的迁移率,抑制缺陷的产生;同时第三子层采用低压生长,其生长压力低有利于二维生长,因此高温低压的生长条件有利于晶格质量的提升。并且第三子层选用AlzGa1-zN层,而由于Al原子和N原子之间共价键的强度远大于Ga原子和N原子之间共价键的强度,使得维持GaN晶格的完整性,减少缺陷的产生。且Al原子尺寸很小,有利于填补外延层中的空位,使得可以对位错有阻断和扭曲作用。
因此,通过以插入层中第一子层的Mg金属原子为中心,经过第二子层三维岛的长大合并形成二维生长,最后生长高温生长的第三子层修复缺陷,并阻断缺陷继续,这样先进行三维生长,再逐渐愈合转至二维生长的方式,有利于得到晶格质量更好的外延层,使得既达到了释放底层应力,缓解翘曲的目的,又保证了良好的晶格质量,不影响抗静电能力;同时由于应力释放,翘曲的缓解,有利于后续生长的N型GaN层中Si的并入,使得降低工作电压,有效提高了外延片表面平整度,减少边缘雾化和裂纹现象。
步骤S14,在插入层上依次沉积N型GaN层、应力释放层、多量子阱层、P型电子阻挡层和P型GaN层。
其中,在本发明实施例中,在插入层上沉积N型GaN层的具体沉积工艺为:将反应室温度控制为1100-1150℃,压力控制为100-500torr,石墨基座转速控制为500-1200转/min,通入N2和H2作为载气,通入NH3作为N(氮)源,通入流量为200-1000sccm的TMGa作为Ga(镓)源,通入SiH4作为N型掺杂剂,同时Si(硅)的掺杂浓度为5×E18 atoms/cm3-1×E19 atoms/cm3,使得生长出掺Si的N型GaN层,并控制所沉积的N型GaN层厚度为1-3um。其中,在本发明的一个优选实施例中,TMGa流量优选为500s ccm,同时Si的掺杂浓度优选为7×E18 atoms/cm3,并控制所沉积的N型GaN层厚度优选为2um。
其中该层是作为提供电子的主要外延层,所以会在生长GaN时通入SiH4提供Si元素,其中Si为四价元素,而GaN中Ga为三价元素,此时Si原子替换Ga原子时会提供电子,从而形成提供电子的N型GaN层,同时通过适量浓度的Si掺杂能够对GaN材料中的缺陷空位进行较好地填充而修复位错,阻断位错的进一步延伸。
进一步的,在本发明实施例中,应力释放层由周期性交替层叠的GaN层和InGaN层交替生长制得,具体的,其应力释放层沉积在N型GaN层上,也即是说,其先在N型GaN层上沉积GaN层,然后在GaN层上沉积InGaN层,然后周期性的交替沉积GaN层和InGaN层,使得最终组合成该应力释放层。其中该应力释放层主要用于释放底层应力,为多量子阱层生长做准备。在本实施例中,应力释放层中的GaN层和InGaN层交替层叠的周期数为3-8;作为本发明的一个示例,其周期数优选为5,也即是说,其第二子层由GaN层和InGaN层交替层叠5次组合构成。进一步的,应力释放层的总厚度为50-300nm,应力释放层中InGaN层的In组分所占摩尔比例为10%-20%。
具体的,应力释放层中GaN层的具体沉积工艺为:将反应室的温度控制在700-950℃,压力控制在100-500torr,石墨基座转速控制在500-1200转/min,通入N2和H2作为载气,并通入NH3作为N(氮)源,通入流量为50-300sccm的TMGa作为Ga(镓)源,使得生长出GaN层,并控制所沉积的GaN层厚度为10nm。
进一步的,应力释放层中InGaN层的具体沉积工艺为:将反应室的温度控制在700-950℃,压力控制在100-500torr,石墨基座转速控制在500-1200转/min,通入N2和H2作为载气,并通入NH3作为N(氮)源,通入流量为50-1000sccm的TEGa作为Ga(镓)源,通入流量为300-1000sccm的TMIn作为In(铟)源,使得生长出InGaN层,并控制所沉积的InGaN层厚度为3nm。
进一步的,在本发明实施例中,多量子阱层由周期性交替层叠的量子阱层和量子垒层交替生长制得,具体的,其量子阱层先层叠在应力释放层上,量子垒层再层叠在量子阱层上,然后周期性的交替层叠量子阱层和量子垒层,使得最终组合成该多量子阱层。其中,在本实施例中,量子阱层和量子垒层交替层叠的周期数为3-15;作为本发明的一个优选实施例,其周期数可以为10,也即是说,其多量子阱层由量子阱层和量子垒层交替层叠10次组合构成。进一步的,量子阱层为InGaN层,量子垒层为GaN层。作为本发明的一个示例,单个量子阱层的厚度为2-5nm,单个量子垒层的厚度为3-15nm,且多量子阱层中InGaN层的In组分所占摩尔比例为10%-35%。
具体的,生长量子阱层的反应室生长温度为720℃-800℃,压力为100-500torr,石墨基座转速为600-1000转/min,通入NH3作为N(氮)源,通入流量为300-500sccm的TEGa作为Ga(镓)源,通入流量为1500-2500sccm的TMIn作为In(铟)源,使得生长出掺Si的InGaN量子阱层,并控制所沉积的InGaN量子阱层厚度为2-5nm。在本发明的一个优选实施例中,其量子阱层的厚度为3nm。
进一步的,生长量子垒层的反应室温度为830-950℃,压力为100-500torr,承载衬底的石墨基座转速为600-1000转/min,通入NH3作为N(氮)源,通入流量为500-800sccm的TEGa作为Ga(镓)源,使得生长出GaN量子垒层,并控制所沉积的GaN量子垒层厚度为3-15nm,在本发明的一个优选实施例中,其量子垒层的厚度为10nm。
进一步的,在本发明实施例中,P型电子阻挡层包括周期性交替层叠的AlaGa1-aN层和InbGa1-bN层,具体的,其AlaGa1-aN层先沉积在多量子阱层上,InbGa1-bN层再沉积在AlaGa1- aN层上,然后周期性的交替层叠AlaGa1-aN层和InbGa1-bN层,使得最终组合成该P型电子阻挡层。其中,在本实施例中,AlaGa1-aN层和InbGa1-bN层交替层叠的周期数为3-15;作为本发明的一个优选实施例,其周期数可以为8,也即是说,其P型电子阻挡层由AlaGa1-aN层和InbGa1-bN层交替层叠8次组合构成。进一步的,AlaGa1-aN层中的a取值范围为:0.05≤a≤0.2,InbGa1-bN层中的b取值范围为:0.1≤b≤0.5;P型电子阻挡层的总厚度为20-50nm。
具体的,生长AlaGa1-aN层的反应室生长温度为900℃-1000℃,压力为100-500torr,石墨基座转速为600-1200转/min,通入NH3作为N(氮)源,通入流量为50-500sccm的TMGa作为Ga(镓)源,通入流量为50-500sccm的TMAl作为Al(铝)源,使得生长出AlaGa1-aN层。
进一步的,生长InbGa1-bN的反应室温度为900℃-1000℃,压力为100-500torr,石墨基座转速为600-1200转/min,通入NH3作为N(氮)源,通入流量为50-500sccm的TMGa作为Ga(镓)源,通入流量为100-500sccm的TMIn作为In(铟)源,使得生长出InbGa1-bN层。
进一步的,在本发明实施例中,在P型电子阻挡层上沉积P型GaN层的具体沉积工艺为:将反应室温度控制为800-1000℃,压力控制为100-300torr,承载衬底的石墨盘转速控制为800-1200转/min,通入NH3做为N(氮)源,流量为600-1100sccm的TEGa作为Ga(镓)源,在生长GaN时通入二茂镁(CP2Mg)作为P型掺杂剂,同时Mg(镁)的掺杂浓度为5×E17 atoms/cm3-1×E20 atoms/cm3,使得生长出掺Mg的P型GaN层,并控制所沉积的P型GaN层厚度为200-300nm。
综上,本发明上述实施例当中的一种发光二极管外延片制作方法,通过在未掺杂的u-GaN层和N型GaN层中间设置插入层,而插入层包括第一子层、第二子层及第三子层,同时第一子层为低温高压生长的MgxN层,第二子层包括周期性交替层叠的高压生长的GaN层和低压生长的AlyGa1-yN层,第三子层为高温低压生长的AlzGa1-zN层,此时通过第一子层采用低温生长,使得可以释放底层应力,缓解高温生长未掺杂的u-GaN层时所产生的底层翘曲;而采用高压条件生长MgxN层,则主要为了形成金属岛,使得可诱导第二子层的三维生长,同时高压条件有利于Mg的并入,也有利于三维生长,同时后续生长时能以Mg原子作为定位原子进行小岛的长大及合并;通过第二子层中的GaN层高压生长,使得有利于三维生长,此时该层小岛是以Mg金属岛为核心的纵向长大过程;而通过第二子层中的AlyGa1-yN层低压生长,使得有利于二维生长,从而使三维岛横向长大,而通过周期性交替层叠GaN层和AlyGa1- yN层,使得三维岛纵向长大和横向长大相结合,直至小岛合并填平为二维生长。通过第三子层采用高温生长,而高温会增加吸附原子的迁移率,抑制缺陷的产生;同时第三子层采用低压生长,其生长压力低有利于二维生长,因此高温低压的生长条件有利于晶格质量的提升。并且由于Al原子和N原子之间共价键的强度远大于Ga原子和N原子之间共价键的强度,使得维持GaN晶格的完整性,减少缺陷的产生。且Al原子尺寸很小,有利于填补外延层中的空位,使得可以对位错有阻断和扭曲作用。使得通过以插入层中第一子层的Mg金属原子为中心,经过第二子层三维岛的长大合并形成二维生长,最后生长高温生长的第三子层修复缺陷,并阻断缺陷继续,这样先进行三维生长,再逐渐愈合转至二维生长的方式,有利于得到晶格质量更好的外延层,使得既达到了释放底层应力,缓解翘曲的目的,又保证了良好的晶格质量,不影响抗静电能力;同时由于应力释放,翘曲的缓解,有利于后续生长的N型GaN层中Si的并入,使得降低工作电压,有效提高了外延片表面平整度,减少边缘雾化和裂纹现象,解决了现有外延片缺陷多及表面平整度下降的问题。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种发光二极管外延片,其特征在于,包括:
衬底、以及在所述衬底上依次层叠的低温成核层、未掺杂的u-GaN层、插入层、N型GaN层、应力释放层、多量子阱层、P型电子阻挡层和P型GaN层;
所述插入层包括在所述未掺杂的u-GaN层上依次层叠的第一子层、第二子层及第三子层,所述第一子层为低温高压生长的MgxN层,所述第二子层包括周期性交替层叠的高压生长的GaN层和低压生长的AlyGa1-yN层,所述第三子层为高温低压生长的AlzGa1-zN层。
2.根据权利要求1所述的一种发光二极管外延片,其特征在于,在所述第一子层中,所述MgxN层中的x取值范围为:0.1≤x≤0.3,所述第一子层的厚度为3-10nm;
在所述第二子层中,所述AlyGa1-yN层中的y取值范围为:0.05≤y≤0.2,所述第二子层的总厚度为0.5-1um,所述第二子层中的GaN层和AlyGa1-yN层交替层叠的周期数为3-20;
在所述第三子层中,所述AlzGa1-zN层中的z取值范围为:0.1≤z≤0.3,所述第三子层的厚度为0.3-0.5um。
3.根据权利要求1所述的一种发光二极管外延片,其特征在于,所述应力释放层包括周期性交替层叠的GaN层和InGaN层,且交替层叠的周期数为3-8,所述应力释放层的总厚度为50-300nm,所述应力释放层中InGaN层的In组分所占摩尔比例为10%-20%。
4.根据权利要求1所述的一种发光二极管外延片,其特征在于,所述多量子阱层包括周期性交替层叠的量子阱层和量子垒层,且交替层叠的周期数为3-15;
所述量子阱层为InGaN层,所述量子垒层为GaN层,所述多量子阱层中InGaN层的In组分所占摩尔比例为10%-35%;
单个所述量子阱层的厚度为2-5nm,单个所述量子垒层的厚度为3-15nm。
5.根据权利要求1所述的一种发光二极管外延片,其特征在于,所述P型电子阻挡层包括周期性交替层叠的AlaGa1-aN层和InbGa1-bN层,且交替层叠的周期数为3-15;
所述AlaGa1-aN层中的a取值范围为:0.05≤a≤0.2,所述InbGa1-bN层中的b取值范围为:0.1≤b≤0.5;
所述P型电子阻挡层的总厚度为20-50nm。
6.根据权利要求1所述的一种发光二极管外延片,其特征在于,所述低温成核层为AlGaN层,所述低温成核层的厚度为30-100nm;
所述未掺杂的u-GaN层的厚度为300-800nm;
所述插入层的总厚度为1-1.5um;
所述N型GaN层的厚度为1-3um,且所述N型GaN层中Si的掺杂浓度为5×E18-1×E19atoms/cm3
所述P型GaN层的厚度为200-300nm,且所述P型GaN层中Mg的掺杂浓度为5×E17-1×E20atoms/cm3
7.一种发光二极管外延片制作方法,其特征在于,所述方法包括:
提供一衬底;
在所述衬底上依次沉积低温成核层、未掺杂的u-GaN层;
在所述未掺杂的u-GaN层上沉积插入层,所述插入层包括依次沉积的第一子层、第二子层及第三子层,所述第一子层为低温高压生长的MgxN层,所述第二子层包括周期性交替层叠的高压生长的GaN层和低压生长的AlyGa1-yN层,所述第三子层为高温低压生长的AlzGa1-zN层;
在所述插入层上依次沉积N型GaN层、应力释放层、多量子阱层、P型电子阻挡层和P型GaN层。
8.根据权利要求7所述的一种发光二极管外延片制作方法,其特征在于,所述第一子层的生长温度为800-900℃,生长压力为300-500torr;
所述第二子层的生长温度为1020-1050℃;
所述第三子层的生长温度为1100-1150℃,生长压力为100-200torr。
9.根据权利要求8所述的一种发光二极管外延片制作方法,其特征在于,所述第二子层中的GaN层采用N2作为载气进行生长,且生长压力为300-500torr;
所述第二子层中的AlyGa1-yN层采用N2和H2作为载气进行生长,且生长压力为100-200torr。
10.根据权利要求7所述的一种发光二极管外延片制作方法,其特征在于,在所述第一子层中,所述MgxN层中的x取值范围为:0.1≤x≤0.3,所述第一子层的厚度为3-10nm;
在所述第二子层中,所述AlyGa1-yN层中的y取值范围为:0.05≤y≤0.2,所述第二子层的总厚度为0.5-1um,所述第二子层中的GaN层和AlyGa1-yN层交替层叠的周期数为3-20;
在所述第三子层中,所述AlzGa1-zN层中的z取值范围为:0.1≤z≤0.3,所述第三子层的厚度为0.3-0.5um。
CN202210516056.7A 2022-05-12 2022-05-12 一种发光二极管外延片及其制作方法 Pending CN114759123A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210516056.7A CN114759123A (zh) 2022-05-12 2022-05-12 一种发光二极管外延片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210516056.7A CN114759123A (zh) 2022-05-12 2022-05-12 一种发光二极管外延片及其制作方法

Publications (1)

Publication Number Publication Date
CN114759123A true CN114759123A (zh) 2022-07-15

Family

ID=82335406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210516056.7A Pending CN114759123A (zh) 2022-05-12 2022-05-12 一种发光二极管外延片及其制作方法

Country Status (1)

Country Link
CN (1) CN114759123A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295697A (zh) * 2022-10-09 2022-11-04 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115472720A (zh) * 2022-10-31 2022-12-13 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115832129A (zh) * 2023-02-22 2023-03-21 江西兆驰半导体有限公司 一种倒装led芯片制备方法
CN115832134A (zh) * 2023-02-08 2023-03-21 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管
CN116072784A (zh) * 2023-03-29 2023-05-05 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、led
CN116130567A (zh) * 2023-04-13 2023-05-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295697A (zh) * 2022-10-09 2022-11-04 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115295697B (zh) * 2022-10-09 2022-12-30 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115472720A (zh) * 2022-10-31 2022-12-13 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115832134A (zh) * 2023-02-08 2023-03-21 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管
CN115832129A (zh) * 2023-02-22 2023-03-21 江西兆驰半导体有限公司 一种倒装led芯片制备方法
CN116072784A (zh) * 2023-03-29 2023-05-05 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、led
CN116072784B (zh) * 2023-03-29 2023-06-02 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、led
CN116130567A (zh) * 2023-04-13 2023-05-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、led

Similar Documents

Publication Publication Date Title
CN114759123A (zh) 一种发光二极管外延片及其制作方法
CN114420807B (zh) 发光二极管外延片及其制备方法
CN114824003B (zh) 一种发光二极管外延片及其制作方法
CN114639760B (zh) 一种发光二极管外延片及其制备方法
CN115832134B (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN114824004B (zh) 一种led外延结构及其制备方法
CN114792749A (zh) 一种GaN基发光二极管外延片及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN115064622B (zh) 一种复合N型GaN层、发光二极管外延片及其制备方法
CN115775853B (zh) 一种发光二极管外延片及其制备方法、发光二极管
CN114864770A (zh) 一种硅基氮化镓外延片及其制作方法
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114725258A (zh) 一种led外延片及其制备方法
CN115458649A (zh) 发光二极管外延片及其制备方法、发光二极管
CN115207177A (zh) 发光二极管外延片及其制备方法
CN115842077B (zh) 发光二极管外延片及其制备方法、发光二极管
CN114242856A (zh) 绿光发光二极管外延片及其制备方法
CN114784159B (zh) 一种发光二极管外延片及其制备方法
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN115799423B (zh) 用于Mini-LED的外延片及其制备方法、Mini-LED
CN115939285B (zh) 基于硅衬底的led外延片及其制备方法、led
CN114824005B (zh) 一种GaN基发光二极管的外延结构及其制备方法
CN116314515A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination