CN114256394A - 一种发光二极管及其制备方法 - Google Patents

一种发光二极管及其制备方法 Download PDF

Info

Publication number
CN114256394A
CN114256394A CN202111651209.0A CN202111651209A CN114256394A CN 114256394 A CN114256394 A CN 114256394A CN 202111651209 A CN202111651209 A CN 202111651209A CN 114256394 A CN114256394 A CN 114256394A
Authority
CN
China
Prior art keywords
layer
superlattice structure
light
quantum well
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111651209.0A
Other languages
English (en)
Other versions
CN114256394B (zh
Inventor
王淑姣
郭园
展望
芦玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Aucksun Optoelectronics Technology Co Ltd
Original Assignee
Huaian Aucksun Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Aucksun Optoelectronics Technology Co Ltd filed Critical Huaian Aucksun Optoelectronics Technology Co Ltd
Priority to CN202111651209.0A priority Critical patent/CN114256394B/zh
Publication of CN114256394A publication Critical patent/CN114256394A/zh
Application granted granted Critical
Publication of CN114256394B publication Critical patent/CN114256394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及半导体技术领域,具体而言,涉及一种发光二极管及其制备方法。发光二极管包括衬底、N型半导体层、发光层和P型半导体层,发光层包括高温多量子阱层和低温多量子阱层,低温多量子阱层包括第一子层、超晶格结构层和第二子层;超晶格结构层包括呈周期性依次交替层叠设置的AlGaN层、GaN层和AlInGaN层。该发光二极管中的V形坑浅而小,可有效抑制电子泄漏,减缓效率衰减及改善漏电性能;且还可扩大发光横截面积,增加电子空穴的有效交叠,促进载流子在阱间交互,从而提升LED的发光效率。

Description

一种发光二极管及其制备方法
技术领域
本发明涉及半导体技术领域,具体而言,涉及一种发光二极管及其制备方法。
背景技术
近年来,随着光效的快速提升GaN基LED(发光二极管)已在照明、显示等领域得到广泛应用,为了进一步节能以及降低成本,LED发光效率的提高仍是目前学术界和产业界的关注热点。
LED外延生长过程中会伴随各种缺陷产生,而其中V形坑缺陷是GaN基材料中的常见缺陷,该缺陷与其他种类缺陷不同,其出现对于GaN材料结晶质量影响较小,且其在量子阱LED中起到了增强其发光效率的作用。因为V形坑的引入会降低材料所受应力,降低材料体内的压电极化效应,有利于提升材料性能。因此,V形坑(V-pits)的形成方法也引起了人们的极大重视。
现有技术中的V形坑往往在多量子阱发光层生长之前进行生长,生长得到的V形坑深而大,这会导致缺陷大,从而影响漏电。另一方面,传统的V形坑开口较大,这会缩小发光横截面,进而影响发光效应。
有鉴于此,特提出本发明。
发明内容
本发明的第一目的在于提供一种发光二极管,通过在低温多量子阱层中先生长第一子层,然后生长具有特定组成的超晶格结构层(AlGaN/GaN/AlInGaN超晶格结构),之后再生长第二子层,能使所得到的V形坑浅而小,这样不仅可以有效抑制电子泄漏,减缓效率衰减及改善漏电性能;而且还可以扩大发光横截面积,增加电子空穴的有效交叠,促进载流子在阱间交互,从而提升LED的发光效率。
本发明的第二目的在于提供如上所述的发光二极管的制备方法,采用该制备方法能够制得V形坑浅而小的发光二极管,从而可以有效抑制电子泄漏,扩大发光横截面积,提升LED的发光效率。
为了实现本发明的上述目的,特采用以下技术方案:
本发明提供了一种发光二极管,包括衬底,以及在所述衬底表面依次层叠设置的N型半导体层、发光层和P型半导体层,所述发光层包括在所述N型半导体层表面依次层叠设置的高温多量子阱层和低温多量子阱层;
所述低温多量子阱层包括在所述高温多量子阱层表面依次层叠设置的第一子层、超晶格结构层和第二子层;
所述第一子层包括在所述高温多量子阱层表面呈周期性依次交替层叠设置的第一势阱层和第一势垒层;
所述超晶格结构层包括在所述第一子层表面呈周期性依次交替层叠设置的AlGaN层、GaN层和AlInGaN层;
所述第二子层包括在所述超晶格结构层表面呈周期性依次交替层叠设置的第二势阱层和第二势垒层。
优选地,所述第一子层的交替周期为1~4个周期;
和/或,所述AlGaN/GaN/AlInGaN超晶格结构层的周期个数为大于10个;
和/或,所述第二子层的交替周期为8~12个周期。
优选地,所述AlGaN/GaN/AlInGaN超晶格结构层的AlGaN层中的铝元素和镓元素的摩尔比为1:(2~5);
和/或,所述AlGaN/GaN/AlInGaN超晶格结构层的AlInGaN层中的铝元素、镓元素和铟元素的摩尔比为1:(2~5):(1~3)。
优选地,所述第一子层的厚度为20~50nm;
和/或,所述超晶格结构层的厚度为15~30nm;
和/或,所述第二子层的厚度为80~130nm。
优选地,所述第一势阱层和/或所述第二势阱层包括依次InGaN层;
优选地,所述第一势垒层和/或所述第二势垒层包括依次层叠设置的GaN层和AlGaN层。
优选地,所述高温多量子阱层的厚度为40~60nm;
和/或,所述高温多量子阱层包括呈周期性交替层叠设置的第三势阱层和第三势垒层;
优选地,所述第三势阱层包括依次层叠设置的GaN层和AlGaN层;
优选地,所述第三势垒层包括InGaN层。
优选地,所述N型半导体层包括在所述衬底表面依次层叠设置的缓冲层、非掺杂GaN层、掺杂Si的GaN层和低温过渡层。
本发明还提供了如上所述的发光二极管的制备方法,包括如下步骤:
在衬底的表面生长N型半导体层,然后在所述N型半导体层的表面依次生长高温多量子阱层和低温多量子阱层,得到发光层;再在所述发光层的表面生长P型半导体层,得到所述发光二极管;
其中,所述低温多量子阱层的生长方法具体包括:在所述高温多量子阱层表面依次生长第一子层、超晶格结构层和第二子层;
所述超晶格结构层包括在所述第一子层表面呈周期性依次交替层叠设置的AlGaN层、GaN层和AlInGaN层。
优选地,所述超晶格结构层的生长温度为850~900℃;
和/或,所述超晶格结构层的生长压力为250~350mbar。
优选地,在所述依次生长第一子层、超晶格结构层的过程中,在生长所述第一子层之后,生长所述超晶格结构层之前,还包括进行空烤处理的步骤;
优选地,所述空烤处理包括如下步骤:在氮气气氛下,将所述第一子层生长完成后的发光二极管加热至900~1000℃;
优选地,所述空烤处理过程中的压力为250~350mbar;
优选地,所述空烤处理的时间为3~5min。
与现有技术相比,本发明的有益效果为:
(1)本发明提供的发光二极管,通过在低温多量子阱层中先生长第一子层,然后生长AlGaN/GaN/AlInGaN超晶格结构,之后再生长第二子层,一方面推迟外延插入层的生长,另一方面通过设置特定的超晶格结构有效控制V形坑的体积和密度;这样能够使所得到的V形坑浅而小,从而有效抑制电子泄漏,减缓效率衰减及改善漏电性能;且扩大了发光横截面积,增加电子空穴的有效交叠,促进载流子在阱间交互,从而提升了LED的发光效率。
(2)本发明提供的发光二极管的制备方法,通过进行空烤处理,能够削弱前期通In形成的潜在外延缺陷,得到更好结晶质量的发光二极管外延结构,从而提升了ESD能力。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的发光二极管的结构示意图;
图2为本发明提供的发光二极管的局部结构示意图;
图3为本发明提供的发光二极管的又一局部结构示意图;
图4为本发明提供的发光二极管的另一局部结构示意图;
图5为本发明提供的现有技术中具有深而大的V形坑的发光二极管的结构示意图;
图6为本发明提供的具有浅而小的V形坑的发光二极管的结构示意图;
图7为本发明提供的发光二极管的另一结构示意图。
具体实施方式
下面将结合附图和具体实施方式对本发明的技术方案进行清楚、完整地描述,但是本领域技术人员将会理解,下列所描述的实施例是本发明一部分实施例,而不是全部的实施例,仅用于说明本发明,而不应视为限制本发明的范围。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。实施例中未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
本发明提供了一种发光二极管,如图1所示,包括衬底,以及在所述衬底表面依次层叠设置的N型半导体层、发光层和P型半导体层,所述发光层包括在所述N型半导体层表面依次层叠设置的高温多量子阱层和低温多量子阱层;
参见图1,所述低温多量子阱层包括在所述高温多量子阱层表面依次层叠设置的第一子层、超晶格结构层和第二子层。
如图2所示,所述第一子层包括在所述高温多量子阱层表面呈周期性依次交替层叠设置的第一势阱层和第一势垒层。
如图3所示,所述超晶格结构层包括在所述第一子层表面呈周期性依次交替层叠设置的AlGaN层、GaN层和AlInGaN层。
如图4所示,所述第二子层包括在所述超晶格结构层表面呈周期性依次交替层叠设置的第二势阱层和第二势垒层。
其中,超晶格结构层作为新型外延插入层。
在现有技术中,V形坑往往在生长多量子阱发光层之前进行生长,如图5所示,可以看出,V形坑是由高温多量子阱层开始生长,这样形成的V形坑深而大,一方面缺陷大会影响漏电,另一方面V形坑开口较大会缩小发光横截面,进而影响发光效应。
而V形坑的生长方式不同,得到的V形坑的深度、大小和密度也会不同,从而会改变发光效率。
基于此,本申请通过在低温多量子阱层中先生长第一子层,然后生长具有特定组成的超晶格结构层(AlGaN/GaN/AlInGaN超晶格结构),之后再生长第二子层,即一方面推迟外延插入层的生长,另一方面通过设置特定的超晶格结构有效控制V形坑的体积和密度;这样能够使所得到的V形坑浅(即V形坑的V形的顶端和底端的距离小)而小(开口小、窄),如图6所示,从而不仅可以有效抑制电子泄漏,减缓效率衰减及改善漏电性能;而且还可以扩大发光横截面积,增加电子空穴的有效交叠,促进载流子在阱间交互,从而提升LED的发光效率。
如图6所示,能够看出,图6所得的V形坑相比于图5深度更浅,且开口更小。
优选地,所述第一子层的交替周期为1~4个周期;包括但不限于2、3中的任意一者的点值或任意两者之间的范围值。
和/或,所述AlGaN/GaN/AlInGaN超晶格结构层的周期个数为大于10个;还可以选择11个、12个、13个、14个或15个。
和/或,所述第二子层的交替周期为8~12个周期,包括但不限于9、10、11中的任意一者的点值或任意两者之间的范围值。
采用上述周期个数范围,有利于控制所开V-pits体积,从而保证结晶质量和抗静电能力。
优选地,所述AlGaN/GaN/AlInGaN超晶格结构层的AlGaN层中的铝元素和镓元素的摩尔比为1:(2~5)(还可以选择3或4)。
和/或,所述AlGaN/GaN/AlInGaN超晶格结构层的AlInGaN层中的铝元素、镓元素和铟元素的摩尔比为1:(2~5)(还可以选择3或4):(1~3)(还可以选择2)。
通过控制所述AlGaN/GaN/AlInGaN超晶格结构层中的各元素含量在上述范围内,有利于控制V-pits密度,因为Al或In含量过少无法实现所需开的V-pits密度,而过量会导致扩大外延缺陷,从而影响漏电和发光效率。
优选地,所述第一子层的厚度为20~50nm;包括但不限于25nm、30nm、35nm、40nm、45nm中的任意一者的点值或任意两者之间的范围值。
和/或,所述超晶格结构层的厚度为15~30nm;包括但不限于18nm、20nm、23nm、25nm、27nm中的任意一者的点值或任意两者之间的范围值。
和/或,所述第二子层的厚度为80~130nm,包括但不限于85nm、90nm、95nm、100nm、105nm、110nm、115nm、120nm、125nm中的任意一者的点值或任意两者之间的范围值。
所述低温多量子阱层中的各层的厚度采用上述厚度范围,有利于把其他量子阱作为限制载流子的限制阱,使得载流子主要集中在发光阱中发光,一方面减少了与缺陷相关的非辐射复合,另一方面提高了发光阱中电子和空穴的匹配度,增大了辐射复合几率,提高了LED的发光效率。
优选地,所述第一势阱层和/或所述第二势阱层包括InGaN层;
优选地,所述第一势垒层和/或所述第二势垒层包括依次层叠设置的GaN层和AlGaN层。
优选地,所述高温多量子阱层的厚度为40~60nm;包括但不限于42nm、45nm、48nm、50nm、53nm、55nm、58nm中的任意一者的点值或任意两者之间的范围值。
和/或,所述高温多量子阱层包括呈周期性交替层叠设置的第三势阱层和第三势垒层;
优选地,所述第三势阱层包括依次层叠设置的GaN层和AlGaN层;
优选地,所述第三势垒层包括InGaN层。
在本发明一些具体的实施方式中,所述高温多量子阱层的循环交替周期个数为4~7个(还可以选择5个或6个)。
优选地,如图7所示,所述N型半导体层包括在所述衬底表面依次层叠设置的缓冲层、非掺杂GaN层、掺杂Si的GaN层和低温过渡层。
在本发明一些具体的实施方式中,所述衬底包括图形化衬底。优选地,所述衬底表面蒸镀有AlN层(即缓冲层),所述AlN层的厚度为20~30nm(还可以选择21nm、22nm、23nm、24nm、25nm、27nm或29nm),更优选为25nm。在所述衬底的表面蒸镀AlN可作为外延生长基座。
在本发明一些具体的实施方式中,所述非掺杂GaN层的厚度为3500~4000nm(还可以选择3600nm、3700nm、3800nm或3900nm)。
在本发明一些具体的实施方式中,所述掺杂Si的GaN层(即N型GaN层)的厚度为1500~2000nm(还可以选择1600nm、1700nm、1800nm或1900nm)。
在本发明一些具体的实施方式中,所述低温过渡层为掺杂Si的GaN层(该层中Si的掺杂量比P型GaN层中Si的掺杂量低),其生长温度为800~900℃(还可以选择820℃、840℃、860℃或880℃)。
在本发明一些具体的实施方式中,所述P型半导体层包括掺杂Mg的GaN层。优选地,所述掺杂Mg的GaN层的厚度为150~250nm(还可以选择160nm、170nm、180nm、200nm、220nm、230nm或240nm),更优选为200nm。
在本发明一些具体的实施方式中,所述P型半导体层还包括电子阻挡层。优选地,所述电子阻挡层的厚度为80~120nm(还可以选择90nm、100nm或110nm),更优选为100nm。
本发明还提供了如上所述的发光二极管的制备方法,包括如下步骤:
在衬底的表面生长N型半导体层,然后在所述N型半导体层的表面依次生长高温多量子阱层和低温多量子阱层,得到发光层;再在所述发光层的表面生长P型半导体层,得到所述发光二极管;
其中,所述低温多量子阱层的生长方法具体包括:在所述高温多量子阱层表面依次生长第一子层、超晶格结构层和第二子层;
所述超晶格结构层包括在所述第一子层表面呈周期性依次交替层叠设置的AlGaN层、GaN层和AlInGaN层。
该方法能够制得V形坑浅而小的发光二极管,从而可以有效抑制电子泄漏,扩大发光横截面积,提升LED的发光效率。
优选地,所述超晶格结构层的生长温度为850~900℃;包括但不限于860℃、870℃、880℃、890℃中的任意一者的点值或任意两者之间的范围值。
和/或,所述超晶格结构层的生长压力为250~350mbar,包括但不限于270mbar、290mbar、300mbar、310mbar、320mbar、330mbar、340mbar中的任意一者的点值或任意两者之间的范围值。
其中,mbar指毫巴,是气压的压强单位,1mbar=100Pa。
在本发明一些具体的实施方式中,所述高温多量子阱层的生长温度为750~780℃(还可以选择760℃或770℃),生长压力为200~300mbar(还可以选择220mbar、240mbar、250mbar、270mbar或290mbar)。
在本发明一些具体的实施方式中,所述第一子层中的第一势垒层的生长温度为800~850℃,还可以选择810℃、820℃、830℃或840℃。
优选地,所述第一子层中的第一势阱层的生长温度为700~800℃,还可以选择720℃、740℃、750℃、770℃或790℃。
在本发明一些具体的实施方式中,所述第二子层中的第二势垒层的生长温度为770~820℃(还可以选择790℃或800℃);所述第二子层中的第二势阱层的生长温度为720~780℃(还可以选择740℃、750℃或770℃)。
在本发明一些具体的实施方式中,所述超晶格结构层中的AlGaN层的生长时间为15s,所述超晶格结构层中的GaN层的生长时间为10s,所述超晶格结构层中的AlInGaN层的生长时间为15s。
优选地,在所述依次生长第一子层、超晶格结构层的过程中,在生长所述第一子层之后,生长所述超晶格结构层之前,还包括进行空烤处理的步骤。
通过进行空烤处理,能够削弱前期通In(第一子层中的第一势垒层为InGaN层,因此前期要通入In)形成的潜在外延缺陷,得到更好结晶质量的外延层(发光二极管),提升ESD(抗静电)能力。
优选地,所述空烤处理包括如下步骤:在氮气气氛下,将所述第一子层生长完成后的发光二极管加热至900~1000℃;包括但不限于910℃、920℃、930℃、940℃、950℃、960℃、970℃、980℃、990℃中的任意一者的点值或任意两者之间的范围值。
优选地,所述空烤处理过程中的压力为250~350mbar;包括但不限于260mbar、270mbar、280mbar、290mbar、300mbar、310mbar、320mbar、330mbar、340mbar中的任意一者的点值或任意两者之间的范围值。
优选地,所述空烤处理的时间为3~5min,还可以选择4min。
在本发明一些具体的实施方式中,所述空烤处理仍在生长得到所述发光二极管的反应室(反应腔)内进行。优选地,在所述空烤处理过程中,不通入原料(例如镓源、铝源、氮源等)。
在本发明一些具体的实施例中,参见图7,所述发光二极管包括衬底(图形化蓝宝石衬底),以及在所述衬底表面依次层叠设置的缓冲层、非掺杂GaN层、掺杂Si的GaN层、低温过渡层、高温多量子阱层、第一子层、超晶格结构层(AlGaN/GaN/AlInGaN超晶格结构层)和第二子层和P型半导体层(掺杂Mg的GaN层)。
其中,所述AlGaN/GaN/AlInGaN超晶格结构层的厚度为20nm,循环周期为10个周期,该超晶格结构层中的AlGaN层中的铝元素和镓元素的摩尔比为1:3;该超晶格结构层中的AlInGaN层中的铝元素、镓元素和铟元素的摩尔比为1:3:1。
所述第一子层的厚度为30nm,其包括循环2个周期的依次层叠设置的第一势阱层(层叠设置的GaN层和AlGaN层)和第一势垒层(InGaN层)。
所述第二子层的厚度为100nm,其包括循环10个周期的依次层叠设置的第二势阱层(层叠设置的GaN层和AlGaN层)和第二势垒层(InGaN层)。
所述高温多量子阱层的厚度为50nm,其包括呈周期性交替层叠设置的第三势阱层(层叠设置的GaN层和AlGaN层)和第三势垒层(InGaN层)。
在本申请中,缓冲层、非掺杂GaN层、掺杂Si的GaN层和低温过渡层统称为N型半导体层。第一子层、超晶格结构层和第二子层统称为低温多量子阱层。低温多量子阱层和高温多量子阱层统称为发光层。
尽管已用具体实施例来说明和描述了本发明,然而应意识到,以上各实施例仅用以说明本发明的技术方案,而非对其限制;本领域的普通技术人员应当理解:在不背离本发明的精神和范围的情况下,可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围;因此,这意味着在所附权利要求中包括属于本发明范围内的所有这些替换和修改。

Claims (10)

1.一种发光二极管,包括衬底,以及在所述衬底表面依次层叠设置的N型半导体层、发光层和P型半导体层,所述发光层包括在所述N型半导体层表面依次层叠设置的高温多量子阱层和低温多量子阱层,其特征在于,
所述低温多量子阱层包括在所述高温多量子阱层表面依次层叠设置的第一子层、超晶格结构层和第二子层;
所述第一子层包括在所述高温多量子阱层表面呈周期性依次交替层叠设置的第一势阱层和第一势垒层;
所述超晶格结构层包括在所述第一子层表面呈周期性依次交替层叠设置的AlGaN层、GaN层和AlInGaN层;
所述第二子层包括在所述超晶格结构层表面呈周期性依次交替层叠设置的第二势阱层和第二势垒层。
2.根据权利要求1所述的发光二极管,其特征在于,所述第一子层的交替周期为1~4个周期;
和/或,所述AlGaN/GaN/AlInGaN超晶格结构层的周期个数为大于10个;
和/或,所述第二子层的交替周期为8~12个周期。
3.根据权利要求1所述的发光二极管,其特征在于,所述AlGaN/GaN/AlInGaN超晶格结构层的AlGaN层中的铝元素和镓元素的摩尔比为1:(2~5);
和/或,所述AlGaN/GaN/AlInGaN超晶格结构层的AlInGaN层中的铝元素、镓元素和铟元素的摩尔比为1:(2~5):(1~3)。
4.根据权利要求1所述的发光二极管,其特征在于,所述第一子层的厚度为20~50nm;
和/或,所述超晶格结构层的厚度为15~30nm;
和/或,所述第二子层的厚度为80~130nm。
5.根据权利要求1所述的发光二极管,其特征在于,所述第一势阱层和/或所述第二势阱层包括InGaN层;
优选地,所述第一势垒层和/或所述第二势垒层包括依次层叠设置的GaN层和AlGaN层。
6.根据权利要求1所述的发光二极管,其特征在于,所述高温多量子阱层的厚度为40~60nm;
和/或,所述高温多量子阱层包括呈周期性交替层叠设置的第三势阱层和第三势垒层;
优选地,所述第三势阱层包括依次层叠设置的GaN层和AlGaN层;
优选地,所述第三势垒层包括InGaN层。
7.根据权利要求1~6任一项所述的发光二极管,其特征在于,所述N型半导体层包括在所述衬底表面依次层叠设置的缓冲层、非掺杂GaN层、掺杂Si的GaN层和低温过渡层。
8.如权利要求1~7任一项所述的发光二极管的制备方法,其特征在于,包括如下步骤:
在衬底的表面生长N型半导体层,然后在所述N型半导体层的表面依次生长高温多量子阱层和低温多量子阱层,得到发光层;再在所述发光层的表面生长P型半导体层,得到所述发光二极管;
其中,所述低温多量子阱层的生长方法具体包括:在所述高温多量子阱层表面依次生长第一子层、超晶格结构层和第二子层;
所述超晶格结构层包括在所述第一子层表面呈周期性依次交替层叠设置的AlGaN层、GaN层和AlInGaN层。
9.根据权利要求8所述的制备方法,其特征在于,所述超晶格结构层的生长温度为850~900℃;
和/或,所述超晶格结构层的生长压力为250~350mbar。
10.根据权利要求8所述的制备方法,其特征在于,在所述依次生长第一子层、超晶格结构层的过程中,在生长所述第一子层之后,生长所述超晶格结构层之前,还包括进行空烤处理的步骤;
优选地,所述空烤处理包括如下步骤:在氮气气氛下,将所述第一子层生长完成后的发光二极管加热至900~1000℃;
优选地,所述空烤处理过程中的压力为250~350mbar;
优选地,所述空烤处理的时间为3~5min。
CN202111651209.0A 2021-12-30 2021-12-30 一种发光二极管及其制备方法 Active CN114256394B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111651209.0A CN114256394B (zh) 2021-12-30 2021-12-30 一种发光二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111651209.0A CN114256394B (zh) 2021-12-30 2021-12-30 一种发光二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN114256394A true CN114256394A (zh) 2022-03-29
CN114256394B CN114256394B (zh) 2023-09-19

Family

ID=80798829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111651209.0A Active CN114256394B (zh) 2021-12-30 2021-12-30 一种发光二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN114256394B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114639760A (zh) * 2022-05-19 2022-06-17 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN115036378A (zh) * 2022-04-28 2022-09-09 南昌大学 AlInGaN基单pn结多色探测器及信号检测方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070122994A1 (en) * 2005-11-29 2007-05-31 Rohm Co., Ltd. Nitride semiconductor light emitting element
CN101834245A (zh) * 2001-06-15 2010-09-15 克里公司 在SiC衬底上形成的GaN基LED
CN104659171A (zh) * 2015-01-21 2015-05-27 西安神光皓瑞光电科技有限公司 一种光电器件的电子阻挡层结构
CN105355737A (zh) * 2015-11-24 2016-02-24 山东浪潮华光光电子股份有限公司 高发光效率的量子阱组合led外延结构及其制备方法
DE202014010933U1 (de) * 2013-10-28 2017-03-02 Seoul Viosys Co., Ltd Halbleitervorrichtung
CN107086258A (zh) * 2017-04-18 2017-08-22 安徽三安光电有限公司 一种多量子阱结构及其发光二极管
CN109904289A (zh) * 2019-03-27 2019-06-18 山西飞虹微纳米光电科技有限公司 基于超晶格势垒量子阱结构的led及其制备方法
CN109980056A (zh) * 2019-02-28 2019-07-05 华灿光电(苏州)有限公司 氮化镓基发光二极管外延片及其制造方法
CN110957401A (zh) * 2019-12-26 2020-04-03 厦门乾照光电股份有限公司 一种发光二极管及其制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834245A (zh) * 2001-06-15 2010-09-15 克里公司 在SiC衬底上形成的GaN基LED
US20070122994A1 (en) * 2005-11-29 2007-05-31 Rohm Co., Ltd. Nitride semiconductor light emitting element
DE202014010933U1 (de) * 2013-10-28 2017-03-02 Seoul Viosys Co., Ltd Halbleitervorrichtung
CN104659171A (zh) * 2015-01-21 2015-05-27 西安神光皓瑞光电科技有限公司 一种光电器件的电子阻挡层结构
CN105355737A (zh) * 2015-11-24 2016-02-24 山东浪潮华光光电子股份有限公司 高发光效率的量子阱组合led外延结构及其制备方法
CN107086258A (zh) * 2017-04-18 2017-08-22 安徽三安光电有限公司 一种多量子阱结构及其发光二极管
CN109980056A (zh) * 2019-02-28 2019-07-05 华灿光电(苏州)有限公司 氮化镓基发光二极管外延片及其制造方法
CN109904289A (zh) * 2019-03-27 2019-06-18 山西飞虹微纳米光电科技有限公司 基于超晶格势垒量子阱结构的led及其制备方法
CN110957401A (zh) * 2019-12-26 2020-04-03 厦门乾照光电股份有限公司 一种发光二极管及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115036378A (zh) * 2022-04-28 2022-09-09 南昌大学 AlInGaN基单pn结多色探测器及信号检测方法
CN115036378B (zh) * 2022-04-28 2023-11-28 南昌大学 AlInGaN基单pn结多色探测器及信号检测方法
CN114639760A (zh) * 2022-05-19 2022-06-17 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN114639760B (zh) * 2022-05-19 2022-09-02 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法

Also Published As

Publication number Publication date
CN114256394B (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
JP5330040B2 (ja) 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法
US7838317B2 (en) Vertical nitride semiconductor light emitting diode and method of manufacturing the same
CN114597293B (zh) 发光二极管外延片及其制备方法
CN114256394B (zh) 一种发光二极管及其制备方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN110112273A (zh) 一种深紫外led外延结构及其制备方法和深紫外led
CN103824909A (zh) 一种提高GaN基LED发光亮度的外延方法
CN109860345B (zh) 一种led外延结构生长方法
CN109888071B (zh) 一种GaN基LED外延层结构及其制备方法
CN115020558B (zh) 一种高复合效率的发光二极管外延片及其制备方法
CN106972085A (zh) 一种发光二极管外延片及其制造方法
JP2006339427A (ja) 窒化物半導体発光ダイオード用エピタキシャルウエハの製造方法、窒化物半導体発光ダイオード用エピタキシャルウエハ、及び窒化物半導体発光ダイオード
KR100682873B1 (ko) 반도체 발광 소자 및 그 제조 방법
CN116454186A (zh) 发光二极管外延片及其制备方法、发光二极管
CN104617201B (zh) 一种适合高电流密度的GaN基LED外延结构及其生长方法
CN109326695A (zh) 一种提高氮化镓基led发光二极管亮度的外延片及生长方法
CN116314499B (zh) 有源垒层掺Mg的外延结构及制备方法和芯片
CN105405947B (zh) 新型发光二极管外延片及其制备方法
CN109904289B (zh) 基于超晶格势垒量子阱结构的led及其制备方法
TWI567877B (zh) Manufacturing method of nitride semiconductor device
CN108574026B (zh) 一种led外延电子阻挡层生长方法
US8685775B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
CN111564538B (zh) 紫外发光二极管外延结构及其制备方法
CN101483212A (zh) 三族氮化合物半导体发光二极管及其制造方法
CN211719609U (zh) 一种光电器件结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant