CN116314499B - 有源垒层掺Mg的外延结构及制备方法和芯片 - Google Patents

有源垒层掺Mg的外延结构及制备方法和芯片 Download PDF

Info

Publication number
CN116314499B
CN116314499B CN202310059892.1A CN202310059892A CN116314499B CN 116314499 B CN116314499 B CN 116314499B CN 202310059892 A CN202310059892 A CN 202310059892A CN 116314499 B CN116314499 B CN 116314499B
Authority
CN
China
Prior art keywords
layer
barrier layer
active
active barrier
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310059892.1A
Other languages
English (en)
Other versions
CN116314499A (zh
Inventor
吕腾飞
郭园
展望
芦玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaian Aucksun Optoelectronics Technology Co Ltd
Original Assignee
Huaian Aucksun Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Aucksun Optoelectronics Technology Co Ltd filed Critical Huaian Aucksun Optoelectronics Technology Co Ltd
Priority to CN202310059892.1A priority Critical patent/CN116314499B/zh
Publication of CN116314499A publication Critical patent/CN116314499A/zh
Application granted granted Critical
Publication of CN116314499B publication Critical patent/CN116314499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及发光二极管制造领域,公开了一种有源垒层掺Mg的外延结构及制备方法和芯片,其外延结构包括衬底,以及依次位于其上的缓冲层,未掺杂U型GaN层,GaN层,有源层,p型GaN层及p型接触层;所述有源层从下至上依次为有源阱层和有源垒层交替生长形成,其中,有源垒层包括掺Si有源垒层和至少一层的掺Mg有源垒层。本发明利用阱层和垒层交替层叠而成的有源层结构,并至少在其中一个量子垒中通入一定量的Mg,让有源垒层中的空穴向两侧量子阱中迁移,改善只有后几个阱发光的情况,从而提升内量子效率,提升发光效率。

Description

有源垒层掺Mg的外延结构及制备方法和芯片
技术领域
本发明涉及半导体LED制造领域,特别涉及一种有源垒层掺Mg的外延结构及制备方法和芯片。
背景技术
目前,GaN基发光二极管已经大量应用于固态照明领域以及显示领域,吸引着越来越多的人关注。GaN基发光二极管已经实现工业化生产、在背光源、照明、景观灯等方面都有应用。而外延片作为制造发光二极管的重要部件,现有的发光二极管外延片包括衬底、以及依次位于衬底上的缓冲层、未掺杂U型GaN层,GaN层,有源层,p型GaN层及p型接触层。其中,由于空穴的质量比电子大,所以空穴移动速度慢,电子移动速度快,P层掺杂活化效率相对较低,导致空穴迁移率比较低,迁移率低导致P型层提供的空穴在耗尽区能量损失相对比较大。以至于发光效率只在靠近P型层附近的几个量子阱发光,远离P型层的阱无法实现理想的发光效率,导致发光二极管整体内量子效率差。另外有源层中存在由极化效应导致的量子限制斯塔克效应,使得电子和空穴在空间上的波函数分离,从而导致电子和空穴的辐射复合效率偏低,影响发光二极管的内量子效率。
现如今,有源层包括周期性交替堆叠的量子阱层和量子垒层,这样的结构对增加空穴的迁移率和空穴的扩展能力无正向作用,量子阱中空穴仍然不足,影响发光二极管的发光效率。
发明内容
发明目的:针对现有技术中存在的问题,本发明提供一种有源垒层掺Mg的外延结构及制备方法和芯片,外延结构的有源层由阱层和垒层交替层叠而成,且至少在其中一个量子垒中掺杂一定量的Mg,当注入电流时,有源垒层中的空穴向两侧量子阱中迁移,促进与电子在多量子阱中复合,改善原来后几个阱发光的情况,从而提升内量子效率。
技术方案:本发明提供了一种有源垒层掺Mg的外延结构,包括衬底,以及依次位于衬底上的缓冲层,未掺杂U型GaN层,GaN层,有源层,p型GaN层及p型接触层;所述有源层从下至上依次为有源阱层和有源垒层交替生长形成,其中,有源垒层包括掺Si有源垒层和至少一层掺Mg有源垒层。
进一步地,所述掺Mg有源垒层MgGaN/ MgAlx1Ga(1-x1)N /MgAlx2Ga(1-x2)N 三层复合层的超晶格结构,其中0.05<x1<0.15,0.1<x2<0.25,x1<x2。此生长方式主要是让AlGaN阻挡空穴朝后面的阱跃迁,增加在前阱的复合;另外,AlGaN电势比较高,可与InGaN、GaN形成电势差,当电流注入时,高电势与低电势形成电势差,可以提高发光效率。
进一步地,所述掺Mg有源垒层为MgGaN/ MgAlx1Ga(1-x1)N /MgAlx2Ga(1-x2)N与N型GaN结构组成的四层复合层的超晶格结构,其中0.05<x1<0.15,0.1<x2<0.25,x1<x2。
进一步地,所述N型GaN的Si掺杂浓度为所述掺Si有源垒层Si掺杂浓度的1/2;在有源层量子垒中掺杂Si原子,可以改善量子斯塔克效应,提升内量子效率;
和/或,所述N型GaN层的总厚度为30~40 Å。
进一步地,所述掺Mg有源垒层中,所述MgGaN层的总厚度为50~70 Å;
所述MgAlx1Ga(1-x1)N层的总厚度为10~20 Å;
所述 MgAlx2Ga(1-x2)N层的总厚度为30~40 Å。
进一步地,每层所述掺Mg有源垒层的掺Mg浓度相同;
和/或,所述掺Mg有源垒层总厚度为90~120 Å;
和/或,所述掺Mg有源垒层的总Mg掺杂浓度为1E18~1E19 Atoms/cm3
和/或,所述掺Mg有源垒层为一层时,所述掺Mg有源垒层更靠近所述p型GaN层。
进一步地,所述掺Si有源垒层为n-GaN层;
和/或,所述掺Si有源垒层的厚度为90~120 Å;
和/或,所述掺Si有源垒层的Si掺杂浓度为1E17~1E18 Atoms/cm3
进一步地,所述有源层的周期数为8~12。
本发明还提供一种如上述任一项所述的外延结构的制备方法,包括以下步骤:
提供一衬底;
在所述衬底上生长一缓冲层;
在所述缓冲层上生长一未掺杂U型GaN层;
在所述未掺杂U型GaN层上生长一GaN层;
在所述GaN层上从下至上依次交替生长有源阱层和有源垒层,形成所述有源层;其中,所述有源垒层包括掺Si有源垒层和至少一层掺Mg有源垒层;
在所述有源层上生长一p型GaN层;
在所述p型GaN层上生长一P型接触层。
本发明还提供一种发光二极管芯片,包括如上述任一项所述的外延结构。
有益效果:本发明提供一种有源垒层掺Mg的外延结构及包含该结构的芯片的具体有益效果如下:
1.本发明改善现有技术空穴迁移率较慢而主要集中在靠近p型层部分多量子阱中发光的现象,使远离p层的多量子阱均有电子和空穴复合发光,进而增加LED的出光面积。在插入复合结构层,有效减少电子在外电场的溢流,改善产品的Droop效应。
2.当注入电流时,有源层量子垒中的P型掺杂GaN中空穴向两边迁移,促使电子和空穴在多量子阱中复合发光,改善现有技术中P型层中空穴迁移慢的现象,使远离P型层的阱有和靠近P型层的量子阱有相同的空穴注入,进而实现所有阱复合发光相同,提升内量子效率,增加出光面积。
3.在掺Mg有源垒层中通入一定量的Al是起到一定的阻挡和改变电势差的作用:首先,阻挡大部分空穴向后面量子阱迁移,目的主要是为前阱提供空穴;其次ALGaN电势相对比较高,与GaN形成电势差,提升发光效率。
4.在有源层量子垒中掺杂Si原子,从而改善量子斯塔克效应,提升内量子效率。
附图说明
图1为本发明实施方式1制备的发光二极管外延结构示意图;
图2为本发明实施方式1制备的发光二极管外延结构中有源层的结构示意图;
图3为本发明实施方式1制备的发光二极管外延结构有源层中掺Mg有源垒层的结构示意图;
图4为包含本发明实施方式1制备的发光二极管外延结构的发光二极管芯片的结构示意图;
图5为本发明实施方式2-3制备的发光二极管外延结构中有源层的结构示意图;
图6为本发明实施方式3制备的发光二极管外延结构有源层中掺Mg有源垒层的结构示意图。
附图标注:10衬底;20缓冲层;30未掺杂U型GaN层;40 GaN层;50有源层;60 p型GaN层;70p型接触层;80 p电极;90 n电极;501有源阱层;502有源垒层;5021掺Si有源垒层;5022掺Mg有源垒层。
实施方式
下面结合附图对本发明进行详细的介绍。
实施方式1:
本实施方式提供了一种发光二极管的外延结构,如图1所示,包括从下至上依次设置的衬底10,以及依次位于衬底10上的缓冲层20,未掺杂U型GaN层30,GaN层40,有源层50,p型GaN层60及p型接触层70;有源层50结构如图2所示。
其中,衬底10为外延层生长的基板,常用的衬底10为蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底及氧化锌衬底,在本实施方式中,衬底10材料为蓝宝石,蓝宝石具有透光性能好、耐高温、抗腐蚀、制备工艺成熟及价格较低等优点,被广泛应用于多量子阱基发光二极管中。
衬底10上生长有缓冲层20,其中,缓冲层20用于缓解衬底10与后续生长的外延层之间的晶格失配及热失配,减少晶体缺陷,改善后续外延层的晶体质量。具体地,缓冲层20的厚度为20~30nm,生长温度为800℃~900℃,生长压力为100~200Torr。
缓冲层20上生长有未掺杂U型GaN层30,未掺杂U型GaN层30的厚度约为2000nm,生长温度为1100℃~1150℃,生长压力为200Torr。
未掺杂U型GaN层30上生长有GaN层40,GaN层40提供电子给有源层50,以使电子与空穴在有源层50辐射复合,以达到发光二极管的发光效应,GaN层40通过掺杂剂Si的掺杂,能降低电流集聚效应,提高发光二极管的光电效率。具体地,GaN层40的厚度为1.5~2μm,生长温度为1080℃~1100℃,生长压力为150Torr。
GaN层40上生长有有源层50,有源层50上生长有P型GaN层60,P型GaN层60为有源层50提供空穴,以使电子与空穴在有源层50进行辐射复合,以达到发光二极管的发光效应。具体地,P型GaN层60的厚度为20~30nm,生长温度为980℃~1100℃,生长压力为200Torr。
有源层50包括在GaN层40上依次向上层叠生长的有源阱层501和有源垒层502,周期为10。其中,有源垒层502包括掺Si有源垒层5021和一层掺Mg有源垒层5022。掺Mg有源垒层5022结构如图3所示,为MgGaN/ MgAlx1Ga(1-x1)N /MgAlx2Ga(1-x2)N三层复合层的超晶格结构,其中0.05<x1<0.15,0.1<x2<0.25,x1<x2;MgGaN层的厚度为50~70Å;MgAlx1Ga(1-x1)N层的厚度为10~20Å;MgAlx2Ga(1-x2)N层的厚度为30~40Å;掺Mg有源垒层5022每层掺Mg浓度相同,其总Mg掺杂浓度为5E18~5E19 Atoms/cm3,总厚度为90~120Å;掺Mg有源垒层5022位于有源层50中间第3个周期。掺Mg有源垒层5022也可以位于有源层50中间第4或第5个周期。生长周期8~12 个,放在前面目的是为1~6个阱提供空穴,后面4~6个阱靠P型GaN提供空穴。此生长方式主要是因为靠近P层的阱由P型层提供空穴,远离P型层的阱需要靠位于3~6层通Mg层提供空穴。具体地,有源层50的生长压力控制在200Torr,反应室温度控制在850~880℃。
上述掺Si有源垒层5021为n-GaN层,其Si掺杂浓度为1E17~1E18 Atoms/cm3;厚度为90~120Å。
本实施方式还提供一种发光二极管的外延结构的制备方法,具体如下:
步骤一、提供一衬底10。
其中,衬底10为外延层生长的基板,常用的衬底10为蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底及氧化锌衬底。
步骤二、在所述衬底10上生长一缓冲层20。
其中,缓冲层20用于缓解衬底10与后续生长的外延层之间的晶格失配及热失配,减少晶体缺陷,改善后续外延层的晶体质量。具体地,缓冲层20的厚度为15~30nm,生长温度为800℃~900℃,生长压力为100~200Torr。
步骤三、在所述缓冲层20上生长一未掺杂U型GaN层30。
其中,未掺杂U型GaN层30的厚度约为1500-2500nm,生长温度为1100℃~1150℃,生长压力为150~200torr。
步骤四、在所述未掺杂U型GaN层30上生长一GaN层40。
其中,GaN层40提供电子给有源层50,以使电子与空穴在有源层50辐射复合,以达到发光二极管的发光效应,GaN层40能降低电流集聚效应,提高发光二极管的光电效率。具体地,GaN层40的厚度为1.5~2μm,生长温度为1080℃~1100℃,生长压力为150Torr。
步骤五、在所述GaN层40上生长一有源层50。
其中,在所述GaN层40上依次向上层叠生长有源阱层501和有源垒层502。有源垒层502包括掺Si有源垒层5021和一层掺Mg有源垒层5022。掺Mg有源垒层5022为MgGaN/MgAlx1Ga(1-x1)N /MgAlx2Ga(1-x2)N三层复合层的超晶格结构,其中0.05<x1<0.15,0.1<x2<0.25,x1<x2;MgGaN层的厚度为50~70Å;MgAlx1Ga(1-x1)N层厚度为10~20Å;MgAlx2Ga(1-x2)N层厚度为30~40Å;掺Mg有源垒层5022每层掺Mg浓度相同,其总Mg掺杂浓度为5E18~5E19Atoms/cm3,总厚度为90~120Å;掺Mg有源垒层5022位于有源层50中间第3个周期。掺Si有源垒层5021为n-GaN层,其Si掺杂浓度为1E17~1E18 Atoms/cm3;厚度为90~120Å。具体地,InGaN层501生长温度750~800℃,生长压力200 Torr , GaN层502生长温度850~900℃,生长压力200 Torr,生长周期8~12。
步骤六、在所述有源层50上生长P型GaN层60。
其中,P型GaN层60为有源层50提供空穴,以使电子与空穴在有源层50进行辐射复合,以达到发光二极管的发光效应。具体地,P型GaN层60的厚度为20~30nm,生长温度为980~1100℃,生长压力为200Torr。
步骤七、在所述P型GaN层60上生长p型接触层70。
其中,p型接触层70的厚度为2~5nm,生长温度为900~950℃,生长压力为200Torr。
通过上述步骤制备出的LED外延结构应用在发光二极管芯片中时,该发光二极管芯片的结构如图4所示,包括上述LED外延结构,在该外延结构的P型接触层70上连接有P电极80,在GaN层40上连接有N电极90。
实施方式
本实施方式中与实施方式1大致相同,区别在于,本实施方式中有源层50结构如图5所示,有源层50从下至上依次为有源阱层501和有源垒层502交替生长形成,其中,有源垒层502为掺Si有源垒层5021和掺Mg有源垒层5022交替生长,掺Mg有源垒层5022的总Mg掺杂浓度为1E18~1E19 Atoms/cm3
除此之外,本实施方式与实施方式1完全相同,此处不做赘述。
实施方式
本实施方式中与实施方式1大致相同,区别在于,本实施方式中有源层50结构如图5所示,有源层50从下至上依次为有源阱层501和有源垒层502交替生长形成,其中,有源垒层502为掺Si有源垒层5021和掺Mg有源垒层5022交替生长,掺Mg有源垒层5022的总Mg掺杂浓度为1E18~1E19 Atoms/cm3。掺Mg有源垒层5022结构如图6所示,为MgGaN/ MgAlx1Ga(1-x1)N/MgAlx2Ga(1-x2)N与N型GaN结构组成的四层复合层的超晶格结构,其中0.05<x1<0.15, 0.1<x2<0.25,x1<x2,N型GaN的Si浓度为掺Si有源垒层5021中Si浓度的1/2。
本实施方式提供的制备方法中,有源层50中掺Mg有源垒层5022为MgGaN/MgAlx1Ga(1-x1)N /MgAlx2Ga(1-x2)N与N型GaN结构组成的四层复合层的超晶格结构,其中0.05<x1<0.15,0.1<x2<0.25,x1<x2,其中MgGaN层的厚度为50~70 Å, MgAlx1Ga(1-x1)N层的厚度为10~20 Å,MgAlx2Ga(1-x2)N层的厚度为30~40 Å,N型GaN层的厚度为30~40 Å,掺Mg有源垒层5022的总Mg掺杂浓度为1E18~1E19 Atoms/cm3。具体地,InGaN层501,生长温度750~800℃,生长压力200 Torr , GaN502层生长温度850~900℃,生长压力同501,生长周期8~12。
除此之外,本实施方式与实施方式1完全相同,此处不做赘述。
本对比例提供的一种传统的发光二极管的外延结构,本对比例中的发光二极管的外延结构与实施方式1中的发光二极管的外延结构的不同之处在于:
有源层50内量子垒生长温度850~900℃,压力200Torr, Si掺杂浓度为1E17~1E18Atoms/cm3,且不通Mg。
对包含本发明实施方式1-3及对比例中制备得到的外延结构的LED芯片进行对比分析,结果如下表所示:
以绿光数码为例:
对比例 实施方式1 实施方式2 实施方式3 实施方式1-对比例 实施方式2-对比例 实施方式3-对比例
totalyield 99.34% 99.18% 99.34% 99.34% -0.16% 0% 0%
Lop(mv) 23.6 23.8 23.68 23.82 0.2 0.08 0.22
VF1(V) 3.175 3.170 3.174 3.178 -0.005 -0.001 0.003
VZ(V) 53.7 54.8 55.8 54.0 1.1 2.1 0.3
ESD-8K 99.34% 99.37% 99.37% 99.67% 0.03% 0.03% 0.33%
从上表可知,与对比例相比,包含本发明实施方式1制备得到的外延结构的LED芯片的Lop上升0.2mv,VF1下降0.005V, VZ上升1.1V,其他数据相当;包含本发明实施方式2制备得到的外延结构的LED芯片的Lop上升0.08mv,VF1下降0.001V, VZ上升2.1V,其他数据相当;包含本发明实施方式3制备得到的外延结构的LED芯片的Lop上升0.22mv,VF1上升0.003V, VZ上升0.3V,其他数据相当;说明本发明制备的外延片可以促进空穴与电子在多量子阱中复合,改善原来后几个阱发光的情况,从而提升内量子效率。
上述实施方式只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所做的等效变换或修饰,都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种有源垒层掺Mg的外延结构,包括衬底(10),以及依次位于衬底(10)上的缓冲层(20),未掺杂U型GaN层(30),GaN层(40),有源层(50),p型GaN层(60)及p型接触层(70);其特征在于,所述有源层(50)从下至上依次为有源阱层(501)和有源垒层(502)交替生长形成,其中,有源垒层包括掺Si有源垒层(5021)和至少一层掺Mg有源垒层(5022);其中,所述掺Mg有源垒层(5022)为一层时,所述掺Mg有源垒层(5022)更远离所述p型GaN层(60);
所述掺Mg有源垒层(5022)为MgGaN/MgAlx1Ga(1-x1)N/MgAlx2Ga(1-x2)N三层复合层的超晶格结构,其中0.05<x1<0.15,0.1<x2<0.25,x1<x2;
或者,所述掺Mg有源垒层(5022)为MgGaN/MgAlx1Ga(1-x1)N/MgAlx2Ga(1-x2)N与N型GaN结构组成的四层复合层的超晶格结构,其中0.05<x1<0.15,0.1<x2<0.25,x1<x2。
2.根据权利要求1所述的外延结构,其特征在于,当所述掺Mg有源垒层(5022)为MgGaN/MgAlx1Ga(1-x1)N/MgAlx2Ga(1-x2)N与N型GaN结构组成的四层复合层的超晶格结构时,所述N型GaN的Si掺杂浓度为所述掺Si有源垒层(5021)Si掺杂浓度的1/2;
和/或,所述N型GaN层的总厚度为
3.根据权利要求1所述的外延结构,其特征在于,所述掺Mg有源垒层(5022)中,所述MgGaN层的总厚度为
所述MgAlx1Ga(1-x1)N层的总厚度为
所述MgAlx2Ga(1-x2)N层的总厚度为
4.根据权利要求1至3中任一项所述的外延结构,其特征在于,每层所述掺Mg有源垒层(5022)的掺Mg浓度相同;
和/或,所述掺Mg有源垒层(5022)总厚度为
和/或,所述掺Mg有源垒层(5022)的总Mg掺杂浓度为1E18~1E19 Atoms/cm3
5.根据权利要求1至3中任一项所述的外延结构,其特征在于,所述掺Si有源垒层(5021)为n-GaN层;
和/或,所述掺Si有源垒层(5021)的厚度为
和/或,所述掺Si有源垒层(5021)的Si掺杂浓度为1E17~1E18 Atoms/cm3
6.根据权利要求1至3中任一项所述的外延结构,其特征在于,所述有源层(50)的周期数为8~12。
7.一种如权利要求1至6中任一项所述的外延结构的制备方法,其特征在于,包括以下步骤:
提供一衬底(10);
在所述衬底(10)上生长一缓冲层(20);
在所述缓冲层(20)上生长一未掺杂U型GaN层(30);
在所述未掺杂U型GaN层(30)上生长一GaN层(40);
在所述GaN层(40)上从下至上依次交替生长有源阱层(501)和有源垒层(502),形成所述有源层(50);其中,所述有源垒层(502)包括掺Si有源垒层(5021)和至少一层掺Mg有源垒层(5022);
在所述有源层(50)上生长一p型GaN层(60);
在所述p型GaN层(60)上生长一P型接触层(70)。
8.一种发光二极管芯片,其特征在于,包括如权利要求1至6中任一项所述的外延结构。
CN202310059892.1A 2023-01-17 2023-01-17 有源垒层掺Mg的外延结构及制备方法和芯片 Active CN116314499B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310059892.1A CN116314499B (zh) 2023-01-17 2023-01-17 有源垒层掺Mg的外延结构及制备方法和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310059892.1A CN116314499B (zh) 2023-01-17 2023-01-17 有源垒层掺Mg的外延结构及制备方法和芯片

Publications (2)

Publication Number Publication Date
CN116314499A CN116314499A (zh) 2023-06-23
CN116314499B true CN116314499B (zh) 2023-10-20

Family

ID=86787822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310059892.1A Active CN116314499B (zh) 2023-01-17 2023-01-17 有源垒层掺Mg的外延结构及制备方法和芯片

Country Status (1)

Country Link
CN (1) CN116314499B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116995161B (zh) * 2023-09-27 2023-12-15 江西兆驰半导体有限公司 高铟氮化镓基led外延片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484175A (zh) * 2009-07-31 2012-05-30 应用材料公司 具有提高的量子效率的发光二极管和制造方法
CN113782652A (zh) * 2021-10-11 2021-12-10 中紫半导体科技(东莞)有限公司 一种量子垒掺杂的紫外led外延片及其制造方法
CN114981383A (zh) * 2020-01-17 2022-08-30 浜松光子学株式会社 发光体、电子束检测器和扫描型电子显微镜

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484175A (zh) * 2009-07-31 2012-05-30 应用材料公司 具有提高的量子效率的发光二极管和制造方法
CN114981383A (zh) * 2020-01-17 2022-08-30 浜松光子学株式会社 发光体、电子束检测器和扫描型电子显微镜
CN113782652A (zh) * 2021-10-11 2021-12-10 中紫半导体科技(东莞)有限公司 一种量子垒掺杂的紫外led外延片及其制造方法

Also Published As

Publication number Publication date
CN116314499A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
US9257599B2 (en) Semiconductor light emitting device including hole injection layer
CN113675303A (zh) 一种氮化物发光二极管外延片及其制备方法
CN105206726A (zh) 一种led结构及其生长方法
CN116581214A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116825918B (zh) 发光二极管外延片及其制备方法
CN106129196A (zh) 一种用于倒装led芯片的外延片及其制备方法
CN116314499B (zh) 有源垒层掺Mg的外延结构及制备方法和芯片
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN116914046A (zh) 发光二极管外延片及其制备方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN117410406B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116014041B (zh) 发光二极管外延片及其制备方法、发光二极管
CN217641376U (zh) 一种led外延片及led芯片
CN114824005B (zh) 一种GaN基发光二极管的外延结构及其制备方法
CN218039254U (zh) 氮化镓基外延片及氮化镓基发光二极管
CN218351492U (zh) 外延片及发光二极管
CN116387433A (zh) 一种深紫外发光二极管及其外延生长方法
CN108831975B (zh) 一种发光二极管外延片及其制备方法
CN109473525B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN108598235B (zh) GaN基LED结构及其制备方法
CN114613891B (zh) 一种具有复合电子阻挡层的发光二极管及其制备方法
CN115986023B (zh) 一种外延片及包含该外延片的发光二极管
CN117810332B (zh) 氮化镓基发光二极管外延片及其制备方法
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管
CN213636023U (zh) 一种多量子阱结构及发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant