CN102484175A - 具有提高的量子效率的发光二极管和制造方法 - Google Patents

具有提高的量子效率的发光二极管和制造方法 Download PDF

Info

Publication number
CN102484175A
CN102484175A CN2010800397393A CN201080039739A CN102484175A CN 102484175 A CN102484175 A CN 102484175A CN 2010800397393 A CN2010800397393 A CN 2010800397393A CN 201080039739 A CN201080039739 A CN 201080039739A CN 102484175 A CN102484175 A CN 102484175A
Authority
CN
China
Prior art keywords
family
type
iii
species
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800397393A
Other languages
English (en)
Inventor
苏杰
O·克利里欧科
Y·梅尔尼克
H·科吉里
L·陈
石川哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN102484175A publication Critical patent/CN102484175A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

量子阱结构的一个实施方式包含有源区，所述有源区包括有源层，所述有源层包含量子阱和障壁层，其中有源层中的一些或全部为p型掺杂的。P型掺杂有源层中的一些或全部通过将P-N结的位置定位在元件的有源区中进而使主要辐射复合能够发生在有源区内，来改良III-V化合物半导体发光二极管的量子效率。在一个实施方式中，在具有含共晶源合金的氢化物气相外延(HVPE)沉积腔室的组合工具中制造量子阱结构。在一个实施方式中，通过组合工具在分离腔室中生长氮化铟镓(InGaN)层和镁掺杂的氮化镓(Mg-GaN)或镁掺杂的氮化铝镓(Mg-AlGaN)层，避免铟与镁交叉污染。也描述了通过使用III族金属共晶的氢化物气相外延进行对III族氮化物的掺杂。在一个实施方式中，提供用于p型或n型III族氮化物外延膜的HVPE沉积的源，所述源包括与III族物种的液相机械(共晶)混合物。在一个实施方式中，提供用于执行p型或n型III族氮化物外延膜的HVPE沉积的方法，所述方法包括使用与III族物种的液相机械(共晶)混合物。

Description

具有提高的量子效率的发光二极管和制造方法
相关申请的交叉引用
本申请请求2009年7月31日提交的美国临时申请第61/230,438号和2009年11月23日提交的美国临时申请第61/263,735号的权利，所述美国临时申请的全部内容在此以引用的方式并入本文。
技术领域
本发明的实施方式涉及具有提高的量子效率的发光二极管和所述发光二极管的制造方法。
背景技术
发光二极管(LED)为照明技术中的终极光源。LED技术过去几十年来已获得繁荣的发展。高效率、高可靠性、坚固的结构、低功耗和耐久性是快速发展基于高亮度可见LED的固态照明的关键因素。如长丝灯泡或荧光灯的常规光源取决于白炽光或气体放电。这两种工艺伴随有归因于高温和大斯托克斯频移特性的大能量损耗。另一方面，半导体允许高效的光产生方式。由半导体材料制成的LED具有以接近1(near unity)的效率将电转换为光的潜能。典型的基于氮化镓(GaN)的发光二极管(LED)的例子在图1中示出。LED结构包括基板102，基板102具有夹在n型接触层106与p型接触层108之间的有源区104，n型接触层106诸如为硅掺杂的氮化镓(Si-GaN)层，p型接触层108诸如为镁掺杂的氮化镓(Mg-GaN)层。有源区通常包含一个或更多个氮化铟镓(InGaN)或氮化铝镓(A1GaN)量子阱层120和数个障壁层122，以产生多量子阱(MQW)元件，障壁层122诸如为氮化镓(GaN)层。LED结构100通常包括镁掺杂的电子阻挡层(EBL)110，以有效地将辐射复合限制在有源区内，镁掺杂的电子阻挡层110诸如为Mg-AlGaN层。
有源区中的氮化镓(GaN)障壁层122通常掺杂有硅，以提高LED性能。硅掺杂由于极化而改良MQW的晶体界面品质和压电场的库仑屏蔽。不幸的是，MQW有源区中的硅掺杂将P-N结位置从MQW区域(或最后InGaN阱与EBL层之间的界面)移位至EBL层110中或甚至移位至p型接触层108中。因此，空穴几乎不能行进至有源区中。因此，主要的辐射复合发生在EBL层110或p型接触内，从而导致较低的内量子效率(IQE)和偏移波长。
附图说明
图1为具有硅掺杂障壁的常规氮化镓LED的示图。
图2A为根据本发明的一个实施方式的具有p型障壁的LED的示图。
图2B为根据本发明的一个实施方式的具有镁掺杂障壁的氮化镓LED的示图。
图2C为根据本发明的一个实施方式的具有p型障壁层和p型量子阱的LED结构的示图。
图2D为根据本发明的一个实施方式的具有p型障壁层和n型障壁层的LED结构的示图。
图2E为根据本发明的一个实施方式的具有p型障壁层、n型障壁层和中间无掺杂障壁层的LED结构的示图。
图2F为根据本发明的一个实施方式的具有p型障壁层、n型障壁层和无掺杂中央障壁层的LED结构的示图，所述p型障壁层紧邻电子阻挡层，所述n型障壁层紧邻n型接触层。
图3示出具有镁掺杂障壁的LED器件的结位置和具有硅掺杂障壁的LED器件的结位置。
图4为用于具有镁掺杂障壁和硅掺杂障壁的LED器件的电子浓度和空穴浓度的示图。
图5为具有硅掺杂障壁和镁掺杂障壁的LED器件的辐射复合的示图。
图6为比较各LED器件的IQE辐射复合和空穴浓度的表，这些LED器件分别具有硅掺杂障壁、半镁掺杂障壁和全镁掺杂障壁。
图7为示出根据本发明的一个实施方式的处理系统的等角视图。
图8为图7中所示的处理系统的平面图。
图9为示出根据本发明的一个实施方式的装载台和装载锁定腔室的等角视图。
图10为根据本发明的一个实施方式的装载锁定腔室的示意图。
图11为根据本发明的一个实施方式的载板的等角视图。
图12为根据本发明的一个实施方式的批次装载锁定腔室的示意图。
图13为根据本发明的一个实施方式的工作平台的等角视图。
图14为根据本发明的一个实施方式的转移腔室的平面图。
图15为根据本发明的一个实施方式的氢化物气相外延(HVPE)腔室的示意性横截面图。
图16为根据本发明的一个实施方式的金属有机化学气相沉积(MOCVD)腔室的示意性横截面图。
图17为示出用于制造化合氮化物半导体器件的处理系统的另一个实施方式的示意图。
图18为示出用于制造化合氮化物半导体器件的处理系统的另一个实施方式的示意图。
图19示出根据本发明的一个实施方式的作为共晶体中物种A与B的比率的函数的温度的曲线图。
图20根据本发明的一个实施方式以周期表格式示出多种镓二元物系。
图21示出根据本发明的一个实施方式的示例性镁-镓(Mg-Ga)相图，所述示例性镁-镓相图用于选择用于HVPE沉积的适当共晶混合物。
图22根据本发明的一个实施方式描述证实在氮化镓膜中实现镁并入的XPS光谱。
图23为表示根据本发明的一个实施方式的由镓:镁共晶体形成的镁掺杂p型氮化镓膜中的深度分布的SIMS光谱。
图24示出根据本发明的一个实施方式的用于镓与铍的机械混合物的温度-成分相图。
图25示出根据本发明的一个实施方式的用于镓与钙的机械混合物的温度-成分相图。
图26A示出根据本发明的一个实施方式的用于镓与锶的机械混合物的温度-成分相图。
图26B示出根据本发明的一个实施方式的用于镓与镁的机械混合物的温度-成分相图。
图26C示出根据本发明的一个实施方式的用于镓与铜的机械混合物的温度-成分相图。
图26D示出根据本发明的一个实施方式的用于镓与铜的机械混合物的温度-成分相图。
图27为根据本发明的一个实施方式的HVPE设备的示意图。
具体实施方式
在以下描述中，描述了许多具体细节，如制造条件和材料体系，以便提供对本发明的实施方式的彻底理解。本领域技术人员将显而易见的是，可在没有这些具体细节的情况下实践本发明的实施方式。在其它情形中，没有详细描述熟知的特征，以使不会不当地使本发明的实施方式模糊，所述熟知的特征诸如设施布局或特定工具设置。此外，将理解，图中所示的各种实施方式为说明性表示并且不一定按比例绘制。另外，虽然可能没有明确地公开在本文实施方式中的其它布置和设置，但是这些其它布置和设置仍然视为在本发明的精神和范围内。
本发明的实施方式通过对多量子阱器件中的一些或所有障壁层进行p型掺杂，来改良III-V化合物半导体发光二极管(LED)的量子效率。P型掺杂一些或所有障壁层将P-N结的位置定位于器件的有源区中，藉此使主要的辐射复合能够发生在有源区内，并且藉此改良器件的量子效率。p型掺杂剂可为具有至少两个价电子的任何元素。在本发明的一个特定实施方式中，p型掺杂剂为镁(Mg)。另外，在本发明的一些实施方式中，不仅一些或所有障壁层为p型掺杂，而且一些或所有量子阱也为p型掺杂。在本发明的一个实施方式中，在组合工具中制造LED器件，所述组合工具具有金属有机物化学气相沉积(MOCVD)腔室和氢化物气相外延(HVPE)沉积腔室和/或等离子体辅助MOCVD腔室。以此方式，诸如氮化铟镓(InGaN)层的量子阱层可在一个工艺腔室(诸如，MOCVD、等离子体辅助MOCVD)中或通过HVPE形成，并且p型掺杂的障壁层可在另一个工艺腔室中形成，以避免铟(In)与镁(Mg)在单一腔室中交叉污染。根据本发明的一个实施方式，还描述了使用III族金属共晶通过氢化物气相外延来掺杂III族氮化物。
图2A示出根据本发明的一个实施方式的LED结构200。LED结构200包括块体基板202。块体基板可为任何适合的基板，诸如(但不限于)蓝宝石(Al2O3)基板、碳化硅(SiC)基板、硅(Si)基板、氧化锌(ZnO)基板、氧化镁(MgO)基板、氮化镓(GaN)基板、氧化铝锂(LiAlO2)基板和氧化镓锂(LiGaO2)基板。另外，基板202可为平坦基板或在基板202中具有图案化特征。可在基板202上形成缓冲或过渡层204。缓冲/过渡层204提供基板202与LED结构的随后形成器件层之间的缓冲或过渡。
接下来，在缓冲/过渡层上形成n型接触层206。N型接触层206可为任何n型掺杂的III-V半导体薄膜，诸如(但不限于)氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷砷化镓(GaAsP)、磷化铝镓铟(AlGaInP)、氮化铟镓(InGaN)和磷化铝镓铟(AlGaInP)。在本发明的实施方式中，n型接触层206可为单晶的或多晶的。在本发明的特定实施方式中，n型接触层206为单晶的。通常用硅(Si)将N型接触层206掺杂为介于每立方厘米1×1018个原子至每立方厘米5×1019个原子之间的传导率水平。另外，可将n型接触层206形成为4微米至10微米之间的厚度。
在n型接触层206上形成有源区208。在本发明的一个实施方式中，有源区208包含单个量子阱或多个量子阱。在本发明的一个实施方式中，有源区208包括第一量子阱220和第二量子阱222与第一障壁层224和第二障壁层226。第一量子阱220形成于n型接触层206上，第一障壁层224形成于第一量子阱220上，第二量子阱222形成于第一障壁层224上，并且第二障壁层226形成于第二量子阱222上。量子阱220和222与障壁224和226可由任何适合III-V半导体材料形成，诸如(但不限于)氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷砷化镓(GaAsP)、磷化铝镓铟(AlGaInP)、氮化铟镓(InGaN)和磷化铝镓铟(AlGaInP)。在本发明的实施方式中，量子阱220和222与屏障224和226可为单晶的或多晶的。在本发明的特定实施方式中，量子阱220和222与屏障224和226为单晶的。量子阱220和222是由能带隙比用来形成障壁224和226的III-V半导体材料的能带隙小的III-V半导体材料形成，使得障壁层可将载流子限制在阱内。障壁层224和226的半导体材料应该具有至少0.1电子伏特和优选地至少0.2伏特的能带隙，所述能带隙大于用来形成阱220和222的半导体的能带隙。另外，应了解，通常量子阱的所有障壁层224和226由相同半导体材料形成，并且量子阱的所有阱220和222由相同半导体材料形成。通常，选择用于阱的半导体材料的类型决定自LED发射的辐射的频率。
在本发明的一个实施方式中，将障壁224和226中的至少一个掺杂至p型传导率水平。可使用具有至少两个价电子的任何元素将障壁224或226掺杂为p型传导率，所述任何元素诸如(但不限于)为镁(Mg)、钴(Co)和锌(Zn)。在特定实施方式中，用镁掺杂障壁层。在本发明的一个实施方式中，将障壁层224和226中的至少一个掺杂为介于每平方厘米1×1017个原子至每平方厘米1×1019个原子之间的p型传导率水平。选择掺杂水平和p型障壁层的位置，使得P-N结的位置定位在有源区内，从而使主要的复合发生在有源区208内。
在本发明的一个实施方式中，LED结构200包括形成于有源区208上的电子阻挡层(EBL)210。电子阻挡层210直接形成于有源区208的第一障壁层224上。电子阻挡层210可由任何适合III-V化合物半导体形成，诸如(但不限于)氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷砷化镓(GaAsP)、磷化铝镓铟(AlGaInP)、氮化铟镓(InGaN)和磷化铝镓铟(AlGaInP)。在本发明的实施方式中，电子阻挡层210可为单晶的或多晶的。在本发明的特定实施方式中，电子阻挡层210为单晶的。提供电子阻挡层210以有助于将辐射复合限制在有源区内。电子阻挡层210具有介于每立方厘米1×1018个原子与每立方厘米1×1020个原子之间的p型掺杂，并且将电子阻挡层210形成为约
Figure BPA00001516450200061
至
Figure BPA00001516450200062
的厚度。电子阻挡层210的能带隙比量子阱和障壁层的能带隙更高。
最后，在电子阻挡层210上形成p型接触层212。P型接触层可为任何适合III-V半导体，诸如(但不限于)氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷砷化镓(GaAsP)、磷化铝镓铟(AlGaInP)、氮化铟镓(InGaN)和磷化铝镓铟(AlGaInP)。在本发明的实施方式中，p型接触层212可为单晶膜或多晶膜。在本发明的特定实施方式中，p型接触层212为单晶的。P型接触层可被掺杂为介于每立方厘米1×1019个原子至每立方厘米1×1021个原子之间的p型传导率水平，并且P型接触层可形成为近似100nm至500nm的厚度。
在本发明的一个实施方式中，有源器件区208包括多个障壁层和量子阱，以制造具有多量子阱(MQW)的发光二极管。在本发明的一个实施方式中，有源区208包括障壁层和阱的10至20个之间的叠层，其中每个叠层包括1nm至5nm厚的量子阱层和1nm至30nm厚的障壁层。在本发明的一个实施方式中，障壁层中的至少一个被掺杂为p型传导率。在本发明的一个实施方式中，障壁层中的每一个被掺杂为p型传导率。在本发明的另一个实施方式中，仅与电子阻挡层(EBL)210接触的障壁层被掺杂为p型传导率水平。如上文所阐述地，将一个或更多个障壁层轻微掺杂为介于每立方厘米1×1017个原子至每立方厘米1×1019个原子之间的p型传导率水平。
图2B示出本发明的一个特定实施方式，其中基板202为(0001)蓝宝石基板。缓冲/过渡层204为无掺杂的氮化镓(GaN)层。n型接触层206为硅掺杂的氮化镓(Si-GaN)层。如图2B中所示，有源区208由数个镁掺杂的氮化镓(Mg-GaN)障壁层224/226和数个氮化铟镓(InGaN)量子阱层220/222组成。电子阻挡层210为镁掺杂的氮化铝镓(Mg-AlGaN)层。p型接触层212为镁掺杂的氮化镓(Mg-GaN)层。
有源区中的p型掺杂将P-N结位置向有源区移位，如图3中所示。在硅掺杂障壁层的情况下，诸如图1中所示的器件，将P-N结位置定位于最后的氮化铟镓(InGaN)阱中，而在MQW中有镁掺杂障壁层的情况下，将P-N结位置移位至第一氮化铟镓(InGaN)阱。图4示出具有镁掺杂障壁的MQW与具有硅掺杂障壁的MQW之间载流子浓度的差异。具有镁掺杂障壁的MQW的空穴浓度与具有硅掺杂障壁的MQW的空穴浓度相比较显著提高。辐射复合也由于具有镁掺杂障壁的有源区中的高空穴浓度而显著增加，如图5中所示。
图6示出通过用镁掺杂障壁来增加内量子效率(IQE)。理论上，IQE可达到90％。尽管图6指出在有源区中的全部氮化镓障壁层中通过镁掺杂获得最好的IQE，但是诸如复合速率、发射光的波长范围的附加因素对于LED制造也很重要。这些因素可影响产率、亮度、颜色等。因此，实际上，其它实施方式可具有优点。
例如，在本发明的一个实施方式中，如图2C中所示，不仅将障壁层224和226掺杂为p型传导率水平，而且还将量子阱层228和230中的一个或更多个掺杂为p型传导率水平。在本发明的一个实施方式中，用例如镁将量子阱228和230中的一个或更多个掺杂为介于每立方厘米1×1018个原子至每立方厘米1×1019个原子之间的p型传导率水平。
在本发明的另一个实施方式中，如图2D中所示，将最接近n型接触层206的障壁层中的一个或更多个掺杂为n型传导率水平，而将最接近电子阻挡层(EBL)210和p型接触层212的障壁层中的一个或更多个掺杂为p型传导率水平。可用诸如(但不限于)硅的n型掺杂剂将n型障壁层掺杂为介于每立方厘米1×1017个原子至每立方厘米1×1019个原子之间的浓度。这种掺杂分布将使大部分复合集中在有源区中间。在本发明的另一个实施方式中，以分级方式将最接近n型接触层的障壁层掺杂为n型传导率，藉此将最接近n型接触的障壁层掺杂为比朝向有源区208的中心的n型障壁更高的n型传导率水平，而以分级方式将最接近电子障壁层(EBL)210的障壁层掺杂为p型传导率水平，由此最接近EBL层210的障壁层具有比朝向有源区208的中心的障壁层更高的p型传导率水平。例如，如图2D中所示，障壁层240被掺杂为n型传导率水平N1，诸如每立方厘米1×1018个原子，所述n型传导率水平N1大于障壁层242的n型传导率水平N2，诸如每立方厘米5×1017个原子，所述障壁层242的n型传导率水平N2又大于障壁层246的n型传导率水平N3，诸如每立方厘米1×1017个原子。以类似方式，最接近于EBL层210的障壁层250被掺杂为p型传导率水平P1，诸如每立方厘米1×1019个原子，所述p型传导率水平P1大于下一个紧邻障壁层252的p型传导率水平P2，诸如每立方厘米5×1018个原子，所述p型传导率水平P2又大于下一个紧邻障壁层254的p型传导率水平P3，诸如每立方厘米1×1018个原子。
图2E示出本发明的另一个实施方式，除中间障壁层中的一个或更多个为无掺杂层之外，所述另一个实施方式类似于上文所述实施方式。例如，以均匀或分级方式将紧邻n型接触的障壁层240、242和244中的一个或更多个掺杂为n型传导率，以均匀或分级方式将紧邻p型接触区的障壁层250、252和254中的一个或更多个掺杂为p型传导率水平，并且定位于p型传导率障壁层与n型传导率层之间的障壁层206和262中的一个或更多个为无掺杂层。
在本发明的另一个实施方式中，如图2F中所示，仅掺杂与电子阻挡层(EBL)210和n型接触层206共用界面的障壁层，而有源区内部的剩余障壁层保持无掺杂。即，例如，紧邻电子阻挡层210形成p型障壁层270，并且紧邻n型接触层206形成n型障壁层272。形成于p型障壁270与n型障壁272之间的障壁层274、276和278为无掺杂层。
本发明器件的接触层、障壁层和量子阱可通过任何适合技术形成，诸如(但不限于)氢化物气相外延(HVPE)、金属有机物化学气相沉积(MOCVD)和等离子体增强的MOCVD。在本发明的一个实施方式中，在组合工具中制造LED器件的各个层，所述组合工具具有氢化物气相外延(HVPE)沉积腔室和金属有机物化学气相沉积(MOCVD)腔室和/或等离子体增强的MOCVD腔室。在本发明的一个实施方式中，提供第二HVPE腔室。
在本发明的一个实施方式中，通过MOCVD或等离子体增强的MOCVD在一个腔室中生长一个或更多个氮化铟镓(InGaN)阱层，并且通过另一个腔室，诸如HVPE，形成一个或更多个镁掺杂的氮化镓(Mg-GaN)障壁层，以避免铟(In)与镁(Mg)在单个腔室中交叉污染。在本发明的一个实施方式中，在介于600℃至900℃之间的低温下形成镁掺杂的氮化镓(Mg-GaN)障壁层，所述低温与氮化铟镓(InGaN)量子阱层的低温生长相容，以便最小化镁与铟之间的交叉干扰和对氮化铟镓(InGaN)量子阱的热损坏。
可通过将铟的金属有机物源(诸如三甲基铟(TMIn))和镓的有机物源(诸如三甲基镓(TMGa))与氮源(诸如氨(NH3))一起提供至含有基板的腔室中，经由MOCVD形成氮化铟镓(InGaN)膜。可使用载体气体，诸如N2。可将基板加热至介于700℃至850℃之间的生长温度，所述生长温度使源气体反应并在基板上形成氮化铟镓(InGaN)膜。当沉积氮化铟镓(InGaN)膜时可将腔室维持在介于100托至大气压力之间的压力下。在本发明的一个实施方式中，氮化铟镓膜具有原子式In1Ga1-xN，其中0.05≤x≤0.25。相对于镓20％至80％的气相铟原子比率将产生介于5％至25％之间的固相铟。可通过包括p型前驱物经由MOCVD形成p型氮化铟镓(p-InGaN)量子阱，所述p型前驱物诸如(但不限于)双环戊二烯镁(Cp2Mg)。
可通过将含镓前驱物(诸如氯化镓(GaCl或GaCl3))、含镁前驱物(诸如氯化镁(MgCl))和含氮前驱物(诸如氨(NH3))提供至腔室中和使上述物质在基板表面附近一起反应以沉积镁掺杂的氮化镓(Mg-GaN)膜，来经由HVPE形成镁掺杂的氮化镓(Mg-GaN)层。在本发明的一个实施方式中，通过提供镓源和在所述镓源上方流动卤化物或卤素气体以形成气态含镓前驱物，来形成含镓前驱物。在本发明的一个实施方式中，使HCl与液体镓源反应以形成气态氯化镓(GaCl)。在本发明的另一个实施方式中，使氯气(Cl2)与液体镓反应以形成GaCl和GaCl3。类似地，可通过提供镁源和在所述镁源上方流动卤化物或卤素气体以形成含镁前驱物，来形成含镁(Mg)前驱物。在本发明的一个实施方式中，使Cl2与镁(Mg)反应以形成氯化镁(MgCl)。在本发明的一个实施方式中，在沉积期间将腔室维持在介于100托与760托之间的压力下。在一个实施方式中，当沉积镁掺杂的氮化镓(Mg-GaN)膜时将腔室维持在约450托至约760托的压力下。在本发明的一个实施方式中，在小于900℃的温度下形成镁掺杂的氮化镓膜，并且理想地温度在600℃至900℃之间。除了将用来自硅源的硅前驱物替代镁前驱物之外，可用类似的方式形成n型GaN层，诸如，硅掺杂的氮化镓(Si-GaN)层。
在本发明的一个实施方式中，使用镁镓(MgGa)共晶合金作为源，通过HVPE形成一个或更多个镁掺杂的氮化镓(Mg-GaN)障壁层。然后，使HCl或氯气(Cl2)与镁镓(MgGa)共晶合金反应，以形成气态氯化镁(MgCl)和氯化镓(GaCl或GaCl3)。
在本发明的一个实施方式中，在与用来形成镁掺杂的氮化镓(Mg-GaN)障壁层相同的腔室中通过HVPE形成一个或更多个氮化铟镓(InGaN)量子阱。在本发明的一个实施方式中，在与障壁层相同的腔室中但是使用分离的铟镓(InGa)共晶合金作为源，通过HVPE形成氮化铟镓(InGaN)量子阱。或者，可在与用来形成障壁层的腔室分离的HVPE腔室中形成氮化铟镓(InGaN)量子阱，以避免铟(In)与镁(Mg)在单个腔室中交叉污染。
在本发明的另一个实施方式中，可使用介于600℃至900℃之间的较低生长温度通过等离子体辅助的MOCVD来生长镁掺杂的氮化镓(Mg-GaN)障壁层。可通过MOCVD或HVPE在相同腔室或另一个腔室中沉积薄的氮化铟镓(InGaN)量子阱层。在本发明的一个实施方式中，通过提供铟镓(InGa)合金源和在所述铟镓合金源上方流动卤化物或卤素气体(诸如HCl或Cl2)以获得气态GaCl和InCl，来经由HVPE形成氮化铟镓(InGaN)层。
在本发明的另一个实施方式中，可通过如上文所述的等离子体辅助的MOCVD或HVPE方法在较低温度下生长顶部p型接触层212，以避免对位于下方的InGaN量子阱的热损坏。更进一步地，在本发明的另一个实施方式中，可在小于或等于950℃的较低生长温度下经由等离子体辅助的MOCVD或HVPE来沉积p型氮化铝镓(p-AlGaN)合金电子阻挡层210。除了还提供铝(Al)源之外，可用类似于Mg-GaN层的方式经由HVPE形成Mg-AlGaN电子阻挡层。除了将代替含铟前驱物而使用含铝前驱物(诸如三甲基铝(TMAl))之外，可用类似于Mg-InGaN层的方式经由MOCVD形成Mg-AlGaN。在本发明的一个实施方式中，Mg-AlGaN膜具有原子式Mg-AlxGa1-xN，其中0.1≤X≤0.5。
在本发明的一个实施方式中，可在组合工具中形成上文所述的结构，所述组合工具具有一个或多个处理腔室，诸如，MOCVD腔室、等离子体增强的MOCVD腔室和HVPE腔室。在本发明的一个实施方式中，组合工具可包括任何熟知的等离子体增强的MOCVD腔室。另外，在本发明的一个实施方式中，所述MOCVD腔室可通过在MOCVD腔室中包括等离子体产生装置，包括用以在将前驱物气体馈送至沉积腔室中之前活化所述前驱物气体的下游等离子体腔室，或者在MOCVD腔室中包括等离子体产生装置和包括下游等离子体腔室两者，以等离子体增强的方式操作。在本发明的实施方式中，组合工具可具有多种配置，诸如(但不限于)具有两个MOCVD腔室和一个HVPE腔室、具有三个MOCVD腔室和一个HVPE腔室，以及具有一个MOCVD腔室、一个等离子体增强的MOCVD腔室以及一个HVPE腔室。应了解，基板可在没有破坏真空的情况下在组合工具的处理腔室之间转移。
相关于图7-18来示出并描述可用来制造根据本发明的实施方式的LED结构的组合工具的例子。
图7为处理系统700的一个实施方式的等角视图，所述等角视图示出可有利地使用的本发明的若干方面。图8示出图7中所示的处理系统700的一个实施方式的平面图。参阅图7和图8，处理系统700包含：容纳基板处理器的转移腔室706；与转移腔室耦接的数个处理腔室，诸如MOCVD腔室702和HVPE腔室704；与转移腔室706耦接的装载锁定腔室708；与转移腔室706耦接用于存储基板的批次装载锁定腔室709；以及与装载锁定腔室708耦接用于装载基板的装载台710。转移腔室706包含机械手组件730，机械手组件730可操作以在装载锁定腔室708、批次装载锁定腔室709、MOCVD腔室702与HVPE腔室704之间拾取并转移基板。可由马达驱动系统(未示出)控制机械手组件730的运动，所述马达驱动系统可包括伺服马达或步进马达。
每个处理腔室都包含：形成处理区的腔室主体(诸如用于MOCVD腔室702的元件712和用于HVPE腔室704的元件714)，基板被放置在所述处理区处以进行处理；化学品输送模块(诸如用于MOCVD腔室702的元件716和用于HVPE腔室704的元件718)，气体前驱物是自所述化学品输送模块输送至腔室主体；以及电气模块(诸如用于MOCVD腔室702的元件720和用于HVPE腔室704的元件722)，所述电气模块包括用于处理系统700的每个处理腔室的电气系统。MOCVD腔室702适于执行CVD工艺，在所述CVD工艺中金属有机物成分与金属氢化物成分反应以形成化合氮化物半导体材料的薄层。HVPE腔室704适于执行HVPE工艺，在所述HVPE工艺中气态金属卤化物用来在热基板上外延生长化合氮化物半导体材料的厚层。在替代的实施方式中，可将一个或更多个附加腔室770与转移腔室706耦接。这些附加腔室可包括例如退火腔室、用于清洁承载板的清洁腔室，或基板移除腔室。处理系统的结构容许基板转移发生在限定周围环境中，所述限定周围环境包括在真空下、在存在选定气体的情况下、在限定的温度条件下等等。
图9为示出根据本发明的一个实施方式的装载台710和装载锁定腔室708的等角视图。装载台710被配置为大气界面以允许操作者将待处理的数个基板装载至装载锁定腔室708的受限环境中，并且将数个经处理的基板自装载锁定腔室708卸下。装载台710包含框架902、横梁轨道904、适于沿横梁轨道904滑动以经由狭缝阀910将基板输送进出装载锁定腔室708的输送托盘906，和盖子911。在一个实施方式中，可由操作者手动地沿横梁轨道904移动输送托盘906。在另一个实施方式中，可由马达机械地驱动输送托盘906。在另一个实施方式中，由气动致动器沿横梁轨道904移动输送托盘906。
可将待处理的基板分组为多个批次，并且在输送托盘906上运输。例如，每个批次的基板914可在载板912上运输，载板912可放置在输送托盘906上。当输送托盘906经驱动处于运动中时，可选择性地在输送托盘906上方打开和关闭盖子911以便于安全保护。在操作中，操作者打开盖子911以在输送托盘906上装载含有一批次基板的载板912。可提供存储架916用于存储含有待装载的基板的载板。关闭盖子911，并且移动输送托盘906穿过狭缝阀910进入装载锁定腔室708。盖子911可包含诸如胶质玻璃的玻璃材料或塑性材料以便于监视输送托盘906的操作。
图10为根据本发明的一个实施方式的装载锁定腔室708的示意图。装载锁定腔室708在装载台710的大气环境与转移腔室706的受控环境之间提供界面。经由狭缝阀910在装载锁定腔室708与装载台710之间并且经由狭缝阀1042在装载锁定腔室708与转移腔室706之间转移基板。装载锁定腔室708包含载体支撑件1044，载体支撑件1044适于支撑所述载体支撑件上的进出载板。在一个实施方式中，装载锁定腔室708可包含垂直堆叠的多个载板支撑件。为便于载板的装载和卸载，可将载板支撑件1044耦接至杆1046，杆1046为垂直可移动的用以调整载板支撑件1044的高度。装载锁定腔室708被耦接至压力控制系统(未示出)，所述压力控制系统向下抽吸装载锁定腔室708并使装载锁定腔室708排气，以便于基板在转移腔室706的真空环境与装载台710的实质周围(例如，大气)环境之间传递。另外，装载锁定腔室708还可包含用于温度控制的特征，诸如除气模块1048，用以加热基板并移除湿气，或包含用于在转移期间冷却基板的冷却台(未示出)。一旦已在装载锁定腔室708中调节装载有基板的载板，则可将载板转移至MOCVD腔室702或HVPE腔室704中供处理，或转移至批次装载锁定腔室709，多个载板存储在所述批次装载锁定腔室709处，为处理备用。
在操作期间，含有一批次基板的载板912被装载于装载台710中的输送托盘906上。然后，输送托盘906移动穿过狭缝阀910进入装载锁定腔室708，从而将载板912放置到装载锁定腔室708内的载体支撑件1044上，并且输送托盘返回至装载台710。当载板912处于装载锁定腔室708内时，用诸如氮的惰性气体抽吸并净化装载锁定腔室708，以便移除任何剩余氧、水蒸汽和其它类型的污染物。在已在装载锁定腔室中调节所述批次的基板之后，机械手组件730可将载板912转移至MOCVD腔室702或HVPE腔室704以进行沉积工艺。在替代的实施方式中，可将载板912转移并存储在批次装载锁定腔室709中以备在MOCVD腔室702或HVPE腔室704中进行处理。在完成所述批次基板的处理之后，可将载板912转移至装载锁定腔室708，并且然后由输送托盘906收回，并返回装载台710。
图11为根据本发明的一个实施方式的载板的等角视图。在一个实施方式中，载板912可包括一个或更多个圆形凹部1110，可在处理期间将各个基板安置在所述一个或更多个圆形凹部1110内。可根据基板的大小改变每个凹部1110的大小，以容纳在凹部1110内。在一个实施方式中，载板912可承载六个或更多个基板。在另一个实施方式中，载板912承载八个基板。在又一个实施方式中，载板912承载18个基板。将理解，可在载板912上承载更多或更少的基板。典型的基板可包括蓝宝石、碳化硅(SiC)、硅或氮化镓(GaN)。将理解，可处理其它类型的基板，诸如玻璃基板。基板大小可为直径在50mm至200mm之间或更大。在一个实施方式中，可调整每个凹部1110的大小，以收纳具有介于约2英寸与约6英寸之间的直径的圆形基板。载板912的直径可在200mm至750mm之间，例如，约300mm。载板912可由各种材料形成，包括SiC、SiC涂覆的石墨，或耐处理环境的其它材料。根据本文所述的工艺，也可在处理系统700内处理其它大小的基板。
图12为根据本发明的一个实施方式的批次装载锁定腔室709的示意图。批次装载锁定腔室709包含主体1205以及盖子1234和底部1216，盖子1234和底部1216安置在主体1205上并界定用于存储数个基板的空腔1207，所述数个基板放置在空腔1207中的载板912上。在一个方面中，主体1205由耐处理材料形成，所述耐处理材料诸如铝、钢、镍等等，适于耐受处理温度并且大体不含如铜之类的污染物。主体1205可包含延伸至空腔1207中的气体入口1260，用于将批次装载锁定腔室709连接至工艺气体源(未示出)，用于通过气体入口1260输送工艺气体。在另一个方面中，可通过真空口1292将真空泵1290耦接至空腔1207，以维持空腔1207内的真空。
存储盒1210被可移动地安置在空腔1207内并与可移动部件1230的上端耦接。可移动部件1230由耐处理材料组成，所述耐处理材料诸如铝、钢、镍等等，适于耐受处理温度并且大体不含诸如铜之类的污染物。可移动部件1230穿过底部1216进入空腔1207。可移动部件1230穿过底部1216可滑动地并且可密封地安置，并且由平台1287举起并降低。平台1287支撑可移动部件1230的下端，使得结合平台1287的举起或降低而垂直地举起或降低可移动部件1230。可移动部件1230垂直地在空腔1207内举起并降低存储盒1210，以在延伸穿过窗口1235的基板转移平面1232上移动基板载板912。基板转移平面1232由机械手组件730将基板移动进出存储盒1210所遵循的路径界定。
存储盒1210包含由框架1225支撑的数个存储架1236。尽管在一个方面中，图12示出存储盒1210内有十二存储架1236，但是设想可使用任何数目的存储架。每个存储架1236都包含一基板支撑件1240，基板支撑件1240由托架1217连接至框架1225。托架1217将基板支撑件1240的边缘连接至框架1225并且可使用粘着剂或紧固件附接至框架1225和基板支撑件1240两者，所述粘着剂诸如为压敏粘着剂、陶瓷结合、胶水等等，所述紧固件为诸如螺丝、螺栓、夹具等等，所述粘着剂和所述紧固件为耐处理的并且不含诸如铜之类的污染物。框架1225和托架1217由耐处理材料组成，所述耐处理材料诸如陶瓷、铝、钢、镍等等，所述耐处理材料为耐处理的并且大体不含诸如铜之类的污染物。虽然框架1225和托架1217可为单独的物品，但是设想托架1217可与框架1225成整体，以形成用于基板支撑件1240的支撑部件。
存储架1236在存储盒1210内为垂直地间隔开并且平行的，以界定数个存储空间1222。每个基板存储空间1222适于在所述每个基板存储空间中存储至少一个载板912，所述至少一个载板912支撑在数个支撑销1242上。每个载板912上方和下方的存储架1236建立存储空间1222的上边界和下边界。
在另一个实施方式中，基板支撑件1240不存在，并且载板912搁置于托架1217上。
图13为根据本发明的一个实施方式的工作平台1300的等角视图。在一个实施方式中，处理系统700进一步包含包封装载台710的工作平台1300。工作平台1300在基板向装载台710装载和卸载期间提供无微粒环境。工作平台1300包含由四个支柱1304支撑的顶部1302。帷幕1310将工作平台1300内的环境与周围环境分离开。在一个实施方式中，帷幕1310包含乙烯基材料。在一个实施方式中，工作平台包含用于自工作平台内的周围过滤空气传播微粒的空气过滤器，诸如，高效微粒空气(HEPA)过滤器。在一个实施方式中，将封闭的工作平台1300内的空气压力维持在稍高于工作平台1300外的大气压，因此使空气流出工作平台1300而非流入工作平台1300中。
图14为转移腔室706的上下文中所示的机械手组件730的平面图。转移腔室706的内部区(例如，转移区1440)通常维持在真空条件下并提供中间区，以在所述中间区中将基板自一个腔室穿梭移动至另一个腔室和/或穿梭移动至装载锁定腔室708和与组合工具形成联通的其它腔室。通常通过使用一个或更多个真空泵(未示出)来实现真空条件，所述一个或更多个真空泵诸如为常规的初级泵、罗茨鼓风机、常规的涡轮泵、常规的低温泵或上述泵的组合。或者，转移腔室706的内部区可为通过连续地输送惰性气体至内部区而维持处于或接近大气压力的惰性环境。三种此类平台为全部可购自美国加利福尼亚圣塔克拉拉的应用材料公司的Centura、Endura和Producer系统。一种此类分阶段的真空基板处理系统的细节公开于1993年2月16日授权的Tepman等人的题为“Staged-Vacuum Substrate ProcessingSystem and Method”的美国专利第5,186,718号中，所述美国专利以引用的方式并入本文。为了执行制造工艺的特定步骤，可改变腔室的精确布置和组合。
机械手组件730被定位在转移腔室706内的中心处，使得可分别穿过狭缝阀1042、1412、1414、1416、1418和1420将基板转移进出紧邻的处理腔室、装载锁定腔室708，和批次装载锁定腔室709以及其它腔室。阀实现处理腔室、装载锁定腔室708、批次装载锁定腔室709与转移腔室706之间的联通，同时还提供腔室中的每一个腔室内的环境的真空隔离，以实现系统内分阶段的真空。机械手组件730可包含蛙腿式机构。在某些实施方式中，机械手组件730可包含任何种类的已知机械机构，用于实现进出各种工艺腔室的线性延伸。刀片1410与机械手组件730耦接。刀片1410被配置成穿过处理系统转移载板912。在一个实施方式中，处理系统700包含自动中心探测器(未示出)。自动中心探测器允许确定载板912在机械手组件730上的精确位置并将所述位置提供至控制器。知道载板912的精确中心允许计算机调整每个载板912在刀片上的可变位置并且精确地在处理腔室中定位每个载板912。
图15为根据本发明的一个实施方式的HVPE腔室704的示意性横截面图。HVPE腔室704包括包封处理容积1508的腔室主体714。淋喷头组件1504被安置在处理容积1508的一端处，并且载板912被安置在处理容积1508的另一端处。如上文所述的淋喷头组件可允许在比常规HVPE腔室中更大数目的基板或更大基板上的更均匀沉积。淋喷头可与化学品输送模块718耦接。载板912可在处理期间绕载板912的中心轴线旋转。在一个实施方式中，可以约2RPM至约100RPM转速旋转载板912。在另一个实施方式中，可以约30RPM转速旋转载板912。旋转载板912帮助提供处理气体对每个基板的均匀暴露。
可将数个灯1530a、1530b安置在载板912下方。对于许多应用，典型的灯布置可包含基板上方(未示出)和下方(如图所示)的灯组。一个实施方式可从侧面包含灯。在某些实施方式中，可按同心圆布置灯。例如，内阵列的灯1530b可包括八个灯，并且外阵列的灯1530a可包括十二个灯。在本发明的一个实施方式中，对灯1530a、1530b各自单独供电。在另一个实施方式中，可将诸阵列的灯1530a、1530b定位在淋喷头组件1504上方或内部。应理解，其它布置和其它数目的灯也是可行的。可选择性地对各阵列的灯1530a、1530b供电，以加热载板912的内区域和外区域。在一个实施方式中，将灯1530a、1530b作为内阵列和外阵列集体供电，其中对顶部阵列和底部阵列集体供电或独立供电。在又一个实施方式中，可将分离的灯或加热器件定位在源船形器皿1580之上和/或之下。将理解，本发明不限于使用灯阵列。可使用任何适合的加热源以确保将适当的温度充分地施加于处理腔室、处理腔室中的基板，和金属源。例如，设想可使用诸如公开于2006年1月26日的题为PROCESSING MULTILAYERSEMICONDUCTORS WITH MULTIPLE HEAT SOURCES的美国专利公开案第2006/0018639号中描述的快速热处理灯系统，所述美国专利公开案以引用的方式全部并入本文。
在又一个实施方式中，源船形器皿1580相对于腔室主体714远程定位，如提交于2007年10月5日的题为METHOD FOR DEPOSITINGGROUP III/V COMPOUNDS的美国临时专利申请第60/978,040号中所述，所述美国临时专利申请以引用的方式全部并入本文。
可对一个或更多个灯1530a、1530b供电，以加热基板和源船形器皿1580。灯可将基板加热至约900℃至约1200℃的温度。在另一个实施方式中，灯1530a、1530b将源船形器皿1580内的金属源维持在约350℃至约900℃的温度。热电偶可用来在处理期间测量金属源温度。由热电偶测量的温度可被反馈至控制器，所述控制器调整自加热灯1530a、1530b提供的热量，以便可根据需要控制或调整金属源的温度。
在根据本发明的一个实施方式的工艺期间，前驱物气体1506自淋喷头组件1504向基板表面流动。前驱物气体1506在或接近基板表面处的反应可在基板上沉积各种金属氮化物层，包括GaN、AlN和InN。也可将多种金属用于诸如AlGaN和/或InGaN的“组合膜”的沉积。可将处理容积1508维持在约760托降至约100托的压力处。在一个实施方式中，将处理容积1508维持在约450托至约760托的压力处。淋喷头组件1504的示例性实施方式和HVPE腔室的其它方面在提交于2007年6月24日的题为HVPETUBE SHOWERHEAD DESIGN的美国专利申请第11/767,520号中描述，所述美国专利申请以引用的方式全部并入本文。HVPE腔室704的示例性实施方式在提交于2009年4月24日的题为HVPE CHAMBER HARDWARE的美国专利申请第61/172,630号中描述，所述美国专利申请以引用的方式全部并入本文。
图16为根据本发明的一个实施方式的MOCVD腔室的示意性横截面图。MOCVD腔室702包含腔室主体712、化学品输送模块716、远程等离子体源1626、基板支撑件1614和真空系统1612。腔室702包括包封处理容积1608的腔室主体712。淋喷头组件1604被安置在处理容积1608的一端处，并且载板912被安置在处理容积1608的另一端处。载板912可被安置在基板支撑件1614上。可用于实施本发明的示例性淋喷头在以下专利申请中描述：提交于2007年10月16日的题为MULTI-GAS STRAIGHTCHANNEL SHOWERHEAD的美国专利申请第11/873,132号，提交于2007年10月16日的题为MULTI-GAS SPIRAL CHANNEL SHOWERHEAD的美国专利申请第11/873,141号和提交于2007年10月16日的题为MULTI-GASCONCENTRIC INJECTION SHOWERHEAD的美国专利申请第11/873,170号，所有上述美国专利申请以引用的方式全部并入本文。
下圆顶1619被安置在下容积1610的一端处，并且载板912被安置在下容积1610的另一端处。载板912被示为处于处理位置中，但是载板912可移动至例如可装载或卸载基板1640的较低位置。排气环1620可被安置为包围载板912的周边，以帮助防止沉积发生于下容积1610中，并且也帮助将废气自腔室702导引至排气口1609。下圆顶1619可由透明材料制成，以允许光透过以用于基板1640的辐射加热，所述透明材料诸如高纯度石英。辐射加热可由安置在下圆顶1619下方的数个内灯1621A和外灯1621B提供，并且反射器1666可用来帮助控制腔室702对由内灯1621A和外灯1621B提供的辐射能的暴露。附加的灯环也可用于基板1640的更精细温度控制。
净化气体(例如，氮)可自淋喷头组件1604和/或自安置在载板912下方和腔室主体712底部附近的进气口或管(未示出)输送至腔室702中。净化气体进入腔室702的下容积1610并且向上流过载板912和排气环1620并流动至多个排气口1609中，所述多个排气口1609安置在环形排气通道1605的周围。排气管道1606将环形排气通道1605连接至包括真空泵(未示出)的真空系统1612。可使用阀系统1607来控制腔室702的压力，阀系统1607控制自环形排气通道1605抽出废气的速率。MOCVD腔室的其它方面在提交于2008年1月31日(代理人案号011977)的题为CVDAPPARATUS的美国专利申请第12/023,520号中描述，所述美国专利申请以引用的方式全部并入本文。
也可将各种计量器件，诸如反射比监测器、热电偶或其它温度器件与腔室702耦接。计量器件可用来测量各种膜性质，诸如，厚度、粗糙度、成分、温度或其它性质。这些测量可用于自动实时反馈控制回路中，以控制诸如沉积速率和相应厚度的工艺条件。腔室计量的其它方面在提交于2008年1月31日(代理人案号011007)的题为CLOSED LOOP MOCVDDEPOSITION CONTROL的美国专利申请第61/025,252号中描述，所述美国专利申请以引用的方式全部并入本文。
化学品输送模块716、718分别将化学品供应至MOCVD腔室702和HVPE腔室704。反应性气体和载体气体经由供应线路自化学品输送系统供应至气体混合箱中，在所述气体混合箱中所述反应性气体和载体气体混合在一起并输送至各个淋喷头1604和1504。通常，用于每一气体的供应线路包括截止阀和质量流控制器或其它类型的控制器，所述截止阀可用来自动或手动关闭气体至气体的关联线路中的流动，所述控制器测量气体或液体通过供应线路的流量。用于每一种气体的供应线路还可包括用于监测前驱物浓度和提供实时反馈的浓度监测器，可包括背压调节器以控制前驱物气体浓度，阀切换控件可用于获得快速和准确的阀切换能力，气体线路中的湿气传感器测量水位并可将反馈提供至系统软件，所述系统软件又可向操作者提供警告/警报。也可加热气体线路以防止前驱物和蚀刻剂气体在供应线路中冷凝。取决于所使用的工艺，一些源可为液体而非气体。当使用液体源时，化学品输送模块包括液体注入系统或其它适当的机构(例如起泡器)以蒸发液体。然后，通常使来自液体的蒸汽与载体气体混合，这是本领域技术人员所理解的。
虽然已结合包含一个MOCVD腔室和一个HVPE腔室的处理系统描述了上述实施方式，但是替代的实施方式可在处理系统中整合一个或更多个MOCVD腔室和HVPE腔室，如图17和18中所示。图17示出处理系统1700的实施方式，处理系统1700包含耦接至转移腔室706的两个MOCVD腔室702和一个HVPE腔室704。在处理系统1700中，机械手刀片可操作，以分别将载板转移至MOCVD腔室702和HVPE腔室704中的每一个中。因此，可在MOCVD腔室702和HVPE腔室704中的每一个中并行地处理装载于单独载板上的多个批次的基板。
图18示出处理系统1800的较简单实施方式，处理系统1800包含单个MOCVD腔室702。在处理系统1800中，机械手刀片将装载有基板的载板转移至单个MOCVD腔室702中，以进行沉积。在已完成全部沉积步骤之后，将载板自MOCVD腔室702转移回装载锁定腔室708，并且然后向装载台710释放。
系统控制器760控制处理系统700的活动和操作参数。系统控制器760包括计算机处理器和耦接至处理器的计算机可读存储器。处理器执行系统控制软件，诸如存储在存储器中的计算机程序。处理系统和使用方法的方面进一步在2006年4月14日的题为EPITAXIAL GROWTH OFCOMPOUND NITRIDE STRUCTURES的美国专利申请第11/404,516号中描述，所述美国专利申请在此以引用的方式全部并入本文。
系统控制器760和相关控制软件基于来自使用者和分布在处理系统700各处的各种传感器的输入而按优先次序排列任务和基板运动。系统控制器760和相关控制软件允许处理系统700的调度/处理功能的自动化，以在不需要人类干预的情况下提供资源的最有效使用。在一个方面中，系统控制器760和相关控制软件基于所计算的最优化生产量而调整穿过处理系统700的基板转移顺序，或在已变得不可操作的处理腔室周围工作。在另一个方面中，调度/处理功能涉及在基板上制造化合氮化物结构所需要的工艺的顺序，尤其针对发生在一个或更多个处理腔室中的工艺。在另一个方面中，调度/处理功能涉及多个批次的基板的有效和自动的处理，藉此在载板上含有一批次的基板。在另一个方面中，调度/处理功能涉及处理腔室的周期性原位清洁或其它维护相关的工艺。在另一个方面中，调度/处理功能涉及基板在批次装载锁定腔室中的暂时存储。在另一个方面中，调度/处理功能涉及基于操作者输入将基板转移进出装载台。
提供以下例子以说明结合处理系统700所述的一般工艺如何用于制造化合氮化物结构。例子参照LED结构，其中所述LED结构的制造使用具有至少两个处理腔室的处理系统700来执行，所述至少两个处理腔室诸如为MOCVD腔室702和HVPE腔室704。在HVPE腔室704中执行初始GaN层的清洁和沉积，并且其余InGaN、AlGaN和GaN接触层的生长在MOCVD系统702中执行。
工艺始于将含有多个基板的载板转移至HVPE腔室704中。HVPE腔室704被配置成提供GaN的快速沉积。使用HVPE前驱物气体在HVPE腔室704中将预处理工艺和/或缓冲层生长于基板上。然后执行厚n-GaN层的生长，所述厚n-GaN层的生长在这个例子中使用HVPE前驱物气体来执行。在另一个实施方式中，在MOCVD腔室中生长预处理工艺和/或缓冲层，并且在HVPE腔室中生长厚n-GaN层。
在沉积n-GaN层之后，将基板转移出HVPE腔室704并转移至MOCVD腔室702中，其中转移通过转移腔室706发生在高纯度N2气氛中。MOCVD腔室702用于提供非常均匀的沉积，可能会降低总沉积速率。在MOCVD腔室702中，在沉积过渡GaN层之后生长InGaN多量子阱有源层。这之后沉积p-AlGaN层和p-GaN层。在另一个实施方式中，在HVPE腔室中生长p-GaN层。
然后，将完成的结构转移出MOCVD腔室702，使得MOCVD腔室702准备好自HVPE腔室704或自不同的处理腔室接收含有经部分处理基板的其他载板。可将完成的结构转移至批次装载锁定腔室709进行存储，或者完成的结构可通过装载锁定腔室708和装载台710退出处理系统700。
在接收其他基板之前，可通过原位清洁工艺来清洁HVPE腔室和/或MOCVD腔室。清洁工艺可包含蚀刻剂气体，所述蚀刻剂气体自腔室壁和表面热蚀刻沉积物。在另一个实施方式中，清洁工艺包含由远程等离子体发生器产生的等离子体。示例性清洁工艺在提交于2006年4月14日的美国专利申请第11/404,516号和提交于2007年6月24日的题为HVPESHOWERHEAD DESIGN的美国专利申请第11/767,520号中描述，所述美国专利申请以引用的方式全部并入本文。
已提供用于制造化合氮化物半导体器件的改良系统和方法。在化合氮化物半导体结构的常规制造中，在单个工艺反应器中执行多个外延沉积步骤，其中基板在已完成所有步骤后才离开工艺反应器，从而导致较长的处理时间，通常约为4小时至6小时。常规系统还需要手动地打开反应器，以便移除并插入其他基板。在打开反应器之后，在许多情形下，必须执行附加4小时的抽吸、净化、清洁、打开和装载，从而导致每一基板约8小时至10小时的总运行时间。常规单一反应器方法还防止用于各个工艺步骤的反应器的最优化。
改良的系统提供使用多腔室处理系统同时处理基板的途径，所述多腔室处理系统具有增加的系统生产量、增加的系统可靠性和增加的不同基板间的均匀性。多腔室处理系统通过在不同处理中执行不同化合物的外延生长而扩展用于不同化合物结构的可用工艺窗口，所述不同处理具有用于增强那些特定程序的结构。因为基板转移是自动的且在受控环境中执行，所以不再需要打开反应器并执行长期的抽吸、净化、清洁、打开和装载工艺。
因此，已描述具有提高的内量子效率的发光二极管和所述发光二极管的制造方法。
本文还公开了用于使用III族金属共晶通过氢化物气相外延来掺杂III族氮化物的源和方法。在一个实施方式中，提供用于p型III族氮化物外延膜的HVPE沉积的源。源包括III族物种与诸如(但不限于)II族物种、I族物种的物种或不在I族或II族内但是具有价电荷一或二的物种的液相机械(共晶)混合物。在一个实施方式中，提供用于执行p型III族氮化物外延膜的HVPE沉积的方法。所述方法使用III族物种与诸如(但不限于)II族物种、I族物种或不在I族或II族内但是具有价电荷一或二的物种的液相机械(共晶)混合物。在一个实施方式中，提供用于n型III族氮化物外延膜的HVPE沉积的源。源包括III族物种与IV族或VI族物种的液相机械(共晶)混合物。在一个实施方式中，提供用于执行n型III族氮化物外延膜的HVPE沉积的方法。方法包括使用III族物种与IV族或VI族物种的液相机械(共晶)混合物。在一个实施方式中，在本文中III族物种指镓。
根据本发明的一个实施方式，将共晶混合物用于包括以下的工艺中的至少一个或工艺组合中：(a)氢化物气相外延(HVPE)，(b)氮化镓或其它III族氮化物的形成，(c)III-V材料膜或其它半导体膜的掺杂，(d)发光二极管(LEDs)的制造，(e)激光二极管(LDs)的制造，和(f)诸如场致发射晶体管的电子器件的制造。在一个实施方式中，使用镓金属共晶源由HVPE来执行III族氮化物膜掺杂，其中金属可为分别用于p型掺杂的II族或I族和用于n型掺杂的IV族中的任何金属。在一个实施方式中，针对III-V材料中的阳离子部位执行II族或IV族掺杂，而将VI族掺杂用于III-V材料中阴离子部位的n型掺杂。在另一个实施方式中，针对III-V材料中的阳离子部位执行II族掺杂，而将IV族或VI族掺杂用于III-V材料中阴离子部位的n型掺杂。根据本发明的一个实施方式，将HVPE用于p型掺杂的优点在于能够排除作为载体气体的H2，从而本质上消除Mg-H络合物形成。这个优点可帮助克服用于活性镁形成的主要障碍，所述活性镁形成障碍通常另外需要潜在有害的沉积后退火。
通常，掺杂诸如III族氮化物的III-V族材料以增强这些材料的电气性质或光子性质。然而，此类掺杂可能并非是直接的，这取决于用来制造和掺杂III-V材料的技术。例如，根据本发明的一个实施方式，III族氮化物材料的p型掺杂可为困难的。在一个实施方式中，用于p型掺杂的金属有机物化学气相沉积(MO-CVD)前驱物可无意中将碳原子载至III-V材料中。碳为用于III族氮化物的n型掺杂剂，因此有损于对膜进行p型掺杂的企图。在另一个实施方式中，氢化物气相外延(HVPE)用来消除碳污染。然而，寻求与HVPE相容的p型源(例如镁或铍原子的源)可为富有挑战的，因为需要p型掺杂剂取代III族氮化物外延膜中的III族元素。因此，根据本发明的一个实施方式，将包括p型掺杂剂的机械混合物，或共晶用于III族氮化物膜的HVPE沉积。例如，在一个实施方式中，将镓与铍或与镁的液相机械混合物(铍或镁充当p型掺杂剂)，或共晶用作p型氮化镓(GaN)的HVPE沉积中的源。
共晶中元素的混合物可不同以改变共晶熔化温度，且因此可影响可将共晶用作为用于HVPE工艺的液相前驱物或源的温度。图19示出根据本发明的一个实施方式的作为共晶中物种A与物种B的比率的函数的温度的曲线图1900。
参阅图19，纯物种A与物种B的混合物在特定温度值1902下方为固体(例如，结晶)，并且在位于特定温度值1902上方的区域1904中为液体(例如，全部熔化)。然而，仅存在所有混合物皆在特定温度值1902处熔化的一种特定混合物A+B。在共晶点1906处找到这种特定混合物。将理解，本文对共晶的其他引用代表落入区域1904中的混合物和温度组合。只有当使用术语“共晶点”时，才将包括“共晶”的术语视为意谓单个点1906。再次参阅图19，区域1908为所有纯物种B和仅一部分纯物种A熔化的温度和混合物比率组合。这个区域包括固体部分A。同样地，区域1909为所有纯物种A和仅一部分纯物种B熔化的温度和混合物比率组合。这个区域包括固体部分B。因此，对于区域1904中的混合物比率和温度的组合，A与B的机械混合物处于液体形式。根据本发明的一个实施方式，可将此类混合物用作HVPE沉积工艺中的物种A和B的源。在一个特定实施方式中，当使卤化物气体在机械混合物上方流动时，可改变对于给定A/B机械混合物选择的超过特定温度值1906的温度的程度、形成的卤化物的类型。在一个特定实施方式中，近似1∶49的铍∶镓比率在近似800摄氏度处和以上为液体机械混合物。在这个实施方式中，将具有近似1∶49的铍∶镓比率的液体机械混合物用作800摄氏度处或稍微高于800摄氏度的HVPE沉积的源。
根据本发明的一个实施方式，开发出镓可能独有的优点，其中镓为用于III族氮化物材料的HVPE工艺形成中的共同源金属。在一个实施方式中，镓用来形成用于HVPE源的共晶混合物。镓可用来与周期表中的几乎每种元素一起形成共晶，极少数除外。例如，图20根据本发明的一个实施方式以周期表格式2000示出各种镓二元物系。在一个实施方式中，通过形成此类共晶，显著地增宽可用于HVPE工艺的各种掺杂剂。在一个实施方式中，与使用金属有机化合物前驱物相比较，使用共晶作为金属源降低HVPE工艺的总成本。在一个实施方式中，通过参考二元化合物的温度-成分相图选择用于HVPE的共晶混合物的特定成分。
如上文所述，根据本发明的一个实施方式，可将本文另外称为共晶混合物的III族物种(诸如，硼、铝、镓或铟)与II族物种(诸如，铍、镁或钙)的液相机械混合物用作p型III-V外延材料膜的HVPE沉积中的III族和II族物种的源。在一个实施方式中，将III族物种与II族物种的共晶混合物用作p型III族氮化物外延材料膜的HVPE沉积中的III族和II族物种的源，所述p型III族氮化物外延材料膜诸如铍掺杂的氮化镓或镁掺杂的氮化镓。在一个特定实施方式中，将共晶混合物暴露于卤化物气体流，以将物种自共晶混合物引入至反应腔室中。卤化物气体流可为诸如(但不限于)Cl自由基气体流、Cl2气体流或HCl气体流。在一个特定实施方式中，由于Cl-Cl键比例如H-Cl键相对较弱，因此使用Cl2气体流。
在一个实施方式中，通过调适液相机械混合物源中的II族物种与III族物种的相对比率来确定p型III族氮化物外延膜的HVPE沉积的配方细节。在另一个实施方式中，通过调适卤化物气体流的成分、浓度和流动速率以将物种自共晶混合物引入至反应腔室中，来确定p型III族氮化物外延膜的HVPE沉积的配方细节。在一个实施方式中，通过调适液相机械(共晶)混合物源中的II族物种与III族物种的相对比率并且通过调适卤化物气体流的成分、浓度和流动速率以将物种自共晶混合物引入至反应腔室中，来确定p型III族氮化物外延膜的HVPE沉积的配方细节。
在选择特定II族物种和III族物种用于作为HVPE源形成共晶混合物时，可考虑II族物种与III族物种的相对大小。例如，根据本发明的一个实施方式，选择II族物种和III族物种，以具有近似相同的离子半径。然而，在另一个实施方式中，选择将最终为III-V膜中的取代掺杂剂的II族物种，以具有比III族物种和V族物种两者较小的离子半径。根据本发明的一个实施方式，与仅以填隙方式被包含到III族氮化物外延膜中相反，II族物种取代III族氮化物外延膜中的III族物种中的某些。作为某些II族物种和III族物种的离子半径的例子，根据本发明的一个实施方式，Be2+为
Figure BPA00001516450200251
Mg2+为Ca2+为
Figure BPA00001516450200253
B3+为Al3+为
Figure BPA00001516450200255
Ga3+为
Figure BPA00001516450200256
并且In3+为
Figure BPA00001516450200257
将理解，提供了离子半径的以上物种列表仅表示说明性列表并且决不限于所列出的这些物种。
根据本发明的一个实施方式，四面体半径接近于阳离子侧上的Ga(或Al或In，取决于特定情况)和阴离子侧上的N的原子最适合充当用于被取代的III-V膜部分的施体或受体。在一个实施方式中，将半径的差异选择为低于近似10％，以在Ga(或分别为Al或In)次晶格中具有良好的可溶性。在一个特定实施方式中，对于选择掺杂剂，电子状态和半径为最重要的准则。在一个实施方式中，将半径的差异选择为低于近似10％，以在氮或其它V族次晶格中具有良好的可溶性。例如，在一个特定实施方式中，将具有接近半径的来自(IV)族的元素选择为施体，并且将来自(VI)族的元素选择为受体。
选定的掺杂剂物种和所述掺杂剂物种的相对浓度可确定半导体膜的传导率类型和自由载流子浓度。例如，在单一材料中使用两个传导率类型(例如，n型和p型)有可能形成p-n结，这对于电子和光电子器件的类型，并且尤其对于此类器件中的III族氮化物材料可为基本要求。掺杂水平控制对于适当的器件操作和性能可为重要的，并且可确定导通和操作电压、接触参数、电流注入效率和电流扩布等。
根据本发明的一个实施方式，II族元素主导占据III-V膜中的III族部位，并且因此由于II族物种和III族物种的价电子设置而可用来提供p型III族氮化物材料。在另一个实施方式中，提供IV族元素或物种(诸如，碳、硅或锗)以占领III-V材料中的III族部位以提供n型III族氮化物材料。然而，在另一个实施方式中，在占领阴离子或V族部位(诸如，氮部位、磷部位、砷部位或锑部位)的情况下，形成p型材料。IV族物种可由于取代III-V材料中的阳离子或阴离子部位的选择而为独特的，从而导致电子(n型)的过量或电子(p型)的短缺。在另一个实施方式中，通过取代III-V材料膜中的阴离子部位而提供VI族物种(诸如，氧、硫、硒或碲)作为n型掺杂剂。
如上文所述，可考虑的另一个准则为原子或离子大小，并且因此需要已知四面体半径。在一个实施方式中，将原子大小选择为在III族物种情况下接近于铝、镓或铟，并且在V族物种情况下接近于氮。选定的生长温度下掺杂剂键的稳定性同样可为重要因素。在一个实施方式中，用于III族氮化物材料的两种关键掺杂剂为分别用于p型掺杂和n型掺杂的镁和硅。通常，将SiH4或Si2H6用作硅源，并且将Cp2Mg用作镁源。然而，在一个实施方式中，各种物种的选择由于满足全部沉积准则的化合物的数量相对少而很少，并且一个主要限制为需要低蒸汽压力。
图21示出根据本发明的一个实施方式的示例性镁-镓(Mg-Ga)相图2100，所述示例性镁-镓相图用于选择用于HVPE沉积的适当共晶混合物。参阅图21，镁与镓的适当混合物可用来形成镁:镓(Mg-Ga)共晶混合物。在一个实施方式中，镓不仅与镁形成简单的共晶，而且也形成若干金属间化合物。
根据本发明的一个实施方式，将根据相图2100确定和挑选的共晶混合物用作HVPE工艺中的金属源以提供p型氮化镓，其中包括镁作为p型掺杂剂。例如，在一个实施方式中，使用4W％的Mg合成简单的Ga-Mg共晶，并且将所述简单的Ga-Mg共晶用作p掺杂剂源。在一个特定实施方式中，p型氮化镓的生长温度近似在600℃至1100℃的范围内，将Mg-Ga共晶源维持在近似在500℃至800℃的范围内的温度处，并且生长压力近似在100托至760托的范围内。在一个特定实施方式中，Ga-Mg源上方的Cl2流近似在5sccm至200sccm的范围内并且提供近似在每小时150微米至每小时200微米的范围内的p型氮化镓的生长速率。在另一个特定的实施方式中，将近似在5sccm至100sccm的范围内的附加Cl2流用来增强氯化物形成且用来最优化沉积与蚀刻平衡。在一个实施方式中，除Cl2流之外还使用诸如(但不限于)氩或氦的惰性气体。在一个实施方式中，用于膜的氮化物方面的氮源为诸如(但不限于)氨(NH3)、分子氮(N2)、氮自由基(N)或联氨的前驱物。图22根据本发明的一个实施方式描述证实在氮化镓膜中实现镁并入的XPS光谱2200。参阅图22，在一个实施方式中，镁浓度为近似4.56原子百分比。
可由SIMS测量生长结构中的掺杂分布。图23为表示根据本发明的一个实施方式由镓:镁共晶形成的镁掺杂的p型氮化镓膜中的深度分布的SIMS光谱2300。参阅图23，镁掺杂的氮化镓的SIMS深度分布显示近似每立方厘米1020个原子的掺杂水平。
将理解，本发明的实施方式不限于以上列出和/或描述的物种。例如，在一个实施方式中，以下金属可用于使用Ga金属共晶的p型掺杂：Cu(I)、Be、Mg、Ca、Sr、Ba、Ti、Co、Ni、Zn、Cd、Hg、Se(II)、Te(II)或Sn(II)。在另一个实施方式中，针对n型，使用镓:硅(Ga-Si)共晶，如下文联合图26D所述。当掺杂剂替换是使用氮化物膜的氮部分时，用于n型掺杂的其它可能的元素可包括在镓共晶中使用硒或碲。
作为可用来确定用于形成镓金属共晶的最佳和/或可行条件的数据或工具的例子，可产生并评估相图。图24示出根据本发明的一个实施方式的用于镓与铍的机械混合物的温度-成分相图2400。图25示出根据本发明的一个实施方式的用于镓与钙的机械混合物的温度-成分相图2500。图26A-26D示出根据本发明的一个实施方式的用于镓分别与锶、镁、铜或硅的机械混合物的温度-成分相图2600A-2600D。
根据本发明的一个实施方式，将在用于HVPE源的共晶混合物中使用的金属物种转换为氯化物作为沉积工艺的一部分。在一个实施方式中，所得氯化物的蒸汽压力在沉积中起作用。作为可用来确定用于使用产生卤化物物种的HVPE工艺中的镓金属共晶的最佳和/或可行条件的数据或工具的例子，可产生并评估作为卤化物产物的温度的函数的压力曲线图。例如，根据本发明的一个实施方式，自作为温度(以摄氏度为单位)的函数的压力(以mm Hg为单位)的曲线图得出，用于各种氯化物物种的范围包括：分别针对GaCl3近似10mm Hg至50000mm Hg对近似80摄氏度至450摄氏度、针对AlCl3近似10mm Hg至3000mm Hg对近似10摄氏度至190摄氏度、针对SiCl4近似10mm Hg至50000mm Hg对近似-70摄氏度至230摄氏度、针对BeCl2近似10mm Hg至1000mm Hg对近似290摄氏度至490摄氏度、针对CdCl2近似10mm Hg至800mm Hg对近似600摄氏度至970摄氏度、针对CuCl近似10mm Hg至1000mm Hg对近似400摄氏度至1500摄氏度、针对MgCl2近似10mm Hg至900mm Hg对近似750摄氏度至1450摄氏度、针对ZnCl2近似10mm Hg至950mm Hg对近似430摄氏度至730摄氏度，或针对CoCl2近似10mm Hg至750mm Hg对近似820摄氏度至1050摄氏度。根据本发明的一个实施方式，自作为温度(以摄氏度为单位)的函数的压力(以mm Hg为单位)的曲线图得出，用于氯分子Cl2的范围为近似10mm Hg至80000mm Hg对近似-100摄氏度至150摄氏度。在一个实施方式中，在沉积中使用附加氯气流的情况下，包括用于Cl2的数据。
将理解，本文所述的源和方法不限于二元III族氮化物膜的形成。例如，根据本发明的一个实施方式，本文所述的源或方法可用来提供掺杂的三元III族氮化物膜，诸如(但不限于)掺杂的InGaN、AlGaN或InAlN膜。根据本发明的另一个实施方式，本文所述的源或方法可用来提供掺杂的四元III族氮化物膜，诸如(但不限于)掺杂的GaInAlN膜。
还将理解，关于掺杂剂，根据本发明的一个实施方式，使用镁作为掺杂剂可存在特定益处。例如，在一个实施方式中，因为没有使用H2，所以可因为不存在Mg-H形成而实现增强的镁并入。此外，在一个实施方式中，不需要HVPE生长之后的热退火来活化此类Mg-H络合物。然而，本发明的实施方式决不限于镁作为掺杂剂物种。
在一个实施方式中，将由共晶混合物形成的掺杂的III-V层用于制造发光二极管(LED)器件，诸如上文所述的那些器件。
参阅图27示出并描述可用来沉积根据本发明的实施方式的III族氮化物或类似膜的HVPE沉积腔室的例子。
图27为根据一个实施方式的HVPE设备2700的示意图。设备包括由盖子2704封闭的腔室2702。来自第一气体源2710的处理气体通过气体分配淋喷头2706输送至腔室2702。在一个实施方式中，气体源2710可包含含氮化合物。在另一个实施方式中，气体源2710可包含氨。在一个实施方式中，可同样通过气体分配淋喷头2706或通过腔室2702的壁2708引入诸如氦或双原子氮的惰性气体。能量源2712可安置在气体源2710与气体分配淋喷头2706之间。在一个实施方式中，能量源2712可包含加热器。能量源2712可分解来自气体源2710的气体，诸如，氨，使得来自含氮的气体的氮更具活性。
为与来自第一源2710的气体反应，可自一个或更多个第二源2718输送前驱物材料。一个或更多个第二源2718可包含共晶混合物。可通过使活性气体在前驱物源2718中的前驱物或共晶混合物上方流动及/或流经前驱物源2718中的前驱物或共晶混合物，将前驱物输送至腔室2702。在一个实施方式中，活性气体可包含含氯气体，诸如双原子氯。含氯气体可与前驱物源反应以形成氯化物。为增加含氯气体与前驱物或共晶混合物反应的有效性，含氯气体可蜿蜒穿过腔室2732中的船形器皿区域并以电阻加热器2720加热。通过增加含氯气体蜿蜒穿过腔室2732的停留时间，可控制含氯气体的温度。通过增加含氯气体的温度，氯可与前驱物或共晶混合物反应得更快。换句话说，温度为氯与前驱物或共晶混合物之间的反应的催化剂。
为增加前驱物或共晶混合物的活性，可由船形器皿中的第二腔室2732内的电阻加热器2720加热前驱物或共晶混合物。然后，可将氯化物反应产物输送至腔室2702。活性氯化物产物首先进入第一管2722，其中所述活性氯化物产物均匀地分配在管2722内。管2722是连接至另一个管2724。氯化物反应产物在已被均匀地分配在第一管2722内之后进入第二管2724。然后，氯化物反应产物进入腔室2702中，在腔室2702中所述氯化物反应产物与含氮气体混合，以在基板2716上形成氮化物层，基板2716安置在基座2714上。在一个实施方式中，基座2714可包含碳化硅。例如，氮化物层可包含掺杂的氮化镓或掺杂的氮化铝。通过排气装置2726排出其它反应产物，诸如，氮和氯。
因此，也已公开使用III族金属共晶通过氢化物气相外延来掺杂III族氮化物的源和方法。根据本发明的一个实施方式，提供用于p型III族氮化物外延膜的HVPE沉积的源。源包括III族物种与诸如(但不限于)II族物种、I族物种或不在I族或II族内但是具有价电荷一或二的物种的另一个物种的液相机械(共晶)混合物。在一个实施方式中，对于所述源，III族物种为镓，其它物种为铍或镁，并且p型III族氮化物外延膜为铍掺杂的或镁掺杂的氮化镓外延膜。在本发明的另一个实施方式中，提供用于执行p型III族氮化物外延膜的HVPE沉积的方法。所述方法使用III族物种与诸如(但不限于)II族物种、I族物种或不在I族或II族内但是具有价电荷一或二的物种的另一个物种的液相机械(共晶)混合物。在一个实施方式中，对于所述方法，III族物种为镓，其它物种为铍或镁，并且p型III族氮化物外延膜为铍或镁掺杂的氮化镓外延膜。根据本发明的另一个实施方式，提供用于n型III族氮化物外延膜的HVPE沉积的源。源包括III族物种与IV族物种或VI族物种的液相机械(共晶)混合物。在一个实施方式中，对于所述源，III族物种为镓，并且n型III族氮化物外延膜为IV族或VI族掺杂的氮化镓外延膜。在另一个实施方式中，提供用于执行n型III族氮化物外延膜的HVPE沉积的方法。所述方法包括使用III族物种与IV族物种或VI族物种的液相机械(共晶)混合物。在一个实施方式中，对于所述方法，III族物种为镓，并且n型III族氮化物外延膜为IV族或VI族掺杂的氮化镓外延膜。

Claims (27)

1.一种半导体元件，所述半导体元件包含：
有源区，所述有源区包括一个或更多个有源层，其中所述一个或更多个有源层包含一个或更多个量子阱和一个或更多个障壁层，其中所述一个或更多个有源层中的一些或全部为p型掺杂的。
2.如权利要求1所述的半导体元件，其特征在于，所述p型掺杂剂包含具有至少两个价电子的元素。
3.如权利要求2所述的半导体元件，其特征在于，所述元素选自由以下组成的群组：Mg、Co和Zn。
4.如权利要求1所述的半导体元件，其特征在于，所述有源区在n型接触层与电子阻挡层之间。
5.如权利要求4所述的半导体元件，其特征在于，最接近所述n型接触层的所述障壁层中的一个或更多个为n型掺杂的，并且最接近所述电子阻挡层的所述障壁层中的一个或更多个为p型掺杂的。
6.如权利要求5所述的半导体元件，其特征在于，最接近所述n型接触层的所述障壁层为以分级方式n型掺杂的，其中最接近所述n型接触层的所述障壁层具有最高n型传导率水平，并且各个另外的障壁层具有比下一个另外的障壁层高的n型传导率水平，进一步地其中最接近所述电子阻挡层的所述障壁层为以分级方式p型掺杂的，其中最接近所述电子阻挡层的所述障壁层具有最高p型传导率水平，并且各个另外的障壁层具有比下一个另外的障壁层高的p型传导率水平。
7.如权利要求5所述的半导体元件，其特征在于，所述n型接触层与所述电子阻挡层之间的所述障壁层中的一个或更多个为无掺杂的。
8.如权利要求6所述的半导体元件，其特征在于，所述n型接触层与所述电子阻挡层之间的所述障壁层中的一个或更多个为无掺杂的。
9.如权利要求4所述的半导体元件，所述半导体元件进一步包括基板，其中缓冲/过渡层沉积在所述基板的顶部上，所述n型接触层沉积在所述缓冲/过渡层的顶部上，所述有源区沉积在所述n型接触层的顶部上，所述电子阻挡层沉积在所述有源区的顶部上，并且p型接触层沉积在所述电子阻挡层的顶部上。
10.一种方法，所述方法包含：
使用一个或更多个合金源来形成p型掺杂的III族膜，其中所述一个或更多个合金源包含掺杂剂与一个或更多个III族材料的合金。
11.如权利要求10所述的方法，其特征在于，所述掺杂剂包含具有至少两个价电子的元素。
12.如权利要求11所述的方法，其特征在于，所述元素选自由以下组成的群组：Mg、Co和Zn。
13.如权利要求10所述的方法，其特征在于，所述一个或更多个III族材料为选自由以下组成的群组：In、Ga和Al。
14.如权利要求10所述的方法，其特征在于，所述掺杂剂与所述一个或更多个III族材料的所述合金为所述掺杂剂与所述一个或更多个III族材料的共晶。
15.一种用于制造半导体元件的整合式处理系统，所述整合式处理系统包含：
组合工具，所述组合工具包含：
一个或更多个壁，所述一个或更多个壁形成转移区；
机械手，所述机械手安置在所述转移区中；
一个或更多个处理腔室，所述一个或更多个处理腔室可操作以在基板上形成一个或更多个化合物半导体层，所述一个或更多个处理腔室与所述转移区形成可转移联通，其中所述一个或更多个处理腔室包含氢化物气相外延(HVPE)腔室，所述氢化物气相外延腔室具有含第一材料与第二材料的合金的源船形器皿；
装载锁定腔室，所述装载锁定腔室与所述转移区形成可转移联通，所述装载锁定腔室具有入口阀和出口阀以将至少一个基板接收至真空环境中，以及
装载台，所述装载台与所述装载锁定腔室形成联通，其中所述装载台包含输送托盘，所述输送托盘可移动以将装载有一个或更多个基板的载板输送至所述装载锁定腔室中。
16.如权利要求15所述的系统，其特征在于，所述一个或更多个处理腔室包含金属有机物化学气相沉积(MOCVD)腔室。
17.如权利要求15所述的系统，其特征在于，所述合金为所述第一材料与所述第二材料的共晶合金，其中所述第一材料为Mg，并且所述第二材料为Ga。
18.一种用于p型III族氮化物外延膜的HVPE沉积的源，所述源包含：
III族物种的液相机械(共晶)混合物；以及
选自由II族物种、I族物种和不在I族或II族内但是具有价电荷一或二的物种组成的群组的另一个物种。
19.如权利要求18所述的源，其特征在于，所述III族物种为镓，所述其它物种为铍或镁，并且所述p型III族氮化物外延膜为铍或镁掺杂的氮化镓外延膜。
20.如权利要求18所述的源，其特征在于，所述其它物种为具有价电荷二的IV族或VI族物种。
21.一种用于n型III族氮化物外延膜的HVPE沉积的源，所述源包含：
III族物种的液相机械(共晶)混合物；和
IV族或VI族物种。
22.如权利要求21所述的源，其特征在于，所述III族物种为镓，并且所述n型III族氮化物外延膜为IV族或VI族掺杂的氮化镓外延膜。
23.一种方法，所述方法包含：
形成III族物种与选自由II族物种、I族物种和不在I族或II族内但是具有价电荷一或二的物种组成的群组的另一个物种的液相机械(共晶)混合物；以及
使用所述共晶混合物执行p型III族氮化物外延膜的HVPE沉积。
24.如权利要求23所述的方法，其特征在于，所述III族物种为镓，所述其它物种为铍或镁，并且所述p型III族氮化物外延膜为铍或镁掺杂的氮化镓外延膜。
25.如权利要求23所述的方法，其特征在于，所述其它物种为具有价电荷二的IV族或VI族物种。
26.一种方法，所述方法包含：
形成III族物种与IV族或VI族物种的液相机械(共晶)混合物；以及
使用所述共晶混合物执行n型III族氮化物外延膜的HVPE沉积。
27.如权利要求26所述的方法，其特征在于，所述III族物种为镓，并且所述n型III族氮化物外延膜为IV族或VI族掺杂的氮化镓外延膜。
CN2010800397393A 2009-07-31 2010-07-30 具有提高的量子效率的发光二极管和制造方法 Pending CN102484175A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US23043809P 2009-07-31 2009-07-31
US61/230,438 2009-07-31
US26373509P 2009-11-23 2009-11-23
US61/263,735 2009-11-23
PCT/US2010/043993 WO2011014822A2 (en) 2009-07-31 2010-07-30 Light emitting diode with enhanced quantum efficiency and method of fabrication

Publications (1)

Publication Number Publication Date
CN102484175A true CN102484175A (zh) 2012-05-30

Family

ID=43529969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800397393A Pending CN102484175A (zh) 2009-07-31 2010-07-30 具有提高的量子效率的发光二极管和制造方法

Country Status (3)

Country Link
US (1) US20120235116A1 (zh)
CN (1) CN102484175A (zh)
WO (1) WO2011014822A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891229A (zh) * 2012-09-27 2013-01-23 中国科学院半导体研究所 氮化物半导体材料发光二极管及其制备方法
CN103326242A (zh) * 2013-07-04 2013-09-25 中国科学院苏州纳米技术与纳米仿生研究所 激光器有源区、半导体激光器及其制作方法
CN104538516A (zh) * 2015-01-12 2015-04-22 天津三安光电有限公司 AlGaInP系发光二极管器件
CN108845237A (zh) * 2018-04-28 2018-11-20 广东省半导体产业技术研究院 一种器件性能判断方法与装置
CN116314499A (zh) * 2023-01-17 2023-06-23 淮安澳洋顺昌光电技术有限公司 有源垒层掺Mg的外延结构及制备方法和芯片

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174851A (ja) * 2011-02-21 2012-09-10 Toshiba Corp 半導体発光装置
JP5060637B1 (ja) * 2011-05-13 2012-10-31 株式会社東芝 半導体発光素子及びウェーハ
JP5653327B2 (ja) * 2011-09-15 2015-01-14 株式会社東芝 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法
US9018517B2 (en) * 2011-11-07 2015-04-28 International Business Machines Corporation Silicon heterojunction photovoltaic device with wide band gap emitter
US20130228743A1 (en) * 2012-03-01 2013-09-05 Industrial Technology Research Institute Light emitting diode
JP5953840B2 (ja) * 2012-03-13 2016-07-20 富士通株式会社 半導体装置及び受信機
TWI502767B (zh) * 2012-06-13 2015-10-01 Lextar Electronics Corp 半導體發光結構
US9099593B2 (en) * 2012-09-14 2015-08-04 Tsmc Solid State Lighting Ltd. III-V group compound devices with improved efficiency and droop rate
CN103715605A (zh) * 2013-12-12 2014-04-09 太原理工大学 一种半导体激光器外延片及其制造方法
KR102244220B1 (ko) 2014-10-15 2021-04-27 삼성전자주식회사 반도체 발광 소자
JP5953447B1 (ja) * 2015-02-05 2016-07-20 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
CN105071223A (zh) * 2015-09-14 2015-11-18 山西飞虹微纳米光电科技有限公司 半导体激光器用外延片及其制备方法
JP6725242B2 (ja) * 2015-12-21 2020-07-15 株式会社小糸製作所 半導体発光素子およびその製造方法
JP6885675B2 (ja) * 2016-04-18 2021-06-16 スタンレー電気株式会社 半導体発光素子
DE102016117477A1 (de) * 2016-09-16 2018-03-22 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge
US11371165B2 (en) 2018-12-26 2022-06-28 National University Corporation Tokai National Higher Education And Research System Vapor phase epitaxial growth device
TWI786248B (zh) * 2018-12-26 2022-12-11 晶元光電股份有限公司 發光元件
CN109980055B (zh) * 2019-04-17 2022-02-01 湘能华磊光电股份有限公司 一种减少翘曲的led外延生长方法
CN111276579B (zh) * 2020-02-17 2023-04-11 湘能华磊光电股份有限公司 一种led外延生长方法
CN111276578B (zh) * 2020-02-17 2023-04-07 湘能华磊光电股份有限公司 一种led外延结构生长方法
CN111370540B (zh) * 2020-03-18 2023-04-07 湘能华磊光电股份有限公司 一种提高发光效率的led外延生长方法
WO2022031711A1 (en) * 2020-08-04 2022-02-10 Avicenatech Corp. Enhanced microleds for inter-chip communications
CN113594028A (zh) * 2021-07-27 2021-11-02 中国科学院苏州纳米技术与纳米仿生研究所 氮化镓p型掺杂的方法、GaN基PN结的制作方法及其应用
CN115472718B (zh) * 2022-11-02 2023-01-31 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN116093223B (zh) * 2023-03-07 2023-06-16 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215033A (ja) * 1997-01-30 1998-08-11 Sony Corp 半導体発光装置とその製造方法
CN1343013A (zh) * 2000-09-13 2002-04-03 晶元光电股份有限公司 白色发光二极管
US20090162999A1 (en) * 2007-12-20 2009-06-25 Hung-Cheng Lin Method of Growing Nitride Semiconductor material
CN101471401A (zh) * 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 蓝宝石衬底发光二极管芯片的外延生长方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020096114A1 (en) * 2001-01-22 2002-07-25 Applied Materials, Inc. Series chamber for substrate processing
JP2003209324A (ja) * 2002-01-17 2003-07-25 Mitsubishi Electric Corp 半導体光素子及びその製造方法
KR100476567B1 (ko) * 2003-09-26 2005-03-17 삼성전기주식회사 질화물 반도체 소자
US20090050875A1 (en) * 2007-08-20 2009-02-26 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device
US20090149008A1 (en) * 2007-10-05 2009-06-11 Applied Materials, Inc. Method for depositing group iii/v compounds

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215033A (ja) * 1997-01-30 1998-08-11 Sony Corp 半導体発光装置とその製造方法
CN1343013A (zh) * 2000-09-13 2002-04-03 晶元光电股份有限公司 白色发光二极管
US20090162999A1 (en) * 2007-12-20 2009-06-25 Hung-Cheng Lin Method of Growing Nitride Semiconductor material
CN101471401A (zh) * 2007-12-27 2009-07-01 深圳市方大国科光电技术有限公司 蓝宝石衬底发光二极管芯片的外延生长方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891229A (zh) * 2012-09-27 2013-01-23 中国科学院半导体研究所 氮化物半导体材料发光二极管及其制备方法
CN103326242A (zh) * 2013-07-04 2013-09-25 中国科学院苏州纳米技术与纳米仿生研究所 激光器有源区、半导体激光器及其制作方法
CN103326242B (zh) * 2013-07-04 2016-01-27 中国科学院苏州纳米技术与纳米仿生研究所 激光器有源区、半导体激光器及其制作方法
CN104538516A (zh) * 2015-01-12 2015-04-22 天津三安光电有限公司 AlGaInP系发光二极管器件
CN104538516B (zh) * 2015-01-12 2017-07-14 天津三安光电有限公司 AlGaInP系发光二极管器件
CN108845237A (zh) * 2018-04-28 2018-11-20 广东省半导体产业技术研究院 一种器件性能判断方法与装置
CN108845237B (zh) * 2018-04-28 2020-07-17 广东省半导体产业技术研究院 一种器件性能判断方法与装置
CN116314499A (zh) * 2023-01-17 2023-06-23 淮安澳洋顺昌光电技术有限公司 有源垒层掺Mg的外延结构及制备方法和芯片
CN116314499B (zh) * 2023-01-17 2023-10-20 淮安澳洋顺昌光电技术有限公司 有源垒层掺Mg的外延结构及制备方法和芯片

Also Published As

Publication number Publication date
US20120235116A1 (en) 2012-09-20
WO2011014822A3 (en) 2011-06-09
WO2011014822A2 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
CN102484175A (zh) 具有提高的量子效率的发光二极管和制造方法
US8110889B2 (en) MOCVD single chamber split process for LED manufacturing
US8183132B2 (en) Methods for fabricating group III nitride structures with a cluster tool
US20090194026A1 (en) Processing system for fabricating compound nitride semiconductor devices
US20110244617A1 (en) Forming a compound-nitride structure that includes a nucleation layer
US8318590B2 (en) Methods and systems for forming thin films
CN103548116B (zh) 用于预处理iii族氮化物沉积的方法
US20110081771A1 (en) Multichamber split processes for led manufacturing
US20110033966A1 (en) Growth of n-face led with integrated processing system
US20110027973A1 (en) Method of forming led structures
US20110104843A1 (en) Method of reducing degradation of multi quantum well (mqw) light emitting diodes
KR20120023040A (ko) ＨＶＰＥ에서 인-시튜 사전-ＧａＮ 증착 층을 형성하는 방법
KR102383837B1 (ko) 3a족 질화물 성장 시스템 및 방법
US8148241B2 (en) Indium surfactant assisted HVPE of high quality gallium nitride and gallium nitride alloy films
US20110207256A1 (en) In-situ acceptor activation with nitrogen and/or oxygen plasma treatment
US20110171758A1 (en) Reclamation of scrap materials for led manufacturing
US20120015502A1 (en) p-GaN Fabrication Process Utilizing a Dedicated Chamber and Method of Minimizing Magnesium Redistribution for Sharper Decay Profile
US20120258581A1 (en) Mocvd fabrication of group iii-nitride materials using in-situ generated hydrazine or fragments there from
WO2023081540A1 (en) Reactive gas modulation for group iii/iv compound deposition systems
US20120258580A1 (en) Plasma-assisted mocvd fabrication of p-type group iii-nitride materials
Chen et al. OMVPE Growth of AlGalnP for High-Efficiency Visible Light-Emitting Diodes
Kuech et al. OMVPE of compound semiconductors
US20110076400A1 (en) Nanocrystalline diamond-structured carbon coating of silicon carbide
JP2023044693A (ja) 金属酸化物結晶の製造方法、金属酸化物エピタキシャル結晶積層基板の製造方法、半導体装置の製造方法、金属酸化物結晶、金属酸化物エピタキシャル結晶積層基板、半導体装置、及び金属酸化物結晶製造装置
Ferguson et al. Epitaxial film growth and characterization

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120530