JP5953840B2 - 半導体装置及び受信機 - Google Patents

半導体装置及び受信機 Download PDF

Info

Publication number
JP5953840B2
JP5953840B2 JP2012056232A JP2012056232A JP5953840B2 JP 5953840 B2 JP5953840 B2 JP 5953840B2 JP 2012056232 A JP2012056232 A JP 2012056232A JP 2012056232 A JP2012056232 A JP 2012056232A JP 5953840 B2 JP5953840 B2 JP 5953840B2
Authority
JP
Japan
Prior art keywords
layer
type
type semiconductor
semiconductor layer
multiple quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012056232A
Other languages
English (en)
Other versions
JP2013191691A (ja
Inventor
高橋　剛
剛 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012056232A priority Critical patent/JP5953840B2/ja
Priority to US13/743,031 priority patent/US8981343B2/en
Publication of JP2013191691A publication Critical patent/JP2013191691A/ja
Application granted granted Critical
Publication of JP5953840B2 publication Critical patent/JP5953840B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、半導体装置及び受信機に関する。
例えばミリ波帯やテラヘルツ波帯などの微弱な電波を受信する受信機では、ローノイズアンプ、検波器などが必要である。そして、検波器にはショットキーダイオードが用いられている。
しかしながら、ショットキーダイオードを用いる場合、バイアス０Ｖ付近で十分な検波特性を得ることが難しかった。
そこで、本発明者は、検波特性を向上させるべく、ショットキーダイオードに代えて、ｐ型ＧａＡｓＳｂ層とｎ型ＩｎＧａＡｓ層とがｐｎ接合されているバックワードダイオードを用いることを提案している。
なお、半導体レーザなどの半導体発光素子において、注入キャリアを効率良く活性層に閉じ込め、電子とホールを再結合させるために、多重超格子を設け、電子又はホールに対するエネルギー障壁の高さを高くする技術がある。また、半導体レーザなどの半導体発光素子において、クラッド層と活性層との間にクラッド層に対する少数キャリアの進入を制御する多重量子井戸又は多重量子障壁構造部を設ける技術がある。
特開平５−２７５８０９号公報 特開昭６３−４６７８８号公報 特開２０１０−２５１６８９号公報
しかしながら、上述のバックワードダイオードでは、図４０（Ａ）に示すように、順方向バイアス時に、電子及びホールに対するバリヤが低いため、リーク電流が生じてしまう。
ここで、電流をリニアプロットした電流−電圧特性（Ｉ−Ｖ特性）では、図４０（Ｂ）中、矢印で示すように、一見、順方向バイアス時にリーク電流が生じないように見える。しかしながら、電流を対数プロットしてみると、図４０（Ｃ）中、矢印で示すように、電流のリーク成分が見える。これにより、ダイオードの検波特性に影響を与えるγ（Curvature coefficient）の値が大きくなりにくい。なお、γは次式（１）で定義される。
このため、上述のバックワードダイオードを検波器に用い、例えばミリ波帯やテラヘルツ波帯などの微弱な電波を検波しようとすると、十分な検波特性が得られない。
なお、ここでは、ｐ型ＧａＡｓＳｂ層とｎ型ＩｎＧａＡｓ層とがｐｎ接合されているバックワードダイオードを例に挙げて、その課題を説明しているが、これに限られるものではなく、他のバックワードダイオードにおいても同様の課題がある。
そこで、バックワードダイオードの順方向バイアス時のリーク電流を抑制したい。また、バックワードダイオードを用いた検波器の検波特性、ひいては、受信機の特性を向上させたい。
本半導体装置は、ｐ型半導体層と、ｎ型半導体層と、ｐ型半導体層とｎ型半導体層とが接合されるｐｎ接合部とを備えるバックワードダイオードを備え、バックワードダイオードは、フラットバンド状態で、ｐ型半導体層の伝導帯の下端よりもｎ型半導体層の伝導帯の下端のエネルギーが低く、かつ、ｐ型半導体層の価電子帯の上端よりもｎ型半導体層の価電子帯の上端のエネルギーが低い接合を持ち、ｐ型半導体層の価電子帯の上端よりもｎ型半導体層の伝導帯の下端のエネルギーが高くなっており、ｐ型半導体層及びｎ型半導体層の少なくとも一方に設けられ、順方向バイアス時に電子及びホールの少なくとも一方に対してバリヤとなる多重量子障壁構造又は多重量子井戸構造を備え、逆方向バイアス時にｐｎ接合部に電子がバンド間トンネリングしうる部分が形成されることを要件とする。
本受信機は、増幅器と、増幅器に接続された検波器とを備え、検波器が、上記の半導体装置であることを要件とする。
本受信機は、ミキサー回路を備え、ミキサー回路が、上記の半導体装置を含むことを要件とする。
したがって、本半導体装置によれば、バックワードダイオードの順方向バイアス時のリーク電流を抑制することができるという利点がある。また、バックワードダイオードを用いた検波器の検波特性、ひいては、受信機の特性を向上させることができるという利点がある。
（Ａ）〜（Ｃ）は、第１実施形態の半導体装置（バックワードダイオード）のエネルギーバンド構造を示す模式図であって、（Ａ）は電圧を印加していない平衡状態、（Ｂ）は逆方向に電圧を印加した逆方向バイアス状態、（Ｃ）は順方向に電圧を印加した順方向バイアス状態を示している。 第１実施形態の受信機の構成を示す模式図である。 第１実施形態の半導体装置（バックワードダイオード）に設けられたＭＱＢ構造の原理を説明するための模式図である。 （Ａ）、（Ｂ）は、第１実施形態の半導体装置（バックワードダイオード）に設けられたＭＱＢ構造の原理及び作用効果を説明するための模式図である。 第１実施形態の半導体装置（バックワードダイオード）におけるフラットバンド状態のエネルギーバンド構造を示す模式図である。 第１実施形態の変形例の半導体装置（バックワードダイオード）におけるフラットバンド状態のエネルギーバンド構造を示す模式図である。 （Ａ）、（Ｂ）は、ｐ型半導体層とｎ型半導体層との間に活性層を備える半導体レーザにおいてＭＱＢやＭＱＷを設けた場合のフラットバンド状態のエネルギーバンド構造を示す模式図である。 （Ａ）、（Ｂ）は、第１実施形態の半導体装置（バックワードダイオード）に設けられるＭＱＢ構造を構成する各障壁層にドーピングを行なった場合の効果を説明するための模式図であって、（Ａ）は、各障壁層にドーピングを行なわなかった場合のエネルギーバンド構造を示しており、（Ｂ）は、各障壁層にドーピングを行なった場合のエネルギーバンド構造を示す模式図である。 第１実施形態の半導体装置（バックワードダイオード）に設けられるＭＱＢ構造を構成する各障壁層にドーピングを行なわなかった場合の効果を説明するためのエネルギーバンド構造を示す模式図である。 （Ａ）、（Ｂ）は、第１実施形態の半導体装置（バッグワードダイオード）の製造方法を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、第１実施形態の半導体装置（バッグワードダイオード）の製造方法を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、第１実施形態の半導体装置（バッグワードダイオード）の製造方法及びその構成を説明するための模式的断面図である。 第１実施形態の半導体装置（バッグワードダイオード）による効果を説明するための模式図である。 （Ａ）〜（Ｃ）は、第１実施形態の変形例の半導体装置（バックワードダイオード）のエネルギーバンド構造を示す模式図であって、（Ａ）は電圧を印加していない平衡状態、（Ｂ）は逆方向に電圧を印加した逆方向バイアス状態、（Ｃ）は順方向に電圧を印加した順方向バイアス状態を示している。 （Ａ）、（Ｂ）は、第１実施形態の変形例の半導体装置（バックワードダイオード）の製造方法を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、第１実施形態の変形例の半導体装置（バックワードダイオード）の製造方法を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、第１実施形態の変形例の半導体装置（バックワードダイオード）の製造方法及びその構成を説明するための模式的断面図である。 （Ａ）〜（Ｃ）は、第１実施形態の変形例の半導体装置（バックワードダイオード）のエネルギーバンド構造を示す模式図であって、（Ａ）は電圧を印加していない平衡状態、（Ｂ）は逆方向に電圧を印加した逆方向バイアス状態、（Ｃ）は順方向に電圧を印加した順方向バイアス状態を示している。 （Ａ）、（Ｂ）は、第１実施形態の変形例の半導体装置（バックワードダイオード）の製造方法を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、第１実施形態の変形例の半導体装置（バックワードダイオード）の製造方法を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、第１実施形態の変形例の半導体装置（バックワードダイオード）の製造方法及びその構成を説明するための模式的断面図である。 （Ａ）、（Ｂ）は、第１実施形態の変形例の半導体装置（バックワードダイオード）のエネルギーバンド構造を示す模式図である。 第１実施形態の変形例の半導体装置（バックワードダイオード）の構成を示す模式的断面図である。 第１実施形態の変形例の半導体装置（バックワードダイオード）のエネルギーバンド構造を示す模式図であって、電圧を印加していない平衡状態を示している。 第１実施形態の変形例の半導体装置（バックワードダイオード）の構成を示す模式的断面図である。 第１実施形態の変形例の半導体装置（バックワードダイオード）のエネルギーバンド構造を示す模式図であって、電圧を印加していない平衡状態を示している。 第１実施形態の変形例の半導体装置（バックワードダイオード）の構成を示す模式的断面図である。 第１実施形態の変形例の受信機の構成を示す模式図である。 第１実施形態の変形例の受信機に備えられるミキサー回路の構成を示す模式図である。 第２実施形態の半導体装置（バックワードダイオード）におけるフラットバンド状態のエネルギーバンド構造を示す模式図である。 第２実施形態の変形例の半導体装置（バックワードダイオード）におけるフラットバンド状態のエネルギーバンド構造を示す模式図である。 ｐ型半導体層とｎ型半導体層との間に活性層を備える半導体レーザにおいてＭＱＢを設けた場合のフラットバンド状態のエネルギーバンド構造を示す模式図である。 （Ａ）〜（Ｃ）は、第２実施形態の半導体装置（バックワードダイオード）のエネルギーバンド構造を示す模式図であって、（Ａ）は電圧を印加していない平衡状態、（Ｂ）は逆方向に電圧を印加した逆方向バイアス状態、（Ｃ）は順方向に電圧を印加した順方向バイアス状態を示している。 （Ａ）〜（Ｃ）は、第２実施形態の変形例の半導体装置（バックワードダイオード）のエネルギーバンド構造を示す模式図であって、（Ａ）は電圧を印加していない平衡状態、（Ｂ）は逆方向に電圧を印加した逆方向バイアス状態、（Ｃ）は順方向に電圧を印加した順方向バイアス状態を示している。 （Ａ）〜（Ｃ）は、第２実施形態の変形例の半導体装置（バックワードダイオード）のエネルギーバンド構造を示す模式図であって、（Ａ）は電圧を印加していない平衡状態、（Ｂ）は逆方向に電圧を印加した逆方向バイアス状態、（Ｃ）は順方向に電圧を印加した順方向バイアス状態を示している。 （Ａ）〜（Ｃ）は、第２実施形態の変形例の半導体装置（バックワードダイオード）のエネルギーバンド構造を示す模式図であって、（Ａ）は電圧を印加していない平衡状態、（Ｂ）は逆方向に電圧を印加した逆方向バイアス状態、（Ｃ）は順方向に電圧を印加した順方向バイアス状態を示している。 （Ａ）〜（Ｃ）は、第２実施形態の変形例の半導体装置（バックワードダイオード）のエネルギーバンド構造を示す模式図であって、（Ａ）は電圧を印加していない平衡状態、（Ｂ）は逆方向に電圧を印加した逆方向バイアス状態、（Ｃ）は順方向に電圧を印加した順方向バイアス状態を示している。 （Ａ）〜（Ｃ）は、第２実施形態の変形例の半導体装置（バックワードダイオード）のエネルギーバンド構造を示す模式図であって、（Ａ）は電圧を印加していない平衡状態、（Ｂ）は逆方向に電圧を印加した逆方向バイアス状態、（Ｃ）は順方向に電圧を印加した順方向バイアス状態を示している。 第１及び第２実施形態の変形例の半導体装置（バックワードダイオード）におけるエネルギーバンド構造を示す模式図であって、電圧を印加していない平衡状態を示している。 （Ａ）〜（Ｃ）は、従来のバックワードダイオードの課題を説明するための図であって、（Ａ）はエネルギーバンド構造を示す模式図であり、（Ｂ）はＩ−Ｖ特性を示す図であり、（Ｃ）は電流を対数プロットした場合の特性を示す図である。
以下、図面により、本発明の実施の形態にかかる半導体装置及び受信機について説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体装置及び受信機について、図１〜図１３を参照しながら説明する。
本実施形態にかかる受信機は、図２に示すように、例えばミリ波帯やテラヘルツ波帯などの微弱な電波を受信する受信機１であって、ローノイズアンプ（ＬＮＡ；Low Noise Amplifier）２と、検波器３と、インダクタ４とを集積化したモノリシックマイクロ波集積回路（ＭＭＩＣ；Monolithic Microwave Integrated Circuit）５を備える。なお、ローノイズアンプ２を、増幅器又は低雑音増幅器ともいう。
ここでは、例えば高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）をローノイズアンプ２に用い、後述のバックワードダイオードを検波器３に用いている。そして、ＨＥＭＴと、これに接続されたバックワードダイオードは、半導体基板上に化合物半導体（ここではＧａＡｓＳｂ系）によって形成された半導体装置として構成される。つまり、本実施形態にかかる半導体装置は、例えばミリ波帯やテラヘルツ波帯などの微弱な電波（高周波信号）を受信する受信機１において検波器３として用いられるバックワードダイオードを備える。なお、この検波器を高感度検波器ともいう。
また、アンテナ６は、ＭＭＩＣ５の入力端子、即ち、ローノイズアンプ２の入力端子に接続されている。ここでは、アンテナ６は、ＨＥＭＴのゲート電極に接続されている。また、ローノイズアンプ２の出力端子、即ち、ＨＥＭＴのドレイン電極は、検波器３の一方の端子、即ち、バックワードダイオードの一方の電極（ｎ側電極）、及び、インダクタ４の一方の端子に接続されている。また、検知器３の他方の端子、即ち、バックワードダイオードの他方の電極（ｐ側電極）は接地されている。また、インダクタ４の他方の端子は、ＭＭＩＣ５の出力端子に接続されている。そして、アンテナ６で受けたミリ波帯などの微弱な電波は、ローノイズアンプ２で増幅され、その後、検波器３及びインダクタ４でＤＣ電圧である検波信号Ｖｄｅｔに変換されて、ＭＭＩＣ５の出力端子から出力される。検波信号Ｖｄｅｔとしては、数百ｍＶの電位差ΔＶが出力される。このときのバックワードダイオードの検波感度（検波特性）が検知能力に影響を与える。
ところで、本実施形態にかかる半導体装置は、図１２（Ｂ）に示すように、ｐ型ＧａＡｓＳｂ層（ｐ型半導体層）１０とｎ型ＩｎＧａＡｓ層（ｎ型半導体層）１１とがｐｎ接合されているバックワードダイオード１２を備える。つまり、本半導体装置は、ｐ型ＧａＡｓＳｂ層１０とｎ型ＩｎＧａＡｓ層１１とが接合されるｐｎ接合部１３を備える。
具体的には、バックワードダイオード１２を構成するｐ型ＧａＡｓＳｂ層１０は、バンドギャップＥｇが約０．７８ｅＶであり、ドーピング濃度が２×１０１９ｃｍ−３であるｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層としている。なお、ｐ型半導体層は、これに限られるものではなく、これよりもバンドギャップＥｇが小さいｐ−ＩｎＧａＡｓＳｂ層（Ｅｇ＜０．７８ｅＶ）などを用いても良い。また、逆にこれよりもバンドギャップＥｇが大きいＧａＡｓｘＳｂ１−ｘ（ｘ＞０．５１)層（Ｅｇ＞０．７８ｅＶ）などを用いても良い。
また、バックワードダイオード１２を構成するｎ型ＩｎＧａＡｓ層１１は、バンドギャップＥｇが約０．７４ｅＶであり、ドーピング濃度が５×１０１８ｃｍ−３であるｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層としている。なお、ｎ型半導体層は、これに限られるものではなく、これよりもバンドギャップＥｇが小さいｎ−ＩｎｘＧａ１−ｘＡｓ（ｘ＞０．５３）層（Ｅｇ＜０．７４ｅＶ）や、これよりもバンドギャップＥｇが大きいｎ−ＩｎＡｌＧａＡｓ層（Ｅｇ＞０．７４ｅＶ）などを用いても良い。
本実施形態のバックワードダイオード１２は、材料が異なるｐ型半導体層１０とｎ型半導体層１１とがヘテロ接合されたｐｎ接合ダイオードであるが、バンド接合条件がある。つまり、図５に示すように、フラットバンド状態で、ｐ型半導体層１０の伝導帯の下端よりもｎ型半導体層１１の伝導帯の下端のエネルギーが低く、かつ、ｐ型半導体層１０の価電子帯の上端よりもｎ型半導体層１１の価電子帯の上端のエネルギーが低い、いわゆるタイプＩＩ型のヘテロ接合を持ち、さらに、ｐ型半導体層１０の価電子帯の上端よりもｎ型半導体層１１の伝導帯の下端のエネルギーが高くなっている。このようなバックワードダイオード１２を検波器３に用いることにより、検波器３にショットキーダイオードを用いた場合と比べて、例えばミリ波帯などの微弱な電波の検波感度を大幅に向上させることができる。なお、フラットバンド状態とは、エネルギーバンドの曲がり部がフラットになるように電圧を印加した状態をいい、フラットバンド条件ともいう。
特に、本実施形態では、図５、図１（Ａ）〜図１（Ｃ）に示すように、このようなバックワードダイオード１２のｐ型ＧａＡｓＳｂ層１０とｎ型ＩｎＧａＡｓ層１１の両方に、電子とホールを再結合させないように、多重量子障壁（ＭＱＢ；Multi Quantum Barrier）構造１４、１５が設けられている。つまり、ＭＱＢ構造として、ｐ型ＧａＡｓＳｂ層１０に設けられたｐ側ＭＱＢ構造１４と、ｎ型ＩｎＧａＡｓ層１１に設けられたｎ側ＭＱＢ構造１５とを備える。なお、図１（Ａ）〜図１（Ｃ）中、Ｅｆはフェルミレベルを示している。
これにより、順方向バイアス時に、図１（Ｃ）に示すように、ｐ型ＧａＡｓＳｂ層１０に設けられたｐ側ＭＱＢ構造１４によって電子が反射され、また、ｎ型ＩｎＧａＡｓ層１１に設けられたｎ側ＭＱＢ構造１５によってホールが反射されて、リーク電流が抑制される。つまり、順方向バイアス時に、ｐ型ＧａＡｓＳｂ層１０に設けられたｐ側ＭＱＢ構造１４が、伝導帯の電子に対するバリヤ（エネルギー障壁）となり、また、ｎ型ＩｎＧａＡｓ層１１に設けられたｎ側ＭＱＢ構造１５が、価電子帯のホールに対するバリヤ（エネルギー障壁）となって、順方向バイアス時のリーク電流が抑制される。
特に、本実施形態では、ｐ型ＧａＡｓＳｂ層１０とｎ型ＩｎＧａＡｓ層１１の両方にＭＱＢ構造１４、１５が設けられているため、後述の変形例のように、ｐ型ＧａＡｓＳｂ層１０とｎ型ＩｎＧａＡｓ層１１の一方にＭＱＢ構造１４（１５）を設ける場合よりも、順方向バイアス時の電流抑制効果が高い。
このように、順方向バイアス時のリーク電流が抑制されるため、ダイオードの非線形性を現すγの値が大きくなり、例えばミリ波帯やテラヘルツ波帯などの微弱な電波を検波する検波器に用いた場合に、特にゼロバイアスでの検知能力が高くなり、十分な検波特性が得られることになる。
ここで、ＭＱＢ構造の原理について、図３、図４を参照しながら説明する。
図３に示すように、キャリアがトンネルできるくらいに薄い障壁層と井戸層とを交互に積層して多層構造とする。このとき、井戸層も薄くすると、キャリアの存在確率が量子化され、量子準位が形成される。そして、ＭＱＢ構造の障壁層の厚さを徐々に変化させて、量子準位のレベルを徐々に変化させる。これにより、全体で見ると、ＭＱＢ構造をキャリアが通過できるレベルがなくなり、ブラッグ反射によって井戸層と障壁層とのバンドギャップ差から生じる障壁高さ以上のエネルギーを持つキャリアまで跳ね返されるＭＱＢ構造ができる。このときの井戸層と障壁層を構成する半導体層の膜厚の条件、即ち、井戸層と障壁層を構成する半導体層によるキャリアの反射条件は、次式（２）、（３）によって表すことができる。
ここで、Ｌ１、Ｌ２は、井戸層の厚さ、障壁層の厚さである。また、ｍ，ｎは整数である。また、ｍ１ ＊、ｍ２ ＊は、井戸層を構成する半導体におけるキャリアの有効質量、障壁層を構成する半導体におけるキャリアの有効質量である。また、Ｅは、真空準位である。また、ｈは、プランク定数（換算プランク定数）である。また、Ｕ０は井戸層と障壁層とのバンドギャップ差から生じる障壁高さである。
このようなＭＱＢ構造を用いることで、図４（Ａ）、図４（Ｂ）に示すように、井戸層よりもバンドギャップが広い障壁層と同じバンドギャップを持つバルク障壁層を用いる場合に、そのバンドギャップ差から生じるヘテロ接合障壁高さ（ｑφｂ）よりも高いバリヤ（ｑφＭＱＢ）を実現することができる。
本実施形態では、図１２（Ｂ）に示すように、ｐ型ＧａＡｓＳｂ層１０に設けられるｐ側ＭＱＢ構造１４は、ｐ型ＧａＡｓＳｂ層１０に複数のｐ型ＡｌＧａＳｂ層１６を設けることによって構成される。つまり、ｐ型ＧａＡｓＳｂ層１０のｐｎ接合部１３近傍において、ｐ型ＧａＡｓＳｂ層１０とｐ型ＡｌＧａＳｂ層１６とを交互に積層させることによってｐ側ＭＱＢ構造１４が構成される。
具体的には、ｐ側ＭＱＢ構造１４は、厚さ約５ｎｍのｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層１０と、厚さを約３ｎｍ，約３ｎｍ，約２．５ｎｍ，約２．５ｎｍ，約２ｎｍ，約２ｎｍ，約１．５ｎｍ，約１．５ｎｍとだんだん薄くしたｐ＋−Ａｌ０．２Ｇａ０．８Ｓｂ層１６とを交互に積層させることによって形成されている。ここでは、ｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層１０は、バンドギャップＥｇが約０．７８ｅＶであり、ドーピング濃度が１×１０１９ｃｍ−３である。また、ｐ＋−Ａｌ０．２Ｇａ０．８Ｓｂ層１６は、バンドギャップＥｇが約０．９５ｅＶであり、ドーピング濃度が１×１０１９ｃｍ−３である。
なお、ｐ型ＡｌＧａＳｂ層１６を、障壁層、ｐ側障壁層、又は、ｐ型障壁層ともいう。また、ｐ型ＡｌＧａＳｂ層１６の間に挟まれるｐ型ＧａＡｓＳｂ層１０を、井戸層、ｐ側井戸層、又は、ｐ型井戸層ともいう。また、ここでは、井戸層としてｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層１０を用いているが、これに限られるものではなく、これよりもバンドギャップＥｇが小さいｐ−ＩｎＧａＡｓＳｂ層（Ｅｇ＜０．７８ｅＶ）などを用いても良い。この場合、ｐ型半導体層としてはｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層を用い、ｐ側ＭＱＢ構造１４の井戸層としてはｐ−ＩｎＧａＡｓＳｂ層（Ｅｇ＜０．７８ｅＶ）を用いるようにしても良いし、ｐ型半導体層及びｐ側ＭＱＢ構造１４の井戸層の両方にｐ−ＩｎＧａＡｓＳｂ層（Ｅｇ＜０．７８ｅＶ）を用いるようにしても良い。このように、井戸層には、ｐ−ＧａＡｓＳｂ層、ｐ−ＩｎＧａＡｓＳｂ層などを用いれば良い。また、障壁層としてｐ＋−Ａｌ０．２Ｇａ０．８Ｓｂ層１６を用いているが、これに限られるものではなく、井戸層よりもバンドギャップＥｇが大きい、即ち、バンドギャップＥｇが約０．７８ｅＶよりも大きいｐ−ＡｌｘＧａ１−ｘＳｂ（ｘ＞０）層（Ｅｇ＞０．７８ｅＶ）を用いても良い。なお、井戸層のバンドギャップを大きくする場合には、例えばＡｌＡｓＳｂなどを用いて、それよりもバンドギャップを大きくすれば良い。また、各ｐ＋−Ａｌ０．２Ｇａ０．８Ｓｂ層１６の厚さを変化させているが、一定の厚さとしても良い。また、各ｐ＋−Ａｌ０．２Ｇａ０．８Ｓｂ層１６の厚さをだんだん薄くしているが、だんだん厚くしても良い。
また、ｐ側ＭＱＢ構造１４を構成するｐ側障壁層１６はノンドープであっても良い。但し、ｐ側障壁層１６は、ｐ型にドーピングされているｐ型障壁層であることが好ましい。これにより、図８（Ａ）、図８（Ｂ）に示すように、ｐ側ＭＱＢ構造１４を構成する複数の障壁層１６の価電子帯の上端がｐ型半導体層１０の価電子帯の上端よりも下側になってしまうことによって逆方向バイアス時に電子に対するバリヤが生じてしまうのを抑制でき、このバリヤによる影響を受けにくくすることができる。但し、後述するように、図１（Ｂ）に示すように、ｐ側ＭＱＢ構造１４に含まれる一のｐ型ＡｌＧａＳｂ層１６とｎ側ＭＱＢ構造１５に含まれる一のｎ型ＩｎＰ層１７とによって、逆方向バイアス時にｐｎ接合部１３に電子がバンド間トンネリングしうる部分が形成され、バックワードダイオード特性が得られるようにする必要がある。なお、バンド間トンネリングをインターバンドトンネリングともいう。
一方、図１２（Ｂ）に示すように、ｎ型ＩｎＧａＡｓ層１１に設けられるｎ側ＭＱＢ構造１５は、ｎ型ＩｎＧａＡｓ層１１に複数のｎ型ＩｎＰ層１７を設けることによって構成される。つまり、ｎ型ＩｎＧａＡｓ層１１のｐｎ接合部１３近傍において、ｎ型ＩｎＧａＡｓ層１１とｎ型ＩｎＰ層１７とを交互に積層させることによってｎ側ＭＱＢ構造１５が構成される。
具体的には、ｎ側ＭＱＢ構造１５は、厚さ約５ｎｍのｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１１と、厚さを約１．５ｎｍ，約１．５ｎｍ，約２ｎｍ，約２ｎｍ，約２．５ｎｍ，約２．５ｎｍ，約３ｎｍ，約３ｎｍとだんだん厚くしたｎ−ＩｎＰ層１７とを交互に積層させることによって形成されている。ここでは、ｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１１は、バンドギャップＥｇが約０．７４ｅＶであり、ドーピング濃度が５×１０１８ｃｍ−３である。また、ｎ−ＩｎＰ層１７は、バンドギャップＥｇが約１．３５ｅＶであり、ドーピング濃度が５×１０１８ｃｍ−３である。
なお、ｎ型ＩｎＰ層１７を、障壁層、ｎ側障壁層、又は、ｎ型障壁層ともいう。また、ｎ型ＩｎＰ層１７の間に挟まれるｎ型ＩｎＧａＡｓ層１１を、井戸層、ｎ側井戸層、又は、ｎ型井戸層ともいう。また、ここでは、井戸層としてｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層１１を用いているが、これに限られるものではなく、これよりもバンドギャップＥｇが小さいｎ−ＩｎｘＧａ１−ｘＡｓ（ｘ＞０．５３）層（Ｅｇ＜０．７４ｅＶ）、ｎ−ＩｎＡｌＧａＡｓ層（Ｅｇ＞０．７４ｅＶ）などを用いても良い。この場合、ｎ型半導体層としてはｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層を用い、ｎ型ＭＱＢ構造１５の井戸層としてはｎ−ＩｎｘＧａ１−ｘＡｓ（ｘ＞０．５３）層（Ｅｇ＜０．７４ｅＶ）、ｎ−ＩｎＡｌＧａＡｓ層（Ｅｇ＞０．７４ｅＶ）を用いるようにしても良いし、ｎ型半導体層及びｎ型ＭＱＢ構造１５の井戸層の両方にｎ−ＩｎｘＧａ１−ｘＡｓ（ｘ＞０．５３）層（Ｅｇ＜０．７４ｅＶ）、ｎ−ＩｎＡｌＧａＡｓ層（Ｅｇ＞０．７４ｅＶ）を用いるようにしても良い。このように、井戸層には、ｎ−ＩｎＧａＡｓ層、ｎ−ＩｎＡｌＧａＡｓ層などを用いれば良い。また、障壁層としてｎ−ＩｎＰ層１７を用いているが、これに限られるものではなく、井戸層よりもバンドギャップが大きい、即ち、バンドギャップＥｇが約０．７４ｅＶよりも大きいｎ−ＩｎｘＧａ１−ｘＡｓ（ｘ＞０．５３）層、ｎ−ＩｎｘＡｌ１−ｘＡｓ（ｘ＞０．７）、ｎ−ＩｎＡｌＧａＡｓ層（Ｅｇ＞０．７４ｅＶ）などを用いても良い。つまり、障壁層には、ｎ−ＩｎＰ層、ｎ−ＩｎＧａＡｓ層、ｎ−ＩｎＡｌＡｓ層、ｎ−ＩｎＡｌＧａＡｓ層などを用いれば良い。但し、井戸層のバンドギャップを小さくする場合には、それよりもバンドギャップが大きければ良い。また、各ｎ−ＩｎＰ層１７の厚さを変化させているが、一定の厚さとしても良い。また、各ｎ−ＩｎＰ層１７の厚さをだんだん厚くしているが、だんだん薄くしても良い。
また、ｎ側ＭＱＢ構造１５を構成するｎ側障壁層１７はノンドープであっても良い。但し、ｎ側障壁層１７は、ｎ型にドーピングされているｎ型障壁層であることが好ましい。これにより、ｎ側ＭＱＢ構造１５を構成する複数の障壁層１７の伝導帯の下端がｎ型半導体層１１の伝導帯の下端よりも上側になってしまうことによって逆方向バイアス時に電子に対するバリヤが生じてしまうのを抑制でき、このバリヤによる影響を受けにくくすることができる。但し、後述するように、図１（Ｂ）に示すように、ｐ側ＭＱＢ構造１４に含まれる一のｐ型ＡｌＡｓＳｂ層１６とｎ側ＭＱＢ構造１５に含まれる一のｎ型ＩｎＰ層１７とによって、逆方向バイアス時にｐｎ接合部１３に電子がバンド間トンネリングしうる部分が形成され、バックワードダイオード特性が得られるようにする必要がある。
これらのＭＱＢ構造１４、１５を設ける場合、図１（Ａ）〜図１（Ｃ）に示すように、ｐｎ接合部１３において、ｐ型ＧａＡｓＳｂ層１０とｎ型ＩｎＧａＡｓ層１１とが、ｐ側ＭＱＢ構造１４に含まれる一のｐ型ＡｌＧａＳｂ層（ｐ側障壁層）１６及びｎ側ＭＱＢ構造１５に含まれる一のｎ型ＩｎＰ層（ｎ側障壁層）１７を挟んで接合されることになる。この場合、一のｐ型ＡｌＧａＳｂ層１６と一のｎ型ＩｎＰ層１７との接合面がｐｎ接合面（ｐｎ接合界面）となる。そして、一のｐ型ＡｌＧａＳｂ層１６と一のｎ型ＩｎＰ層１７とによって、逆方向バイアス時にｐｎ接合部１３に電子がバンド間トンネリングしうる部分が形成される。
ここで、一のｐ型ＡｌＧａＳｂ層１６と一のｎ型ＩｎＰ層１７とによって形成される部分のｐ側からｎ側への横方向の距離が、電子がバンド間トンネリングしうるように、１００Å以下、即ち、１０ｎｍ以下になるようにするのが好ましい。ここでは、ドーピングによってバンドを急激に曲げることによって、この横方向の距離が１０ｎｍ以下になるようにしている。これにより、逆方向バイアス時に、ｐ型の半導体層１０、１６の価電子帯にある電子が、この部分をバンド間トンネリングし、バンド間トンネリング電流が流れることになる。
この場合、本バックワードダイオードは、ｐｎ接合面の両側に、逆方向バイアス時に電子がバンド間トンネリングできるようなバンド構造を有するＭＱＢ構造１４、１５を備えることになる。ここでは、ｐ側ＭＱＢ構造１４、即ち、ｐ側ＭＱＢ構造１４が設けられているｐ型ＧａＡｓＳｂ層１０と、ｎ側ＭＱＢ構造１５、即ち、ｎ側ＭＱＢ構造１５が設けられているｎ型ＩｎＧａＡｓ層１１とは、図５に示すように、いわゆるタイプＩＩのバンド構造を有し、バンド間トンネリングしやすいバンド構造になっている。つまり、半導体レーザのようなｐ型半導体層とｎ型半導体層との間に活性層を備えるものにおいてＭＱＢ構造やＭＱＷ構造を設ける場合には、図７（Ａ）、図７（Ｂ）に示すように、いわゆるタイプＩのバンド構造を有するものとなるのに対し、本実施形態では、図５に示すように、いわゆるタイプＩＩのバンド構造を有するものとなるため、バンド間トンネリングしやすいバンド構造を実現することができる。
なお、本実施形態では、フラットバンド状態で、図５に示すように、ｐ型半導体層１０の価電子帯の上端よりもｎ型半導体層１１の伝導帯の下端のエネルギーが高くなるようにしているが、これに限られるものではない。例えば、図６に示すように、フラットバンド状態で、ｐ型半導体層１０の価電子帯の上端よりもｎ型半導体層１１の伝導帯の下端のエネルギーが低くなるようにしても良い。これは、ｐ型半導体層１０及びｎ型半導体層１１を構成する半導体材料の材料・組成を変えることによって実現することができる。
この場合、図６中、点線で示すように、ｐ側ＭＱＢ構造１４によって形成される実効的なバリヤと、ｎ側ＭＱＢ構造１５によって形成される実効的なバリヤとによって、逆方向バイアス時にｐｎ接合部１３に電子がバンド間トンネリングしうる部分が形成される。このように、ｐ側ＭＱＢ構造１４によってｐ型半導体層１０の価電子帯側に形成される実効的なバリヤ、及び、ｎ側ＭＱＢ構造１５によってｎ型半導体層１１の伝導帯側に形成される実効的なバリヤを積極的に利用する場合、ＭＱＢ構造１４、１５を構成する障壁層１６、１７をノンドープにするのが好ましい。これにより、より小さい接合容量を実現でき、素子の高速動作を実現することが可能となる。この場合、図９に示すように、ｐ側ＭＱＢ構造１４を構成する障壁層１６の価電子帯の上端はｐ型半導体層１０の価電子帯の上端よりも下側になって実効的なバリヤが高くなり、かつ、ｎ側ＭＱＢ構造１５を構成する障壁層１７の伝導帯の下端はｎ型半導体層１１の伝導帯の下端よりも上側になって実効的なバリヤが高くなる。このため、ｐ型半導体層１０とｎ型半導体層１１との間でバンド構造が大きくずれていても、即ち、ｐ型半導体層１０の伝導帯の下端とｎ型半導体層１１の伝導帯の下端とのエネルギー差が大きく、ｐ型半導体層１０の価電子帯の上端とｎ型半導体層１１の価電子帯の上端とのエネルギー差が大きくても、バックワードダイオード特性が得られることになる。なお、ＭＱＢ構造１４、１５を構成する障壁層１６、１７にドーピングしても良い。このように、バックワードダイオード特性が得られるように、ｐ型半導体層１０、ｎ型半導体層１１、ｐ側ＭＱＢ構造１４、ｎ側ＭＱＢ構造１５を構成する半導体材料の組成やドーピングの有無を決めれば良い。
次に、本実施形態にかかる半導体装置の製造方法について、図１０〜図１２を参照しながら説明する。
まず、図１０（Ａ）に示すように、例えば半絶縁性ＩｎＰ基板２０上に、例えばＭＯＣＶＤ法によって、ｉ−ＩｎＡｌＡｓバッファー層２１、ｎ−ＩｎＧａＡｓオーミックコンタクト層２２、ｎ−ＩｎＰエッチング停止層２３、ｎ型半導体層としてのｎ−ＩｎＧａＡｓ層１１、ｎ−ＭＱＢ構造１５を構成するｎ−ＩｎＰ層１７及びｎ−ＩｎＧａＡｓ層１１、ｐ−ＭＱＢ構造１４を構成するｐ−ＡｌＧａＳｂ層１６及びｐ−ＧａＡｓＳｂ層１０、ｐ型半導体層としてのｐ−ＧａＡｓＳｂ層１０を形成する。なお、最も上側のｐ−ＧａＡｓＳｂ層１０をオーミックコンタクト層ともいう。
ここでは、ｉ−ＩｎＡｌＡｓバッファー層２１は、厚さが約３００ｎｍである。また、ｎ−ＩｎＧａＡｓオーミックコンタクト層２２は、ドーピング濃度が約１×１０１９ｃｍ−３のｎ＋−Ｉｎ０．５３Ｇａ０．４７Ａｓ層であり、厚さは約２００ｎｍである。また、ｎ−ＩｎＰエッチング停止層２３は、ドーピング濃度が約１×１０１８ｃｍ−３であり、厚さが約５ｎｍである。また、最も下側のｎ−ＩｎＧａＡｓ層１１は、ドーピング濃度が５×１０１８ｃｍ−３のｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層であり、厚さが５０ｎｍである。
また、ｎ−ＭＱＢ構造１５は、ｎ−ＩｎＰ層１７とｎ−ＩｎＧａＡｓ層１１とを交互に繰り返し積層させることによって形成される。ここでは、各ｎ−ＩｎＰ層１７は、ドーピング濃度が５×１０１８ｃｍ−３である。また、各ｎ−ＩｎＧａＡｓ層１１は、ｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層であり、ドーピング濃度は５×１０１８ｃｍ−３である。また、各ｎ−ＩｎＧａＡｓ層１１の厚さは一定とし、各ｎ−ＩｎＰ層１７の厚さは変化させている。ここでは、各ｎ−ＩｎＧａＡｓ層１１の厚さを約５ｎｍとし、各ｎ−ＩｎＰ層１７の厚さｔ１を、約１．５ｎｍ，約１．５ｎｍ，約２ｎｍ，約２ｎｍ，約２．５ｎｍ，約２．５ｎｍ，約３ｎｍ，約３ｎｍとだんだん厚くしている。なお、ここでは、各ｎ−ＩｎＰ層１７の厚さを変化させているが、一定の厚さとしても良い。また、各ｎ−ＩｎＰ層１７の厚さをだんだん厚くしているが、だんだん薄くしても良い。
また、ｐ−ＭＱＢ構造１４は、ｐ−ＡｌＧａＳｂ層１６とｐ−ＧａＡｓＳｂ層１０とを交互に繰り返し積層させることによって形成される。ここでは、各ｐ−ＡｌＧａＳｂ層１６は、ドーピング濃度が１×１０１９ｃｍ−３のｐ＋−Ａｌ０．２Ｇａ０．８Ｓｂ層である。また、各ｐ−ＧａＡｓＳｂ層１０は、ドーピング濃度が１×１０１９ｃｍ−３のｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層である。また、各ｐ−ＧａＡｓＳｂ層１０の厚さは一定とし、各ｐ−ＡｌＧａＳｂ層１６の厚さは変化させている。ここでは、各ｐ−ＧａＡｓＳｂ層１０の厚さを約５ｎｍとし、各ｐ−ＡｌＧａＳｂ層１６の厚さｔ２を、約３ｎｍ，約３ｎｍ，約２．５ｎｍ，約２．５ｎｍ，約２ｎｍ，約２ｎｍ，約１．５ｎｍ，約１．５ｎｍとだんだん薄くしている。なお、ここでは、各ｐ−ＡｌＧａＳｂ層１６の厚さを変化させているが、一定の厚さとしても良い。また、各ｐ−ＡｌＧａＳｂ層１６の厚さをだんだん薄くしているが、だんだん厚くしても良い。
また、最も上側のｐ−ＧａＡｓＳｂ層１０は、ドーピング濃度が２×１０１９ｃｍ−３のｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層であり、厚さは約５０ｎｍである。
次に、例えばフォトレジストによってダイオードメサ領域を規定し、図１０（Ｂ）に示すように、例えばリン酸と過酸化水素水の混合液で、最も上側のｐ−ＧａＡｓＳｂ層１０、ｐ−ＭＱＢ構造１４をエッチングし、次いで、例えばＣＨ４系のドライエッチングによって、Ｐが含まれるｎ−ＭＱＢ構造１５を除去する。そして、再びリン酸と過酸化水素水の混合液で最も下側のｎ−ＩｎＧａＡｓ層１１が除去された後、エッチングはｎ−ＩｎＰエッチング停止層２３で停止する。次に、図１１（Ａ）に示すように、例えば塩酸で、ｎ−ＩｎＰエッチング停止層２３をエッチングする。このエッチングはｎ−ＩｎＧａＡｓオーミックコンタクト層２２で停止する。ここでレジストを除去する。
次に、図１１（Ｂ）に示すように、例えばフォトリソグラフィーを用い、レジスト２４で素子分離領域を規定する。そして、例えばリン酸と過酸化水素水の混合液で、ｎ−ＩｎＧａＡｓオーミックコンタクト層２２をエッチングし、ｉ−ＩｎＡｌＡｓバッファー層２１を露出させる。その後、レジスト２４を除去する。
次に、図１２（Ａ）に示すように、例えばフォトリソグラフィーを用いて、レジスト２５で電極領域を規定する。そして、図１２（Ｂ）に示すように、例えばＴｉ（厚さ約１０ｎｍ）／Ｐｔ（厚さ約３０ｎｍ）／Ａｕ（厚さ約３００ｎｍ）を蒸着し、リフトオフ法によって、ダイオードの上部電極２６及び下部電極２７を同時に形成する。このようにして、本実施形態の半導体装置に備えられるバックワードダイオード１２が製造される。
したがって、本実施形態にかかる半導体装置によれば、バックワードダイオード１２の順方向バイアス時のリーク電流を抑制することができるという利点がある。また、バックワードダイオード１２を用いた検波器３の検波特性、ひいては、受信機１の特性を向上させることができるという利点がある。
ここで、上述の実施形態のバックワードダイオードの電流を対数プロットした特性を見てみると、図１３中、矢印で示すように、電流のリーク成分が抑制されていることがわかる。特に、図１３中、符号Ｘで示す部分で流れる電流が抑制されていることがわかる。これにより、上記式（１）で示されるγの値が大きくなるため、上述の実施形態のバックワードダイオードを検波器に用い、例えばミリ波帯やテラヘルツ波帯などの微弱な電波を検波する場合に、十分な検波特性が得られることになる。
なお、上述の実施形態では、ｐ側ＭＱＢ構造１４に含まれる一のｐ型ＡｌＧａＳｂ層（ｐ側障壁層）１６とｎ側ＭＱＢ構造１５に含まれる一のｎ型ＩｎＰ層（ｎ側障壁層）１７とが接合されているが、これに限られるものではない。例えば、ｐ側ＭＱＢ構造に含まれる一のｐ型ＧａＡｓＳｂ層（ｐ側井戸層）とｎ側ＭＱＢ構造に含まれる一のｎ型ＩｎＧａＡｓ層（ｎ側井戸層）とが接合されるようにしても良い。また、例えば、ｐ側ＭＱＢ構造に含まれる一のｐ型ＡｌＧａＳｂ層（ｐ側障壁層）とｎ側ＭＱＢ構造に含まれる一のｎ型ＩｎＧａＡｓ層（ｎ側井戸層）とが接合されるようにしても良い。また、例えば、ｐ側ＭＱＢ構造に含まれる一のｐ型ＧａＡｓＳｂ層（ｐ側井戸層）とｎ側ＭＱＢ構造に含まれる一のｎ型ＩｎＰ層（ｎ側障壁層）とが接合されるようにしても良い。
また、上述の実施形態では、ｐ型ＧａＡｓＳｂ層（ｐ型半導体層）１０とｎ型ＩｎＧａＡｓ層（ｎ型半導体層）１１の両方にＭＱＢ構造１４、１５を設けているが、これに限られるものではなく、ＭＱＢ構造を、ｐ型ＧａＡｓＳｂ層（ｐ型半導体層）１０及びｎ型ＩｎＧａＡｓ層（ｎ型半導体層）１１の少なくとも一方に設けるようにしても良い。つまり、ＭＱＢ構造として、図１４（Ａ）〜図１４（Ｃ）に示すように、ｐ型ＧａＡｓＳｂ層１０に設けられたｐ側ＭＱＢ構造１４のみを備えるものとしても良いし、図１８（Ａ）〜図１８（Ｃ）に示すように、ｎ型ＩｎＧａＡｓ層１１に設けられたｎ側ＭＱＢ構造１５のみを備えるものとしても良い。
例えば、ｐ型ＧａＡｓＳｂ層１０のみにＭＱＢ構造１４を設ける場合、図１４（Ａ）〜図１４（Ｃ）に示すように、ｐｎ接合部１３において、ｐ型ＧａＡｓＳｂ層１０とｎ型ＩｎＧａＡｓ層１１とが、ＭＱＢ構造１４に含まれる一のｐ型ＡｌＧａＳｂ層（障壁層）１６を挟んで接合されることになる。この場合、一のｐ型ＡｌＧａＳｂ層１６とｎ型ＩｎＧａＡｓ層１１との接合面がｐｎ接合面となる。そして、一のｐ型ＡｌＧａＳｂ層１６とｎ型ＩｎＧａＡｓ層１１とによって、逆方向バイアス時にｐｎ接合部１３に電子がバンド間トンネリングしうる部分が形成される。ここで、一のｐ型ＡｌＧａＳｂ層１６とｎ型ＩｎＧａＡｓ層１１とによって形成される部分の横方向の距離が、電子がバンド間トンネリングしうるように、１００Å以下、即ち、１０ｎｍ以下になるようにするのが好ましい。これにより、逆方向バイアス時に、ｐ型の半導体層１０、１６の価電子帯にある電子が、この部分をバンド間トンネリングし、バンド間トンネリング電流が流れることになる。
この場合、図１５（Ａ）に示すように、例えば半絶縁性ＩｎＰ基板２０上に、例えばＭＯＣＶＤ法によって、ｉ−ＩｎＡｌＡｓバッファー層２１、ｎ−ＩｎＧａＡｓオーミックコンタクト層２２、ｎ−ＩｎＰエッチング停止層２３、ｎ型半導体層としてのｎ−ＩｎＧａＡｓ層１１、ｐ−ＭＱＢ構造１４を構成するｐ−ＡｌＧａＳｂ層１６及びｐ−ＧａＡｓＳｂ層１０、ｐ型半導体層としてのｐ−ＧａＡｓＳｂ層１０を形成する。
次に、例えばフォトレジスト３０によってダイオードメサ領域を規定し、図１５（Ｂ）に示すように、例えばリン酸と過酸化水素水の混合液で、最も上側のｐ−ＧａＡｓＳｂ層１０、ｐ−ＭＱＢ構造１４、ｎ−ＩｎＧａＡｓ層１１をエッチングする。そして、ｎ−ＩｎＧａＡｓ層１１が除去された後、エッチングはｎ−ＩｎＰエッチング停止層２３で停止する。
その後、上述の実施形態の場合と同様に、図１６（Ａ）に示すように、ｎ−ＩｎＰエッチング停止層２３をエッチングし、レジスト３０を除去した後、図１６（Ｂ）に示すように、レジスト３１で素子分離領域を規定し、ｎ−ＩｎＧａＡｓオーミックコンタクト層２２をエッチングし、レジスト３１を除去する。そして、図１７（Ａ）に示すように、レジスト３２で電極領域を規定し、図１７（Ｂ）に示すように、上部電極２６及び下部電極２７を形成して、バックワードダイオード１２を製造する。
一方、例えば、ｎ型ＩｎＧａＡｓ層１１のみにＭＱＢ構造１５を設ける場合、図１８（Ａ）〜図１８（Ｃ）に示すように、ｐｎ接合部１３において、ｐ型ＧａＡｓＳｂ層１０とｎ型ＩｎＧａＡｓ層１１とが、ＭＱＢ構造１５に含まれる一のｎ型ＩｎＰ層（障壁層）１７を挟んで接合されることになる。この場合、ｐ型ＧａＡｓＳｂ層１０と一のｎ型ＩｎＰ層１７との接合面がｐｎ接合面となる。そして、ｐ型ＧａＡｓＳｂ層１０と一のｎ型ＩｎＰ層１７とによって、逆方向バイアス時にｐｎ接合部１３に電子がバンド間トンネリングしうる部分が形成される。ここで、ｐ型ＧａＡｓＳｂ層１０と一のｎ型ＩｎＰ層１７とによって形成される部分の横方向の距離が、電子がバンド間トンネリングしうるように、１００Å以下、即ち、１０ｎｍ以下になるようにするのが好ましい。これにより、逆方向バイアス時に、ｐ型の半導体層１０の価電子帯にある電子が、この部分をバンド間トンネリングし、バンド間トンネリング電流が流れることになる。
この場合、図１９（Ａ）に示すように、例えば半絶縁性ＩｎＰ基板２０上に、例えばＭＯＣＶＤ法によって、ｉ−ＩｎＡｌＡｓバッファー層２１、ｎ−ＩｎＧａＡｓオーミックコンタクト層２２、ｎ−ＩｎＰエッチング停止層２３、ｎ型半導体層としてのｎ−ＩｎＧａＡｓ層１１、ｎ−ＭＱＢ構造１５を構成するｎ−ＩｎＰ層１７及びｎ−ＩｎＧａＡｓ層１１、ｐ型半導体層としてのｐ−ＧａＡｓＳｂ層１０を形成する。
次に、例えばフォトレジスト３３によってダイオードメサ領域を規定し、図１９（Ｂ）に示すように、例えばリン酸と過酸化水素水の混合液で、ｐ−ＧａＡｓＳｂ層１０をエッチングし、次いで、例えばＣＨ４系のドライエッチングによって、Ｐが含まれるｎ−ＭＱＢ構造１５を除去する。そして、再びリン酸と過酸化水素水の混合液で最も下側のｎ−ＩｎＧａＡｓ層１１が除去された後、エッチングはｎ−ＩｎＰエッチング停止層２３で停止する。
その後、上述の実施形態の場合と同様に、図２０（Ａ）に示すように、ｎ−ＩｎＰエッチング停止層２３をエッチングし、レジスト３３を除去した後、図２０（Ｂ）に示すように、レジスト３４で素子分離領域を規定し、ｎ−ＩｎＧａＡｓオーミックコンタクト層２２をエッチングし、レジスト３４を除去する。そして、図２１（Ａ）に示すように、レジスト３５で電極領域を規定し、図２１（Ｂ）に示すように、上部電極２６及び下部電極２７を形成して、バックワードダイオード１２を製造する。
ところで、上述の実施形態では、順方向バイアス時に電子及びホールに対してバリヤとなるｐ側ＭＱＢ構造１４及びｎ側ＭＱＢ構造１５を設けているが、これに限られるものではない。例えば、ＭＱＢ構造１４、１５に代えて、図２２（Ａ）、図２２（Ｂ）のバンド構造に示すように、順方向バイアス時に電子及びホールに対してバリヤとなる多重量子井戸（ＭＱＷ；Multi Quantum Well）構造４０、４１を設けるようにしても良い。
例えば、ｐ型ＧａＡｓＳｂ層１０に設けられるｐ側ＭＱＷ構造４０は、図２３に示すように、ｐ型ＧａＡｓＳｂ層１０に複数のｐ型ＧａＳｂ層４２を設けることによって構成すれば良い。つまり、ｐ型ＧａＡｓＳｂ層１０のｐｎ接合部１３近傍において、ｐ型ＧａＡｓＳｂ層１０とｐ型ＧａＳｂ層４２とを交互に積層させることによってｐ側ＭＱＷ構造４０を構成すれば良い。
具体的には、ｐ側ＭＱＷ構造４０は、ｐ型ＧａＡｓＳｂ層１０とｐ型ＧａＳｂ層４２とを交互に繰り返し積層させることによって形成される。ここでは、各ｐ型ＧａＡｓＳｂ層１０は、バンドギャップＥｇが約０．７８ｅＶであり、ドーピング濃度が１×１０１９ｃｍ−３のｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層である。また、各ｐ型ＧａＳｂ層４２は、バンドギャップＥｇが約０．７５ｅＶであり、ドーピング濃度が１×１０１９ｃｍ−３であるｐ＋−ＧａＳｂ層である。また、各ｐ型ＧａＳｂ層４２の厚さは一定とし、各ｐ型ＧａＡｓＳｂ層１０の厚さは変化させている。ここでは、各ｐ型ＧａＳｂ層４２の厚さを約５ｎｍとし、各ｐ型ＧａＡｓＳｂ層１０の厚さを、約３ｎｍ，約３ｎｍ，約２．５ｎｍ，約２．５ｎｍ，約２ｎｍ，約２ｎｍ，約１．５ｎｍ，約１．５ｎｍとだんだん薄くしている。
なお、ｐ型ＧａＳｂ層４２を、井戸層、ｐ側井戸層、又は、ｐ型井戸層ともいう。また、ｐ型ＧａＳｂ層４２の間に挟まれるｐ型ＧａＡｓＳｂ層１０を、障壁層、ｐ側障壁層、又は、ｐ型障壁層ともいう。また、ここでは、井戸層としてｐ−ＧａＳｂ層４２を用いているが、これに限られるものではなく、障壁層よりもバンドギャップＥｇが小さい、即ち、バンドギャップＥｇが約０．７８ｅＶよりも小さいｐ−ＩｎＧａＡｓＳｂ層（Ｅｇ＜０．７８ｅＶ）、ｐ−ＩｎＧａＳｂ層（Ｅｇ＜０．７８ｅＶ）、ｐ−ＡｌＧａＳｂ層（Ｅｇ＜０．７８ｅＶ）などを用いても良い。つまり、井戸層には、ｐ−ＧａＳｂ層、ｐ−ＩｎＧａＡｓＳｂ層、ｐ−ＩｎＧａＳｂ層、ｐ−ＡｌＧａＳｂ層、ｐ−ＩｎＡｓＳｂ層などを用いれば良い。なお、後述のように、障壁層のバンドギャップを大きくする場合には、それよりもバンドギャップが小さければ良い。また、障壁層としてｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層１０を用いているが、これに限られるものではなく、これよりもバンドギャップＥｇが大きいｐ−ＩｎＧａＡｓＳｂ層（Ｅｇ＞０．７８ｅＶ）を用いても良い。この場合、ｐ型半導体層としてはｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層を用い、ｐ側ＭＱＷ構造４０の障壁層としてはｐ−ＩｎＧａＡｓＳｂ層（Ｅｇ＞０．７８ｅＶ）を用いるようにしても良いし、ｐ型半導体層及びｐ側ＭＱＷ構造４０の障壁層の両方にｐ−ＩｎＧａＡｓＳｂ層（Ｅｇ＞０．７８ｅＶ）を用いるようにしても良い。このように、障壁層には、ｐ−ＧａＡｓＳｂ層、ｐ−ＩｎＧａＡｓＳｂ層などを用いれば良い。また、各ｐ型ＧａＡｓＳｂ層１０の厚さを変化させているが、一定の厚さとしても良い。また、各ｐ型ＧａＡｓＳｂ層１０の厚さをだんだん薄くしているが、だんだん厚くしても良い。また、障壁層の厚さを一定として、井戸層の厚さを変化させても良い。また、ｐ側井戸層４２はドーピングされているｐ型井戸層であることが好ましいが、ノンドープであっても良い。
また、ｎ型ＩｎＧａＡｓ層１１に設けられるｎ側ＭＱＷ構造４１は、図２３に示すように、ｎ型ＩｎＧａＡｓ層１１に、これと組成が異なる複数のｎ型ＩｎＧａＡｓ層４３を設けることによって構成すれば良い。つまり、ｎ型ＩｎＧａＡｓ層１１に設けられるｎ側ＭＱＷ構造４１は、ｎ型ＩｎＧａＡｓ層１１に、これよりもバンドギャップが小さい複数のｎ型ＩｎＧａＡｓ層４３を設けることによって構成すれば良い。ここでは、ｎ側ＭＱＷ構造４１は、バンドギャップＥｇが約０．７４ｅＶのｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓ層１１に、バンドギャップＥｇが約０．６８ｅＶの複数のｎ型Ｉｎ０．６Ｇａ０．４Ａｓ層４３を設けることによって構成している。つまり、ｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓ層１１のｐｎ接合部１３近傍において、ｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓ層１１とｎ型Ｉｎ０．６Ｇａ０．４Ａｓ層４３とを交互に繰り返し積層させることによってｎ側ＭＱＷ構造４１を構成している。
ここでは、各ｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓ層１１は、ドーピング濃度が５×１０１８ｃｍ−３である。また、各ｎ型Ｉｎ０．６Ｇａ０．４Ａｓ層４３は、ドーピング濃度が５×１０１８ｃｍ−３である。また、各ｎ型Ｉｎ０．６Ｇａ０．４Ａｓ層４３の厚さは一定とし、各ｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓ層１１の厚さは変化させている。ここでは、各ｎ型Ｉｎ０．６Ｇａ０．４Ａｓ層４３の厚さを約５ｎｍとし、各ｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓ層１１の厚さを、約１．５ｎｍ，約１．５ｎｍ，約２ｎｍ，約２ｎｍ，約２．５ｎｍ，約２．５ｎｍ，約３ｎｍ，約３ｎｍとだんだん厚くしている。
なお、ｎ型Ｉｎ０．６Ｇａ０．４Ａｓ層４３を、井戸層、ｎ側井戸層、又は、ｎ型井戸層ともいう。また、ｎ型Ｉｎ０．６Ｇａ０．４Ａｓ層４３の間に挟まれるｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓ層１１を、障壁層、ｎ側障壁層、又は、ｎ型障壁層ともいう。また、ここでは、井戸層としてｎ型Ｉｎ０．６Ｇａ０．４Ａｓ層４３を用いているが、これに限られるものではなく、障壁層よりもバンドギャップＥｇが小さい、即ち、バンドギャップＥｇが約０．７４ｅＶよりも小さいｎ−ＩｎｘＧａ１−ｘＡｓ（ｘ＞０．５３）層（Ｅｇ＜０．７４ｅＶ）、ｎ−ＩｎＡｌＧａＡｓ層（Ｅｇ＜０．７４ｅＶ）などを用いても良い。つまり、井戸層には、ｎ−ＩｎＧａＡｓ層、ｎ−ＩｎＡｌＧａＡｓ層、ｎ−ＩｎＡｓＳｂ層などを用いれば良い。なお、後述のように、障壁層のバンドギャップを小さくする場合には、それよりもバンドギャップが小さければ良い。また、障壁層としてｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓ層１１を用いているが、これに限られるものではない。つまり、これよりもバンドギャップＥｇが小さいｎ−ＩｎｘＧａ１−ｘＡｓ（ｘ＞０．５３）層（Ｅｇ＜０．７４ｅＶ）、ｎ−ＩｎＡｌＧａＡｓ層（Ｅｇ＜０．７４ｅＶ）などを用いても良い。この場合、井戸層には障壁層よりもバンドギャップが小さいｎ−ＩｎｘＧａ１−ｘＡｓ層を用いれば良い。逆に、障壁層にこれよりもバンドギャップＥｇが大きいｎ−ＩｎｘＧａ１−ｘＡｓ（ｘ＜０．５３）層（Ｅｇ＞０．７４ｅＶ）、ｎ−ＩｎＡｌＧａＡｓ層（Ｅｇ＞０．７４ｅＶ）などを用いても良い。また、ｎ型半導体層及びｎ型ＭＱＷ構造４１の障壁層の両方にこれよりもバンドギャップＥｇが大きいｎ−ＩｎｘＧａ１−ｘＡｓ（ｘ＜０．５３）層（Ｅｇ＞０．７４ｅＶ）、ｎ−ＩｎＡｌＧａＡｓ層（Ｅｇ＞０．７４ｅＶ）などを用いても良い。この場合、井戸層は障壁層よりもバンドギャップが小さければ良いため、井戸層に上述のものよりもバンドギャップが大きいｎ−ＩｎｘＧａ１−ｘＡｓ層、ｎ−ＩｎＡｌＧａＡｓ層などを用いることができる。また、各ｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓ層１１の厚さを変化させているが、一定の厚さとしても良い。また、各ｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓ層１１の厚さをだんだん厚くしているが、だんだん薄くしても良い。また、障壁層の厚さを一定として、井戸層の厚さを変化させても良い。また、ｎ側井戸層４３はドーピングされているｎ型井戸層であることが好ましいが、ノンドープであっても良い。
これらのＭＱＷ構造４０、４１を設ける場合、ｐｎ接合部１３において、ｐ型ＧａＡｓＳｂ層１０とｎ型ＩｎＧａＡｓ層１１とが、ｐ側ＭＱＷ構造４０に含まれる一のｐ型ＧａＳｂ層（ｐ側井戸層）４２及びｎ側ＭＱＷ構造４１に含まれる一のｎ型ＩｎＧａＡｓ層（ｎ側井戸層）４３を挟んで接合されることになる。この場合、一のｐ型ＧａＳｂ層４２と一のｎ型ＩｎＧａＡｓ層４３との接合面がｐｎ接合面となる。そして、一のｐ型ＧａＳｂ層４２と一のｎ型ＩｎＧａＡｓ層４３とによって、逆方向バイアス時にｐｎ接合部１３に電子がバンド間トンネリングしうる部分が形成される。
ここで、一のｐ型ＧａＳｂ層４２と一のｎ型ＩｎＧａＡｓ層４３とによって形成される部分の横方向の距離が、電子がバンド間トンネリングしうるように、１００Å以下、即ち、１０ｎｍ以下になるようにするのが好ましい。ここでは、ドーピングによってバンドを急激に曲げることによって、この部分の横方向の距離が１０ｎｍ以下になるようにしている。これにより、逆方向バイアス時に、ｐ型の半導体層１０、４２の価電子帯にある電子が、この部分をバンド間トンネリングし、バンド間トンネリング電流が流れることになる。
この場合、本バックワードダイオード１２は、ｐｎ接合面の両側に、逆方向バイアス時に電子がバンド間トンネリングできるようなバンド構造を有するＭＱＷ構造４０、４１を備えることになる。ここでは、ｐ側ＭＱＷ構造４０、即ち、ｐ側ＭＱＷ構造４０が設けられているｐ型ＧａＡｓＳｂ層１０と、ｎ側ＭＱＷ構造４１、即ち、ｎ側ＭＱＷ構造４１が設けられているｎ型ＩｎＧａＡｓ層１１とは、いわゆるタイプＩＩのバンド構造を有し、バンド間トンネリングしやすいバンド構造になっている。
また、上述の実施形態の変形例の場合（図１４〜図２１参照）と同様に、ＭＱＷ構造４０、４１を、ｐ型ＧａＡｓＳｂ層１０及びｎ型ＩｎＧａＡｓ層１１の少なくとも一方に設けるようにしても良い。つまり、ＭＱＷ構造として、ｐ型ＧａＡｓＳｂ層１０に設けられたｐ側ＭＱＷ構造４０のみを備えるものとしても良いし、ｎ型ＩｎＧａＡｓ層１１に設けられたｎ側ＭＱＷ構造４１のみを備えるものとしても良い。
例えば、ｐ型ＧａＡｓＳｂ層１０のみにＭＱＷ構造４０を設ける場合、ｐｎ接合部１３において、ｐ型ＧａＡｓＳｂ層１０とｎ型ＩｎＧａＡｓ層１１とが、ＭＱＷ構造４０に含まれる一のｐ型ＧａＳｂ層（井戸層）４２を挟んで接合されることになる。この場合、一のｐ型ＧａＳｂ層４２とｎ型ＩｎＧａＡｓ層１１との接合面がｐｎ接合面となる。そして、一のｐ型ＧａＳｂ層４２とｎ型ＩｎＧａＡｓ層１１とによって、逆方向バイアス時にｐｎ接合部１３に電子がバンド間トンネリングしうる部分が形成される。ここで、一のｐ型ＧａＳｂ層４２とｎ型ＩｎＧａＡｓ層１１とによって形成される部分の横方向の距離が、電子がバンド間トンネリングしうるように、１００Å以下、即ち、１０ｎｍ以下になるようにするのが好ましい。これにより、逆方向バイアス時に、ｐ型の半導体層１０、４２の価電子帯にある電子が、この部分をバンド間トンネリングし、バンド間トンネリング電流が流れることになる。
一方、例えば、ｎ型ＩｎＧａＡｓ層１１のみにＭＱＷ構造４１を設ける場合、ｐｎ接合部１３において、ｐ型ＧａＡｓＳｂ層１０とｎ型ＩｎＧａＡｓ層１１とが、ＭＱＷ構造４１に含まれる一のｎ型ＩｎＧａＡｓ層（井戸層）４３を挟んで接合されることになる。この場合、ｐ型ＧａＡｓＳｂ層１０と一のｎ型ＩｎＧａＡｓ層４３との接合面がｐｎ接合面となる。そして、ｐ型ＧａＡｓＳｂ層１０と一のｎ型ＩｎＧａＡｓ層４３とによって、逆方向バイアス時にｐｎ接合１３部に電子がバンド間トンネリングしうる部分が形成される。ここで、ｐ型ＧａＡｓＳｂ層１０と一のｎ型ＩｎＧａＡｓ層４３とによって形成される部分の横方向の距離が、電子がバンド間トンネリングしうるように、１００Å以下、即ち、１０ｎｍ以下になるようにするのが好ましい。これにより、逆方向バイアス時に、ｐ型の半導体層１０の価電子帯にある電子が、この部分をバンド間トンネリングし、バンド間トンネリング電流が流れることになる。
また、上述の実施形態のものと上述の変形例のものとを組み合わせて、ｐ型ＧａＡｓＳｂ層１０及びｎ型ＩｎＧａＡｓ層１１の一方にＭＱＢ構造１４（１５）を設け、ｐ型ＧａＡｓＳｂ層１０及びｎ型ＩｎＧａＡｓ層１１の他方にＭＱＷ構造４０（４１）を設けるようにしても良い。
例えば、図２４に示すように、ｐ型ＧａＡｓＳｂ層１０にＭＱＷ構造４０を設け、ｎ型ＩｎＧａＡｓ層１１にＭＱＢ構造１５を設けても良い。この場合、ｐ型ＧａＡｓＳｂ層１０に設けられるＭＱＷ構造４０は、図２５に示すように、ｐ型ＧａＡｓＳｂ層１０に複数のｐ型ＧａＳｂ層４２を設けることによって構成すれば良い。つまり、ｐ型ＧａＡｓＳｂ層１０のｐｎ接合部１３近傍において、ｐ型ＧａＡｓＳｂ層１０とｐ型ＧａＳｂ層４２とを交互に積層させることによってＭＱＷ構造４０を構成すれば良い。また、ｎ型ＩｎＧａＡｓ層１１に設けられるＭＱＢ構造１５は、ｎ型ＩｎＧａＡｓ層１１に、複数のｎ型ＩｎＰ層１７を設けることによって構成すれば良い。つまり、ｎ型ＩｎＧａＡｓ層１１に設けられるＭＱＢ構造１５は、ｎ型ＩｎＧａＡｓ層１１に、複数のｎ型ＩｎＰ層１７を設けることによって構成すれば良い。
また、例えば、図２６に示すように、ｐ型ＧａＡｓＳｂ層１０にＭＱＢ構造１４を設け、ｎ型ＩｎＧａＡｓ層１１にＭＱＷ構造４１を設けても良い。この場合、ｐ型ＧａＡｓＳｂ層１０に設けられるＭＱＢ構造１４は、図２７に示すように、ｐ型ＧａＡｓＳｂ層１０に複数のｐ型ＡｌＧａＳｂ層１６を設けることによって構成すれば良い。つまり、ｐ型ＧａＡｓＳｂ層１０のｐｎ接合部１３近傍において、ｐ型ＧａＡｓＳｂ層１０とｐ型ＡｌＧａＳｂ層１６とを交互に積層させることによってＭＱＢ構造１４を構成すれば良い。また、ｎ型ＩｎＧａＡｓ層１１に設けられるＭＱＷ構造４１は、ｎ型ＩｎＧａＡｓ層１１に、複数のｎ型ＩｎＧａＡｓ層４３を設けることによって構成すれば良い。つまり、ｎ型ＩｎＧａＡｓ層１１に設けられるＭＱＷ構造４１は、ｎ型ＩｎＧａＡｓ層１１に、複数のｎ型ＩｎＧａＡｓ層４３を設けることによって構成すれば良い。
要するに、本半導体装置は、ｐ型半導体層１０と、ｎ型半導体層１１と、ｐ型半導体層１０とｎ型半導体層１１とが接合されるｐｎ接合部１３と、ｐ型半導体層１０及びｎ型半導体層１１の少なくとも一方に設けられ、順方向バイアス時に電子及びホールの少なくとも一方に対してバリヤとなるＭＱＢ構造１４（１５）又はＭＱＷ構造４０（４１）とを備え、逆方向バイアス時にｐｎ接合部１３に電子がバンド間トンネリングしうる部分が形成されるものであれば良い。
また、上述の実施形態では、受信機１に備えられる検波器３に、上述の実施形態のバックワードダイオード１２を用いる場合を例に挙げて説明しているが、これに限られるものではない。例えば、図２８、図２９に示すように、受信機１に備えられるミキサー（ミキサー回路）５０に、上述の実施形態のバックワードダイオード１２を用いることもできる。つまり、受信機１に備えられるミキサー５０が、上述の実施形態の半導体装置を含むものとすることもできる。例えば、図２９に示すように、第１ダイオードＤ１と、第２ダイオードＤ２と、抵抗Ｒ１と、コンデンサＣ１とを備え、その入力端子５１にＲＦ信号とＬＯ信号が入力されると、その差周波数が中間周波数（ＩＦ）として出力端子５２から出力されるミキサー回路５０において、第１ダイオードＤ１及び第２ダイオードＤ２として、上述の実施形態のバックワードダイオード１２を用いることができる。これにより、変換損失を小さくすることができる。つまり、低損失なミキサー回路５０を実現することが可能となる。この場合、受信機１は、図２８に示すように、ミキサー５０のほかに、例えば、アンテナ６、ローノイズアンプ２、局部発振器５３、アンプ５４などを備える。
［第２実施形態］
次に、第２実施形態にかかる半導体装置について、図３０〜図３３を参照しながら説明する。
本実施形態にかかる半導体装置は、上述の第１実施形態（図１、図５参照）のものに対し、図３０に示すように、ｐ型半導体層１０とｎ型半導体層１１との間に障壁層６０が設けられている点が異なる。
つまり、本半導体装置は、ｐ型半導体層（ｐ型ＧａＡｓＳｂ層）１０とｎ型半導体層（ｎ型ＩｎＧａＡｓ層）１１とが障壁層６０を挟んでｐｎ接合されているバックワードダイオードを備える。つまり、本半導体装置は、ｐ型半導体層１０とｎ型半導体層１１とが障壁層６０を挟んで接合されるｐｎ接合部１３を備える。
この場合、上述の第１実施形態の場合と同様にＭＱＢ構造１４、１５を設けると、ｐｎ接合部１３において、ｐ型ＧａＡｓＳｂ層１０に設けられたｐ側ＭＱＢ構造１４と、ｎ型ＩｎＧａＡｓ層１１に設けられたｎ側ＭＱＢ構造１５とが障壁層６０を挟んで接合されることになる。つまり、ｐ側ＭＱＢ構造１４とｎ側ＭＱＢ構造１５とのｐｎ接合界面に障壁層６０が挿入されたものとなる。
そして、少なくとも障壁層６０によって、逆方向バイアス時にｐｎ接合部１３に電子がバンド間トンネリングしうる部分が形成される。つまり、逆方向バイアス時にｐｎ接合部１３に電子がバンド間トンネリングしうる部分が形成されるように、障壁層６０は電子がバンド間トンネリングしうる厚さになっている。例えば、障壁層６０の厚さは、電子がバンド間トンネリングしうるように、１００Å以下、即ち、１０ｎｍ以下であることが好ましい。このように障壁層６０の厚さが薄いため、全体としては、いわゆるタイプＩＩ型のバンド構造を有するヘテロ接合となっており、バンド間トンネリングしやすいバンド構造になっている。これに対し、半導体レーザのようなｐ型半導体層とｎ型半導体層との間に活性層を備えるものにおいてＭＱＢ構造を設ける場合には、図３２に示すように、いわゆるタイプＩのバンド構造を有するものとなる。この場合、活性層は必ずｐ型半導体層及びｎ型半導体層よりもバンドギャップが小さくなる。つまり、電子とホールの閉じ込め効果を上げるために、活性層の伝導帯の下端のエネルギー（Ｅｃ）はｐ型半導体層の伝導帯の下端のエネルギーよりも低くなり、活性層の価電子帯の上端のエネルギー（Ｅｖ）はｎ型半導体層の価電子帯の上端のエネルギーよりも高くなる。
なお、逆方向バイアス時に障壁層６０及びそれ以外の層によってｐｎ接合部１３にバンド間トンネリングしうる部分が形成される場合、障壁層６０及びそれ以外の層の厚さなどによって、その部分の横方向の距離が１００Å以下、即ち、１０ｎｍ以下になるようにすれば良い。
ここで、障壁層６０は、伝導帯の下端がｐ型半導体層１０の伝導帯の下端のエネルギーとｎ型半導体層１１の伝導帯の下端のエネルギーとの間のエネルギーを持ち、かつ、価電子帯の上端がｐ型半導体層１０の価電子帯の上端のエネルギーとｎ型半導体層１１の価電子帯の上端のエネルギーとの間のエネルギーを持つものであれば良い。
なお、障壁層６０のバンドギャップは大きくても小さくても良い。但し、障壁層６０のバンドギャップは大きい方が好ましい。例えば、図３１に示すように、障壁層６０は、伝導帯の下端（Ｅｃ）がｐ型半導体層１０の伝導帯の下端以上のエネルギーを持ち、かつ、価電子帯の上端がｎ型半導体層１１の価電子帯の上端以下のエネルギーを持つように、バンドギャップを大きくするのが好ましい。これをワイドバンドギャップの障壁層という。なお、これらの条件のうちいずれか一方の条件を満たすものであっても良い。つまり、障壁層６０は、伝導帯の下端がｐ型半導体層１０に設けられたｐ側ＭＱＢ構造１４を構成するｐ側障壁層１６の伝導帯の下端以上のエネルギーを持つように、バンドギャップを大きくしたものであっても良い。また、障壁層６０は、価電子帯の上端がｎ型半導体層１１に設けられたｎ側ＭＱＢ構造１５を構成するｎ側障壁層１７の価電子帯の上端以下のエネルギーを持つように、バンドギャップを大きくしたものであっても良い。
本実施形態では、障壁層６０は、図３３（Ａ）〜図３３（Ｃ）に示すように、ドーピングしていないノンドープＩｎＡｌＡｓ層である。具体的には、障壁層６０は、ｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓ層であって、その厚さは約５ｎｍである。この場合、障壁層６０は、伝導帯の下端がｐ型半導体層１０の伝導帯の下端以上のエネルギーを持ち、かつ、価電子帯の上端がｎ型半導体層１１の価電子帯の上端以下のエネルギーを持つワイドバンドギャップの障壁層となる。このため、障壁層６０は、電子と正孔との再結合を防ぐバリヤとして機能する。つまり、順方向バイアス時に、伝導帯の電子に対するバリヤ及び価電子帯のホールに対するバリヤとなり、リーク電流を抑制するバリヤとして機能する。また、障壁層６０は、ノンドープであるため、ｐ側のｐ型にドーピングされている半導体層１０やｎ側のｎ型にドーピングされている半導体層１１からの不純物の拡散を抑制するバリヤとしても機能する。
なお、本実施形態では、障壁層６０としてｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓ層を用いているが、これに限られるものではない。
また、ここでは、障壁層６０をノンドープとしているが、これに限られるものではなく、障壁層６０をｎ型又はｐ型にドーピングしても良い。例えば、障壁層６０として、ｐ型ＩｎＡｌＧａＡｓ、ｐ型ＩｎｘＡｌ１−ｘＡｓ、ｐ型ＡｌＳｂ、ｎ型ＩｎＡｌＧａＡｓ、ｎ型ＩｎｘＡｌ１−ｘＡｓなどを用いても良い。この場合、ドーピング濃度は５×１０１８ｃｍ−３とすれば良い。
このように、障壁層６０には、ノンドープＩｎＡｌＧａＡｓ、ノンドープＩｎｘＡｌ１−ｘＡｓ、ノンドープＡｌＳｂ、ｐ型ＩｎＡｌＧａＡｓ、ｐ型ＩｎｘＡｌ１−ｘＡｓ、ｐ型ＡｌＳｂ、ｎ型ＩｎＡｌＧａＡｓ、ｎ型ＩｎｘＡｌ１−ｘＡｓなどを用いることができる。つまり、障壁層は、ノンドープＩｎＡｌＧａＡｓ、ノンドープＩｎＡｌＡｓ、ノンドープＡｌＡｓ、ノンドープＡｌＳｂ、ｐ型ＩｎＡｌＧａＡｓ、ｐ型ＩｎＡｌＡｓ、ｐ型ＡｌＡｓ、ｐ型ＡｌＳｂ、ｎ型ＩｎＡｌＧａＡｓ、ｎ型ＩｎＡｌＡｓ、ｎ型ＡｌＡｓ、ｎ型ＡｌＳｂからなる群に含まれるいずれか一種の材料を含むものであれば良い。
なお、その他の詳細は、上述の第１実施形態の場合と同様であるため、ここではその説明を省略する。
したがって、本実施形態にかかる半導体装置によれば、上述の第１実施形態の場合と同様に、バックワードダイオード１２の順方向バイアス時のリーク電流を抑制することができるという利点がある。また、バックワードダイオード１２を用いた検波器３の検波特性、ひいては、受信機１の特性を向上させることができるという利点がある。
なお、上述の実施形態では、上述の第１実施形態のもの（図１、図５参照）に障壁層６０を加えたものを例に挙げて説明しているが、これに限られるものではなく、上述の第１実施形態の変形例のもの（図１４、図１８、図２２、図２４、図２６）に本実施形態の障壁層６０を加えるようにしても良い。つまり、本実施形態の障壁層６０は、上述の第１実施形態及びその変形例のものに適用することができる。
例えば、図３４（Ａ）〜図３４（Ｃ）に示すように、ｐ型ＧａＡｓＳｂ層１０のみにＭＱＢ構造１４を設けたものに、本実施形態の障壁層６０を加えるようにしても良い。また、例えば、図３５（Ａ）〜図３５（Ｃ）に示すように、ｎ型ＩｎＧａＡｓ層１１のみにＭＱＢ構造１５を設けたものに、本実施形態の障壁層６０を加えるようにしても良い。また、例えば、図３６（Ａ）〜図３６（Ｃ）に示すように、ｐ型ＧａＡｓＳｂ層１０にＭＱＷ構造４０を設け、ｎ型ＩｎＧａＡｓ層１１にＭＱＷ構造４１を設けたものに、本実施形態の障壁層６０を加えるようにしても良い。また、例えば、図３７（Ａ）〜図３７（Ｃ）に示すように、ｐ型ＧａＡｓＳｂ層１０のみにＭＱＷ構造４０を設けたものに、本実施形態の障壁層６０を加えるようにしても良い。また、例えば、図３８（Ａ）〜図３８（Ｃ）に示すように、ｎ型ＩｎＧａＡｓ層１１のみにＭＱＷ構造４１を設けたものに、本実施形態の障壁層６０を加えるようにしても良い。
［その他］
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の各実施形態及び変形例では、ｐ型半導体層１０とｎ型半導体層１１とを、材料が異なるものとしているが、これに限られるものではなく、例えば、ｐ型半導体層１０とｎ型半導体層１１とは、材料が同一であるものとしても良い。つまり、ｐ型半導体層１０とｎ型半導体層１１とは、同一の材料及び異なる組成からなり、ドーピングする不純物を変えて導電型が異なるようにしたものでも良い。
例えば図３９に示すように、ｐ型半導体層１０及びｎ型半導体層１１を、ＩｎＧａＡｓを含むもの（例えばＩｎ０．５３Ｇａ０．４７Ａｓ層）とし、ｐ型半導体層１０に設けられるＭＱＢ構造１４を構成する複数の障壁層１６を、ｐ型半導体層１０に用いられるＩｎＧａＡｓ（例えばｐ型Ｉｎ０．５３Ｇａ０．４７Ａｓ層）よりもバンドギャップが大きいＩｎＧａＡｓを含むもの（例えばｐ型Ｉｎ０．４Ｇａ０．６Ａｓ層）とし、ｎ型半導体層１１に設けられるＭＱＢ構造１５を構成する複数の障壁層１７を、ＩｎＰを含むもの（例えばＩｎＰ層）とすれば良い。なお、ここでは、ｐ型半導体層１０に設けられるＭＱＢ構造１４を構成する複数の障壁層１６は、これに限られるものではなく、例えばＩｎＰを含むものとしても良い。また、ここでは、ｎ型半導体層１１に設けられるＭＱＢ構造１５を構成する複数の障壁層１７は、これに限られるものではなく、例えばｎ型半導体層１１に用いられるＩｎＧａＡｓ（例えばｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓ層）よりもバンドギャップが大きいＩｎＧａＡｓを含むものとしても良い。また、ここでは、第１実施形態の変形例として例示しているが、これに限られるものではなく、上述の各実施形態及び変形例の変形例として構成することもできる。例えば、ＭＱＢ構造に代えて、ＭＱＷ構造を設けても良い。この場合、ｐ型半導体層１０に設けられるＭＱＷ構造を構成する複数の井戸層は、ｐ型半導体層１０に用いられるＩｎＧａＡｓよりもバンドギャップが小さいＩｎＧａＡｓを含むものとすれば良い。また、ｎ型半導体層１１に設けられるＭＱＷ構造を構成する複数の井戸層は、ｎ型半導体層１１に用いられるＩｎＧａＡｓよりもバンドギャップが小さいＩｎＧａＡｓを含むものとすれば良い。
以下、上述の各実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
ｐ型半導体層と、
ｎ型半導体層と、
前記ｐ型半導体層と前記ｎ型半導体層とが接合されるｐｎ接合部と、
前記ｐ型半導体層及び前記ｎ型半導体層の少なくとも一方に設けられ、順方向バイアス時に電子及びホールの少なくとも一方に対してバリヤとなる多重量子障壁構造又は多重量子井戸構造とを備え、
逆方向バイアス時に前記ｐｎ接合部に電子がバンド間トンネリングしうる部分が形成されることを特徴とする半導体装置。
（付記２）
前記多重量子障壁構造又は前記多重量子井戸構造は、前記ｐ型半導体層に設けられており、
前記ｐｎ接合部において、前記ｐ型半導体層と前記ｎ型半導体層とが、前記多重量子障壁構造に含まれる一の障壁層又は前記多重量子井戸構造に含まれる一の井戸層を挟んで接合されており、
前記一の障壁層又は前記一の井戸層と前記ｎ型半導体層とによって、又は、前記多重量子障壁構造と前記ｎ型半導体層とによって、逆方向バイアス時に前記ｐｎ接合部に電子がバンド間トンネリングしうる部分が形成されることを特徴とする、付記１に記載の半導体装置。
（付記３）
前記多重量子障壁構造又は前記多重量子井戸構造は、前記ｎ型半導体層に設けられており、
前記ｐｎ接合部において、前記ｐ型半導体層と前記ｎ型半導体層とが、前記多重量子障壁構造に含まれる一の障壁層又は前記多重量子井戸構造に含まれる一の井戸層を挟んで接合されており、
前記一の障壁層又は前記一の井戸層と前記ｐ型半導体層とによって、又は、前記多重量子障壁構造と前記ｐ型半導体層とによって、逆方向バイアス時に前記ｐｎ接合部に電子がバンド間トンネリングしうる部分が形成されることを特徴とする、付記１に記載の半導体装置。
（付記４）
前記多重量子障壁構造又は前記多重量子井戸構造は、前記ｐ型半導体層に設けられたｐ側多重量子障壁構造又はｐ側多重量子井戸構造、及び、前記ｎ型半導体層に設けられたｎ側多重量子障壁構造又はｎ側多重量子井戸構造であり、
前記ｐｎ接合部において、前記ｐ型半導体層と前記ｎ型半導体層とが、前記ｐ側多重量子障壁構造に含まれる一のｐ側障壁層又は前記ｐ側多重量子井戸構造に含まれる一のｐ側井戸層、及び、前記ｎ側多重量子障壁構造に含まれる一のｎ側障壁層又は前記ｎ側多重量子井戸構造に含まれる一のｎ側井戸層を挟んで接合されており、
前記一のｐ側障壁層若しくは前記一のｐ側井戸層と前記一のｎ側障壁層若しくは前記一のｎ側井戸層とによって、又は、前記ｐ側多重量子障壁構造若しくは前記ｐ側多重量子井戸構造と前記ｎ側多重量子障壁構造若しくは前記ｎ側多重量子井戸構造とによって、逆方向バイアス時に前記ｐｎ接合部に電子がバンド間トンネリングしうる部分が形成されることを特徴とする、付記１に記載の半導体装置。
（付記５）
前記ｐ型半導体層と前記ｎ型半導体層との間に設けられ、伝導帯の下端が前記ｐ型半導体層の伝導帯の下端のエネルギーと前記ｎ型半導体層の伝導帯の下端のエネルギーとの間のエネルギーを持ち、かつ、価電子帯の上端が前記ｐ型半導体層の価電子帯の上端のエネルギーと前記ｎ型半導体層の価電子帯の上端のエネルギーとの間のエネルギーを持つ障壁層を備え、
前記ｐｎ接合部において、前記ｐ型半導体層と前記ｎ型半導体層とが、前記障壁層を挟んで接合されており、
少なくとも前記障壁層によって、逆方向バイアス時に前記ｐｎ接合部に電子がバンド間トンネリングしうる部分が形成されることを特徴とする、付記１に記載の半導体装置。
（付記６）
前記多重量子障壁構造又は前記多重量子井戸構造は、前記ｐ型半導体層に設けられていることを特徴とする、付記５に記載の半導体装置。
（付記７）
前記多重量子障壁構造又は前記多重量子井戸構造は、前記ｎ型半導体層に設けられていることを特徴とする、付記５に記載の半導体装置。
（付記８）
前記多重量子障壁構造又は前記多重量子井戸構造は、前記ｐ型半導体層に設けられたｐ側多重量子障壁構造又はｐ側多重量子井戸構造、及び、前記ｎ型半導体層に設けられたｎ側多重量子障壁構造又はｎ側多重量子井戸構造であることを特徴とする、付記５に記載の半導体装置。
（付記９）
前記多重量子障壁構造を構成する複数の障壁層又は前記多重量子井戸構造を構成する複数の井戸層は、ｐ型にドーピングされていることを特徴とする、付記２又は６に記載の半導体装置。
（付記１０）
前記多重量子障壁構造を構成する複数の障壁層又は前記多重量子井戸構造を構成する複数の井戸層は、ｎ型にドーピングされていることを特徴とする、付記３又は７に記載の半導体装置。
（付記１１）
前記ｐ側多重量子障壁構造を構成する複数の障壁層又は前記ｐ側多重量子井戸構造を構成する複数の井戸層は、ｐ型にドーピングされており、
前記ｎ側多重量子障壁構造を構成する複数の障壁層又は前記ｎ側多重量子井戸構造を構成する複数の井戸層は、ｎ型にドーピングされていることを特徴とする、付記４又は８に記載の半導体装置。
（付記１２）
前記ｐ型半導体層と前記ｎ型半導体層とは、材料が異なることを特徴とする、付記１〜１１のいずれか１項に記載の半導体装置。
（付記１３）
前記ｐ型半導体層は、ＧａＡｓＳｂを含み、
前記ｎ型半導体層は、ＩｎＧａＡｓを含み、
前記多重量子障壁構造が前記ｐ型半導体層に設けられる場合、前記多重量子障壁構造を構成する複数の障壁層は、ＡｌＧａＳｂ又はＡｌＡｓＳｂを含み、
前記多重量子井戸構造が前記ｐ型半導体層に設けられる場合、前記多重量子井戸構造を構成する複数の井戸層は、ＧａＳｂ、ＡｌＧａＳｂ、ＩｎＧａＳｂ、ＩｎＡｓＳｂ、又はＩｎＧａＡｓＳｂを含むことを特徴とする、付記１、２、４〜６、８、９、１１のいずれか１項に記載の半導体装置。
（付記１４）
前記ｐ型半導体層は、ＧａＡｓＳｂを含み、
前記ｎ型半導体層は、ＩｎＧａＡｓを含み、
前記多重量子障壁構造が前記ｎ型半導体層に設けられる場合、前記多重量子障壁構造を構成する複数の障壁層は、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ又はＩｎＡｌＧａＡｓを含み、
前記多重量子井戸構造が前記ｎ型半導体層に設けられる場合、前記多重量子井戸構造を構成する複数の井戸層は、前記ｎ型半導体層に用いられるＩｎＧａＡｓよりもバンドギャップが小さいＩｎＧａＡｓ、ＩｎＡｌＧａＡｓ、又は、ＩｎＡｓＳｂを含むことを特徴とする、付記１、３〜５、７、８、１０、１１のいずれか１項に記載の半導体装置。
（付記１５）
前記ｐ型半導体層と前記ｎ型半導体層とは、材料が同一であることを特徴とする、付記１〜１１のいずれか１項に記載の半導体装置。
（付記１６）
前記ｐ型半導体層及び前記ｎ型半導体層は、ＩｎＧａＡｓを含み、
前記多重量子障壁構造が前記ｐ型半導体層に設けられる場合、前記多重量子障壁構造を構成する複数の障壁層は、ＩｎＰ、又は、前記ｐ型半導体層に用いられるＩｎＧａＡｓよりもバンドギャップが大きいＩｎＧａＡｓを含み、
前記多重量子井戸構造が前記ｐ型半導体層に設けられる場合、前記多重量子井戸構造を構成する複数の井戸層は、前記ｐ型半導体層に用いられるＩｎＧａＡｓよりもバンドギャップが小さいＩｎＧａＡｓを含むことを特徴とする、付記１、２、４〜６、８、９、１１のいずれか１項に記載の半導体装置。
（付記１７）
前記ｐ型半導体層及び前記ｎ型半導体層は、ＩｎＧａＡｓを含み、
前記多重量子障壁構造が前記ｎ型半導体層に設けられる場合、前記多重量子障壁構造を構成する複数の障壁層は、ＩｎＰ、又は、前記ｎ型半導体層に用いられるＩｎＧａＡｓよりもバンドギャップが大きいＩｎＧａＡｓを含み、
前記多重量子井戸構造が前記ｎ型半導体層に設けられる場合、前記多重量子井戸構造を構成する複数の井戸層は、前記ｎ型半導体層に用いられるＩｎＧａＡｓよりもバンドギャップが小さいＩｎＧａＡｓを含むことを特徴とする、付記１、３〜５、７、８、１０、１１のいずれか１項に記載の半導体装置。
（付記１８）
前記障壁層は、ノンドープＩｎＡｌＧａＡｓ、ノンドープＩｎＡｌＡｓ、ノンドープＡｌＡｓ、ノンドープＡｌＳｂ、ｐ型ＩｎＡｌＧａＡｓ、ｐ型ＩｎＡｌＡｓ、ｐ型ＡｌＡｓ、ｐ型ＡｌＳｂ、ｎ型ＩｎＡｌＧａＡｓ、ｎ型ＩｎＡｌＡｓ、ｎ型ＡｌＡｓ、ｎ型ＡｌＳｂからなる群に含まれるいずれか一種の材料を含むことを特徴とする、付記５〜８のいずれか１項に記載の半導体装置。
（付記１９）
増幅器と、
前記増幅器に接続された検波器とを備え、
前記検波器が、付記１〜１８に記載の半導体装置であることを特徴とする受信機。
（付記２０）
ミキサー回路を備え、
前記ミキサー回路が、付記１〜１８に記載の半導体装置を含むことを特徴とする受信機。
１ 受信機
２ ローノイズアンプ
３ 検波器
４ インダクタ
５ モノリシックマイクロ波集積回路
６ アンテナ
１０ ｐ型ＧａＡｓＳｂ層（ｐ型半導体層）
１１ ｎ型ＩｎＧａＡｓ層（ｎ型半導体層）
１２ バックワードダイオード
１３ ｐｎ接合部
１４ ｐ側ＭＱＢ構造
１５ ｎ側ＭＱＢ構造
１６ ｐ型ＡｌＧａＳｂ層（障壁層）
１７ ｎ型ＩｎＰ層（障壁層）
２０ 半絶縁性ＩｎＰ基板
２１ ｉ−ＩｎＡｌＡｓバッファー層
２２ ｎ−ＩｎＧａＡｓオーミックコンタクト層
２３ ｎ−ＩｎＰエッチング停止層
２４、２５ レジスト
２６ 上部電極
２７ 下部電極
３０〜３５ レジスト
４０ ｐ側ＭＱＷ構造
４１ ｎ側ＭＱＷ構造
４２ ｐ型ＧａＳｂ層
４３ ｎ型ＩｎＧａＡｓ層
５０ ミキサー（ミキサー回路）
５１ 入力端子
５２ 出力端子
５３ 局部発振器
５４ アンプ
６０ 障壁層
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
Ｒ１ 抵抗
Ｃ１ コンデンサ

Claims (13)

  1. ｐ型半導体層と、
    ｎ型半導体層と、
    前記ｐ型半導体層と前記ｎ型半導体層とが接合されるｐｎ接合部とを備えるバックワードダイオードを備え、
    前記バックワードダイオードは、
    フラットバンド状態で、前記ｐ型半導体層の伝導帯の下端よりも前記ｎ型半導体層の伝導帯の下端のエネルギーが低く、かつ、前記ｐ型半導体層の価電子帯の上端よりも前記ｎ型半導体層の価電子帯の上端のエネルギーが低い接合を持ち、前記ｐ型半導体層の価電子帯の上端よりも前記ｎ型半導体層の伝導帯の下端のエネルギーが高くなっており、
    前記ｐ型半導体層及び前記ｎ型半導体層の少なくとも一方に設けられ、順方向バイアス時に電子及びホールの少なくとも一方に対してバリヤとなる多重量子障壁構造又は多重量子井戸構造を備え、
    逆方向バイアス時に前記ｐｎ接合部に電子がバンド間トンネリングしうる部分が形成されることを特徴とする半導体装置。
  2. 前記多重量子障壁構造又は前記多重量子井戸構造は、前記ｐ型半導体層に設けられており、
    前記ｐｎ接合部において、前記ｐ型半導体層と前記ｎ型半導体層とが、前記多重量子障壁構造に含まれる一の障壁層又は前記多重量子井戸構造に含まれる一の井戸層を挟んで接合されており、
    前記一の障壁層又は前記一の井戸層と前記ｎ型半導体層とによって、又は、前記多重量子障壁構造と前記ｎ型半導体層とによって、逆方向バイアス時に前記ｐｎ接合部に電子がバンド間トンネリングしうる部分が形成されることを特徴とする、請求項１に記載の半導体装置。
  3. 前記多重量子障壁構造又は前記多重量子井戸構造は、前記ｎ型半導体層に設けられており、
    前記ｐｎ接合部において、前記ｐ型半導体層と前記ｎ型半導体層とが、前記多重量子障壁構造に含まれる一の障壁層又は前記多重量子井戸構造に含まれる一の井戸層を挟んで接合されており、
    前記一の障壁層又は前記一の井戸層と前記ｐ型半導体層とによって、又は、前記多重量子障壁構造と前記ｐ型半導体層とによって、逆方向バイアス時に前記ｐｎ接合部に電子がバンド間トンネリングしうる部分が形成されることを特徴とする、請求項１に記載の半導体装置。
  4. 前記多重量子障壁構造又は前記多重量子井戸構造は、前記ｐ型半導体層に設けられたｐ側多重量子障壁構造又はｐ側多重量子井戸構造、及び、前記ｎ型半導体層に設けられたｎ側多重量子障壁構造又はｎ側多重量子井戸構造であり、
    前記ｐｎ接合部において、前記ｐ型半導体層と前記ｎ型半導体層とが、前記ｐ側多重量子障壁構造に含まれる一のｐ側障壁層又は前記ｐ側多重量子井戸構造に含まれる一のｐ側井戸層、及び、前記ｎ側多重量子障壁構造に含まれる一のｎ側障壁層又は前記ｎ側多重量子井戸構造に含まれる一のｎ側井戸層を挟んで接合されており、
    前記一のｐ側障壁層若しくは前記一のｐ側井戸層と前記一のｎ側障壁層若しくは前記一のｎ側井戸層とによって、又は、前記ｐ側多重量子障壁構造若しくは前記ｐ側多重量子井戸構造と前記ｎ側多重量子障壁構造若しくは前記ｎ側多重量子井戸構造とによって、逆方向バイアス時に前記ｐｎ接合部に電子がバンド間トンネリングしうる部分が形成されることを特徴とする、請求項１に記載の半導体装置。
  5. 前記ｐ型半導体層と前記ｎ型半導体層との間に設けられ、伝導帯の下端が前記ｐ型半導体層の伝導帯の下端のエネルギーと前記ｎ型半導体層の伝導帯の下端のエネルギーとの間のエネルギーを持ち、かつ、価電子帯の上端が前記ｐ型半導体層の価電子帯の上端のエネルギーと前記ｎ型半導体層の価電子帯の上端のエネルギーとの間のエネルギーを持つ障壁層を備え、
    前記ｐｎ接合部において、前記ｐ型半導体層と前記ｎ型半導体層とが、前記障壁層を挟んで接合されており、
    少なくとも前記障壁層によって、逆方向バイアス時に前記ｐｎ接合部に電子がバンド間トンネリングしうる部分が形成されることを特徴とする、請求項１に記載の半導体装置。
  6. 前記多重量子障壁構造又は前記多重量子井戸構造は、前記ｐ型半導体層に設けられていることを特徴とする、請求項５に記載の半導体装置。
  7. 前記多重量子障壁構造又は前記多重量子井戸構造は、前記ｎ型半導体層に設けられていることを特徴とする、請求項５に記載の半導体装置。
  8. 前記多重量子障壁構造又は前記多重量子井戸構造は、前記ｐ型半導体層に設けられたｐ側多重量子障壁構造又はｐ側多重量子井戸構造、及び、前記ｎ型半導体層に設けられたｎ側多重量子障壁構造又はｎ側多重量子井戸構造であることを特徴とする、請求項５に記載の半導体装置。
  9. 前記多重量子障壁構造を構成する複数の障壁層又は前記多重量子井戸構造を構成する複数の井戸層は、ｐ型にドーピングされていることを特徴とする、請求項２又は６に記載の半導体装置。
  10. 前記多重量子障壁構造を構成する複数の障壁層又は前記多重量子井戸構造を構成する複数の井戸層は、ｎ型にドーピングされていることを特徴とする、請求項３又は７に記載の半導体装置。
  11. 前記ｐ側多重量子障壁構造を構成する複数の障壁層又は前記ｐ側多重量子井戸構造を構成する複数の井戸層は、ｐ型にドーピングされており、
    前記ｎ側多重量子障壁構造を構成する複数の障壁層又は前記ｎ側多重量子井戸構造を構成する複数の井戸層は、ｎ型にドーピングされていることを特徴とする、請求項４又は８に記載の半導体装置。
  12. 増幅器と、
    前記増幅器に接続された検波器とを備え、
    前記検波器が、請求項１〜１１に記載の半導体装置であることを特徴とする受信機。
  13. ミキサー回路を備え、
    前記ミキサー回路が、請求項１〜１１に記載の半導体装置を含むことを特徴とする受信機。
JP2012056232A 2012-03-13 2012-03-13 半導体装置及び受信機 Active JP5953840B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012056232A JP5953840B2 (ja) 2012-03-13 2012-03-13 半導体装置及び受信機
US13/743,031 US8981343B2 (en) 2012-03-13 2013-01-16 Semiconductor device and receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012056232A JP5953840B2 (ja) 2012-03-13 2012-03-13 半導体装置及び受信機

Publications (2)

Publication Number Publication Date
JP2013191691A JP2013191691A (ja) 2013-09-26
JP5953840B2 true JP5953840B2 (ja) 2016-07-20

Family

ID=49156815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012056232A Active JP5953840B2 (ja) 2012-03-13 2012-03-13 半導体装置及び受信機

Country Status (2)

Country Link
US (1) US8981343B2 (ja)
JP (1) JP5953840B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264528B2 (en) * 2006-03-19 2022-03-01 Shimon Maimon Reduced dark current photodetector with charge compensated barrier layer
US11245048B2 (en) * 2006-03-19 2022-02-08 Shimon Maimon Reduced dark current photodetector with charge compensated barrier layer
CN103762256B (zh) * 2014-01-15 2016-03-02 华南理工大学 生长在Si衬底上的InGaAs薄膜及其制备方法
US20160211393A1 (en) * 2015-01-16 2016-07-21 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Tunnel Diode With Broken-Gap Quantum Well
JP6788190B2 (ja) * 2016-12-02 2020-11-25 富士通株式会社 トンネル型半導体素子

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666519B2 (ja) 1986-08-14 1994-08-24 東京工業大学長 超格子構造体
JP2817373B2 (ja) * 1990-07-30 1998-10-30 松下電器産業株式会社 ダイレクトコンバージョン受信機
JP3245937B2 (ja) 1992-03-25 2002-01-15 ソニー株式会社 半導体発光素子
CN1195895A (zh) * 1997-04-10 1998-10-14 李炳辉 半导体量子振荡器件
JP2010199447A (ja) * 2009-02-27 2010-09-09 Panasonic Corp 半導体装置とその製造方法
JP5504745B2 (ja) * 2009-03-27 2014-05-28 富士通株式会社 半導体素子
CN102484175A (zh) * 2009-07-31 2012-05-30 应用材料公司 具有提高的量子效率的发光二极管和制造方法

Also Published As

Publication number Publication date
JP2013191691A (ja) 2013-09-26
US8981343B2 (en) 2015-03-17
US20130240835A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
US8306495B1 (en) Semiconductor device
KR101295121B1 (ko) 정류소자
US6614086B2 (en) Avalanche photodetector
US8373155B2 (en) Infrared photodetector
JP5953840B2 (ja) 半導体装置及び受信機
US20070215858A1 (en) Photo detector
US9136401B2 (en) Compound semiconductor device and method of manufacturing the same
JP5327892B2 (ja) アバランシ・フォトダイオード
JP5497686B2 (ja) アバランシェフォトダイオード
US6242766B1 (en) High electron mobility transistor
US9379205B2 (en) Semiconductor device
JP6542732B2 (ja) 受光素子の評価方法および評価用素子
US9129891B2 (en) Semiconductor device
JP6024317B2 (ja) 半導体装置
JP5790262B2 (ja) 半導体装置
JP4927911B2 (ja) 量子ドット型光検知器
WO2014147706A1 (ja) 半導体装置
JP7211201B2 (ja) 化合物半導体装置及びその製造方法、検波器
JP4829809B2 (ja) 量子井戸型赤外線検出器
JP4168531B2 (ja) 高電子移動度光トランジスタ
JP2018093054A (ja) トンネル型半導体素子
JP5519442B2 (ja) アバランシェフォトダイオード
US5243198A (en) Semiconductor resonant tunneling device with thick layer
US11508869B2 (en) Lateral interband type II engineered (LITE) detector
Pan et al. Investigation of an InGaP/GaAs resonant-tunneling heterojunction bipolar transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160530

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5953840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150