JP6024317B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6024317B2
JP6024317B2 JP2012198509A JP2012198509A JP6024317B2 JP 6024317 B2 JP6024317 B2 JP 6024317B2 JP 2012198509 A JP2012198509 A JP 2012198509A JP 2012198509 A JP2012198509 A JP 2012198509A JP 6024317 B2 JP6024317 B2 JP 6024317B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
type
semiconductor
band gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012198509A
Other languages
English (en)
Other versions
JP2014053548A (ja
Inventor
高橋　剛
剛 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012198509A priority Critical patent/JP6024317B2/ja
Priority to US13/971,980 priority patent/US9018676B2/en
Publication of JP2014053548A publication Critical patent/JP2014053548A/ja
Application granted granted Critical
Publication of JP6024317B2 publication Critical patent/JP6024317B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03046—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds including ternary or quaternary compounds, e.g. GaAlAs, InGaAs, InGaAsP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/085—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors the device being sensitive to very short wavelength, e.g. X-ray, Gamma-rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/20—Organic diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関するものである。
微弱なミリ波を検出するために、ローノイズアンプ（ＬＮＡ）と検波器とを有するＭＭＩＣ（Monolithic Microwave Integrated Circuits）が用いられている。図１に、ローノイズアンプと検波器を有するＭＭＩＣ３００の回路図を示す。図に示されるように、アンテナ３０１により受信されたミリ波は、ローノイズアンプ３０２において増幅され、この後、検波器３０３においてＤＣ（Direct Current）電圧に変換された後、出力端子３０４より電圧Ｖｄｅｔとして出力される。
ＭＭＩＣ３００は、ローノイズアンプ３０２及び検波器３０３を有するものであるが、ミリ波の検波感度は検波器３０３により大きく左右される。一般的には、検波器３０３としてはショットキー型のダイオードが用いられることが多いが、バイアスが０Ｖ付近では十分な検波性能を得ることは困難であった。
このため、このようなショットキー型ダイオードに代えて用いることができるものであって、バイアスが０Ｖ付近において十分な検波性能を得ることのできるバックワードダイオードが開示されている（例えば、特許文献１）。
バックワードダイオードは、基本的には、ヘテロ接合を有するダイオードであるが、バンド接合条件に特徴を有している。具体的には、バックワードダイオードは、フラットバンド状態においては、いわゆるタイプＩＩ型のヘテロ接合を有しており、ｐ型半導体層の価電子帯よりもｎ型半導体層の伝導帯のエネルギーが高いことを特徴としている。尚、タイプＩＩ型のヘテロ接合とは、ｐ型半導体層の伝導帯よりｎ型半導体層の伝導帯のエネルギーが低く、かつ、ｐ型半導体層の価電子帯よりｎ型半導体層の価電子帯のエネルギーが低くなるようなヘテロ接合である。
図２に、一例として、ｎ型半導体層であるｎ＋−ＩｎＧａＡｓ層３１１、ノンドープのＩｎＡｌＡｓ層３１２、ｐ型半導体層であるｐ＋−ＧａＡｓＳｂ層３１３が積層されている構造のバックワードダイオードのエネルギーバンド図を示す。尚、図２（ａ）は、フラットバンド状態のエネルギーバンド図であり、図２（ｂ）は、平衡状態におけるエネルギーバンド図である。
ノンドープのＩｎＡｌＡｓ層３１２はバリア層として機能するものであり、ｎ＋−ＩｎＧａＡｓ層３１１及びｐ＋−ＧａＡｓＳｂ層３１３におけるバンドギャップよりも広いバンドギャップを有している。また、ｐ型半導体層またはｎ型半導体層のいずれか一方は、不純物元素のドーピング濃度が高くなっており、縮退する程度に高濃度なものとなっている。図２に示されるバックワードダイオードの場合、ｎ型半導体層であるｎ＋−ＩｎＧａＡｓ層３１１及びｐ型半導体層であるｐ＋−ＧａＡｓＳｂ層３１３には、各々ｎ型及びｐ型となる不純物元素が高濃度にドーピングされている。このバックワードダイオードでは、図２（ｂ）に示される平衡状態においては、ｐ＋−ＧａＡｓＳｂ層３１３の価電子帯の上端のエネルギーＥｖｐとｎ＋−ＩｎＧａＡｓ層３１１の伝導帯の下端のエネルギーＥｃｎにおけるレベルが略一致した状態となっている。即ち、図２（ａ）に示されるように、フラットバンド状態においては、Ｅｖｐ＜Ｅｃｎであるが、図２（ｂ）に示されるように、平衡状態においては、Ｅｖｐ≒Ｅｃｎとなる。尚、１点鎖線で示されるＥｆはフェルミレベル（フェルミ準位）を示す。
図３には、図２に示されるエネルギーバンド構造を有するバックワードダイオードにおいて印加される電圧と電流との関係を示す。図３に示されるように、このバックワードダイオードに、図４（ａ）に示すように逆方向に電圧を印加した場合、負の方向に電圧が印加されるためｐ＋−ＧａＡｓＳｂ層３１３の価電子帯よりｎ＋−ＩｎＧａＡｓ層３１１の伝導帯にトンネル電流として電子が流れる。一方、図４（ｂ）に示すように順方向に電圧を印加した場合、正の方向に電圧が印加されるため、電子及びホールに対してバリアとなり、一定の電圧が印加されるまで電流は殆ど流れない。このように、バックワードダイオードは、０Ｖ近傍において高い非線形性を示すことを特徴とするものである。
特開２０１０−２５１６８９号公報 特公平１−３７８５８号公報 特開２００４−３９８９３号公報 特開２０１１−６１０８６号公報
ところで、このようなバックワードダイオードにおける検波特性を向上させるため、幾つかの方法が考えられる。例えば、図５（ａ）に示すように、ＩｎＡｌＡｓ層３１２とｎ−ＩｎＧａＡｓ層３２１との間に、不純物元素を高濃度にドープしたｎ＋−ＩｎＧａＡｓ層３２４を設けた構造のバックワードダイオードが考えられる。このように、ｎ＋−ＩｎＧａＡｓ層３２４を設けることにより、ｎ＋−ＩｎＧａＡｓ層３２４における伝導帯の曲がりを急激なものとすることができ、形成される空乏層を狭くすることができる。これによりフェルミレベルにおけるエネルギー準位において禁制帯の幅が狭くなり、トンネル電流が流れやすくなる。この際、ドープされる不純物元素の濃度は、例えば、ｎ−ＩｎＧａＡｓ層３２１は１×１０１８ｃｍ−３、ｎ＋−ＩｎＧａＡｓ層３２４は８×１０１８ｃｍ−３である。尚、形成されるｎ＋−ＩｎＧａＡｓ層３２４の厚さは、空乏層の厚さ程度であることが好ましい。また、ｐ＋−ＧａＡｓＳｂ層３１３とＩｎＡｌＡｓ層３１２との間に、ｐ型となる不純物元素が高濃度にドープされたｐ型半導体層を設けてもよい。更に、ＩｎＡｌＡｓ層３１２を形成することなく、ｐ型半導体層とｎ型半導体層とが直接接合される構造のものであってもよい。
また、別の方法としては、図５（ｂ）に示すように、ＩｎＡｌＡｓ層３１２とｎ−ＩｎＧａＡｓ層３２１との間に、ｎ−ＩｎＧａＡｓ層３２１よりもバンドギャップの狭いバンド調整層３２５を設けた構造のバックワードダイオードが考えられる。このバンド調整層３２５は、ｎ−ＩｎＧａＡｓ層３２１より伝導帯の下端における高さが低い材料である。例えば、ｎ−ＩｎＧａＡｓ層３２１にＩｎ０．５３Ｇａ０．４７Ａｓを用いた場合、バンド調整層３２５は、ｎ−ＩｎＧａＡｓ層３２１よりバンドギャップの狭いＩｎｘＧａ１−ｘＡｓ（ｘ＞０．５３）を用いる。これにより、バンド調整層３２５における伝導帯の曲がりを急激なものとすることなく、バンド調整層３２５において伝導帯が低下する分、トンネル電流を流れやすくすることができる。尚、ＩｎｘＧａ１−ｘＡｓは、ｘの値が大きくなると臨界膜厚が薄くなるため、ｘの値は０．５３＜ｘ＜０．７程度であることが好ましく、また、バンド調整層３２５の厚さは１０ｎｍ程度であることが好ましい。また、ｐ＋−ＧａＡｓＳｂ層３１３とＩｎＡｌＡｓ層３１２との間に、ｐ型となる不純物元素が高濃度にドープされたｐ型半導体層を設けてもよい。更に、ＩｎＡｌＡｓ層３１２を形成することなく、ｐ型半導体層とｎ型半導体層とが直接接合される構造のものであってもよい。
しかしながら、上述した構造のバックワードダイオードでは、不純物元素が高濃度にドーピングされたｎ型半導体層及びｐ型半導体層によりｐｎ接合等が形成されるため、接合容量が大きくなってしまう場合がある。また、上述した構造のバックワードダイオードでは、伝導帯または価電子帯におけるエネルギー差が大きい場合には、抵抗が高くなってしまう。
従って、トンネル電流が流れやすく、ｐｎ接合容量が低く、遮断周波数の高い、半導体装置であるバックワードダイオードが求められていた。
本実施の形態の一観点によれば、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に形成された第１の導電型の第３の半導体層及び第４の半導体層と、を有し、前記第１の半導体層、前記第３の半導体層、前記第４の半導体層、前記第２の半導体層の順に接続されるものであって、前記第３の半導体層のバンドギャップは、前記第１の半導体層のバンドギャップよりも狭く形成されており、前記第４の半導体層のバンドギャップは、前記第３の半導体層のバンドギャップよりも狭く形成されていることを特徴とする。
また、本実施の形態の他の一観点によれば、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に形成された第１の導電型の組成傾斜半導体層と、を有し、前記第１の半導体層、前記組成傾斜半導体層、前記第２の半導体層の順に接続されるものであって、前記組成傾斜半導体層のバンドギャップは、前記第１の半導体層のバンドギャップ以下であって、前記第１の半導体層が設けられている側から前記第２の半導体層が設けられている側に向かって、バンドギャップが徐々に狭くなるように形成されていることを特徴とする。
また、本実施の形態の他の一観点によれば、第１の導電型の第１の半導体層と、第２の導電型の第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に形成された第１の導電型の複数の半導体層と、を有し、前記第１の半導体層、前記複数の半導体層、前記第２の半導体層の順に接続されるものであって、前記複数の半導体層におけるバンドギャップは、前記第１の半導体層のバンドギャップよりも狭く、前記第１の半導体層が設けられている側の半導体層から前記第２の半導体層が設けられている側の半導体層に向かって、バンドギャップが順に狭くなるように形成されていることを特徴とする。
開示の半導体装置によれば、トンネル電流が流れやすく、ｐｎ接合容量が低く、遮断周波数を高くすることができる。
ＭＭＩＣの回路図 バックワードダイオードのエネルギーバンド図 バックワードダイオードにおける電圧−電流特性図 電圧を印加した状態のバックワードダイオードのエネルギーバンド図 他の構造のバックワードダイオードのエネルギーバンド図 バックワードダイオードの説明図 第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置のエネルギーバンド図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第２の実施の形態における半導体装置の構造図 第２の実施の形態における半導体装置のエネルギーバンド図 第３の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置のエネルギーバンド図 第３の実施の形態における半導体装置の製造方法の工程図（１） 第３の実施の形態における半導体装置の製造方法の工程図（２） 第４の実施の形態における半導体装置の構造図 第４の実施の形態における半導体装置のエネルギーバンド図 第５の実施の形態における半導体装置の製造方法の工程図（１） 第５の実施の形態における半導体装置の製造方法の工程図（２） 第５の実施の形態における半導体装置の製造方法の工程図（３） 第６の実施の形態における半導体装置の製造方法の工程図（１） 第６の実施の形態における半導体装置の製造方法の工程図（２） 第６の実施の形態における半導体装置の製造方法の工程図（３） 第６の実施の形態における半導体装置の製造方法の工程図（４） 第６の実施の形態における半導体装置の製造方法の工程図（５）
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
本実施の形態における半導体装置であるバックワードダイオードについて説明する。
最初に、遮断周波数とｐｎ接合における接合容量との関係について説明する。遮断周波数と接合容量との関係は、数１に示す式で表わされる。尚、ｆｃは遮断周波数、Ｒｓは抵抗成分、Ｃｊはｐｎ接合における接合容量を示す。
Figure 0006024317
Ｒｓは、コンタクト抵抗や半導体内部の抵抗である。数１に示されるように、ｐｎ接合における接合容量Ｃｊが大きくなると、遮断周波数ｆｃが低下する。従って、検波できる周波数を高くするためには、即ち、遮断周波数ｆｃを高くするためには、ｐｎ接合における接合容量Ｃｊを低くする必要がある。
ところで、このような理想的なバックワードダイオードは、図６（ａ）に示されるように、フラットバンド状態において、ｎ型半導体層３３１の伝導帯の下端のエネルギーＥｃｎとｐ型半導体層３３３の価電子帯の上端のエネルギーＥｖｐとが略同じとなるものである。即ち、Ｅｃｎ≒Ｅｖｐとなるように形成することにより、抵抗を低くすることができ、理想的なバックワードダイオードを得ることができる。しかしながら、格子整合等の制約から、Ｅｃｎ≒Ｅｖｐとなるように形成することは困難であり、実際には、図６（ｂ）に示すように、Ｅｃｎ＞Ｅｖｐとなってしまう。
（半導体装置）
次に、第１の実施の形態における半導体装置であるバックワードダイオードについて説明する。図７に本実施の形態における半導体装置であるバックワードダイオードの構造を示す。また、図８は、本実施の形態における半導体装置のエネルギーバンド図であり、図８（ａ）は、フラットバンド状態のエネルギーバンド図であり、図８（ｂ）は、平衡状態におけるエネルギーバンド図である。
本実施の形態におけるバックワードダイオードは、ＩｎＰ基板３０上に、不図示のバッファー層、コンタクト層３２を介し、ｎ型半導体層１１、第１のｎ型接続半導体層１２、第２のｎ型接続半導体層１３、ｐ型半導体層１４が積層されている。また、ｐ型半導体層１４の上には、電極５１が形成されており、コンタクト層３２の上には電極５２が形成されている。
本実施の形態においては、第１のｎ型接続半導体層１２のバンドギャップは、ｎ型半導体層１１のバンドギャップよりも狭く、更に、第２のｎ型接続半導体層１３のバンドギャップは、第１のｎ型接続半導体層１２のバンドギャップよりも狭く形成されている。即ち、ｐ型半導体層１４に近づくに伴い、バンドギャップが狭くなるように形成されている。具体的には、ｎ型半導体層１１はｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓにより形成されており、第１のｎ型接続半導体層１２はｎ−Ｉｎ０．６３Ｇａ０．３７Ａｓにより形成されており、第２のｎ型接続半導体層１３はｎ−Ｉｎ０．８Ｇａ０．２Ａｓにより形成されている。また、ｐ型半導体層１４はｐ−ＧａＡｓＳｂにより形成されている。尚、Ｉｎ０．５３Ｇａ０．４７ＡｓよりもＩｎ０．６３Ｇａ０．３７Ａｓのバンドギャップは狭く、Ｉｎ０．６３Ｇａ０．３７ＡｓよりもＩｎ０．８Ｇａ０．２Ａｓのバンドギャップは狭い。従って、第１のｎ型接続半導体層１２のバンドギャップは、ｎ型半導体層１１のバンドギャップよりも狭く、第２のｎ型接続半導体層１３のバンドギャップは、第１のｎ型接続半導体層１２のバンドギャップよりも狭く形成される。尚、本願においては、ｎ型半導体層１１を第１の半導体層と、ｐ型半導体層１４を第２の半導体層と、第１のｎ型接続半導体層１２を第３の半導体層と、第２のｎ型接続半導体層１３を第４の半導体層と記載する場合がある。
また、ｐ型半導体層１４には、ホールが縮退するほど高濃度に不純物元素がドープされているが、ｎ型半導体層１１、第１のｎ型接続半導体層１２及び第２のｎ型接続半導体層１３には、電子が縮退するほど高濃度に不純物元素はドープされてはいない。即ち、ｎ型半導体層１１、第１のｎ型接続半導体層１２及び第２のｎ型接続半導体層１３にドープされているｎ型となる不純物元素は、比較的低濃度である。言い換えるならば、ドープされる不純物元素の濃度は、ｐ型半導体層１４よりも、ｎ型半導体層１１、第１のｎ型接続半導体層１２及び第２のｎ型接続半導体層１３の方が低い。また、第１のｎ型接続半導体層１２及び第２のｎ型接続半導体層１３は、結晶に乱れが生じないように、５〜２０ｎｍ、例えば、１０ｎｍの厚さで形成されている。
本実施の形態においては、ｎ型半導体層１１の伝導帯の下端のエネルギーＥｃｎ、第１のｎ型接続半導体層１２の伝導帯の下端のエネルギーＥｃｎ１、第２のｎ型接続半導体層１３の伝導帯の下端のエネルギーＥｃｎ２を略同じエネルギーレベルに揃えることができる。更に、これらとｐ型半導体層１４の価電子帯の上端のエネルギーＥｖｐを略フェルミレベルＥｆに揃えることができる。
これにより、第２のｎ型接続半導体層１３等における不純物元素の濃度が比較的低濃度であっても、第２のｎ型接続半導体層１３の伝導帯の下端のエネルギーＥｃｎ２等とｐ型半導体層１４における価電子帯の上端のエネルギーＥｖｐとを略同じにすることができる。また、第２のｎ型接続半導体層１３の伝導帯の下端のエネルギーＥｃｎ２等とｐ型半導体層１４における価電子帯の上端のエネルギーＥｖｐのエネルギーレベルが揃っているため、抵抗が高くなることはない。
尚、上記においては、ｎ型半導体層１１とｐ型半導体層１４との間に、組成比の異なる第１のｎ型接続半導体層１２及び第２のｎ型接続半導体層１３の２層のｎ型半導体層を形成した場合について説明した。しかしながら、本実施の形態は、ｎ型半導体層１１とｐ型半導体層１４との間に、組成比の異なるものであって、ｐ型半導体層１４に近づくに従い、バンドギャップが狭くなる３層以上のｎ型半導体層を形成したものであってもよい。また、ｐ型半導体層１４が設けられている側に、ｐ型半導体層のバンドギャップよりも狭く、ｎ型半導体層が形成されている側に向かって順にバンドギャップが狭くなる第１のｐ型接続半導体層及び第２のｐ型接続半導体層を形成した構造のものであってもよい。この場合、ドープされる不純物元素の濃度は、ｎ型半導体層よりも、ｐ型半導体層、第１のｐ型接続半導体層及び第２のｐ型接続半導体層等の方が低くなる。尚、本実施の形態は、第１のｎ型接続半導体層１２及び第２のｎ型接続半導体層１３と、上述した第１のｐ型接続半導体層及び第２のｐ型接続半導体層とは、いずれか一方を形成したものであってもよく、また、双方を形成したものであってもよい。
下記の数２に示される式は、ｎ型の不純物元素のドーピング濃度ＮＤと接合容量Ｃｊとの関係を示すものである。
Figure 0006024317
数２に示される式のように、接合容量Ｃｊは、不純物元素のドーピング濃度ＮＤの平方根に比例している。このことから、数１に示されるように、遮断周波数ｆｃは接合容量Ｃｊの逆数に比例しているため、不純物元素のドーピング濃度ＮＤを低くすることにより、遮断周波数ｆｃを高くすることができる。上述したように、本実施の形態における半導体装置においては、第２のｎ型接続半導体層１３等にドープされているｎ型となる不純物元素は比較的低濃度であるため、不純物元素が高濃度にドープされているものと比べて、接合容量Ｃｊを小さくすることができる。従って、本実施の形態における半導体装置は、遮断周波数ｆｃを高くすることができる。
また、本実施の形態における半導体装置を検波器に用いた場合には、検波感度βｖも向上させることができる。即ち、検波感度βｖと接合容量Ｃｊとは、数３に示す式の関係にあるため、接合容量Ｃｊを小さくすることにより、検波感度βｖが高くなり、検波感度βｖを向上させることができる。尚、γはCurvature coefficientを示し、Ｒｊは接合抵抗を示す。
Figure 0006024317
以上のように、本実施の形態における半導体装置においては、電子のインターバンドトンネリング効果を容易にすることができ、抵抗を低くすることができる。また、ドープされるｎ型の不純物元素等の濃度が低くても抵抗が低いため、ｐｎ接合容量を低下させることができ、遮断周波数を高くすることができる。よって、本実施の形態における半導体装置をミリ波受信用の検波器に用いることにより、ミリ波受信用の検波器の性能を向上させることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について説明する。具体的に、図９及び図１０に基づき、本実施の形態における半導体装置の製造方法であるバックワードダイオードの製造方法について説明する。
最初に、図９（ａ）に示すように、半絶縁性のＩｎＰ基板３０上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によるエピタキシャル成長により半導体層を積層形成する。具体的には、ＩｎＰ基板３０上に、バッファー層３１、コンタクト層３２、ｎ型半導体層１１、第１のｎ型接続半導体層１２、第２のｎ型接続半導体層１３、ｐ型半導体層１４を積層形成する。
バッファー層３１は、厚さが約３００ｎｍのｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓ層により形成されている。
コンタクト層３２は、厚さが約２００ｎｍのｎ＋−Ｉｎ０．５３Ｇａ０．４７Ａｓ層により形成されており、不純物元素としてＳｉ（シリコン）が、１×１０１９ｃｍ−３の濃度でドープされている。
ｎ型半導体層１１は、厚さが約５０ｎｍのｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
第１のｎ型接続半導体層１２は、厚さが約１０ｎｍのｎ−Ｉｎ０．６３Ｇａ０．３７Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
第２のｎ型接続半導体層１３は、厚さが約５ｎｍのｎ−Ｉｎ０．８Ｇａ０．２Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
ｐ型半導体層１４は、厚さが約５０ｎｍのｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層により形成されており、不純物元素としてＺｎ（亜鉛）が、２×１０１９ｃｍ−３の濃度でドープされている。
尚、上述したＩｎ０．５２Ａｌ０．４８Ａｓ及びＧａＡｓ０．５１Ｓｂ０．４９は、ＩｎＰと格子整合する組成である。
次に、図９（ｂ）に示すように、ウェットエッチングによりコンタクト層３２の表面の一部を露出させる。具体的には、ｐ型半導体層１４の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより不図示のレジストパターンを形成する。この後、ウェットエッチングにより、レジストパターンの形成されていない領域におけるｐ型半導体層１４、第２のｎ型接続半導体層１３、第１のｎ型接続半導体層１２、ｎ型半導体層１１を除去する。この後、不図示のレジストパターンは有機溶剤等により除去する。このウェットエッチングにおいては、エッチング液として、例えば、リン酸と過酸化水素水の混合液が用いられる。これにより、ｐ型半導体層１４、第２のｎ型接続半導体層１３、第１のｎ型接続半導体層１２、ｎ型半導体層１１をメサ状に形成することができ、コンタクト層３２の表面の一部を露出させることができる。
次に、図１０（ａ）に示すように、素子分離領域４０を形成する。具体的には、コンタクト層３２等の半導体層の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域４０が形成される部分に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンの形成されていない領域におけるコンタクト層３２をウェットエッチングにより除去し、更に、不図示のレジストパターンを有機溶剤等により除去する。このウェットエッチングにおいては、エッチング液として、例えば、リン酸と過酸化水素水の混合液を用いる。これによりコンタクト層３２の一部が除去することにより素子分離領域４０が形成される。
次に、図１０（ｂ）に示すように、バックワードダイオードにおける電極５１及び５２を形成する。具体的には、コンタクト層３２等の半導体層の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、電極５１及び５２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴｉ（チタン）が１０ｎｍ、Ｐｔ（白金）が３０ｎｍ、Ａｕ（金）が３００ｎｍ積層された金属膜を成膜した後、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。尚、上記金属膜を成膜することにより、コンタクト層３２及びｐ型半導体層１４においてオーミックコンタクトされる電極５１及び５２が形成される。この電極５１及び５２は、本実施の形態におけるバックワードダイオードにおける電極であり、電極５１は一方のダイオード電極であり、電極５２は他方のダイオード電極である。
以上により、本実施の形態におけるバックワードダイオードを製造することができる。
〔第２の実施の形態〕
次に、第２の実施の形態における半導体装置について説明する。本実施の形態は、第１の実施の形態における半導体装置に設けられている第１のｎ型接続半導体層１２及び第２のｎ型接続半導体層１３に代えて、ｎ型組成傾斜半導体層２０を設けた構造のものである。図１１に本実施の形態における半導体装置であるバックワードダイオードの構造を示す。また、図１２は、本実施の形態における半導体装置のエネルギーバンド図であり、図１２（ａ）は、フラットバンド状態のエネルギーバンド図であり、図１２（ｂ）は、平衡状態におけるエネルギーバンド図である。
本実施の形態におけるバックワードダイオードは、ＩｎＰ基板３０上に、不図示のバッファー層、コンタクト層３２を介し、ｎ型半導体層１１、ｎ型組成傾斜半導体層２０、ｐ型半導体層１４が積層されている。また、ｐ型半導体層１４の上には、電極５１が形成されており、コンタクト層３２の上には電極５２が形成されている。
ｎ型組成傾斜半導体層２０は、バンドギャップが、ｎ型半導体層１１のバンドギャップ以下であって、ｎ型半導体層１１と接触している側からｐ型半導体層１４と接触している側に向かって、徐々にバンドギャップが狭くなるように組成を傾斜させて形成されている。具体的には、ｎ型組成傾斜半導体層２０は、ｎ型半導体層１１と接触している側のＩｎ０．５３Ｇａ０．４７Ａｓの組成比から、徐々にＩｎを増加させ、Ｇａを減少させることにより、ｐ型半導体層１１と接触している側がＩｎ０．８Ｇａ０．２Ａｓとなるように形成されている。このように、ＩｎＧａＡｓにおいてはＩｎが増加しＧａが減少すると、バンドギャップが狭くなる。従って、ｎ型組成傾斜半導体層２０において、ｎ型半導体層１１と接触している側からｐ型半導体層１４と接触している側に向かってバンドギャップが狭くなっている。尚、ｎ型半導体層１１はｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓにより形成されている。
また、ｐ型半導体層１４には、ホールが縮退するほど高濃度に不純物元素がドープされているが、ｎ型半導体層１１、ｎ型組成傾斜半導体層２０には、電子が縮退するほど高濃度に不純物元素はドープされてはいない。即ち、ｎ型半導体層１１及びｎ型組成傾斜半導体層２０にドープされているｎ型となる不純物元素は、比較的低濃度である。言い換えるならば、ドープされる不純物元素の濃度は、ｐ型半導体層１４よりも、ｎ型半導体層１１及びｎ型組成傾斜半導体層２０の方が低い。本実施の形態においては、ｎ型組成傾斜半導体層２０において、組成が傾斜しているため、結晶に乱れが生じることは殆どない。
本実施の形態においては、ｎ型半導体層１１の伝導帯の下端のエネルギーＥｃｎ、ｎ型組成傾斜半導体層２０の伝導帯の下端のエネルギーＥｃｎＫ及びｐ型半導体層１４の価電子帯の上端のエネルギーＥｖｐを略フェルミレベルＥｆに揃えることができる。
従って、本実施の形態においては、ｎ型組成傾斜半導体層２０等の不純物元素の濃度が比較的低濃度であっても、ｎ型組成傾斜半導体層２０の伝導帯の下端のエネルギーＥｃｎＫとｐ型半導体層１４の価電子帯の上端のエネルギーＥｖｐとを略同じにすることができる。また、ｎ型組成傾斜半導体層２０の伝導帯の下端のエネルギーＥｃｎＫとｐ型半導体層１４の価電子帯の上端のエネルギーＥｖｐのエネルギーレベルが揃っているため、抵抗が高くなることはない。
尚、本実施の形態における半導体装置は、第１の実施の形態における半導体装置の製造方法において、第１のｎ型接続半導体層１２及び第２のｎ型接続半導体層１３を形成する工程に代えて、ｎ型組成傾斜半導体層２０を形成することにより製造することができる。
また、ｐ型半導体層１４が設けられている側に、ｐ型半導体層のバンドギャップよりも狭く、ｎ型半導体層が形成されている側に向かって順にバンドギャップが狭くなるｐ型組成傾斜半導体層を形成したものであってもよい。この場合、ドープされる不純物元素の濃度は、ｎ型半導体層よりも、ｐ型半導体層及びｐ型組成傾斜半導体層の方が低くなる。尚、本実施の形態は、ｎ型組成傾斜半導体層２０と、上述したｐ型組成傾斜半導体層とは、いずれか一方を形成したものであってもよく、また、双方を形成したものであってもよい。
以上のように、本実施の形態においては、電子のインターバンドトンネリング効果を容易にすることができ、抵抗を低くすることができる。また、ドープされるｎ型の不純物元素等の濃度が低くても抵抗が低いため、ｐｎ接合容量を低下させることができ、遮断周波数を高くすることが可能となる。これにより、本実施の形態における半導体装置を用いたミリ波受信用の検波器の性能を向上させることができる。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態における半導体装置であるバックワードダイオードについて説明する。本実施の形態は、第１の実施の形態における半導体装置において、第２のｎ型接続半導体層１３とｐ型半導体層１４との間にバリア層２１を設けた構造のものである。図１３に本実施の形態における半導体装置であるバックワードダイオードの構造を示す。また、図１４は、本実施の形態における半導体装置のエネルギーバンド図であって、平衡状態におけるエネルギーバンド図である。
本実施の形態におけるバックワードダイオードは、ＩｎＰ基板３０上に、不図示のバッファー層、コンタクト層３２を介し、ｎ型半導体層１１、第１のｎ型接続半導体層１２、第２のｎ型接続半導体層１３、バリア層２１、ｐ型半導体層１４が積層されている。また、ｐ型半導体層１４の上には、電極５１が形成されており、コンタクト層３２の上には電極５２が形成されている。
バリア層２１は、ｉ−ＩｎＡｌＡｓにより形成されており、バリア層２１におけるバンドギャップは、ｎ型半導体層１１、第１のｎ型接続半導体層１２、第２のｎ型接続半導体層１３及びｐ型半導体層１４におけるバンドギャップよりも広い。
本実施の形態においては、ｎ型半導体層１１の伝導帯の下端のエネルギーＥｃｎ、第１のｎ型接続半導体層１２の伝導帯の下端のエネルギーＥｃｎ１、第２のｎ型接続半導体層１３の伝導帯の下端のエネルギーＥｃｎ２を略同じエネルギーレベルに揃えることができる。更に、これらとｐ型半導体層１４の価電子帯の上端のエネルギーＥｖｐを略フェルミレベルＥｆに揃えることができる。
これにより、第２のｎ型接続半導体層１３等における不純物元素の濃度が比較的低濃度であっても、第２のｎ型接続半導体層１３の伝導帯の下端のエネルギーＥｃｎ２等とｐ型半導体層１４における価電子帯の上端のエネルギーＥｖｐとを略同じにすることができる。また、第２のｎ型接続半導体層１３の伝導帯の下端のエネルギーＥｃｎ２等とｐ型半導体層１４における価電子帯の上端のエネルギーＥｖｐのエネルギーレベルが揃っているため、抵抗が高くなることはない。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について説明する。具体的に、図１５及び図１６に基づき、本実施の形態における半導体装置の製造方法であるバックワードダイオードの製造方法について説明する。
最初に、図１５（ａ）に示すように、半絶縁性のＩｎＰ基板３０上に、ＭＯＣＶＤ法によるエピタキシャル成長により半導体層を積層形成する。具体的には、ＩｎＰ基板３０上に、バッファー層３１、コンタクト層３２、ｎ型半導体層１１、第１のｎ型接続半導体層１２、第２のｎ型接続半導体層１３、バリア層２１、ｐ型半導体層１４を積層形成する。
バッファー層３１は、厚さが約３００ｎｍのｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓ層により形成されている。
コンタクト層３２は、厚さが約２００ｎｍのｎ＋−Ｉｎ０．５３Ｇａ０．４７Ａｓ層により形成されており、不純物元素としてＳｉ（シリコン）が、１×１０１９ｃｍ−３の濃度でドープされている。
ｎ型半導体層１１は、厚さが約５０ｎｍのｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
第１のｎ型接続半導体層１２は、厚さが約１０ｎｍのｎ−Ｉｎ０．６３Ｇａ０．３７Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
第２のｎ型接続半導体層１３は、厚さが約５ｎｍのｎ−Ｉｎ０．８Ｇａ０．２Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
バリア層２１は、厚さが約３ｎｍのｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓ層により形成されている。尚、バリア層２１におけるバンドギャップは、ｎ型半導体層１１、第１のｎ型接続半導体層１２、第２のｎ型接続半導体層１３及びｐ型半導体層１４におけるバンドギャップよりも広い。
ｐ型半導体層１４は、厚さが約５０ｎｍのｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層により形成されており、不純物元素としてＺｎ（亜鉛）が、２×１０１９ｃｍ−３の濃度でドープされている。
尚、上述したＩｎ０．５２Ａｌ０．４８Ａｓ及びＧａＡｓ０．５１Ｓｂ０．４９は、ＩｎＰと格子整合する組成である。
次に、図１５（ｂ）に示すように、ウェットエッチングによりコンタクト層３２の表面の一部を露出させる。具体的には、ｐ型半導体層１４の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより不図示のレジストパターンを形成する。この後、ウェットエッチングにより、レジストパターンの形成されていない領域におけるｐ型半導体層１４、バリア層２１、第２のｎ型接続半導体層１３、第１のｎ型接続半導体層１２、ｎ型半導体層１１を除去する。この後、不図示のレジストパターンは有機溶剤等により除去する。このウェットエッチングにおいては、エッチング液として、例えば、リン酸と過酸化水素水の混合液が用いられる。これにより、ｐ型半導体層１４、バリア層２１、第２のｎ型接続半導体層１３、第１のｎ型接続半導体層１２、ｎ型半導体層１１をメサ状に形成することができ、コンタクト層３２の表面の一部を露出させることができる。
次に、図１６（ａ）に示すように、素子分離領域４０を形成する。具体的には、コンタクト層３２等の半導体層の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域４０が形成される部分に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンの形成されていない領域におけるコンタクト層３２をウェットエッチングにより除去し、更に、不図示のレジストパターンを有機溶剤等により除去する。このウェットエッチングにおいては、エッチング液として、例えば、リン酸と過酸化水素水の混合液を用いる。これによりコンタクト層３２の一部が除去することにより素子分離領域４０が形成される。
次に、図１６（ｂ）に示すように、バックワードダイオードにおける電極５１及び５２を形成する。具体的には、コンタクト層３２等の半導体層の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、電極５１及び５２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴｉ（チタン）が１０ｎｍ、Ｐｔ（白金）が３０ｎｍ、Ａｕ（金）が３００ｎｍ積層された金属膜を成膜した後、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。尚、上記金属膜を成膜することにより、コンタクト層３２及びｐ型半導体層１４においてオーミックコンタクトされる電極５１及び５２が形成される。この電極５１及び５２は、本実施の形態におけるバックワードダイオードにおける電極であり、電極５１は一方のダイオード電極であり、電極５２は他方のダイオード電極である。
以上により、本実施の形態におけるバックワードダイオードを製造することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第４の実施の形態〕
次に、第４の実施の形態における半導体装置について説明する。本実施の形態は、第２の実施の形態における半導体装置において、ｎ型組成傾斜半導体層２０とｐ型半導体層１４との間に第３の実施の形態における半導体装置と同様のバリア層２１を設けた構造のものである。図１７に本実施の形態における半導体装置であるバックワードダイオードの構造を示す。また、図１８は、本実施の形態における半導体装置のエネルギーバンド図であり、平衡状態におけるエネルギーバンド図である。
本実施の形態におけるバックワードダイオードは、ＩｎＰ基板３０上に、不図示のバッファー層、コンタクト層３２を介し、ｎ型半導体層１１、ｎ型組成傾斜半導体層２０、バリア層２１、ｐ型半導体層１４が積層されている。また、ｐ型半導体層１４の上には、電極５１が形成されており、コンタクト層３２の上には電極５２が形成されている。
ｎ型組成傾斜半導体層２０は、バンドギャップが、ｎ型半導体層１１のバンドギャップ以下であって、ｎ型半導体層１１と接触している側からｐ型半導体層１４と接触している側に向かって、徐々にバンドギャップが狭くなるように組成を傾斜させて形成されている。具体的には、ｎ型組成傾斜半導体層２０は、ｎ型半導体層１１と接触している側のＩｎ０．５３Ｇａ０．４７Ａｓの組成比から、徐々にＩｎを増加させ、Ｇａを減少させることにより、ｐ型半導体層１１と接触している側がＩｎ０．８Ｇａ０．２Ａｓとなるように形成されている。このように、ＩｎＧａＡｓにおいてはＩｎが増加しＧａが減少すると、バンドギャップが狭くなる。従って、ｎ型組成傾斜半導体層２０において、ｎ型半導体層１１と接触している側からｐ型半導体層１４と接触している側に向かってバンドギャップが狭くなっている。尚、ｎ型半導体層１１はｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓにより形成されている。
また、ｐ型半導体層１４には、ホールが縮退するほど高濃度に不純物元素がドープされているが、ｎ型半導体層１１、ｎ型組成傾斜半導体層２０には、電子が縮退するほど高濃度に不純物元素はドープされてはいない。即ち、ｎ型半導体層１１及びｎ型組成傾斜半導体層２０にドープされているｎ型となる不純物元素は、比較的低濃度である。言い換えるならば、ドープされる不純物元素の濃度は、ｐ型半導体層１４よりも、ｎ型半導体層１１及びｎ型組成傾斜半導体層２０の方が低い。本実施の形態においては、ｎ型組成傾斜半導体層２０においては、組成が傾斜しているため、結晶に乱れが生じることは殆どない。
本実施の形態においては、ｎ型半導体層１１の伝導帯の下端のエネルギーＥｃｎ、ｎ型組成傾斜半導体層２０の伝導帯の下端のエネルギーＥｃｎＫ及びｐ型半導体層１４の価電子帯の上端のエネルギーＥｖｐを略フェルミレベルＥｆに揃えることができる。
従って、本実施の形態においては、ｎ型組成傾斜半導体層２０等の不純物元素の濃度が比較的低濃度であっても、ｎ型組成傾斜半導体層２０の伝導帯の下端のエネルギーＥｃｎＫとｐ型半導体層１４の価電子帯の上端のエネルギーＥｖｐとを略同じにすることができる。また、ｎ型組成傾斜半導体層２０の伝導帯の下端のエネルギーＥｃｎＫとｐ型半導体層１４の価電子帯の上端のエネルギーＥｖｐのエネルギーレベルが揃っているため、抵抗が高くなることはない。
尚、本実施の形態における半導体装置は、第３の実施の形態における半導体装置の製造方法において、第１のｎ型接続半導体層１２及び第２のｎ型接続半導体層１３を形成する工程に代えて、ｎ型組成傾斜半導体層２０を形成することにより製造することができる。また、上記以外の内容については、第３の実施の形態と同様である。
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は、第３の実施の形態における半導体装置の製造方法であって、第３の実施の形態における半導体装置の製造方法とは異なる製造方法である。図１９から図２１に基づき、本実施の形態における半導体装置の製造方法であるバックワードダイオードの製造方法について説明する。
最初に、図１９（ａ）に示すように、半絶縁性のＩｎＰ基板３０上に、ＭＯＣＶＤ法によりエピタキシャル成長させることにより半導体層を積層形成する。具体的には、ＩｎＰ基板３０上に、バッファー層３１、コンタクト層３２、エッチングストッパ層３３、ｎ型半導体層１１、第１のｎ型接続半導体層１２、第２のｎ型接続半導体層１３、バリア層２１、ｐ型半導体層１４、ｎ＋−ＩｎＧａＡｓ層３４、ｎ＋−ＩｎＧａＡｓ層３５を積層形成する。
バッファー層３１は、厚さが約３００ｎｍのｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓ層により形成されている。
コンタクト層３２は、厚さが約２００ｎｍのｎ＋−Ｉｎ０．５３Ｇａ０．４７Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１９ｃｍ−３の濃度でドープされている。
エッチングストッパ層３３は、厚さが約５ｎｍのｎ−ＩｎＰ層により形成されており、不純物元素としてＳｉが、５×１０１８ｃｍ−３の濃度でドープされている。
ｎ型半導体層１１は、厚さが約５０ｎｍのｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
第１のｎ型接続半導体層１２は、厚さが約１０ｎｍのｎ−Ｉｎ０．６３Ｇａ０．３７Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
第２のｎ型接続半導体層１３は、厚さが約５ｎｍのｎ−Ｉｎ０．８Ｇａ０．２Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
バリア層２１は、厚さが約３ｎｍのｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓ層により形成されている。尚、バリア層２１におけるバンドギャップは、ｎ型半導体層１１、第１のｎ型接続半導体層１２、第２のｎ型接続半導体層１３及びｐ型半導体層１４におけるバンドギャップよりも広い。
ｐ型半導体層１４は、厚さが約５０ｎｍのｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層により形成されており、不純物元素としてＺｎが、２×１０１９ｃｍ−３の濃度でドープされている。
ｎ＋−ＩｎＧａＡｓ層３４は、厚さが約１０ｎｍのｎ＋−Ｉｎ０．８Ｇａ０．２Ａｓ層により形成されており、不純物元素としてＳｉが、５×１０１８ｃｍ−３の濃度でドープされている。
ｎ＋−ＩｎＧａＡｓ層３５は、厚さが約１００ｎｍのＩｎ０．５３Ｇａ０．４７Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１９ｃｍ−３の濃度でドープされている。尚、ｎ＋−ＩｎＧａＡｓ層３４及びｎ＋−ＩｎＧａＡｓ層３５は、ｐ型半導体層１４とオーミックコンタクトさせるために設けられているものである。
次に、図１９（ｂ）に示すように、ＷＳｉ層６０を形成する。具体的には、ｎ＋−ＩｎＧａＡｓ層３５上に、スパッタリングによりＷＳｉ膜を形成し、ＷＳｉ膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ＷＳｉ層６０の形成される領域に不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域におけるＷＳｉ膜をＣＦ４またはＳＦ６等のガスを用いてＲＩＥ（Reactive Ion Etching）等のドライエッチングにより除去し、ＷＳｉ層６０を形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図２０（ａ）に示すように、ウェットエッチングによりＷＳｉ層６０の形成されていない領域の半導体層を除去し、エッチングストッパ層３３の表面の一部を露出させる。具体的には、ＷＳｉ層６０をマスクとして、ウェットエッチングを行なう。これにより、ｎ＋−ＩｎＧａＡｓ層３５、ｎ＋−ＩｎＧａＡｓ層３４、ｐ型半導体層１４、バリア層２１、第２のｎ型接続半導体層１３、第１のｎ型接続半導体層１２、ｎ型半導体層１１の一部を除去する。このようにして、ｎ＋−ＩｎＧａＡｓ層３５、ｎ＋−ＩｎＧａＡｓ層３４、ｐ型半導体層１４、バリア層２１、第２のｎ型接続半導体層１３、第１のｎ型接続半導体層１２、ｎ型半導体層１１をメサ状に形成する。尚、このウェットエッチングにおいては、エッチング液として、例えば、リン酸と過酸化水素水の混合液を用いる。リン酸と過酸化水素水の混合液によるウェットエッチングでは、ＩｎＰはエッチングされないため、ｎ−ＩｎＰにより形成されているエッチングストッパ層３３の表面が露出している状態でエッチングはストップする。この際、適度にオーバーエッチング時間を設けることによりエッチングされている半導体層を更にサイドエッチングすることができる。これにより、ｎ＋−ＩｎＧａＡｓ層３５、ｎ＋−ＩｎＧａＡｓ層３４、ｐ型半導体層１４、バリア層２１、第２のｎ型接続半導体層１３、第１のｎ型接続半導体層１２、ｎ型半導体層１１の側面をエッチングすることができる。
次に、図２０（ｂ）に示すように、塩酸によるウェットエッチングにより、露出しているエッチングストッパ層３３、即ち、図２０（ａ）においてｎ型半導体層１１等が除去された領域のエッチングストッパ層３３を除去する。塩酸によるウェットエッチングでは、ＩｎＧａＡｓは殆どエッチングされないため、ｎ＋−ＩｎＧａＡｓにより形成されているコンタクト層３２の表面が露出している状態で、エッチングはストップする。
次に、図２１（ａ）に示すように、素子分離領域４０を形成する。具体的には、コンタクト層３２等の表面が露出している面に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域４０が形成される部分に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンの形成されていない領域におけるｎ＋−ＩｎＧａＡｓにより形成されているコンタクト層３２をウェットエッチングにより除去し、更に、その後、不図示のレジストパターンを有機溶剤等により除去する。このウェットエッチングにおいては、エッチング液としては、例えば、リン酸と過酸化水素水の混合液を用いる。これによりコンタクト層３２の一部を除去することにより素子分離領域４０が形成される。
次に、図２１（ｂ）に示すように、電極１５１及び１５２を形成する。具体的には、コンタクト層３２の表面が露出している面に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、電極１５１及び１５２が形成される領域に開口部を有する不図示のレジストパターンを形成する。尚、電極１５２は、セルフアラインにより形成されるため、電極１５１と電極１５２とが形成される領域の間には、レジストパターンは形成されない。この後、真空蒸着によりＴｉ（チタン）が１０ｎｍ、Ｐｔ（白金）が３０ｎｍ、Ａｕ（金）が３００ｎｍ積層された金属膜を成膜した後、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成された金属膜をリフトオフにより除去する。この際、電極１５２は、ＷＳｉ層６０によるセルフアラインにより形成されるため、ｎ＋−ＩｎＧａＡｓにより形成されているコンタクト層３２を介した抵抗成分を抑制することができる。即ち、一般的には、電極１５２を形成する場合、リフトオフにより形成するが、この場合、電極１５２が形成される位置の位置合せを高い精度で正確に行うことは極めて困難である。このため、ある程度余裕をもった所定の距離離れた位置に形成する必要がある。しかしながら、ＷＳｉ層６０によるセルフアラインにより電極１５２を形成することにより、電極１５２は、エッチングストッパ層３３等より一定の距離離れた位置に、略正確に形成される。従って、コンタクト層３２を介した抵抗成分を一定にすることができ、余裕を考慮する必要がないため、抵抗成分を抑制することができる。
以上により、本実施の形態における半導体装置を製造することができる。尚、上記以外の内容については、第３の実施の形態と同様である。また、本実施の形態は、第１、第２、第４の実施の形態にも適用することができる。
〔第６の実施の形態〕
次に、第６の実施の形態について説明する。本実施の形態は、第３の実施の形態における半導体装置を含むＭＭＩＣの一部の製造方法である。図２２から図２６に基づき、本実施の形態における半導体装置であるバックワードダイオードと電界効果型半導体装置であるＨＥＭＴ（High Electron Mobility Transistor）を集積させたＭＭＩＣの製造方法について説明する。尚、電界効果型半導体装置は、ＨＥＭＴ以外のＦＥＴ、例えば、ＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）等であってもよい。
最初に、図２２（ａ）に示すように、半絶縁性のＩｎＰ基板３０上に、ＭＯＣＶＤ法によりエピタキシャル成長させることにより半導体層を積層形成する。具体的には、ＩｎＰ基板３０上に、バッファー層３１、チャネル層２１１、供給層２１２、エッチングストッパ層２１３、コンタクト層３２、エッチングストッパ層３３、ｎ型半導体層１１、第１のｎ型接続半導体層１２、第２のｎ型接続半導体層１３、バリア層２１、ｐ型半導体層１４、ｎ＋−ＩｎＧａＡｓ層３４、ｎ＋−ＩｎＧａＡｓ層３５を積層形成する。
バッファー層３１は、厚さが約３００ｎｍのｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓ層により形成されている。
チャネル層２１１は、厚さが約１５ｎｍのｉ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層により形成されている。
供給層２１２は、厚さが約８ｎｍのｎ−ＩｎＡｌＡｓ層により形成されており、Ｓｉ等のｎ型となる不純物元素がドープされている。
エッチングストッパ層２１３は、厚さが約５ｎｍのｎ−ＩｎＰ層により形成されており、Ｓｉ等のｎ型となる不純物元素がドープされている。
コンタクト層３２は、厚さが約５０ｎｍのｎ＋−Ｉｎ０．５３Ｇａ０．４７Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１９ｃｍ−３の濃度でドープされている。
エッチングストッパ層３３は、厚さが約５ｎｍのｎ−ＩｎＰ層により形成されており、不純物元素としてＳｉが、５×１０１８ｃｍ−３の濃度でドープされている。
ｎ型半導体層１１は、厚さが約５０ｎｍのｎ−Ｉｎ０．５３Ｇａ０．４７Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
第１のｎ型接続半導体層１２は、厚さが約１０ｎｍのｎ−Ｉｎ０．６３Ｇａ０．３７Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
第２のｎ型接続半導体層１３は、厚さが約５ｎｍのｎ−Ｉｎ０．８Ｇａ０．２Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１８ｃｍ−３の濃度でドープされている。
バリア層２１は、厚さが約３ｎｍのｉ−Ｉｎ０．５２Ａｌ０．４８Ａｓ層により形成されている。尚、バリア層２１におけるバンドギャップは、ｎ型半導体層１１、第１のｎ型接続半導体層１２、第２のｎ型接続半導体層１３及びｐ型半導体層１４におけるバンドギャップよりも広い。
ｐ型半導体層１４は、厚さが約５０ｎｍのｐ＋−ＧａＡｓ０．５１Ｓｂ０．４９層により形成されており、不純物元素としてＺｎが、２×１０１９ｃｍ−３の濃度でドープされている。
ｎ＋−ＩｎＧａＡｓ層３４は、厚さが約１０ｎｍのｎ＋−Ｉｎ０．８Ｇａ０．２Ａｓ層により形成されており、不純物元素としてＳｉが、５×１０１８ｃｍ−３の濃度でドープされている。
ｎ＋−ＩｎＧａＡｓ層３５は、厚さが約１００ｎｍのＩｎ０．５３Ｇａ０．４７Ａｓ層により形成されており、不純物元素としてＳｉが、１×１０１９ｃｍ−３の濃度でドープされている。
尚、ＩｎＰ基板３０上に形成される半導体層のうち、チャネル層２１１、供給層２１２、エッチングストッパ層２１３、コンタクト層３２はＨＥＭＴを形成するための半導体層である。また、コンタクト層３２、エッチングストッパ層３３、ｎ型半導体層１１、第１のｎ型接続半導体層１２、第２のｎ型接続半導体層１３、バリア層２１、ｐ型半導体層１４、ｎ＋−ＩｎＧａＡｓ層３４、ｎ＋−ＩｎＧａＡｓ層３５はバックワードダイオードを形成するための半導体層である。
次に、図２２（ｂ）に示すように、エッチングストッパ層３３の表面の一部が露出するまでウェットエッチングを行なう。具体的には、ｎ＋−ＩｎＧａＡｓ層３５の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより不図示のレジストパターンを形成する。この後、このレジストパターンをマスクとして、ウェットエッチングを行なう。これにより、ｎ＋−ＩｎＧａＡｓ層３５、ｎ＋−ＩｎＧａＡｓ層３４、ｐ型半導体層１４、バリア層２１、第２のｎ型接続半導体層１３、第１のｎ型接続半導体層１２、ｎ型半導体層１１の一部を除去する。
このウェットエッチングにおいては、エッチング液として、例えば、リン酸と過酸化水素水の混合液を用いる。このエッチング液では、ＩｎＰはエッチングされないため、ｎ−ＩｎＰにより形成されているエッチングストッパ層３３の表面が露出している状態でエッチングはストップする。これにより、ｎ＋−ＩｎＧａＡｓ層３５、ｎ＋−ＩｎＧａＡｓ層３４、ｐ型半導体層１４、バリア層２１、第２のｎ型接続半導体層１３、第１のｎ型接続半導体層１２、ｎ型半導体層１１をメサ状に形成する。
次に、図２３（ａ）に示すように、塩酸によるウェットエッチングにより、露出しているエッチングストッパ層３３、即ち、図２２（ｂ）においてｎ型半導体層１１等が除去された領域のｎ−ＩｎＰにより形成されているエッチングストッパ層３３を除去する。塩酸によるウェットエッチングでは、ＩｎＧａＡｓは殆どエッチングされないため、ｎ＋−ＩｎＧａＡｓにより形成されているコンタクト層３２の表面が露出している状態で、エッチングはストップする。
次に、図２３（ｂ）に示すように、素子分離領域２４０を形成する。具体的には、コンタクト層３２の表面が露出している面に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域２４０が形成される部分に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域におけるチャネル層２１１、供給層２１２、エッチングストッパ層２１３、コンタクト層３２をウェットエッチングにより除去する。この後、レジストパターンは有機溶剤等により除去する。ウェットエッチングを行う際に用いられるエッチング液としては、チャネル層２１１、供給層２１２、コンタクト層３２のエッチングを行う際には、例えば、リン酸と過酸化水素水の混合液を用いる。また、エッチングストッパ層２１３のエッチングを行う際には、例えば、塩酸を用いる。これにより素子分離領域２４０を形成することができ、バックワードダイオードにおける素子分離と、ＨＥＭＴにおける素子分離とを同時に行なうことができる。この後、不図示のレジストパターンは除去される。このように、素子分離領域２４０を形成することにより、バックワードダイオード領域２４１と、ＨＥＭＴ領域２４２とが形成される。
次に、図２４（ａ）に示すように、バックワードダイオードにおける一方のダイオード電極２５１及び他方のダイオード電極２５２、ＨＥＭＴにおけるソース電極２５３及びドレイン電極２５４を形成する。具体的には、コンタクト層３２の表面が露出している面に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。このレジストパターンは、バックワードダイオードにおける一方のダイオード電極２５１及び他方のダイオード電極２５２、ＨＥＭＴにおけるソース電極２５３及びドレイン電極２５４が形成される領域に開口部を有するものである。この後、真空蒸着によりＴｉ（チタン）が１０ｎｍ、Ｐｔ（白金）が３０ｎｍ、Ａｕ（金）が３００ｎｍ積層された金属膜を成膜した後、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。これによりバックワードダイオードにおける一方のダイオード電極２５１及び他方のダイオード電極２５２、ＨＥＭＴにおけるソース電極２５３、ドレイン電極２５４を同時に形成することができる。
次に、図２４（ｂ）に示すように、ＨＥＭＴ領域２４２において、コンタクト層３２の一部を除去することによりリセス部２６１を形成する。具体的には、コンタクト層３２の表面が露出している面に電子線露光用レジストを塗布し、電子線描画装置等の電子線露光装置により、リセス部２６１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、クエン酸と過酸化水素との混合液を含むエッチング液を用いて、レジストパターンの形成されていない領域におけるコンタクト層３２をウェットエッチングにより除去する。尚、このエッチング液では、ＩｎＰはエッチングされないため、ｉ−ＩｎＰにより形成されているエッチングストッパ層２１３の表面が露出した状態でエッチングはストップする。この後、レジストパターンを有機溶剤等により除去する。
次に、図２５（ａ）に示すように、ＨＥＭＴ領域２４２において、形成されたリセス部２６１にゲート電極２５５を形成する。具体的には、リセス部２６１が形成されている面に電子線露光用レジストを塗布し、電子線描画装置等の電子線露光装置によりゲート電極２５５が形成される領域に開口部を有するレジストパターンを形成する。この後、真空蒸着によりＴｉ（チタン）が１０ｎｍ、Ｐｔ（白金）が３０ｎｍ、Ａｕ（金）が５００ｎｍ積層された金属膜を成膜した後、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。これによりＨＥＭＴにおけるゲート電極２５５を形成する。
次に、図２５（ｂ）に示すように、一方のダイオード電極２５１及び他方のダイオード電極２５２、ＨＥＭＴにおけるソース電極２５３及びドレイン電極２５４が形成されている面に、層間絶縁膜２７０を形成する。この層間絶縁膜２７０は、ＢＣＢ（Bmenzocyclobutene）またはポリイミドにより形成される。
次に、図２６（ａ）に示すように、一方のダイオード電極２５１及び他方のダイオード電極２５２、ＨＥＭＴにおけるソース電極２５３及びドレイン電極２５４上における層間絶縁膜２７０の一部を除去する。これによりコンタクトホール２７１、２７２、２７３及び２７４を形成する。具体的には、層間絶縁膜２７０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりコンタクトホール２７１、２７２、２７３及び２７４が形成される領域に開口を有するレジストパターンを形成する。この後、このレジストパターンをマスクとして、バックワードダイオードにおける一方のダイオード電極２５１及び他方のダイオード電極２５２、ＨＥＭＴにおけるソース電極２５３及びドレイン電極２５４の表面が露出するまでドライエッチングを行なう。これにより、コンタクトホール２７１、２７２、２７３及び２７４を形成する。
次に、図２６（ｂ）に示すように、コンタクトホール２７１、２７２、２７３及び２７４に、Ａｕ等メッキにより配線電極２８１、２８２、２８３及び２８４を形成する。具体的には、バックワードダイオードにおける一方のダイオード電極２５１及び他方のダイオード電極２５２、ＨＥＭＴにおけるソース電極２５３及びドレイン電極２５４の各々に電気的に接続される配線電極２８１、２８２、２８３及び２８４を形成する。この後、一方のダイオード電極２５１に接続されている配線電極２８１及びソース電極２５３に接続されている配線電極２８３を接地する。また、他方のダイオード電極２５２に接続されている配線電極２８２とドレイン電極２５４に接続されている配線電極２８４とを接続し、出力端子に接続する。
これにより、本実施の形態における半導体装置であるバックワードダイオードとＨＥＭＴを集積化したＭＭＩＣを作製することができる。尚、上記以外の内容については、第３の実施の形態と同様である。また、本実施の形態は、第３の実施の形態における半導体装置に代えて、第１、第２、第４の実施の形態における半導体装置を用いたものであってもよい。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
第１の導電型の第１の半導体層と、
第２の導電型の第２の半導体層と、
前記第１の半導体層と前記第２の半導体層との間に形成された第１の導電型の第３の半導体層及び第４の半導体層と、
を有し、
前記第１の半導体層、前記第３の半導体層、前記第４の半導体層、前記第２の半導体層の順に接続されるものであって、
前記第３の半導体層のバンドギャップは、前記第１の半導体層のバンドギャップよりも狭く、
前記第４の半導体層のバンドギャップは、前記第３の半導体層のバンドギャップよりも狭く形成されていることを特徴とする半導体装置。
（付記２）
前記第１の半導体層は、半導体基板の上に形成されており、
前記第１の半導体層の上には、前記第３の半導体層が形成されており、
前記第３の半導体層の上には、前記第４の半導体層が形成されており、
前記第４の半導体層の上には、前記第２の半導体層が形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第２の半導体層と前記第４の半導体層との間には、前記第１の半導体層及び前記第２の半導体層よりもバンドギャップの広いバリア層が形成されていることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記バリア層は、ＩｎＡｌＡｓにより形成されているものであることを特徴とする付記３に記載の半導体装置。
（付記５）
前記第１の半導体層は、ＩｎＧａＡｓを含むものにより形成されているものであることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記第３の半導体層及び前記第４の半導体層は、ＩｎＧａＡｓを含むものにより形成されており、
前記第３の半導体層に含まれるＩｎの組成比は、前記第１の半導体層に含まれるＩｎの組成比よりも多く、
前記第４の半導体層に含まれるＩｎの組成比は、前記第３の半導体層に含まれるＩｎの組成比よりも多いことを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記第３の半導体層及び前記第４の半導体層における不純物元素の濃度は、前記第２の半導体層における不純物元素の濃度よりも低いことを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
第１の導電型の第１の半導体層と、
第２の導電型の第２の半導体層と、
前記第１の半導体層と前記第２の半導体層との間に形成された第１の導電型の組成傾斜半導体層と、
を有し、
前記第１の半導体層、前記組成傾斜半導体層、前記第２の半導体層の順に接続されるものであって、
前記組成傾斜半導体層のバンドギャップは、前記第１の半導体層のバンドギャップ以下であって、前記第１の半導体層が設けられている側から前記第２の半導体層が設けられている側に向かって、バンドギャップが徐々に狭くなるように形成されていることを特徴とする半導体装置。
（付記９）
前記第１の半導体層は、半導体基板の上に形成されており、
前記第１の半導体層の上には、前記組成傾斜半導体層が形成されており、
前記組成傾斜半導体層の上には、前記第２の半導体層が形成されていることを特徴とする付記８に記載の半導体装置。
（付記１０）
前記第２の半導体層と前記組成傾斜半導体層との間には、前記第１の半導体層及び前記第２の半導体層よりもバンドギャップの広いバリア層が形成されていることを特徴とする付記８または９に記載の半導体装置。
（付記１１）
前記バリア層は、ＩｎＡｌＡｓにより形成されているものであることを特徴とする付記１０に記載の半導体装置。
（付記１２）
前記第１の半導体層は、ＩｎＧａＡｓを含むものにより形成されているものであることを特徴とする付記８から１１のいずれかに記載の半導体装置。
（付記１３）
前記組成傾斜半導体層は、ＩｎＧａＡｓを含むものにより形成されており、
前記組成傾斜半導体層は、前記第１の半導体層が設けられている側から、前記第２の半導体層が設けられている側に向かって、Ｉｎの組成比が徐々に増加するものであることを特徴とする付記７から１２のいずれかに記載の半導体装置。
（付記１４）
前記組成傾斜半導体層における不純物元素の濃度は、前記第２の半導体層における不純物元素の濃度よりも低いことを特徴とする付記７から１３のいずれかに記載の半導体装置。
（付記１５）
第１の導電型の第１の半導体層と、
第２の導電型の第２の半導体層と、
前記第１の半導体層と前記第２の半導体層との間に形成された第１の導電型の複数の半導体層と、
を有し、
前記第１の半導体層、前記複数の半導体層、前記第２の半導体層の順に接続されるものであって、
前記複数の半導体層におけるバンドギャップは、前記第１の半導体層のバンドギャップよりも狭く、
前記第１の半導体層が設けられている側の半導体層から前記第２の半導体層が設けられている側の半導体層に向かって、バンドギャップが順に狭くなるように形成されていることを特徴とする半導体装置。
（付記１６）
前記第２の半導体層と前記複数の半導体層との間には、前記第１の半導体層及び前記第２の半導体層よりもバンドギャップの広いバリア層が形成されていることを特徴とする付記１５に記載の半導体装置。
（付記１７）
前記複数の半導体層は、ＩｎＧａＡｓを含むものにより形成されているものであって、
前記第１の半導体層が設けられている側の半導体層から前記第２の半導体層が設けられている側の半導体層に向かって、Ｉｎの組成比が徐々に増加するものであることを特徴とする付記１５または１６に記載の半導体装置。
（付記１８）
前記第１の導電型はｎ型であって、前記第２の導電型はｐ型であることを特徴とする付記１から１７のいずれかに記載の半導体装置。
（付記１９）
前記第２の半導体層は、ＧａＡｓＳｂを含むものにより形成されているものであることを特徴とする付記１から１８のいずれかに記載の半導体装置。
（付記２０）
前記第１の半導体層及び前記第２の半導体層は、半導体基板の上に形成されているものであって、
前記半導体基板の上には、さらに電界効果型半導体装置が形成されていることを特徴とする付記１から１９のいずれかに記載の半導体装置。
１１ ｎ型半導体層
１２ 第１のｎ型接合半導体層
１３ 第２のｎ型接合半導体層
１４ ｐ型半導体層
２０ ｎ型組成傾斜半導体層
２１ バリア層
３０ ＩｎＰ基板
３１ バッファー層
３２ コンタクト層
４０ 素子分離領域
５１ 電極
５２ 電極

Claims (7)

  1. 第１の導電型の第１の半導体層と、
    第２の導電型の第２の半導体層と、
    前記第１の半導体層と前記第２の半導体層との間に形成された第１の導電型の第３の半導体層及び第４の半導体層と、
    を有し、
    前記第１の半導体層、前記第３の半導体層、前記第４の半導体層、前記第２の半導体層の順に接続されるものであって、
    前記第３の半導体層のバンドギャップは、前記第１の半導体層のバンドギャップよりも狭く形成されており、
    前記第４の半導体層のバンドギャップは、前記第３の半導体層のバンドギャップよりも狭く形成されていることを特徴とする半導体装置。
  2. 前記第３の半導体層及び前記第４の半導体層は、ＩｎＧａＡｓを含むものにより形成されており、
    前記第３の半導体層に含まれるＩｎの組成比は、前記第１の半導体層に含まれるＩｎの組成比よりも多く、
    前記第４の半導体層に含まれるＩｎの組成比は、前記第３の半導体層に含まれるＩｎの組成比よりも多いことを特徴とする請求項１に記載の半導体装置。
  3. 第１の導電型の第１の半導体層と、
    第２の導電型の第２の半導体層と、
    前記第１の半導体層と前記第２の半導体層との間に形成された第１の導電型の組成傾斜半導体層と、
    を有し、
    前記第１の半導体層、前記組成傾斜半導体層、前記第２の半導体層の順に接続されるものであって、
    前記組成傾斜半導体層のバンドギャップは、前記第１の半導体層のバンドギャップ以下であって、前記第１の半導体層が設けられている側から前記第２の半導体層が設けられている側に向かって、バンドギャップが徐々に狭くなるように形成されているものであり、
    前記第２の半導体層と前記組成傾斜半導体層との間には、前記第１の半導体層及び前記第２の半導体層よりもバンドギャップの広いバリア層が形成されていることを特徴とする半導体装置。
  4. 前記組成傾斜半導体層は、ＩｎＧａＡｓを含むものにより形成されており、
    前記組成傾斜半導体層は、前記第１の半導体層が設けられている側から、前記第２の半導体層が設けられている側に向かって、Ｉｎの組成比が徐々に増加するものであることを特徴とする請求項３に記載の半導体装置。
  5. 第１の導電型の第１の半導体層と、
    第２の導電型の第２の半導体層と、
    前記第１の半導体層と前記第２の半導体層との間に形成された第１の導電型の複数の半導体層と、
    を有し、
    前記第１の半導体層、前記複数の半導体層、前記第２の半導体層の順に接続されるものであって、
    前記複数の半導体層におけるバンドギャップは、前記第１の半導体層のバンドギャップよりも狭く、
    前記第１の半導体層が設けられている側の半導体層から前記第２の半導体層が設けられている側の半導体層に向かって、バンドギャップが順に狭くなるように形成されていることを特徴とする半導体装置。
  6. 前記第１の導電型はｎ型であって、前記第２の導電型はｐ型であることを特徴とする請求項１から５のいずれかに記載の半導体装置。
  7. 前記第１の半導体層及び前記第２の半導体層は、半導体基板の上に形成されているものであって、
    前記半導体基板の上には、さらに電界効果型半導体装置が形成されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
JP2012198509A 2012-09-10 2012-09-10 半導体装置 Active JP6024317B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012198509A JP6024317B2 (ja) 2012-09-10 2012-09-10 半導体装置
US13/971,980 US9018676B2 (en) 2012-09-10 2013-08-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012198509A JP6024317B2 (ja) 2012-09-10 2012-09-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2014053548A JP2014053548A (ja) 2014-03-20
JP6024317B2 true JP6024317B2 (ja) 2016-11-16

Family

ID=50232362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012198509A Active JP6024317B2 (ja) 2012-09-10 2012-09-10 半導体装置

Country Status (2)

Country Link
US (1) US9018676B2 (ja)
JP (1) JP6024317B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6470019B2 (ja) * 2014-11-14 2019-02-13 Ｎｔｔエレクトロニクス株式会社 半導体素子、半導体装置、及び製造方法
JP6788190B2 (ja) * 2016-12-02 2020-11-25 富士通株式会社 トンネル型半導体素子
CN108364868A (zh) * 2017-12-29 2018-08-03 济南兰星电子有限公司 降低半导体器件反向漏电流的方法
CN110571283A (zh) * 2019-08-29 2019-12-13 厦门市三安集成电路有限公司 半导体器件及半导体器件制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6437858A (en) 1987-08-03 1989-02-08 Nec Corp Semiconductor integrated circuit
US5148267A (en) * 1989-09-08 1992-09-15 Hewlett-Packard Company Double heterostructure step recovery diode with internal drift field
DE19580250D2 (de) * 1994-03-25 1997-11-27 Fraunhofer Ges Forschung Quantenschichtstruktur
JP3645233B2 (ja) * 2001-06-07 2005-05-11 日本電信電話株式会社 半導体素子
JP3975844B2 (ja) 2002-07-04 2007-09-12 株式会社豊田中央研究所 Ｉｇｂｔとその製造方法
JP5504745B2 (ja) * 2009-03-27 2014-05-28 富士通株式会社 半導体素子
JP5313816B2 (ja) 2009-09-11 2013-10-09 住友電気工業株式会社 窒化物系半導体素子、及び窒化物系半導体素子を作製する方法

Also Published As

Publication number Publication date
US20140070275A1 (en) 2014-03-13
US9018676B2 (en) 2015-04-28
JP2014053548A (ja) 2014-03-20

Similar Documents

Publication Publication Date Title
JP5793839B2 (ja) 半導体装置
JP5504745B2 (ja) 半導体素子
US4829347A (en) Process for making indium gallium arsenide devices
JP6107508B2 (ja) 化合物半導体装置及びその製造方法
US9269784B2 (en) Gallium arsenide based device having a narrow band-gap semiconductor contact layer
US20110217816A1 (en) Field effect transistor and method for fabricating the same
JP6024317B2 (ja) 半導体装置
US20050121695A1 (en) Semiconductor device with Schottky electrode including lanthanum and boron, and manufacturing method thereof
US6835969B1 (en) Split-channel high electron mobility transistor (HEMT) device
JP5790262B2 (ja) 半導体装置
US8441037B2 (en) Semiconductor device having a thin film stacked structure
US6800878B2 (en) Field-effect type compound semiconductor device and method for fabricating the same
US6278144B1 (en) Field-effect transistor and method for manufacturing the field effect transistor
JP2014053418A (ja) 半導体装置
Sun et al. ALD Al2O3 passivation of Lg= 100 nm metamorphic InAlAs/InGaAs HEMTs with Si-doped Schottky layers on GaAs substrates
JP5446532B2 (ja) 化合物半導体装置及びその製造方法
JP2018093054A (ja) トンネル型半導体素子
US20240213360A1 (en) Semiconductor device, semiconductor device manufacturing method, and electronic device
JP6303915B2 (ja) 化合物半導体装置及びその製造方法
JP6572556B2 (ja) 化合物半導体装置及びその製造方法
Sun et al. 100-nm Gate-length GaAs mHEMTs using Si-doped InP/InAlAs Schottky layers and atomic layer deposition Al 2 O 3 passivation with f max of 388.2 GHz
Yeon et al. High performance 50 nm In0. 65Al0. 35As/In0. 75Ga0. 25As Metamorphic HEMTs with Si3N4 passivation on thin InGaAs/InP layer
Xu et al. Electrochemical etching in wet-chemical gate recess for InAlAs/InGaAs heterojunction FETs
JP2003051509A (ja) 高電子移動度トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160926

R150 Certificate of patent or registration of utility model

Ref document number: 6024317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150