JP6470019B2 - 半導体素子、半導体装置、及び製造方法 - Google Patents
半導体素子、半導体装置、及び製造方法 Download PDFInfo
- Publication number
- JP6470019B2 JP6470019B2 JP2014231806A JP2014231806A JP6470019B2 JP 6470019 B2 JP6470019 B2 JP 6470019B2 JP 2014231806 A JP2014231806 A JP 2014231806A JP 2014231806 A JP2014231806 A JP 2014231806A JP 6470019 B2 JP6470019 B2 JP 6470019B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- detection
- circuit
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 230
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000001514 detection method Methods 0.000 claims description 95
- 230000004888 barrier function Effects 0.000 claims description 35
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 39
- 230000035945 sensitivity Effects 0.000 description 17
- 239000002184 metal Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66121—Multilayer diodes, e.g. PNPN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Junction Field-Effect Transistors (AREA)
Description
このI−V特性の非線形性を利用することにより、RF電気信号入力でSBD端子に誘起される電圧VRFにより検波出力(=平均電流)を発生させることができる。
小信号入力時、SBDのインピーダンスの実数部(=微分抵抗値)は、高周波信号無入力時のI−V特性の電圧微分であり、
電圧感度(=オープン出力条件)に関しては、インピーダンス整合状態では、1/IS(V/W)であり、ISが小さいほど電圧感度は高く、低速の変調信号の場合はこの検波電圧を測定することが多い。通常、SBDの感度性能として、電圧感度(V/W)が用いられる理由である。
2(Z0input/RD)VT −1=2(Z0input×IS)VT −2
に低下する。この様な場合は、ISを上げること、言い換えると、(1)式の出力電流ISBDを適切な値に上げることが必要とされる。これは(2)式の関係から、RDを下げることに等しい。この様な理由のため、従来のISが小さいGaAs−SBDなどを使用する際には、バイアスを与えた条件((2)式においてVを大きくしてRDを小さくした条件)で検波回路を構成することになる。入力線路とSBDとの間にインピーダンス変換回路を挿入することにより、整合状態を改善することもできるが、これは動作帯域幅を制限することになるので、検波デバイスの広帯域特性が犠牲となってしまう。
前記半導体素子のアノードとカソードの間に所定の高周波信号を入力して検波した検波出力電流を最大とするように前記第1半導体層のドーピング量を調整することを特徴とする。
qφBn=ΔEC−(Ef−EC) (4)
に従って変化することになる。ここで、Ef−ECは第1半導体層の伝導帯端から測った値である。すなわち、ドーピング濃度によりφBnを調整することができる。
なお、第1半導体層の電子濃度でヘテロバリア高さφBnを調整することで、HBDの微分抵抗値RDをアンテナインピーダンス程度まで調整できることは、当業者に知られていない。
前記半導体素子を、前記半導体素子のアノードとカソードの間に所定の高周波信号を入力して検波する検波回路とする場合に、
前記検波回路の高周波信号入力側の線路インピーダンス、もしくは純抵抗のアンテナインピーダンスと、前記検波回路の検波出力に接続されるアンプの入力インピーダンスがあらかじめ与えられた時、前記検波出力の電流を最大とするように前記第1半導体層のドーピング量を調整することを特徴とする。
前記第1半導体層をInGaAsとし、
前記第2半導体層をInPとし、
前記ヘテロ接合の面積をSj(μm2)としたとき、前記第1半導体層の電子濃度ne(cm−3)を数式C1で定めることを特徴とする製造方法。
前記第1半導体層はInGaAsであり、
前記第2半導体層はInPであり、
前記ヘテロ接合の面積をSj(μm2)としたとき、前記第1半導体層の電子濃度ne(cm−3)が数式C1であることを特徴とする。
前記第1半導体層のアノード側に積層されるn形の第4半導体層と、
前記第3半導体層のカソード側に積層されるn形の第5半導体層と、
をさらに備え、
半絶縁性半導体基板に、前記第5半導体層を接するように前記積層ダイオード構造が形成されることを特徴とする。
前記アノード電極は、前記第4半導体層の前記第2半導体層と反対側に接しており、
前記第5半導体層は、積層方向から見た面積が前記第3半導体層の面積より大きく、
前記カソード電極は、前記第5半導体層の前記第3半導体層側、且つ前記第3半導体層に非接触である位置に配置されていることを特徴とする。
電気高周波入力回路と電気出力回路とを接続する電気接続線と、
前記カソード側を前記電気接続線に接続し、前記アノード側をグランドに接続し、前記電気高周波入力回路からの電気高周波を検波した検波信号を前記電気出力回路へ出力する前記半導体素子と、
を備える。
本半導体装置は、前述の半導体素子を備えている。従って、本発明は、バリア高さφBnを調整でき、高周波帯のRF電気信号の検波電流感度をゼロバイアス動作時に向上させ、同時にアンテナインピーダンスとの整合を可能とした半導体素子及びその製造方法を提供することができる。
図1は、本実施形態の半導体素子301の基本構成を説明する模式図である。各半導体層は、次の通りである。
1:高濃度n形InGaAsコンタクト層(第4半導体層)
2:電子濃度を要求に応じて調整したn形InGaAs層(第1半導体層)
3:低濃度のInP空乏化層(第2半導体層)
4:高濃度のn形InP層(第3半導体層)
5:高濃度n形InGaAsコンタクト層(第5半導体層)
6:アノード電極
7:カソード電極
本実施形態の半導体素子は、図1の半導体素子301が半絶縁性半導体基板をさらに備える。具体的には、半絶縁性半導体基板に、前記第5半導体層を接するように前記積層ダイオード構造が形成される。そして、前記アノード電極は、前記第4半導体層の前記第2半導体層と反対側に接しており、前記第5半導体層は、積層方向から見た面積が前記第3半導体層の面積より大きく、前記カソード電極は、前記第5半導体層の前記第3半導体層側、且つ前記第3半導体層に非接触である位置に配置されている。
11:高濃度n形InGaAsコンタクト層(第4半導体層)
12:電子濃度を要求に応じて調整したn形InGaAs層(第1半導体層)
13:低濃度のInP空乏化層(第2半導体層)
14:高濃度のn形InP(第3半導体層)
15:高濃度n形InGaAsコンタクト層(第5半導体層)
16:アノード電極
17:カソード電極
18:半絶縁性半導体基板
19:配線金属
20:HBDの領域
符号11〜17は、図1の符号1〜7の層に対応する。
図5及び図6は、本実施形態の半導体装置401を説明する図である。
半導体装置401は、電気高周波入力回路8Aと電気出力回路8Bとを接続する電気接続線9Aと、
前記カソード側を電気接続線9Aに接続し、前記アノード側をグランド9Bに接続し、電気高周波入力回路8Aからの電気高周波を検波した検波信号を電気出力回路8Bへ出力する前記半導体素子301と、を備える。各回路等は、次の通りである(実施形態1で説明したものを省略)。
8A:電気高周波(RF)入力回路
8B:電気出力回路
9A:電気接続ライン
9B:グランド
9C:RF電気信号入力ポート
9D:検波出力ポート
図9は、本実施形態の半導体装置402を説明する図である。電気RF入力回路8Bとして平面ボータイアンテナが半導体装置に接続されている。各回路は次の通りである。
19:配線金属
20:HBDの領域
21:ボータイアンテナ金属
22:検波出力ライン(一方が電気接続線、他方がグランドに相当する。)
23:接続端
本実施形態のHBDの領域20とは、図3で説明したHBDの領域20である。
一方、接続端23からアンテナ側を見ると、接続端23の周波数はボータイアンテナの帯域から外れるので低域カットオフ状態となる。
従って、半導体装置402は、図6で示した等価回路(電気RF入力回路8A及びHBDの領域20)と基本的に同じ回路形態であることがわかる。
以上述べた様に、本発明は 高い周波数帯、特にTHz周波数領域でゼロバイアス動作させる検波デバイスの検波電流出力と3dB帯域の性能を上げる技術を提供する。これは、従来のHBDに比べ、より低いバリア高さφBnを実現し、飽和電流ISを上げ、動作点の微分抵抗値RDをRF入力ラインのインピーダンスに対して整合状態に近づけることが基本であり、検波電流出力を最適に設定する設計手法である。半導体のみで構成されるダイオードであるがゆえ、SBDで問題となるバリア金属に由来する特性の不安定性の問題も改善され、均一な検波出力が要求されるアレー形センサを製作するのに都合が良い。
数C1の導出について説明する。
数3の両辺のlog( )を取る。
また、接合面積をSj=Sjum×10−8(cm2)として、ミクロン単位表記にすると、次式のように表現できる。
・入力ラインのインピーダンス:Zo=75Ω
・アンプの入力インピーダンス:Rin=50Ω
の条件で最適となるのは、IS(optimum)=166μA(本文中に説明あり)となる。
また、VT=0.025、ΔEC=0.24/qを数A3に代入すると次式となる。
以下は、本発明に係る、ミリ波からTHz周波数帯のRF電気信号を受信する半導体検波デバイス、より具体的にはゼロバイアスで動作する低雑音で高速な半導体検波デバイスを説明するものである。
本発明は、高周波帯でRF電気信号を受信する半導体検波デバイスに関するものであり、小さな接合容量でも、簡易な構造で飽和電流ISとゼロバイアス動作点の微分抵抗値RDを適切に設定し、検波受信デバイスの受信感度の改善を可能とする手段を提供する。
第1のn形半導体と第2の半導体からなるヘテロ接合、第2の半導体に接してコンタクト層となる第3のn形半導体が配置された積層ダイオード構造を含み、第1のn形半導体への電気的接触を持つ電極端子、第3のn形半導体への電気的接触を持つ電極端子を有し、上記第1のn形半導体と第2の半導体からなるヘテロ接合の面積(Sjμm2)が所望の値として与えられた時、
一定のRF入力に対してその後段に接続される増幅器への検波電流入力を最大値にすべく、第1のn形半導体の電子濃度を調整して、その構造を決定することを特徴とする半導体素子。
上記<1>の範囲において、
第1のn形半導体をInGaAs、第2の半導体を低濃度のInPとし、
第1のn形半導体と第2の半導体からなるヘテロ接合の面積(Sjμm2)が与えられた時、
第1のn形半導体の電子濃度(ne)を、
ne=1.16×1019−9.5×1018×log[√Sj] /cm3
に従って決めることを特徴とする半導体素子。
上記<1>及び<2>の範囲において、上記積層ダイオード構造の上記第1のn形半導体の外側に接して第3のn形コンタクト層が接して配置され、上記第3のn形半導体の外側に接して第4のn形コンタクト層が配置され、各層が基板上に形成されたことを特徴とする半導体装置素子。
上記<1>、<2>及び<3>の範囲において、上記二つ電極端子対に、電気RF入力回路、及び検波出力回路が接続されることを特徴とする半導体装置。
上記<1>、<2>、<3>及び<4>の範囲において、電気RF入力回路が基板上に形成された平面アンテナ、もしくは立体アンテナであることを特徴とする半導体装置。
401、402:半導体装置
Claims (5)
- アノード側からカソード側へ、n形の第1半導体層、前記第1半導体層よりも電子親和力の小さな第2半導体層、n形の第3半導体層の順で積層され、前記第1半導体層と前記第2半導体層とがヘテロ接合である積層ダイオード構造を備える半導体素子の製造方法であって、
前記ヘテロ接合で生じる前記第1半導体層に対する前記第2半導体層のバリア高さを前記第1半導体層のドーピング量で調整しており、
前記第1半導体層のドーピング量を変えた複数の前記半導体素子を作成し、
それぞれの前記半導体素子のアノードとカソードの間にTHz帯の高周波信号を入力して検波した検波出力電流を検出し、
前記検波出力電流が最大である前記半導体素子の前記第1半導体層のドーピング量を最適ドーピング量とする
ことを特徴とする製造方法。 - 前記検波出力電流を検出するときに、前記半導体素子に、線路インピーダンス、もしくは純抵抗のアンテナインピーダンスを有する電気高周波入力回路と所定の入力インピーダンスを有するアンプを接続し、
前記電気高周波入力回路から前記高周波信号を前記半導体素子に入力し、前記アンプへ出力された前記検波出力電流を検出し、
前記最適ドーピング量を、前記電気高周波入力回路と前記アンプを接続するときの専用の専用ドーピング量とする
ことを特徴とする請求項1に記載の製造方法。 - アノード側からカソード側へ、n形の第1半導体層、前記第1半導体層よりも電子親和力の小さな第2半導体層、n形の第3半導体層の順で積層され、前記第1半導体層と前記第2半導体層とがヘテロ接合である積層ダイオード構造を備える半導体素子であって、
アノードとカソードの間にTHz帯の高周波信号を入力して検波する検波回路とする場合に、
前記第1半導体層のドーピング量が、前記検波回路の高周波信号入力側の線路インピーダンス、もしくは純抵抗のアンテナインピーダンスと、前記検波回路の検波出力に接続されるアンプの入力インピーダンスにおいて、前記検波出力の電流が最大となるように調整されたドーピング量であることを特徴とする半導体素子。 - 電気高周波入力回路と電気出力回路とを接続する電気接続線と、
前記カソード側を前記電気接続線に接続し、前記アノード側をグランドに接続し、前記電気高周波入力回路からの電気高周波を検波した検波信号を前記電気出力回路へ出力する請求項3に記載の半導体素子と、
を備える半導体装置。 - 前記電気高周波入力回路がアンテナであることを特徴とする請求項4に記載の半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014231806A JP6470019B2 (ja) | 2014-11-14 | 2014-11-14 | 半導体素子、半導体装置、及び製造方法 |
CN201580062240.7A CN107112236B (zh) | 2014-11-14 | 2015-08-13 | 半导体元件、半导体装置和制造方法 |
US15/526,473 US10367100B2 (en) | 2014-11-14 | 2015-08-13 | Semiconductor element, semiconductor device, and method for manufacturing same |
EP15858977.0A EP3220411B1 (en) | 2014-11-14 | 2015-08-13 | Method of manufacturing a semiconductor element |
PCT/JP2015/072937 WO2016075973A1 (ja) | 2014-11-14 | 2015-08-13 | 半導体素子、半導体装置、及び製造方法 |
US16/433,739 US11217705B2 (en) | 2014-11-14 | 2019-06-06 | Semiconductor element, semiconductor device, and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014231806A JP6470019B2 (ja) | 2014-11-14 | 2014-11-14 | 半導体素子、半導体装置、及び製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018221315A Division JP6721663B2 (ja) | 2018-11-27 | 2018-11-27 | 半導体素子、半導体装置、及び製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016096255A JP2016096255A (ja) | 2016-05-26 |
JP6470019B2 true JP6470019B2 (ja) | 2019-02-13 |
Family
ID=55954068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014231806A Active JP6470019B2 (ja) | 2014-11-14 | 2014-11-14 | 半導体素子、半導体装置、及び製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US10367100B2 (ja) |
EP (1) | EP3220411B1 (ja) |
JP (1) | JP6470019B2 (ja) |
CN (1) | CN107112236B (ja) |
WO (1) | WO2016075973A1 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000164891A (ja) * | 1998-11-26 | 2000-06-16 | Toyota Central Res & Dev Lab Inc | 高周波ダイオード |
KR100747657B1 (ko) * | 2006-10-26 | 2007-08-08 | 삼성전자주식회사 | 매크로 및 마이크로 주파수 튜닝이 가능한 반도체 소자 및이를 갖는 안테나와 주파수 튜닝 회로 |
JP5506258B2 (ja) * | 2008-08-06 | 2014-05-28 | キヤノン株式会社 | 整流素子 |
CN101807526A (zh) * | 2009-02-13 | 2010-08-18 | 中国科学院微电子研究所 | 一种调节金属硅化物源/漏肖特基势垒高度的方法 |
US20120031310A1 (en) * | 2010-08-06 | 2012-02-09 | Peter Jedrysik | Ergonomically designed large display multipurpose workstation |
US8334550B1 (en) * | 2011-06-09 | 2012-12-18 | Northrop Grumman Systems Corporation | Unipolar diode with low turn-on voltage |
US9553163B2 (en) * | 2012-04-19 | 2017-01-24 | Carnegie Mellon University | Metal-semiconductor-metal (MSM) heterojunction diode |
JP6024317B2 (ja) * | 2012-09-10 | 2016-11-16 | 富士通株式会社 | 半導体装置 |
FR2998713B1 (fr) * | 2012-11-26 | 2015-01-16 | Commissariat Energie Atomique | Transistor bidirectionnel en courant a haute mobilite electronique optimise |
-
2014
- 2014-11-14 JP JP2014231806A patent/JP6470019B2/ja active Active
-
2015
- 2015-08-13 CN CN201580062240.7A patent/CN107112236B/zh active Active
- 2015-08-13 EP EP15858977.0A patent/EP3220411B1/en active Active
- 2015-08-13 WO PCT/JP2015/072937 patent/WO2016075973A1/ja active Application Filing
- 2015-08-13 US US15/526,473 patent/US10367100B2/en active Active
-
2019
- 2019-06-06 US US16/433,739 patent/US11217705B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3220411A1 (en) | 2017-09-20 |
EP3220411A4 (en) | 2018-07-25 |
US10367100B2 (en) | 2019-07-30 |
EP3220411B1 (en) | 2020-11-11 |
JP2016096255A (ja) | 2016-05-26 |
WO2016075973A1 (ja) | 2016-05-19 |
CN107112236A (zh) | 2017-08-29 |
US20190312150A1 (en) | 2019-10-10 |
US11217705B2 (en) | 2022-01-04 |
CN107112236B (zh) | 2020-12-18 |
US20170323981A1 (en) | 2017-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101295121B1 (ko) | 정류소자 | |
JP5504745B2 (ja) | 半導体素子 | |
EP1642342A1 (en) | Split-channel high electron mobility transistor device | |
JP2018056381A (ja) | 半導体装置及びその製造方法 | |
TWI580037B (zh) | 異質接面雙極電晶體 | |
JP6470019B2 (ja) | 半導体素子、半導体装置、及び製造方法 | |
JP6721663B2 (ja) | 半導体素子、半導体装置、及び製造方法 | |
JP2014053548A (ja) | 半導体装置 | |
TWI756664B (zh) | 化合物半導體異質結雙極電晶體 | |
Ito et al. | Novel Fermi-level managed barrier diode for broadband and sensitive terahertz-wave detection | |
WO2017130722A1 (ja) | 検波ダイオード | |
JP6788190B2 (ja) | トンネル型半導体素子 | |
Hajo et al. | Comparison of metallic NW and evaporated contact for THz detector modules based on an InGaAs Schottky diode | |
JP2021093423A (ja) | 半導体デバイス、これを用いた無線受信器、及び半導体デバイスの製造方法 | |
Wang et al. | High speed InP/InGaAs uni-traveling-carrier photodiodes with dipole-doped InGaAs/InP absorber-collector interface | |
Ito et al. | Broadband and high-sensitivity terahertz-wave detection using Fermi-level managed barrier diode | |
Mueller et al. | TCAD Simulation of InP DHBTs With an In 53.2 Ga 46.8 As Base and InGaAsP Collector Grading | |
RU2561779C1 (ru) | Полупроводниковый диод | |
JP2020161661A (ja) | 化合物半導体装置及びその製造方法、検波器 | |
JP2019016710A (ja) | 電子デバイス、及び電子デバイスの製造方法 | |
Xu et al. | Surface Recombination and Performance Issues of Scaling Submicron Emitter on Type-II GaAsSb DHBTs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180706 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181120 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20181127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6470019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |