WO2017130722A1 - 検波ダイオード - Google Patents

検波ダイオード Download PDF

Info

Publication number
WO2017130722A1
WO2017130722A1 PCT/JP2017/000896 JP2017000896W WO2017130722A1 WO 2017130722 A1 WO2017130722 A1 WO 2017130722A1 JP 2017000896 W JP2017000896 W JP 2017000896W WO 2017130722 A1 WO2017130722 A1 WO 2017130722A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer
barrier
type
semiconductor
Prior art date
Application number
PCT/JP2017/000896
Other languages
English (en)
French (fr)
Inventor
伊藤　弘樹
清水　誠
石橋　忠夫
伊藤　弘
Original Assignee
Ｎｔｔエレクトロニクス株式会社
学校法人北里研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｎｔｔエレクトロニクス株式会社, 学校法人北里研究所 filed Critical Ｎｔｔエレクトロニクス株式会社
Publication of WO2017130722A1 publication Critical patent/WO2017130722A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Definitions

  • the present invention relates to a detection diode, and more particularly to a low-noise and high-speed semiconductor detection diode that receives an RF electrical signal in a THz frequency band (0.1 to 10 THz) and operates at zero bias.
  • a THz frequency band 0.1 to 10 THz
  • nonlinear current-voltage characteristics (IV characteristics) of diodes are generally used as detection means in a radio system in the THz frequency band.
  • SBD Schottky Barrier Diode
  • PDB Planar Doped Barrier
  • Is saturation current value
  • the barrier height phi B is reduced, i.e. the saturation current density Jc (A / cm 2) is used larger semiconductor material.
  • the saturation current density Jc A / cm 2
  • SBD using InGaAsP lattice-matched to InP is known.
  • a necessary junction area is extremely small. Therefore, as long as using an InGaAsP-based material which is lattice matched to InP, it can not be reduced barrier height phi B to the extent that obtained the desired saturation current value Is. Therefore, the barrier height phi B can be arbitrarily controlled Hetero Barrier Diode (HBD) has been proposed (e.g., see Non-Patent Document 1).
  • HBD Hetero Barrier Diode
  • FIG. 1 shows the structure of a conventional HBD.
  • High concentration n + -InP cathode layer 3 third semiconductor layer
  • high concentration n + -InGaAs anode layer 1 first semiconductor layer
  • the barrier layer 2 has a smaller electron affinity than the anode layer 1.
  • An energy barrier (heterobarrier) against electrons is formed on the barrier layer 2 side of the interface between the barrier layer 2 and the anode layer 1 (InGaAs / InP interface).
  • This differential resistance value RD is close to the impedance Z 0 (75 ⁇ ) of the self-complementary antenna formed on the Si hemisphere lens.
  • HBD using a low concentration InP barrier layer by reducing the barrier height Qfai B, has the following problems.
  • FIG. 2 shows an example of a conduction band edge profile of a conventional HBD. This is a result of calculating a conduction band edge profile (band profile) of an HBD having a heterostructure at the InGaAs / InP interface in consideration of the non-parabolicity of the band and the energy distribution of the electronic charge.
  • the thickness of the undoped InP barrier layer 2 is 1000 A
  • the carrier concentration of the n + -InP cathode layer 3 is 1 ⁇ 10 18 / cm 3 .
  • E C2 The conduction band edge (E C2 ) of the barrier layer 2 when the Fermi level (Ef) is changed is shown, and the barrier height q ⁇ B is used as a parameter.
  • the barrier is higher height Qfai B of (C)
  • InGaAs / InP hetero interface near InP barrier is formed in a potential shape of a triangular shape.
  • the barrier as to reduce the height q ⁇ B (B) ⁇ (A ), a band shape in the vicinity of the hetero interface is it can be seen to be flattened. This bending of the band is due to the negative charge of electrons spread and distributed in the undoped InP barrier layer 2.
  • Higher barrier height Qfai B decreases, so the total charge amount of electrons distributed energy above the Fermi level increases, come out strong influence of flattening.
  • the position of the Fermi level can be raised and lowered to adjust the barrier height of the heterobarrier.
  • the band shape tends to be convex upward and become flat.
  • Optimum barrier height Qfai B about 100 meV, or because the following values, had the conventional HBD, Problems with band shape in the vicinity of the hetero interface will be flattened.
  • the peak position xm of the “effective” potential for electrons is not at the heterointerface. This is because the image power works on electrons near the InGaAs / InP interface. xm ⁇ ⁇ field strength near the interface -1/2 And away from the interface to the InP side. Since electric field strength as the barrier height Qfai B small drops, xm is increased, n values of the HBD increases. As a result, the nonlinearity of the IV characteristic of the HBD becomes weak and the detection performance deteriorates.
  • An object of the present invention is to ensure good detection characteristics by suppressing deterioration of IV characteristics in an HBD that performs zero bias operation in the THz frequency band.
  • a high-concentration n-type first semiconductor layer and a second electron affinity smaller than that of the first semiconductor layer are provided.
  • an n-type third semiconductor layer 1 are sequentially stacked, and a heterobarrier is formed on the second semiconductor layer side of the interface between the first semiconductor layer and the second semiconductor layer.
  • the barrier height of the hetero barrier is adjusted by adjusting the doping level of the first semiconductor layer, an anode electrode is formed on the first semiconductor layer, and the third semiconductor layer is formed on the third semiconductor layer.
  • the second semiconductor layer includes an undoped barrier layer in contact with the first semiconductor layer and an n-type barrier layer in contact with the third semiconductor layer. It is characterized by including.
  • the present invention provides a means for realizing an appropriate barrier shape. That is, a region where n-type doping (introduction of donor) is performed is provided on a part of the second semiconductor layer, on the cathode (third semiconductor layer) side.
  • n-type doping introduction of donor
  • the band profile of the heterobarrier can be improved, the problem of degradation of the IV characteristics of the HBD operated in zero bias in the THz frequency band can be solved, and good detection characteristics can be ensured.
  • FIG. 1 is a diagram showing the structure of a conventional HBD
  • FIG. 2 is a diagram showing an example of a conduction band edge profile of a conventional HBD
  • FIG. 3 is a diagram showing the structure of the HBD according to the first embodiment of the present invention
  • FIG. 4 is a diagram showing a conduction band edge profile of the HBD according to the first embodiment of the present invention
  • FIG. 5 is a diagram showing a structure of an HBD according to the second embodiment of the present invention.
  • FIG. 6 is a diagram showing the structure of an HBD according to the third embodiment of the present invention.
  • FIG. 7 is a diagram showing a conduction band edge profile of an HBD according to the fourth embodiment of the present invention.
  • FIG. 3 shows the structure of the HBD according to the first embodiment of the present invention.
  • the sub-cathode layer 13B to the anode layer 11 are sequentially epitaxially grown on the semi-insulating InP substrate by MO-VPE method or MBE method, and the substrate is mesa-etched. Thereafter, the anode electrode 14 and the cathode electrode 15 are patterned to form ohmic contact.
  • a part of the InP barrier layer a region where n-type doping (introduction of donor) is performed on the cathode side. Is provided.
  • the donor distribution in the n-type doping region may be uniform or may increase toward the cathode side.
  • the band profile (potential change) is uniquely determined by the balance between the energy-dependent electron charge distribution n (x) and the donor charge Nd (x). Therefore, a band profile is adjusted by providing a doped n-InP barrier layer 12B on the n + -InP cathode layer 13A side of the InP barrier layer.
  • the conduction band on the cathode side is lowered so that the band profile linearly descends on the cathode side, and the InP barrier near the InGaAs / InP heterointerface is triangular. Since the peak position xm of the potential with respect to the electrons approaches the n + -InGaAs anode layer as the electric field near the interface increases, deterioration of the n value can be suppressed.
  • the present embodiment by compensating for “band bending due to electronic charge” in the conventional HBD and improving the problem of “band flattening near the heterointerface”, good IV characteristics can be ensured.
  • the reception sensitivity in the THz frequency band can be improved.
  • FIG. 4 shows a conduction band edge profile of the HBD according to the first embodiment of the present invention.
  • n-InP barrier layer 12B doping with a constant concentration (N D ), which is the same as the carrier concentration in the barrier layer near the interface between the n + -InGaAs anode layer 11 and the InP barrier layer 12A, is used.
  • N D constant concentration
  • FIG. 4 shows the calculation result of the band profile when the doping region is arranged at the optimum position.
  • the position of the n-InP barrier layer 12B is adjusted by the barrier height q ⁇ B and the width of the barrier layers (12A, 12B), but is about 1/2 to 2/3 on the cathode side of the InP barrier layer.
  • a good band profile can be obtained by arranging them.
  • the carrier concentration of the n + -InGaAs anode layer 11 is 5 ⁇ 10 18 / cm 3
  • An n-type impurity is introduced at 1 ⁇ 10 17 / cm 3 .
  • the carrier concentration in the barrier layer near the interface can be estimated to be approximately 1/50 of the carrier concentration of the n + -InGaAs anode layer 11, which is the n-InP barrier layer It is about the same as the doping concentration of 12B.
  • the InP barrier portion near the InGaAs / InP heterointerface is restored to a triangular shape.
  • FIG. 5 shows the structure of the HBD according to the second embodiment of the present invention.
  • the first embodiment has an InGaAs / InP structure using InGaAs as the first and third semiconductor layers and InP as the second semiconductor layer.
  • InGaAs / InAlGaAs structure can be applied instead.
  • a band profile is adjusted by providing a doped n-InAlGaAs barrier layer 22B on the n + -InP cathode layer 23A side of the InAlGaAs barrier layer.
  • FIG. 6 shows the structure of an HBD according to the third embodiment of the present invention.
  • a GaAs / AlGaAs structure can be applied.
  • a doped n-AlGaAs barrier layer 32B is provided on the n + -AlGaAs cathode layer 33A side of the AlGaAs barrier layer to adjust the band profile.
  • FIG. 7 shows a conduction band edge profile of an HBD according to the fourth embodiment of the present invention.
  • FIG. 10 shows the band profile calculation results when the nBD InP barrier layer 12B is further appropriately adjusted in the arrangement of the HBD of the first embodiment.
  • a width 800A and N D (x) 4 ⁇ 10 16 / cm 3 to 4 ⁇ 10 from the barrier layer 12A to the cathode layer 13A.
  • An n-type impurity is introduced so that the concentration increases exponentially up to 17 / cm 3 .
  • the InP barrier portion near the InGaAs / InP heterointerface has a better triangular shape. Since the energy distribution of electrons in the n-InP barrier layer 12B changes exponentially, a better band profile can be obtained than the barrier layer 12 having a constant concentration.
  • a good I ⁇ The V characteristic can be ensured and the reception sensitivity in the THz frequency band can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ＴＨｚ周波数帯においてゼロバイアス動作させるＨＢＤにおいて、Ｉ－Ｖ特性の劣化を抑制することにより、良好な検波特性を確保する。高濃度のｎ形の第１の半導体層と、前記第１の半導体層と比較してより小さな電子親和力を有する第２の半導体層と、ｎ形の第３の半導体層１とが順に積層され、前記第１の半導体層と前記第２の半導体層との界面の前記第２の半導体層側にヘテロバリアが形成され、前記第１の半導体層のドーピングレベルを調整することにより、前記へテロバリアのバリア高さが調整されており、前記第１の半導体層上にアノード電極が形成され、前記第３の半導体層上にカソード電極が形成された半導体積層構造を備え、前記第２の半導体層は、前記第１の半導体層と接するアンドープのバリア層と、前記第３の半導体層と接するｎ形のバリア層とを含む。

Description

検波ダイオード
　本発明は、検波ダイオードに関し、より詳細には、ＴＨｚ周波数帯（０．１～１０ＴＨｚ）のＲＦ電気信号を受信し、ゼロバイアスで動作する低雑音で高速な半導体検波ダイオードに関する。
　従来、ＴＨｚ周波数帯の無線システムにおける検波手段として、一般的に、ダイオードの非線形電流電圧特性（Ｉ－Ｖ特性）が利用されている。典型的には、Schottky Barrier Diode（ＳＢＤ）、Backward Diode、Planar Doped Barrier（ＰＤＢ）Diode等が用いられている。例えば、ＳＢＤを用いた包絡線検波において、微弱な信号を検出する際には、電源ノイズの影響を抑制すべく、ゼロバイアスで動作させることが望ましい。加えて、良好な感度を得るためには、飽和電流値Ｉｓを大きくする必要がある。また、ＴＨｚ周波数帯で動作する受信器を構成する場合、半導体基板に形成した純抵抗アンテナのインピーダンスＺ０が約７５Ωと低いために、インピーダンス整合が取りにくい。このとき、結合効率を確保するためには、ＳＢＤの微分抵抗値ＲＤをＺ０に近づけるために、飽和電流値Ｉｓを大きくする必要がある。
　飽和電流値Ｉｓを大きくするために、バリア高さφＢが小さくなる、すなわち飽和電流密度Ｊｃ（Ａ／ｃｍ２）が大きくなる半導体材料を用いる。このような半導体材料としてＩｎＰに格子整合したＩｎＧａＡｓＰを用いたＳＢＤが知られている。しかしながら、数百ＧＨｚ以上の高周波動作を行う場合には、必要な接合面積が極めて小さくなる。従って、ＩｎＰに格子整合したＩｎＧａＡｓＰ系の材料を用いるかぎり、所望の飽和電流値Ｉｓを得られる程度にバリア高さφＢを小さくすることができない。そこで、バリア高さφＢを任意に制御できるHetero Barrier Diode (ＨＢＤ)が提案されている（例えば、非特許文献１参照）。
　図１に、従来のＨＢＤの構造を示す。高濃度のｎ＋－ＩｎＰカソード層３（第３の半導体層）、アンドープ（＝低濃度）のＩｎＰバリア層２（第２の半導体層）、高濃度のｎ＋－ＩｎＧａＡｓアノード層１（第１の半導体層）が順に積層され、カソード層３にカソード電極５が形成され、アノード層１にアノード電極４が形成されている。バリア層２は、アノード層１と比較してより小さな電子親和力を有する。バリア層２とアノード層１の界面（ＩｎＧａＡｓ／ＩｎＰ界面）のバリア層２側に、電子に対するエネルギーバリア（へテロバリア）が形成されている。バリア高さφＢは、ｎ＋－ＩｎＧａＡｓアノード層１のフェルミ準位から測った量であり、バリア高さφＢは、アノード層１のドーピングレベルを調整することにより、φＢ＝０まで任意に小さくできる。
　以下に、各パラメータと焦点となるダイオードの微分抵抗値ＲＤとの関係を説明する。ＨＢＤの非線形Ｉ－Ｖ特性は、飽和電流値Ｉｓ、熱電圧ＶＴ、準方向電流の理想係数ｎを用いると、
　　ＩＤ（Ｖ）＝Ｉｓ｛ｅｘｐ［Ｖ×（ｎＶＴ）－１］－ｅｘｐ［－Ｖ×（ｎ－１）×（ｎＶＴ）－１］｝　　（１）
と表現できる（例えば、非特許文献２）。さらに、飽和電流値Ｉｓは、ダイオードの接合面積をＳｊ、バリアの材料のRichardson常数をＡ＊、温度をＴ（Ｋ）をとして、
　　Ｉｓ（Ｓｊ、Ｔ）＝Ｓｊ×Ａ＊×Ｔ２×ｅｘｐ（－ｑφＢ／ＶＴ）　　（２）
で与えられる。
　例えば、Ｓｊ＝１μｍ２、Ｔ＝３００Ｋ、Ａ＊＝９．２Ａ／ｃｍ２／Ｋとして、仮にｑφＢ＝８５ｍｅＶ、ｎ＝１．２に設定すると、ダイオードの微分抵抗値ＲＤ（＝ｄＶ／ｄＩ）は、（１）式から、８４Ωと計算される。この微分抵抗値ＲＤは、Ｓｉ半球レンズ上に形成された自己相補アンテナ（Self-Complementary Antenna）のインピーダンスＺ０（７５Ω）に近い。Ｓｊ＝１μｍ２の様に、ＴＨｚ周波数帯の動作に必要な小さな接合面積であっても、十分に低い微分抵抗値ＲＤを実現できる。従って、このＨＢＤは、ＴＨｚ周波数帯で動作し、ゼロバイアスで動作する低雑音の検波手段として、適用することができる。
　しかしながら、低濃度のＩｎＰバリア層を用いたＨＢＤは、バリア高さｑφＢを小さくすることにより、以下のような問題があった。
　図２に、従来のＨＢＤの伝導帯端のプロファイルの一例を示す。バンドの非放物線性と電子電荷のエネルギー分布を考慮して、ＩｎＧａＡｓ／ＩｎＰ界面にヘテロ構造を有するＨＢＤの伝導帯端のプロファイル（バンドプロファイル）を計算した結果である。ＨＢＤの構造は、アンドープのＩｎＰバリア層２の厚さを１０００Ａ，ｎ＋－ＩｎＰカソード層３のキャリア濃度を１×１０１８／ｃｍ３とした。電子のエネルギーは、ｎ＋－ＩｎＧａＡｓアノード層１の伝導帯端ＥＣ１＝０とし、アノード層１のフェルミ準位（Ｅｆ）の位置を破線で示す。
　フェルミ準位（Ｅｆ）を変化させたときの、バリア層２の伝導帯端（ＥＣ２）を示し、バリア高さｑφＢをパラメータとして、
　　（Ａ）Ｅｆ－ＥＣ１＝１４０ｍｅＶ，ｑφＢ＝１００ｍｅＶ
　　（Ｂ）Ｅｆ－ＥＣ１＝１１４ｍｅＶ，ｑφＢ＝１２６ｍｅＶ
　　（Ｃ）Ｅｆ－ＥＣ１＝８８ｍｅＶ，ｑφＢ＝１５２ｍｅＶ
の場合を示している。
　バリア高さｑφＢが高い（Ｃ）の場合、ＩｎＧａＡｓ／ＩｎＰヘテロ界面付近のＩｎＰバリアは、三角形形状のポテンシャル形状を成している。しかし、フェルミ準位を上昇させて、バリア高さｑφＢを縮小するにつれて（Ｂ）～（Ａ）、ヘテロ界面付近のバンド形状が平坦化される様子がわかる。このバンドの曲りは、アンドープのＩｎＰバリア層２中に広がって分布する電子のマイナス電荷によるものである。バリア高さｑφＢが小さくなるほど、フェルミ準位よりも上にエネルギーが分布する電子の全電荷量が増えるので、平坦化の影響が強く出てくる。
　上述したように、第１の半導体層のドーピングレベルを調整することにより、フェルミ準位の位置を上下させて、へテロバリアのバリア高さを調整することができる。しかしながら、計算結果から明らかなように、フェルミ準位Ｅｆが上がるにつれて、バンド形状が上方に凸状になり、平坦な形状となる傾向が見られる。最適なバリア高さｑφＢは１００ｍｅＶ程度、またはそれ以下の値であるので、従来のＨＢＤでは、ヘテロ界面付近のバンド形状が平坦化してしまうという問題があった。
　ＩｎＧａＡｓ／ＩｎＰヘテロ界面付近のＩｎＰバリアが平坦となる問題は、第１に、理想係数ｎ値の劣化（＝ｎ値の増大）にある。電子に対する「実効的な」ポテンシャルのピーク位置ｘｍはヘテロ界面にはない。これは、ＩｎＧａＡｓ／ＩｎＰ界面付近の電子に対して、イメージ力が働くことにより、
　　ｘｍ　∝　界面付近の電界強度－１／２
に従って、界面からＩｎＰ側に遠ざかることによる。バリア高さｑφＢが小さいほど電界強度は下がるので、ｘｍは大きくなり、ＨＢＤのｎ値が増大してしまう。その結果、ＨＢＤのＩ－Ｖ特性の非線形性が弱くなり、検波性能が劣化してしまう。
　第２に、ＩｎＧａＡｓ／ＩｎＰヘテロ界面付近のバリア形状が平坦になると、ダイオード電流そのものが変調され、低下することである。これは、バリアの電界強度の低下に伴い、（２）式に示した界面付近の電子熱放出電流を支配するパラメータが、熱放出で律速される状態から、拡散で律速される状態に変化する傾向があるからである（例えば、非特許文献３）。電子輸送メカニズムが拡散律速の傾向になると、実効的なＩＳ（Ｓｊ，Ｔ）が下がり、ＨＢＤ電流そのものが低下して、微分抵抗値ＲＤの増大と検波電流の減少をもたらす。微分抵抗値ＲＤを下げるべくダイオード面積を増大させると、接合容量の増大が起こるので、周波数特性が劣化してしまう。
H. Ito and T. Ishibashi, "Fermi-level managed barrier diode for broadband and low-noise terahertz-wave detection," Electronics Letters, Vol. 51, Issue 18, pp. 1440 - 1442, 2015. M. S. Tyagi et al., "Metal-Semiconductor Schottky Barrier Junctions and Their Applications," edited by B. L. Sharma _Plenum, New York, 1984, Chap.1, p.19. S. M. Sze, "Physics of Semiconductor Devices," John Wiley and Sons, 1981, Chap.5, p.250.
　本発明の目的は、ＴＨｚ周波数帯でゼロバイアス動作させるＨＢＤにおいて、Ｉ－Ｖ特性の劣化を抑制することにより、良好な検波特性を確保することにある。
　本発明は、このような目的を達成するために、一実施態様は、高濃度のｎ形の第１の半導体層と、前記第１の半導体層と比較してより小さな電子親和力を有する第２の半導体層と、ｎ形の第３の半導体層１とが順に積層され、前記第１の半導体層と前記第２の半導体層との界面の前記第２の半導体層側にへテロバリアが形成され、前記第１の半導体層のドーピングレベルを調整することにより、前記へテロバリアのバリア高さが調整されており、前記第１の半導体層上にアノード電極が形成され、前記第３の半導体層上にカソード電極が形成された半導体積層構造を備え、前記第２の半導体層は、前記第１の半導体層と接するアンドープのバリア層と、前記第３の半導体層と接するｎ形のバリア層とを含むことを特徴とする。
　従来の典型的なＨＢＤにおける「電子のマイナス電荷によるバリア層のバンドの曲り」の問題を解決するため、本発明においては、適切なバリア形状を実現するための手段を提供する。すなわち、第２の半導体層の一部、カソード（第３の半導体層）側にｎ形のドーピング（ドナーの導入）を施した領域を設ける。これにより、へテロバリアのバンドプロファイルを改善することができ、ＴＨｚ周波数帯においてゼロバイアス動作させるＨＢＤのＩ－Ｖ特性の劣化の問題を解決し、良好な検波特性を確保することができる。
図１は、従来のＨＢＤの構造を示す図、 図２は、従来のＨＢＤの伝導帯端のプロファイルの一例を示す図、 図３は、本発明の第１の実施形態にかかるＨＢＤの構造を示す図、 図４は、本発明の第１の実施形態にかかるＨＢＤの伝導帯端のプロファイルを示す図、 図５は、本発明の第２の実施形態にかかるＨＢＤの構造を示す図、 図６は、本発明の第３の実施形態にかかるＨＢＤの構造を示す図、 図７は、本発明の第４の実施形態にかかるＨＢＤの伝導帯端のプロファイルを示す図である。
　以下、図面を参照しながら本発明の実施形態について詳細に説明する。
　図３に、本発明の第１の実施形態にかかるＨＢＤの構造を示す。高濃度のｎ＋－ＩｎＧａＡｓサブカソード層１３Ｂ、高濃度のｎ＋－ＩｎＰカソード層１３Ａ（第３の半導体層）、ｎ－ＩｎＰバリア層１２Ｂ、アンドープ（＝低濃度）のＩｎＰバリア層１２Ａ（第２の半導体層）、高濃度のｎ＋－ＩｎＧａＡｓアノード層１１（第１の半導体層）が順に積層され、サブカソード層１３Ｂにカソード電極１５が形成され、アノード層１１にアノード電極１４が形成されている。
　このＨＢＤを製作するには、ＭＯ－ＶＰＥ法もしくはＭＢＥ法により、半絶縁性ＩｎＰ基板上に、サブカソード層１３Ｂからアノード層１１まで順にエピタキシャル成長させ、その基板をメサエッチング加工する。その後、アノード電極１４とカソード電極１５とをパターニングして、オーミック接触を形成する。従来のＨＢＴでは、ＩｎＰバリア層をアンドープ（＝低濃度）としていたのに対して、本実施形態では、ＩｎＰバリア層の一部、カソード側にｎ形のドーピング（ドナーの導入）を施した領域を設ける。このｎ形のドーピング領域のドナー分布は、一様であってもよいし、カソード側に向かって増大する形状であっても良い。
　本実施形態においては、上述したように、フェルミ準位よりも上にエネルギーが分布する「負の電子電荷」によるバンド形状の平坦化を抑制するために、「正のドナー電荷」によってバンドの曲りを補償する。エネルギーに依存する電子電荷量分布ｎ（ｘ）とドナー電荷量Ｎｄ（ｘ）のバランスによって、バンドプロファイル（ポテンシャル変化）は一意に決まる。そこで、ＩｎＰバリア層のｎ＋－ＩｎＰカソード層１３Ａ側にドーピングを施したｎ－ＩｎＰバリア層１２Ｂを設けて、バンドプロファイルを調整する。この様な設計により、カソード側の伝導帯を下降させ、バンドプロファイルが直線的にカソード側に下降するようにし、ＩｎＧａＡｓ／ＩｎＰヘテロ界面付近のＩｎＰバリアが三角形形状となるようにする。電子に対するポテンシャルのピーク位置ｘｍは、界面付近の電界の上昇に伴ってｎ＋－ＩｎＧａＡｓアノード層に近づくので、ｎ値の劣化が抑えられる。
　本実施形態によれば、従来のＨＢＤにおける「電子電荷によるバンドの曲り」を補償して、「ヘテロ界面付近のバンド平坦化」の問題を改善することにより、良好なＩ－Ｖ特性を確保し、ＴＨｚ周波数帯における受信感度を改善することができる。
　図４に、本発明の第１の実施形態にかかるＨＢＤの伝導帯端のプロファイルを示す。フェルミ準位から測るバリア高さｑφＢ＝１００ｍｅＶとし、ｎ＋－ＩｎＰカソード層１３Ａ側にドーピングを施したｎ－ＩｎＰバリア層１２Ｂを設ける。ｎ－ＩｎＰバリア層１２Ｂについては、ｎ＋－ＩｎＧａＡｓアノード層１１とＩｎＰバリア層１２Ａとの界面付近のバリア層内のキャリア濃度と同程度の、一定濃度（ＮＤ）のドーピングを用いる。図４は、ドーピング領域を最適な位置に配置した場合のバンドプロファイルの計算結果である。ｎ－ＩｎＰバリア層１２Ｂの位置は、バリア高さｑφＢと、バリア層（１２Ａ、１２Ｂ）の幅により調整されるが、ＩｎＰバリア層のカソード側に１／２～２／３程度の幅で配置することで良好なバンドプロファイルが得られる。この実施形態のＨＢＤの構造の例においては、ｎ＋－ＩｎＧａＡｓアノード層１１のキャリア濃度を５×１０１８／ｃｍ３とし、ｎ－ＩｎＰバリア層１２Ｂのカソード側には、幅７００Ａ、ＮＤ＝１×１０１７／ｃｍ３でｎ形不純物を導入している。バリア高さｑφＢ＝１００ｍｅＶを考慮すると、界面付近のバリア層内のキャリア濃度は、ｎ＋－ＩｎＧａＡｓアノード層１１のキャリア濃度の概ね１／５０と見積もることができ、これはｎ－ＩｎＰバリア層１２Ｂのドーピング濃度と同程度になっている。
　従来例における計算結果である図２のプロファイル（Ａ）の場合（ｑφＢ＝１００ｍｅＶ）と比較すると、図４では、ＩｎＧａＡｓ／ＩｎＰヘテロ界面付近のＩｎＰバリア部分が三角形の形状に回復している様子がわかる。界面における電界強度は７．１ｋＶ／ｃｍと計算され、ＩｎＰの移動度を４，０００ｃｍ２／Ｖｓと仮定すると、実効的拡散速度はｖＤ＝２．８×１０７ｃｍ／ｓと見積もることができる。一方、熱放出速度は、ｖｔｈ＝１×１０７ｃｍ／ｓ程度であり、ｖｔｈ＜ｖＤとなることから、ＨＢＤの電子輸送メカニズムが熱放出で律速される状態となる。従って、本実施形態によれば、従来のＨＢＤにおける「電子電荷によるバンドの曲り」を補償して、「ヘテロ界面付近のバンド平坦化」の問題を改善することにより、良好なＩ－Ｖ特性を確保し、ＴＨｚ周波数帯における受信感度を改善することができる。
　図５に、本発明の第２の実施形態にかかるＨＢＤの構造を示す。第１の実施形態では、第１および第３の半導体層としてＩｎＧａＡｓ、第２の半導体層としてＩｎＰを用いたＩｎＧａＡｓ／ＩｎＰ構造を有していた。第２の実施形態では、これに代えて、ＩｎＧａＡｓ／ＩｎＡｌＧａＡｓ構造を適用することができる。
　高濃度のｎ＋－ＩｎＧａＡｓサブカソード層２３Ｂ、高濃度のｎ＋－ＩｎＰカソード層２３Ａ（第３の半導体層）、ｎ－ＩｎＡｌＧａＡｓバリア層２２Ｂ、アンドープ（＝低濃度）のＩｎＡｌＧａＡｓバリア層２２Ａ（第２の半導体層）、高濃度のｎ＋－ＩｎＧａＡｓアノード層２１（第１の半導体層）が順に積層され、サブカソード層２３Ｂにカソード電極２５が形成され、アノード層２１にアノード電極２４が形成されている。
　第１の実施形態と同様に、ＩｎＡｌＧａＡｓバリア層のｎ＋－ＩｎＰカソード層２３Ａ側にドーピングを施したｎ－ＩｎＡｌＧａＡｓバリア層２２Ｂを設けて、バンドプロファイルを調整する。
　図６に、本発明の第３の実施形態にかかるＨＢＤの構造を示す。第３の実施形態では、ＧａＡｓ／ＡｌＧａＡｓ構造を適用することができる。高濃度のｎ＋－ＧａＡｓサブカソード層３３Ｂ、高濃度のｎ＋－ＡｌＧａＡｓカソード層３３Ａ（第３の半導体層）、ｎ－ＡｌＧａＡｓバリア層３２Ｂ、アンドープ（＝低濃度）のＡｌＧａＡｓバリア層３２Ａ（第２の半導体層）、高濃度のｎ＋－ＧａＡｓアノード層３１（第１の半導体層）が順に積層され、サブカソード層３３Ｂにカソード電極３５が形成され、アノード層３１にアノード電極３４が形成されている。
　第１の実施形態と同様に、ＡｌＧａＡｓバリア層のｎ＋－ＡｌＧａＡｓカソード層３３Ａ側にドーピングを施したｎ－ＡｌＧａＡｓバリア層３２Ｂを設けて、バンドプロファイルを調整する。
　図７に、本発明の第４の実施形態にかかるＨＢＤの伝導帯端のプロファイルを示す。第１の実施形態のＨＢＤの構造において、さらにｎ－ＩｎＰバリア層１２Ｂのドーピングをより適正に調整して配置した場合のバンドプロファイルの計算結果である。アンドープのＩｎＰバリア層１２Ａのカソード側には、ｎ－ＩｎＰバリア層１２Ｂとして、幅８００Ａ、バリア層１２Ａからカソード層１３Ａに向けてＮＤ（ｘ）＝４×１０１６／ｃｍ３から４×１０１７／ｃｍ３まで指数関数的に濃度が増加するようにｎ形不純物を導入している。
　図４に示したバンドプロファイルと比較して、ＩｎＧａＡｓ／ＩｎＰヘテロ界面付近のＩｎＰバリア部分がより良好な三角形の形状になっていることがわかる。ｎ－ＩｎＰバリア層１２Ｂにおける電子のエネルギー分布が指数関数的に変化しているので、上述した一定濃度のバリア層１２よりも、良好なバンドプロファイルが得られる。このようにして、本実施形態によれば、従来のＨＢＤにおける「電子電荷によるバンドの曲り」を補償して、「ヘテロ界面付近のバンド平坦化」の問題を改善することにより、良好なＩ－Ｖ特性を確保し、ＴＨｚ周波数帯における受信感度を改善することができる。

Claims (11)

  1. 　高濃度のｎ形の第１の半導体層と、
    　前記第１の半導体層と比較してより小さな電子親和力を有する第２の半導体層と、
    　ｎ形の第３の半導体層１とが順に積層され、
    　前記第１の半導体層と前記第２の半導体層との界面の前記第２の半導体層側にへテロバリアが形成され、前記第１の半導体層のドーピングレベルを調整することにより、前記へテロバリアのバリア高さが調整されており、
    　前記第１の半導体層上にアノード電極が形成され、前記第３の半導体層上にカソード電極が形成された半導体積層構造を備え、
    　前記第２の半導体層は、前記第１の半導体層と接するアンドープのバリア層と、前記第３の半導体層と接するｎ形のバリア層とを含むことを特徴とする検波ダイオード。
  2. 　前記ｎ形のバリア層は、一定の濃度のｎ形不純物が導入されていることを特徴とする請求項１に記載の検波ダイオード。
  3. 　前記ｎ形のバリア層は、前記アンドープのバリア層から前記第３の半導体層に向けて、ｎ形不純物の濃度が指数関数的に増大するように導入されていることを特徴とする請求項１に記載の検波ダイオード。
  4. 　前記第１の半導体層は、ＩｎＧａＡｓからなり、前記第２の半導体層は、ＩｎＰからなることを特徴とする請求項１、２または３に記載の検波ダイオード。
  5. 　高濃度のｎ形のＩｎＧａＡｓアノード層と、
    　前記アノード層と比較してより小さな電子親和力を有するＩｎＰバリア層と、
    　ｎ形のＩｎＰカソード層とが順に積層され、
    　前記アノード層と前記バリア層との界面の前記バリア層側にへテロバリアが形成され、
    　前記アノード層上にアノード電極が形成され、前記カソード層上にカソード電極が形成された半導体積層構造を備え、
    　前記バリア層は、前記アノード層と接するアンドープのＩｎＰバリア層と、前記カソード層と接するｎ形のＩｎＰバリア層とを含むことを特徴とする検波ダイオード。
  6. 　高濃度のｎ形の第１の半導体層、
    　前記第１の半導体層と比較してより小さな電子親和力を有する第２の半導体層、および
    　ｎ形の第３の半導体層が順に積層された半導体積層構造であって、
    　前記第２の半導体層は、前記第１の半導体層と接するアンドープのバリア層および前記第３の半導体層と接するｎ形のバリア層を含む半導体積層構造と、
    　前記第１の半導体層上に形成されたアノード電極と、
    　前記第３の半導体層と電気的に接続されたカソード電極と
    　を備えたことを特徴とする検波ダイオード。
  7. 　前記ｎ形のバリア層は、一定の濃度のｎ形不純物が導入されていることを特徴とする請求項６に記載の検波ダイオード。
  8. 　前記ｎ形のバリア層は、前記アンドープのバリア層から前記第３の半導体層に向けて、ｎ形不純物の濃度が指数関数的に増大するように導入されていることを特徴とする請求項６に記載の検波ダイオード。
  9. 　前記第１の半導体層は、ＩｎＧａＡｓからなり、前記第２の半導体層は、ＩｎＰからなることを特徴とする請求項６、７または８に記載の検波ダイオード。
  10. 　前記第１の半導体層は、ＩｎＧａＡｓからなり、前記第２の半導体層は、ＩｎＡｌＧａＡｓからなることを特徴とする請求項６、７または８に記載の検波ダイオード。
  11. 　前記第１の半導体層は、ＧａＡｓからなり、前記第２の半導体層は、ＡｌＧａＡｓからなることを特徴とする請求項６、７または８に記載の検波ダイオード。
PCT/JP2017/000896 2016-01-28 2017-01-12 検波ダイオード WO2017130722A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016014769A JP6489701B2 (ja) 2016-01-28 2016-01-28 検波ダイオード
JP2016-014769 2016-01-28

Publications (1)

Publication Number Publication Date
WO2017130722A1 true WO2017130722A1 (ja) 2017-08-03

Family

ID=59398220

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/000896 WO2017130722A1 (ja) 2016-01-28 2017-01-12 検波ダイオード

Country Status (2)

Country Link
JP (1) JP6489701B2 (ja)
WO (1) WO2017130722A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863971A (zh) * 2019-04-30 2020-10-30 阿聚尔斯佩西太阳能有限责任公司 堆叠状的高截止的InGaAs半导体功率二极管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120170A (en) * 1980-01-29 1981-09-21 Western Electric Co Inclinatoin inhibit band rectifying semiconductor device
JP2014519711A (ja) * 2011-06-09 2014-08-14 ノースロップ グラマン システムズ コーポレーション 低ターンオン電圧を有するヘテロ接合のユニポーラ・ダイオード

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56120170A (en) * 1980-01-29 1981-09-21 Western Electric Co Inclinatoin inhibit band rectifying semiconductor device
JP2014519711A (ja) * 2011-06-09 2014-08-14 ノースロップ グラマン システムズ コーポレーション 低ターンオン電圧を有するヘテロ接合のユニポーラ・ダイオード

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ITO H. ET AL.: "Fermi-level managed barrier diode for broadband and low-noise terahertz-wave detection", ELECTRONICS LETTERS, vol. 51, no. 18, 3 September 2015 (2015-09-03), pages 1440 - 1442, XP006053371, DOI: doi:10.1049/el.2015.1743 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863971A (zh) * 2019-04-30 2020-10-30 阿聚尔斯佩西太阳能有限责任公司 堆叠状的高截止的InGaAs半导体功率二极管
CN111863971B (zh) * 2019-04-30 2023-10-31 阿聚尔斯佩西太阳能有限责任公司 堆叠状的高截止的InGaAs半导体功率二极管

Also Published As

Publication number Publication date
JP6489701B2 (ja) 2019-03-27
JP2017135291A (ja) 2017-08-03

Similar Documents

Publication Publication Date Title
US8265582B2 (en) Semiconductor device
KR102371319B1 (ko) 쇼트키 장벽 다이오드 및 그의 제조 방법
US6835969B1 (en) Split-channel high electron mobility transistor (HEMT) device
JP2018056381A (ja) 半導体装置及びその製造方法
WO2017130722A1 (ja) 検波ダイオード
US10256329B2 (en) Heterojunction bipolar transistor
US5920231A (en) Negative differential resistance amplifier
US11201233B2 (en) Compound semiconductor heterojunction bipolar transistor
Vukusic et al. HBV tripler with 21% efficiency at 102 GHz
US11049936B2 (en) High ruggedness heterojunction bipolar transistor structure
US11217705B2 (en) Semiconductor element, semiconductor device, and method for manufacturing same
JP2018014400A (ja) 検波ダイオード
US11133405B2 (en) High ruggedness heterojunction bipolar transistor
US11929427B2 (en) High ruggedness heterojunction bipolar transistor (HBT)
US20210226045A1 (en) Heterojunction bipolar transistor
JP6721663B2 (ja) 半導体素子、半導体装置、及び製造方法
JP2018093054A (ja) トンネル型半導体素子
CN111341842B (zh) 具坚固性的异质结双极性晶体管结构
Mohiuddin et al. Study of switching and Kirk effects in InALAs/InGaAs/InALAs double heterojunction bipolar transistors
Liu et al. Improved n+-GaAs/p+-In 0.49 Ga 0.51 P/n-GaAs camel-like gate structure for high-breakdown, low-leakage, and high-temperature applications
Ito et al. Broadband and high-sensitivity terahertz-wave detection using Fermi-level managed barrier diode
JP2000114551A (ja) 半導体トンネル素子とその製造方法、及び、集積回路
JP2015149378A (ja) ヘテロ接合バイポーラトランジスタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17743953

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17743953

Country of ref document: EP

Kind code of ref document: A1