JP2014519711A - 低ターンオン電圧を有するヘテロ接合のユニポーラ・ダイオード - Google Patents

Abstract

低ターンオン電圧のユニポーラ・ダイオードは、サブカソード半導体層、低ドープで広バンドギャップのカソード半導体層、および高ドープで狭バンドギャップのアノード半導体層を含む。カソード層とアノード層の間の接合が、伝導帯における電子障壁を生成し、この障壁は、ダイオードに対して低ターンオン電圧をもたらすように構成される。

Description

本発明は、一般にユニポーラ・ダイオードに関し、より具体的には低ターンオン電圧のユニポーラ・ダイオードに関する。

ダイオードは、基本的な電子的構成単位である。電流の流れを実質的に一方向に限定するダイオードの能力は、最も小さな電源から大規模な工業プロセスコントローラまで、製作される実質的にすべての電子回路において土台となる決定的性質である。

ミキサ回路および検波回路は、ＲＦ信号を、中間信号またはベースバンドのいずれかにアップ・コンバートまたはダウン・コンバートするために、ダイオードのターンオン特性の非線形性を利用する。ダイオードの電圧は、動作させるために、ターンオン電圧の範囲内になければならない。これは、ダイオードに自己バイアスをかけるために、ダイオードに直流電源でバイアスをかけることにより、または十分な無線周波数（ＲＦ）もしくは局所発振器（ＬＯ）の電力を供給することにより、達成することができる。ダイオードにバイアスをかけるためにバイアス回路を導入すると、雑音が増加し、回路が大きくなり、回路の直流電力消費が増加し、回路の変換損が増加し、回路の周波数性能も低下するので、自己バイアスが好ましい。ダイオードの自己バイアスに必要なＲＦ電力またはＬＯ電力を最小化するために、ダイオードのターンオン電圧を最小化するのが望ましい。

ダイオードの空乏層の電荷変化に関連するキャパシタンスは、接合容量であり、一般に、ダイオードの接合容量を最小化するのが望ましい。ダイオードの障壁の高さは、ダイオードをオンにするために乗り越えられなければならない電位障壁を表す。

１組の実施形態において、サブカソード半導体層、低ドープで広バンドギャップのカソード半導体層、および高ドープで狭バンドギャップのアノード半導体層を備える、低ターンオン電圧のユニポーラ・ダイオードが提供され、カソード層とアノード層の間の接合が、伝導帯における電子障壁を生成し、この障壁は、ダイオードに対して低ターンオン電圧をもたらすように構成される。

実施形態の別の組において、ｎ^＋のサブカソード半導体層と、サブカソード層上に製作された低ドープで広バンドギャップのカソード半導体層と、カソード層上に製作されたｎ^＋の狭バンドギャップのアノード半導体層とを備える低ターンオン電圧のユニポーラ・ダイオードが提供され、カソード層とアノード層の間の接合が、伝導帯における電子障壁を生成し、この障壁は、ダイオードに対して低ターンオン電圧をもたらすように構成される。

実施形態のさらに別の組において、基板上にサブカソード半導体層を生成するステップと、サブカソード層上に低ドープで広バンドギャップのカソード半導体層を生成するステップと、カソード層上に高ドープで狭バンドギャップのアノード半導体層を生成するステップと、アノード層の一部分を除去してカソード層を露出させるステップと、カソード層の第２の部分を除去してサブカソード層を露出させるステップと、サブカソード層上に金属カソード接触を配置するステップと、誘電体層を堆積するステップと、誘電体層の一部分を除去して、アノード層および金属カソード接触を露出させるステップと、アノード層上に金属アノード接触を配置するステップと、カソード接触上に第１の金属相互接続を形成するステップと、アノード接触上に第２の金属相互接続を形成するステップとを含む、低ターンオン電圧のユニポーラ・ダイオードを製作する方法が提供され、カソード層とアノード層の間の接合が、伝導帯における電子障壁を生成し、この障壁は、ダイオードに対して低ターンオン電圧をもたらすように構成される。

添付図面は、さまざまな代表的実施形態をより十分に説明するために用いられることになる視覚表示を提供するものであり、当業者なら、これらを、本明細書で開示された代表的実施形態およびそれらの利点をよりよく理解するのに利用することができる。これらの図面では、類似の参照数字は対応する要素を識別する。

低ターンオン電圧のユニポーラ・ダイオードの断面図である。 低ターンオン電圧のユニポーラ・ダイオードを製作する方法を示す図である。 低ターンオン電圧のユニポーラ・ダイオードを製作する方法を示す図である。 低ターンオン電圧のユニポーラ・ダイオードを製作する方法を示す図である。 低ターンオン電圧のユニポーラ・ダイオードを製作する方法を示す図である。 ゼロ・バイアスの場合の、低ターンオン電圧のユニポーラ・ダイオードを製作する方法の動作を示すエネルギー帯の図である。 正バイアスの場合の、低ターンオン電圧のユニポーラ・ダイオードを製作する方法の動作を示すエネルギー帯の図である。 負バイアスの場合の、低ターンオン電圧のユニポーラ・ダイオードを製作する方法の動作を示すエネルギー帯の図である。 低ターンオン電圧のユニポーラ・ダイオードについて、電圧の関数としての電流のプロットを、従来技術のショットキーダイオードと比較して示すグラフである。 低ターンオン電圧のユニポーラ・ダイオードについて、伝導帯の障壁の高さを、ダイオード構成の関数として示すグラフである。 低ターンオン電圧のユニポーラ・ダイオードを製作する方法の流れ図である。

本発明には、さまざまな形式の実施形態の余地があるが、１つまたは複数の特定の実施形態が図面に示され、本明細書で詳細に説明されることになり、本開示は、本発明の原理の例示と見なされるべきであって、示され、説明された特定の実施形態に、本発明を限定するようには意図されていないことの理解を伴う。以下の説明および図面のいくつかの図解では、類似の参照数字は、図面のいくつかの視野における、同一の部分、類似の部分、または対応する部分を説明するために用いられる。

開示される発明の実施形態には、低ターンオン電圧のユニポーラ・ダイオードが含まれる。本発明の実施形態によれば、このダイオードは、サブカソード半導体層、低ドープで広バンドギャップのカソード半導体層、および高ドープで狭バンドギャップのアノード半導体層を備えるエピタキシアル・スタックから製作されてよい。アノード層がカソード層上に配置されてよく、カソード層がサブカソード層上に配置されてよい。あるいは、サブカソード層がカソード層上に配置されてよく、カソード層がアノード層上に配置されてよい。

本発明の実施形態によれば、このダイオードは、アノードメサ／カソードメサのまわりをサブカソードまでエッチングで掘り下げることにより、製作されてよい。このステップに続いて、アノード層上に金属アノード接触が配置されてよく、サブカソード層上に金属カソード接触が配置されてよい。これによって、伝導帯に、小さくて調整可能な、非常に高品質の電子障壁が生成され、低ターンオン電圧をもたらす。この障壁は、ショットキーダイオードの金属と半導体の間の障壁に類似の阻止特性（blocking characteristics）を有する。

本発明の実施形態によれば、低ターンオン電圧のダイオードは、エピタキシアル成長により、ショットキーダイオードよりはるかに簡単な素子製造プロセスによって、順次に作製され得る。例えば、分子ビーム成長法（ＭＢＥ）を用いて各層を作製してよい。例えば、有機金属気相成長法（ＭＯＣＶＤ）を用いて各層を作製してよい。各層は、単一の半導体エピタキシアル成長反応器で作製され得て、接合汚染が実質的に低減され、製造が容易になり、接合容量が大幅に低減される。本発明の実施形態による接合容量は、従来技術の逆方向トンネルダイオード（backward tunneling diode）に関する約７０フェムトファラッド（７０ｆＦ）以上の一般的な接合容量と比較して、一般に約１０ｆＦ小さくなるはずである。本発明の実施形態は、従来技術の逆方向トンネルダイオードに対して、より高速で動作し得るダイオードを提供する。

本発明の実施形態は、ダイオードのターンオン電圧を低下させ、それによって自己バイアスの構成でダイオードを使用するミキサ回路または検出回路を作動させるのに必要なＲＦ電力またはＬＯ電力を低減する。ＲＦ電力を低減すると、回路の感度が改善され、ＬＯ電力を低減すると、回路の効率および／または変換損が改善される。

本発明の実施形態によれば、ユニポーラ・ダイオードは、ｎ^＋のサブカソード半導体層上の低ドープで広バンドギャップのカソード半導体層の上にｎ^＋の狭バンドギャップのアノード半導体層を備えるエピタキシアル・スタックから製作されてよい。このダイオードは、アノードメサ／カソードメサのまわりをサブカソード層までエッチングで掘り下げることにより、製作されてよい。次いで、アノード層上に金属アノード接触が配置されてよく、サブカソード層上に金属カソード接触が配置されてよい。

本発明の実施形態によれば、アノード層とカソード層の間の接合が、伝導帯における、小さくて高品質の電子障壁を生成する。この障壁により、低ターンオン電圧で電流の整流が生じる。この障壁の高さは、本発明の実施形態によって、アノード層およびカソード層の構成を変化させることにより、特定の用途向けに適切な任意のレベルに調整することができる。例えば、本発明の実施形態によれば、障壁の高さは、カソード層およびアノード層に用いられるガリウム（Ｇａ）とアルミニウム（Ａｌ）の部分の相対的な存在を記述する組成比を変化させることによって調整することができる。本発明の実施形態によってカソード層およびアノード層の構成を変化させることにより、カソード層およびアノード層の伝導帯の配置を変化させることができ、それによって障壁の高さを調整することができる。

本発明の実施形態によれば、ｎ^＋の狭バンドギャップのアノード半導体層が、低ドープで広バンドギャップのカソード半導体層とともに用いられる。これは、ショットキーダイオードの金属と半導体の間の障壁に類似の、伝導帯における電子障壁を生成し得る。カソード層は、真性の広バンドギャップのカソード半導体層でよい。カソード層は、低ドープで非真性の広バンドギャップのカソード半導体層でよい。

本発明のダイオードは、電気的特性が自由キャリアのただ１つの極性によって支配されるので、ユニポーラである。ｎ^＋のサブカソード半導体層と、このサブカソード層上に製作された低ドープで広バンドギャップのカソード半導体層と、カソード層上に製作されたｎ^＋の狭バンドギャップのアノード半導体層とを有する本発明の実施形態の場合には、ダイオードの電気的特性が電子によって支配される。電子は、ダイオードのすべての層における多数キャリアであり、電流のほとんどすべてをもたらすが、正孔の存在は無視することができる。したがって、このダイオードの少数キャリアは無視することができ、よって少数キャリアの電荷蓄積を無視することができる。オン状態からオフ状態に切り換わるとき少数キャリア電荷蓄積による容量性の遅延を有するＰＮ接合ダイオードなどの比較対象となり得るバイポーラ・ダイオードと比較して、ユニポーラ・ダイオードは、より高速である。

図１は、低ターンオン電圧のユニポーラ・ダイオード１００の断面図である。ユニポーラ・ダイオード１００は、高ドープで狭バンドギャップのアノード半導体層１１０、低ドープで広バンドギャップのカソード半導体層１２０、およびサブカソード半導体層１３０を備える。ダイオードは、半絶縁性基板１４０上に製作される。

ダイオード１００は、ダイオード１００を形成する半導体材料が金属または誘電体層によって覆われる、または完全に取り囲まれるという点で、十分に密封されている。

ダイオード１００のサイズおよび形状は、特定の用途および要求次第で、さまざまな選択肢から選択することができる。アノード層１１０のカソード層１２０に対する境界面のサイズおよび形状は、特定の用途および要求次第で、以下のものを含む多数の例示的構成のうちの１つによって形成される。
Ａ＝１０μｍ^２：０．５×２０、１×１０、２×５、３×３．３３
Ａ＝４μｍ^２：０．５×８、０．８×５、１×４、２×２
Ａ＝２μｍ^２：０．５×４、１×２
Ａ＝１μｍ^２：０．５×２、０．８×１．２、１×１

一例として、アノード層１１０は、エピタキシアル成長させた（grown epitaxial）インジウム・ガリウム砒素（ＩｎＧａＡｓ）層を備えてよい。一例として、カソード層１２０は、エピタキシアル成長させたインジウム・アルミニウム砒素（ＩｎＡｌＡｓ）層を備えてよい。一例として、サブカソード層１３０は、エピタキシアル成長させたインジウム・アルミニウム砒素（ＩｎＡｌＡｓ）層を備えてよく、カソード層１２０を支持するための所望形状を形成するようにエッチングされる。あるいは、サブカソード層１３０は、エピタキシアル成長させたインジウム・アルミニウム砒素（ＩｎＡｌＡｓ）副層（図示せず）およびエピタキシアル成長させたインジウム・ガリウム砒素（ＩｎＧａＡｓ）副層（図示せず）を備えてよい。一例として、基板１４０は、半絶縁性のリン化インジウム（ＩｎＰ）ウェーハを備えてよい。

誘電体層１４５は、必要な場合に、ダイオード１００の構造と、例えば第１の金属相互接続１５０および第２の金属相互接続１５５との間に絶縁をもたらす。この例では、アノード接続をもたらすのは、アノード層１１０に接触し、アノード層１１０によって支持されている、金属オーミック・アノード接触１６０による第１の金属相互接続１５０である。カソード接続をもたらすのは、サブカソード層１３０に接触し、サブカソード層１３０によって支持されている、金属オーミック・カソード接触１７０による第２の金属相互接続１５５である。

図２Ａ〜図２Ｄは、低ターンオン電圧のユニポーラ・ダイオード１００を製作する方法を示す１組の図である。この例では、ダイオード１００は、サブカソード層１３０をエピタキシアル成長させ、次いでサブカソード層１３０上にカソード層１２０を成長させ、次いでカソード層１２０上にアノード層１１０を成長させることによって製作される。次に、この製造方法は、カソード層１２０およびアノード層１１０を備えるメサのまわりをサブカソード層１３０までエッチングで掘り下げるステップを伴う。このステップに続いて、アノード層上に金属アノード接触１６０が配置され、サブカソード層上に金属カソード接触１７０が配置される。

図２Ａにおいて、開始断面２１０は、基板上に、例えば半絶縁性のリン化インジウム（ＩｎＰ）ウェーハ１４０、サブカソード半導体層１３０をエピタキシアル成長させるステップと、次いで、低ドープで広バンドギャップのカソード半導体層１２０をエピタキシアル成長させるステップと、次いで、高ドープで狭バンドギャップのアノード半導体層１１０をエピタキシアル成長させるステップとからもたらされる。例えば、分子ビーム成長法（ＭＢＥ）を用いて各層を作製してよい。例えば、有機金属気相成長法（ＭＯＣＶＤ）を用いて各層を作製してよい。半導体材料、例えば、インジウム・アルミニウム・ガリウム砒素（ＩｎＡｌＧａＡｓ）、または別の例のアルミニウム・ガリウム砒素（ＡｌＧａＡｓ）といったさまざまな構成を備えてよい。

図２Ｂにおいて、断面２２０は、次の製造ステップの結果を示す。サブカソード層１３０、カソード層１２０、およびアノード層１１０を所望の形状にエッチングするステップが実行される。次いで、金属オーミック・カソード接触１７０が、サブカソード半導体層１３０によって支持されるように、堆積される。

図２Ｃにおいて、断面２３０は、誘電体層１４５が堆積される、すぐ次の製造ステップの結果を示す。例えば、誘電体層１４５は、窒化シリコン（ＳＩＮ）を含んでよい。次いで、誘電体層１４５の一部分が、下部層に対する接触位置を現わすために除去される。

図２Ｄにおいて、断面２４０は、最終的な製造ステップの結果を示す。金属オーミック・アノード接触１６０は、例えば電子ビーム蒸着によって堆積される。次いで、金属オーミック・アノード接触１６０上に、第１の金属相互接続１５０が、例えば電子ビーム蒸着によって形成される。金属オーミック・カソード接触１７０上に、第２の金属相互接続１５５が、例えば電子ビーム蒸着によって形成される。それによって、第２の金属相互接続１５５が、オーミック・カソード接触１７０に接続されて誘電体層１４５を密封する。断面２４０は、堆積された第１の金属相互接続１５０および堆積された第２の金属相互接続１５５を図示する。

図３Ａは、ゼロ・バイアスの場合の、本発明の実施形態による、ｎ^＋のサブカソード半導体層と、サブカソード層上に製作された低ドープで広バンドギャップのカソード半導体層と、カソード層上に製作されたｎ^＋の狭バンドギャップのアノード半導体層とを備える、低ターンオン電圧のユニポーラ・ダイオードを製作する方法の動作を示すエネルギー帯の図である。

低ドープで広バンドギャップのカソード半導体層と高ドープで狭バンドギャップのアノード半導体層の間の接合が、伝導帯における障壁を生成し、この障壁は低ターンオン電圧のダイオードをもたらすように構成される。

図３Ａは、実施形態のこの組によるゼロ・バイアスでのダイオードの半導体層のエネルギー帯の図を示す。このエネルギー帯の図は、電子エネルギーを、ダイオード１００の深さの関数として概略的にプロットしており、ダイオード１００は、ｎ^＋のサブカソード半導体層１３０、サブカソード層１３０上に製作された低ドープで広バンドギャップのカソード半導体層１２０、およびカソード層１２０上に製作されたｎ^＋の狭バンドギャップのアノード半導体層１１０を備える。

ダイオード１００には伝導帯３１０が生成される。ｎ^＋の狭バンドギャップのアノード半導体層１１０と広バンドギャップのカソード半導体層１２０の間の接合における伝導帯３１０の不連続性が、伝導帯障壁３２０を生成する。

ライン３３０は、ｎ^＋のアノード半導体層１１０の疑似フェルミエネルギー・レベルＥ_{Ｆ−ａｎｏｄｅ}を示す。ライン３４０は、ｎ^＋のサブカソード半導体層１３０の疑似フェルミエネルギー・レベルＥ_{Ｆ−ｓｕｂｃａｔｈｏｄｅ}を示す。Ｅ_{Ｆ−ａｎｏｄｅ}は、完全に組み立てられたダイオード１００の金属オーミック・アノード接触１６０（図示せず）の電圧とほぼ等しい。同様に、Ｅ_{Ｆ−ｓｕｂｃａｔｈｏｄｅ}は、完全に組み立てられたダイオード１００の金属オーミック・カソード接触１７０（図示せず）の電圧とほぼ等しい。ゼロ・バイアスの場合には、Ｅ_{Ｆ−ａｎｏｄｅ}は、Ｅ_{Ｆ−ｓｕｂｃａｔｈｏｄｅ}とほぼ等しい。

疑似フェルミエネルギーのライン３３０がｎ^＋のアノード半導体層１１０の伝導帯３１０上にあり、疑似フェルミエネルギーのライン３４０がｎ^＋のサブカソード半導体層１３０の伝導帯３１０上にあるので、これらの半導体層のどちらにも自由電子が大量に供給される。

図３Ｂは、実施形態の同一の組による正バイアスでのダイオードの半導体層のエネルギー帯の図を示す。このエネルギー帯の図は、電子エネルギーを、ダイオード１００の深さの関数として、やはり概略的にプロットしている。

ダイオード１００には、やはり伝導帯３１０が生成され、ｎ^＋の狭バンドギャップのアノード半導体層１１０と広バンドギャップのカソード半導体層１２０の間の接合における伝導帯３１０の不連続性が、やはり伝導帯障壁３２０を生成する。

ライン３３０は、やはりｎ^＋のアノード半導体層１１０の疑似フェルミエネルギー・レベルＥ_{Ｆ−ａｎｏｄｅ}を示し、ライン３４０は、やはりｎ^＋のサブカソード半導体層１３０の疑似フェルミエネルギー・レベルＥ_{Ｆ−ｓｕｂｃａｔｈｏｄｅ}を示す。正バイアスの場合には、Ｅ_{Ｆ−ａｎｏｄｅ}がＥ_{Ｆ−ｓｕｂｃａｔｈｏｄｅ}より低い。正バイアスにより、ダイオード１００が電流を伝導するように、電子が、伝導帯障壁３２０を乗り越えてサブカソード１３０からアノード１１０へ流れることができる。

図３Ｃは、実施形態の同一の組による負バイアスでのダイオードの半導体層のエネルギー帯の図を示す。このエネルギー帯の図は、電子エネルギーを、ダイオード１００の深さの関数として、やはり概略的にプロットしている。

ダイオード１００には、やはり伝導帯３１０が生成され、ｎ^＋の狭バンドギャップのアノード半導体層１１０と広バンドギャップのカソード半導体層１２０の間の接合における伝導帯３１０の不連続性が、やはり伝導帯障壁３２０を生成する。

ライン３３０は、やはりｎ^＋のアノード半導体層１１０の疑似フェルミエネルギー・レベルＥ_{Ｆ−ａｎｏｄｅ}を示し、ライン３４０は、やはりｎ^＋のサブカソード半導体層１３０の疑似フェルミエネルギー・レベルＥ_{Ｆ−ｓｕｂｃａｔｈｏｄｅ}を示す。負バイアスの場合には、Ｅ_{Ｆ−ａｎｏｄｅ}がＥ_{Ｆ−ｓｕｂｃａｔｈｏｄｅ}より高い。負バイアスにより、伝導帯障壁３２０が生成されて、電子がアノード１１０からサブカソード１３０へ流れるのを妨げ、その結果、ダイオード１００がそれと分かるほどの電流を伝導することはない。

したがって、本発明の実施形態によるダイオードの基本動作は、一般的なショットキーダイオードの基本動作に似ている。本発明の実施形態によれば、一般的なショットキーダイオードの金属半導体障壁が、図３Ａ〜図３Ｃにおいて概説された原理に従って動作する半導体−半導体の伝導帯障壁で置換される。

図４Ａは、低ターンオン電圧のユニポーラ・ダイオードについて、ダイオードを流れる電流を、ダイオードの両端の電圧の関数として示すグラフである。より具体的には、図４Ａは、本発明の実施形態による低ターンオン電圧のユニポーラ・ダイオードと、２つのクラスの従来技術のショットキーダイオード、すなわちリン化インジウム（ＩｎＰ）ショットキーダイオードおよびガリウム砒素（ＧａＡｓ）ショットキーダイオードとの、ほぼ９μｍ^２（３μｍ×３μｍ）の表面積を有する３つの別々のダイオードに関して、ダイオード電圧Ｖｄ（ボルト）の関数としてのダイオード電流Ｉｄ（アンペア）のグラフを示しており、電圧の直線状のプロットに対して電流は対数を用いてプロットされている。

ターンオン電圧を、電流が少なくとも１０^−６アンペアでの電圧として定義すると、９μｍ^２の表面積を有する本発明の実施形態は、約０．２ボルト未満のターンオン電圧を有することになる。ほぼ９μｍ^２の表面積を有する本発明の他の実施形態は、約０．１ボルト未満のターンオン電圧を有し、比較すると、従来技術のＩｎＰショットキーダイオードのターンオン電圧は約０．２５ボルト以上高く、従来技術のＧａＡｓショットキーダイオードのターンオン電圧は約０．５ボルト以上高い。

このダイオードの障壁の高さは、材料と、接合を構成するカソード層およびアノード層の合金組成とを適切に変化させることによって調整され得る。１組の実施形態では、ダイオードの障壁の高さは、カソード層およびアノード層におけるアルミニウム（Ａｌ）およびガリウム（Ｇａ）の相対的な存在を適切に変化させることによって調整され得る。一般に、従来技術の逆方向トンネルダイオードには、調整可能な障壁がない。従来技術のショットキーダイオードは、金属−半導体接合部における汚染または材料の不完全性に起因する表面状態により、調整するのが一般に困難である。

図４Ｂは、低ターンオン電圧のユニポーラ・ダイオードについて、伝導帯の障壁の高さを、ダイオード構成の関数として示すグラフである。より具体的には、図４Ｂには、表面積が約４μｍ^２（２μｍ×２μｍ）で、アノードがＩｎＧａＡｓから成り、カソードがＩｎＡｌＧａＡｓから成り、どちらの材料もＩｎＰに格子整合している低ターンオン電圧のユニポーラ・ダイオードに関して、伝導帯障壁の高さが、組成比ｘの関数として電子ボルト（ｅＶ）で示されており、組成比ｘの直線状のプロットに対して、障壁の高さが直線的にプロットされている。組成比ｘは、カソード層におけるアルミニウム（Ａｌ）原子の数とアルミニウム（Ａｌ）およびガリウム（Ｇａ）の原子の合計数の比として定義される。ｘ＝Ａｌ／（Ａｌ＋Ｇａ）である。ｘ＝０であればカソードはＩｎＧａＡｓを含み、ｘ＝１であればカソードはＩｎＡｌＡｓを含む。ｘの値が大きければ大きいほど、アルミニウムの存在が多く、障壁も高くなる。組成比に対して障壁の高さのプロットが変化していることから、調整可能であることが明白である。

図４Ａおよび図４Ｂによって示されるように、本発明の実施形態は、非常に小さい、調整可能なショットキー障壁を有するショットキーダイオードであるかのように作用する。

ショットキーダイオードを構成する半導体層および金属層は、別々のステップで製作されることがあり、その結果、それらの間の境界面には、かなりの濃度の汚染物質および欠陥が含まれる。この汚染がもたらす表面状態により、ダイオードの、障壁の高さおよび漏れ電流の再現および制御がかなり困難になり、したがって電気的特性の再現および制御も困難になる。

本発明の実施形態は、従来技術に対してより大きな設計の融通性を提供する固定構成の障壁を用いる。本発明の実施形態によれば、低ターンオン電圧のユニポーラ・ダイオードの層は、単一の半導体エピタキシアル成長反応器の中で生成され得る。この製作方法により、接合汚染がかなり低減される。もたらされるダイオードは、まさに繰り返し製作することができる。本発明の実施形態によるエピタキシアル成長プロセスおよび素子製造プロセスは、従来技術の通常のショットキーダイオードに対して、はるかに簡単である。

さらに、本発明の実施形態による接合容量は、従来技術の逆方向トンネルダイオードに関する７０フェムトファラッド（７０ｆＦ）以上の一般的な接合容量と比較して、一般に約１０ｆＦ小さくなるはずである。

図５は、低ターンオン電圧のユニポーラ・ダイオードを製作する方法５００の流れ図である。方法５００のステップの順番は、図５に示されたもの、または以下の議論で説明されるものに制限されない。ステップのいくつかは、最終結果に影響を及ぼすことなく、別の順序で起こり得る。

ブロック５１０で、基板上にサブカソード半導体層が生成される。次いで、制御が、ブロック５１０からブロック５２０に移る。

ブロック５２０で、サブカソード層上に低ドープで広バンドギャップのカソード半導体層が生成される。次いで、制御が、ブロック５２０からブロック５３０に移る。

ブロック５３０で、カソード層上に高ドープで狭バンドギャップのアノード半導体層が生成される。次いで、制御が、ブロック５３０からブロック５４０に移る。

ブロック５４０で、カソード層を露出させるために、アノード層の一部分が除去される。次いで、制御が、ブロック５４０からブロック５５０に移る。

ブロック５５０で、サブカソード層を露出させるために、カソード層の第２の部分が除去される。次いで、制御が、ブロック５５０からブロック５６０に移る。

ブロック５６０で、サブカソード層の頂部上に金属カソード接触が配置される。次いで、制御が、ブロック５６０からブロック５７０に移る。

ブロック５７０で、誘電体層が堆積される。次いで、制御が、ブロック５７０からブロック５８０に移る。

ブロック５８０で、アノード層および金属カソード接触を露出させるために、誘電体層の一部分が除去される。次いで、制御が、ブロック５８０からブロック５９０に移る。

ブロック５９０で、アノード層上に金属アノード接触が配置される。次いで、制御が、ブロック５９０からブロック５９２に移る。

ブロック５９２で、カソード接触上に第１の金属相互接続が形成され、ダイオードへの接続が可能になる。次いで、制御が、ブロック５９２からブロック５９５に移る。

ブロック５９５で、アノード接触上に第２の金属相互接続が形成され、ダイオードへの接続が可能になる。結果として、接合が、伝導帯における電子障壁を生成し、この障壁は、ダイオードの低ターンオン電圧をもたらすように構成される。次いで、ブロック５９５でプロセスが終結する。

あるいは、本発明の実施形態は、ｐ^＋の狭バンドギャップのカソード半導体層、広バンドギャップのアノード半導体層、およびｐ^＋のサブアノード半導体層を含んでよい。実施形態のこの組によれば、伝導帯における電子障壁の代わりに、価電子帯において正孔障壁が生成される。実施形態のこの代替の組の動作および利点は、上記で説明された実施形態の組の動作および利点と同等である。

上記の代表的な実施形態が、例示的構成において特定の構成要素を用いて説明されてきたが、別の構成および／または別の構成要素を用いて他の代表的な実施形態を実施し得ることが、当業者には理解されよう。例えば、本発明の機能を実質的に損なうことなく、特定の製造ステップの順番および特定の構成要素を変更し得ることが当業者には理解されよう。

例えば、金属アノード接触を配置する製造ステップは、代わりに、金属アノード接触のうちの１つをアノード半導体層に自己整合させるステップを伴ってもよい。別の実例として、金属アノード接触を配置する製造ステップは、金属相互接続への片持ち梁をさらに設けてもよい。別の実例として、金属相互接続を配置する製造ステップは、サブカソード半導体領域の上に空中連絡路をさらに設けてもよい。別の実例として、この素子は、アノード層を最下層とし、サブカソード層を最上層として備えてもよく、本発明の機能を実質的に損なうことなく、それに応じて製作され得る。

本明細書では、代表的な実施形態および開示された対象が詳細に説明され、実例および説明図として示されており、限定するものではない。説明された実施形態の形式および細部において、添付の特許請求の範囲の範囲内にとどまる等価な実施形態をもたらす、さまざまな変更が行なわれ得ることが、当業者には理解されよう。そのうえ、製造の詳細は単なる例示であり、本発明は、以下の特許請求の範囲によって定義される。

Claims (22)

1. サブカソード半導体層と、
   低ドープで広バンドギャップのカソード半導体層と、
   高ドープで狭バンドギャップのアノード半導体層とを備える低ターンオン電圧のユニポーラ・ダイオードであって、
   前記カソード層と前記アノード層の間の接合が、伝導帯における電子障壁を生成し、前記障壁が、前記ダイオードに対して低ターンオン電圧をもたらすように構成されるユニポーラ・ダイオード。
2. 前記電子障壁が調整可能である請求項１に記載のダイオード。
3. 前記電子障壁が、前記アノード層および前記カソード層のうち少なくとも１つに含まれる材料の少なくとも１つの組成を適切に選択することによって調整され得る請求項１に記載のダイオード。
4. 前記材料が、ガリウムおよびアルミニウムのうち少なくとも１つを含む請求項３に記載のダイオード。
5. 前記カソード層が、真性の広バンドギャップのカソード半導体層である請求項１に記載のダイオード。
6. 前記カソード層が、低ドープで非真性の広バンドギャップのカソード半導体層である請求項１に記載のダイオード。
7. 前記ダイオードが、約９μｍ^２の表面積を有し、約０．２ボルト未満のターンオン電圧を有する請求項１に記載のダイオード。
8. 前記ダイオードが、約９μｍ^２の表面積を有し、約０．１ボルト未満のターンオン電圧を有する請求項１に記載のダイオード。
9. 前記ダイオードが小さな接合容量を有する請求項１に記載のダイオード。
10. 前記ダイオードの前記接合容量が約１０フェムトファラッド未満である請求項７に記載のダイオード。
11. 前記サブカソード層がｎ^＋のサブカソード半導体層である請求項１に記載のダイオード。
12. 前記アノード層が、ｎ^＋の狭バンドギャップのアノード半導体層である請求項１に記載のダイオード。
13. 前記サブカソード層が最下層である請求項１に記載のダイオード。
14. 前記アノード層が最下層である請求項１に記載のダイオード。
15. 前記ダイオードがエピタキシアル・スタックから製作される請求項１に記載のダイオード。
16. 前記ダイオードが、
    前記アノード層と、
    前記カソード層と、
    前記サブカソード層とを備えるエピタキシアル・スタックから製作される請求項１に記載のダイオード。
17. ｎ^＋のサブカソード半導体層と、
    前記サブカソード層上に製作された低ドープで広バンドギャップのカソード半導体層と、
    前記カソード層上に製作されたｎ^＋の狭バンドギャップのアノード半導体層とを備える低ターンオン電圧のユニポーラ・ダイオードであって、
    前記カソード層と前記アノード層の間の接合が、伝導帯における障壁を生成し、前記障壁が、前記ダイオードに対して低ターンオン電圧をもたらすように構成されるユニポーラ・ダイオード。
18. 前記電子障壁が調整可能である請求項１７に記載のダイオード。
19. 前記電子障壁が、前記アノード層および前記カソード層のうち少なくとも１つに含まれる材料の少なくとも１つの組成を適切に選択することによって調整され得る請求項１７に記載のダイオード。
20. 前記材料が、ガリウムおよびアルミニウムのうち少なくとも１つを含む請求項１７に記載のダイオード。
21. 基板上にサブカソード半導体層を生成するステップと、
    前記サブカソード層上に低ドープで広バンドギャップのカソード半導体層を生成するステップと、
    前記カソード層上に高ドープで狭バンドギャップのアノード半導体層を生成するステップと、
    前記アノード層の一部分を除去して前記カソード層を露出させるステップと、
    前記カソード層の第２の部分を除去して前記サブカソード層を露出させるステップと、
    前記サブカソード層上に金属カソード接触を配置するステップと、
    誘電体層を堆積するステップと、
    前記誘電体層の一部分を除去するステップと、
    前記アノード層上に金属アノード接触を配置するステップと、
    前記カソード接触上に第１の金属相互接続を形成するステップと、
    前記アノード接触上に第２の金属相互接続を形成するステップとを含む、低ターンオン電圧のユニポーラ・ダイオードを製作する方法であって、
    前記カソード層と前記アノード層の間の接合が、伝導帯における電子障壁を生成し、前記障壁が、前記ダイオードに対して低ターンオン電圧をもたらすように構成される方法。
22. 前記サブカソード層を生成する前記ステップと、前記カソード層を生成する前記ステップと、前記アノード層を生成する前記ステップとのうち少なくとも１つが、エピタキシアルに実行される請求項２１に記載の方法。

Images