JP2004088107A - エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ（ｈｂｔ） - Google Patents
エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ（ｈｂｔ） Download PDFInfo
- Publication number
- JP2004088107A JP2004088107A JP2003298196A JP2003298196A JP2004088107A JP 2004088107 A JP2004088107 A JP 2004088107A JP 2003298196 A JP2003298196 A JP 2003298196A JP 2003298196 A JP2003298196 A JP 2003298196A JP 2004088107 A JP2004088107 A JP 2004088107A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- grading structure
- conduction band
- ingaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 11
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 63
- 239000000203 mixture Substances 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 110
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 56
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 42
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000010953 base metal Substances 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000001788 irregular Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- -1 but not limited to Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000005639 quantum mechanical wave Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】優れたエミッタ・ベース挙動と、良好なエッチング選択性を兼ね備えたヘテロ接合バイポーラトランジスタを提供すること。
【解決手段】ヘテロ接合バイポーラ・トランジスタ（４００）は、エミッタ（２１４）とベース（２０８）の間に、エミッタ及びベースを構成する半導体材料には存在しない少なくとも１つの元素を含有する半導体材料を含むグレーディング構造（２５０）を含む。この構造（２５０）は、ベース（２０８）との界面では、ベース（２０８）の伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有し、エミッタ（２１４）との界面においては、エミッタ（２１４）の伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有する。
【選択図】図２
【解決手段】ヘテロ接合バイポーラ・トランジスタ（４００）は、エミッタ（２１４）とベース（２０８）の間に、エミッタ及びベースを構成する半導体材料には存在しない少なくとも１つの元素を含有する半導体材料を含むグレーディング構造（２５０）を含む。この構造（２５０）は、ベース（２０８）との界面では、ベース（２０８）の伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有し、エミッタ（２１４）との界面においては、エミッタ（２１４）の伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有する。
【選択図】図２
Description
本発明は、一般に、トランジスタに関するものであり、とりわけ、ヘテロ接合バイポーラ・トランジスタに関するものである。
ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）は、高スイッチング速度及び高周波数動作が所望される用途に関して、とりわけ、ｎｐｎの形態で最先端技術になった。高速光通信のためのマルチプレクサ（ＭＵＸ）またはデマルチプレクサ（ＤＭＵＸ）回路のようないくつかの用途では、現在得られるよりも速いスイッチング速度のＨＢＴが必要になる。スイッチング速度は、より高い電流密度による動作、デバイスの横寸法の縮小、及び、ＨＢＴを構成するエピタキシャル層の最適化を組み合わせることによって高めることが可能である。
ＨＢＴを構成する一般的な材料系には、燐化インジウム（ＩｎＰ）及び砒化インジウム・アルミニウム（ＩｎＡｌＡｓ）が含まれる。ＩｎＰ ＨＢＴは、ＩｎＰに対して格子整合のとれた、または、ほぼ格子整合のとれた、異なる半導体材料によるエピタキシャル成長層を利用して構成される。
すなわち、ＩｎＰまたはＩｎＡｌＡｓのような禁止帯の幅が広い材料が、エミッタ層に選択され、砒化インジウム・ガリウム（ＩｎＧａＡｓ）のような禁止帯の幅が狭い材料が、ベース層に選択される。
あいにく、禁止帯の幅が広い材料と禁止帯の幅が狭い材料によって、階段状ヘテロ接合が形成されると、エミッタ・ベース接合に形成される伝導帯オフセットが大きくなる。この伝導帯オフセットのために、接合のエミッタ側の伝導体に大きいエネルギー・スパイクを生じることになる。このエネルギー・スパイクによって、エミッタ・ベース・ターン・オン電圧が上昇し、デバイスに流すことが可能な最大電流が制限され、エミッタ・ベース理想化係数が大きくなる。エミッタ・ベース・ターン・オン電圧が上昇すると、ＨＢＴの電力消費が望ましくないほど増大する。それによって、さらに、直列にスタック可能なトランジスタ数が減少する。理想化係数が大きくなり、電流供給能力が低下すると、論理回路、または、増幅器のようなアナログ回路の動作可能速度が低下する。
上述のように、ＨＢＴは、ＩｎＰまたはＩｎＡｌＡｓを利用してエミッタ層に製作することが可能である。ＩｎＡｌＡｓエミッタとＩｎＧａＡｓベースを備えたＨＢＴにおいて低ターン・オン電圧を実現するための標準的な手法は、エミッタのＩｎＡｌＡｓ本体とＩｎＧａＡｓベースの間にグレーディング層を用いることである。
グレーディング層によって、ＩｎＧａＡｓベースとＩｎＡｌＡｓエミッタの間の伝導帯に円滑なエネルギーの遷移が生じる。グレーディング層の大部分は、接合のエミッタ側に形成され、エネルギー・スパイクの発生を低減または阻止する効果を有している。このグレーディング層の厚さは、一般に、１４〜４０ナノメートル（ｎｍ）の範囲内である。グレーディング層は、さまざまなやり方で形成することが可能である。例えば、ＩｎＡｌＡｓエミッタとＩｎＧａＡｓベースを備えるＨＢＴの場合、ベースとエミッタ本体の間に合金グレーディング層（ＩｎＡｌＧａＡｓの四元層を構成する）を挿入することが可能である。こうしたグレーディング層の組成は、エミッタ側の主としてＩｎＡｌＡｓからベース側の主としてＩｎＧａＡｓまで変化する。
代替案として、ＩｎＧａＡｓの何分の一かの厚さから各対をなすＩｎＧａＡｓとＩｎＡｌＡｓ層の全厚までが、エミッタ端における〜０からベース端における〜１の間で変動する、ＩｎＧａＡｓとＩｎＡｌＡｓの薄層対を含むチャープ超格子をグレーディング層として用いることが可能である。さらにまた、グレーディング層の代わりに、エミッタとベースの間に、ＩｎＰの一定組成層を利用することも可能である。後者の解決法の場合、階段状ＩｎＡｌＡｓ／ＩｎＧａＡｓエミッタ・ベース接合よりも優れた電気特性を示すエミッタ・ベース接合が得られるが、やはり、ベース材料に対する良好な伝導帯整合を得ることができず、さらに、伝導帯にエネルギー・スパイクを生じさせることになる。
ＩｎＰエミッタ及びＩｎＧａＡｓベースを備えるＨＢＴは、一般に、エミッタ・ベース接合において、ＩｎＡｌＡｓエミッタ及びＩｎＧａＡｓベースを備えるＨＢＴよりも小さいエネルギー・スパイクを示す。しかし、エミッタ層にＩｎＰを利用すると、やはり、エネルギー・スパイクを生じる階段状エミッタ・ベース接合が形成される。従って、エネルギー・スパイクを低減する構造は、ＩｎＰエミッタを備えるデバイスでも実施された。例えば、ベース内の薄いアンドープＩｎＧａＡｓセットバック層、または、２つの７ｎｍの個別ＩｎＧａＡｓＰ層を含む階段状合金グレーディング構造、または、連続したＩｎＧａＡｓＰ合金グレーディング（ＩｎＰからＩｎＧａＡｓへの）、または、ＩｎＧａＡｓとＩｎＰの層対を含むチャープ超格子は、それぞれ、エミッタ・ベース接合における伝導帯エネルギー・スパイクを最小限に抑えるために用いられた解決法である。あいにく、一方の材料に砒素が含まれ、もう一方の材料に燐が含まれる材料による層を用いると、多数の砒化物・燐化物界面が生じることになる。砒化物・燐化物界面は、生成が困難であり、一般に、歪成長を生じるので、グレーディング構造を形成するエピタキシャル層に転位が生じる可能性がある。
伝導帯エネルギーの考慮以外に、エミッタ材料及び構造の選択は、ＨＢＴの不純物ベース表面の不活性化に影響を及ぼす可能性があり、従って、電流利得に影響を及ぼす可能性がある。不純物ベース表面を有効に不活性化する方法の１つは、エミッタ材料の薄い空乏層（一般にレッジとして知られる）を不純物ベース領域に残すことである。レッジは、ベース・レッジ表面では無視することができるが、露出したベース層表面では極めて多くなる可能性のある、ベースに注入される少数キャリヤの再結合を減少させることによって、ベース層の表面を不活性化する。
ＨＢＴにおけるベース・コレクタ・キャパシタンス及びベース抵抗を最小限に抑えるのも望ましい。多くの最新式ＨＢＴは、自己アライメント・ベース接触を利用して、不純物ベース・コレクタ・キャパシタンス及びベース抵抗を最小限に抑える。この製作技法を実施する一般的なアプローチの１つは、エミッタ・メサにアンダーカットを施して、エミッタ・メサの形成後に、ベース接触のメタライゼーションが施された場合に、エミッタとベース接触の間のギャップが維持されるようにすることである。アンダーカットを形成するため、エミッタ及びベースは、エミッタ材料を除去するが、ベース（または、存在すれば、レッジ）は除去しないエッチング液を送り込むことができるように製作すべきである。
尚、ヘテロバイポーラトランジスタ製造の際に、エネルギーバンドが考慮される点、及びヘテロ接合のエッチング技術については、それぞれ以下の特許文献１、２に記載されている。
特開２００２−２７０６１５号公報
特開２００２−１２４５２０号公報
従って、本発明の目的は、ＩｎＰエミッタ及びＩｎＧａＡｓベースを備え、高電流密度において優れたエミッタ・ベース挙動を示すＨＢＴを提供することにある。本発明の他の１つの目的は、エピタキシャル層の簡単な成長を可能にし、エミッタと周囲材料との間における優れたエッチング選択性が得られるようにすることにある。
本発明は、第１の半導体材料から形成されたエミッタ、第２の半導体材料から形成されたベース、及び、エミッタとベースの間にあるグレーディング層を含む、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）である。グレーディング構造には、第１及び第２の半導体材料には存在しない少なくとも１つの元素を含有する半導体材料が含まれており、グレーディング構造は、ベースとグレーディング構造の間の界面において、ベースの伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有し、エミッタとグレーディング構造の間の界面において、エミッタの伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有している。
本発明のヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）が備える、上述のグレーディング構造によれば、エミッタ・ベース接合における伝導帯エネルギーが漸変し、エミッタに対するグレーディング構造の選択的エッチングが容易になるという効果を奏する。
以下では、ＩｎＰエミッタ及びＩｎＧａＡｓベースを備えた自己アライメントｎｐｎヘテロ接合バイポーラ・トランジスタを用いて解説するが、本発明は、適正にグレーディングが施されると、高電流密度でＨＢＴを動作させることを可能にする、エミッタとベース間の伝導帯オフセットを有する、任意のＨＢＴに等しく適用可能である。さらに、本発明は、エミッタとグレーディング構造との間における高エッチング選択性が所望される、全てのＨＢＴに適用可能である。
図１（ａ）は、ＩｎＰエミッタとＩｎＧａＡｓベースを備える先行技術によるＨＢＴのエネルギー帯域図１００を示すグラフによる解説図である。縦軸１１２は、エネルギー・レベルを表わし、横軸１１４は、距離を表わしている。それぞれ、エミッタ領域１１６及びベース領域１１８を含む材料の厚さは、横軸で表わされている。エミッタ・ベース接合１２６が、エミッタのＩｎＰ材料とベースのＩｎＧａＡｓ材料との間の階段状ヘテロ接合として形成される場合、エミッタ・ベース接合１２６に、伝導帯１２４における約０．２５ｅＶのエネルギー不連続性△Ｅｃが生じる。このエネルギーの不連続性によって、エミッタ・ベース接合１２６にエネルギーのスパイク１２８が生じる。このエネルギーのスパイクは、上述の理由から望ましくない。
図１（ｂ）は、ＩｎＰエミッタとＩｎＧａＡｓベースの間に漸変エミッタ・ベース界面を備えた、本発明の態様の１つによるＨＢＴのエネルギー帯域図１５０を示すグラフによる解説図である。エネルギー・スパイクを低減するため、エミッタのＩｎＰ本体とＩｎＧａＡｓベースの間にグレーディング構造が形成される。グレーディング構造の効果は、エミッタ領域１１６とベース領域１１８の間におけるエネルギー・スパイク１２８（図１（ａ）参照）を低減させることである。グレーディング構造を含む伝導帯エネルギーは、エミッタ・ベース接合における伝導帯エネルギーの漸変を例示した図１（ｂ）の点線１３０で示されている。
図２は、本発明の態様の１つに従って構成された単純化されたＨＢＴ２００の関連エピタキシャル層を例示した断面図である。ＨＢＴ２００には、多量にｎドープしたＩｎＰサブコレクタ層２０４を成長させるＩｎＰ基板２０２が含まれている。ｎドープ・コレクタ層２０６は、サブコレクタ層２０４の上に成長させられる。コレクタ層２０６は、当業者には周知のように、完全にＩｎＰから構成することもできるし、あるいは、バルク状のＩｎＰ、及び、上部のオフセットまたはグレーディング層を含む複合層とすることもできるし、あるいは、ＩｎＧａＡｓから構成することも可能である。多量にｐドープしたＩｎＧａＡｓベース層２０８が、コレクタ層２０６の上に成長させられる。
本発明の実施態様の１つによれば、ベース２０８にも、エミッタ２１２にも存在しない少なくとも１つの元素を有する、半導体材料の混合物を含むグレーディング構造２５０（後述する）が、ＩｎＧａＡｓベース層２０８の上に成長させられる。グレーディング構造２５０は、さまざまな構造タイプの１つとすることが可能である。例えば、グレーディング構造２５０は、異なる半導体材料によるいくつかの交互層を備えることが可能である（図３（ａ）に関して後述する）。あるいはまた、別の典型的なグレーディング構造は、組成の変化する単一半導体材料の層とすることが可能である（図３（ｂ）に関連して後述する）。構造タイプに関係なく、グレーディング構造２５０には、エミッタにも、ベースにも存在しない、少なくとも１つの元素が含まれている。
本発明の好適実施形態の場合、グレーディング構造２５０には、厚さが変化するＩｎＧａＡｓとＩｎＡｌＡｓの交互層が含まれている。好適実施形態の場合、元素Ａｌは、エミッタ本体２１４にも、ベース２０８にも含まれてはいない。グレーディング構造２５０は、エミッタ・グレーディング構造界面におけるエミッタ２１２の伝導帯エネルギーにほぼ等しい値から、ベース・グレーディング構造界面におけるベース２０８の伝導帯エネルギーにほぼ等しい値に及ぶ伝導帯エネルギーを示す。
上述の材料から形成されるグレーディング構造２５０の利点の１つは、エミッタとグレーディング構造の間に高度のエッチング選択性があるという点である。これによって、グレーディング構造にエッチングすることなく、エミッタに選択的エッチングを施すことが可能になり、従って、高い正確度でエミッタを形成することが可能になるが、グレーディング構造に影響を及ぼすことはない。これについては、さらに詳細に後述する。
エミッタ２１２には、グレーディング構造２５０の上に成長させたｎドープＩｎＰエミッタ本体２１４が含まれている。エミッタ本体の上部は、接触層との接触を容易にするため、多量にｎドープすることが可能である。エミッタ本体２１４の上に成長させた多量にｎドープされたＩｎＧａＡｓは、接触層２１６を形成する。
ＨＢＴ２００を形成する材料層は、ＩｎＰ基板に対して格子整合がとれるように成長させることもできるし、あるいは、不正規形に成長させることも可能である。「歪成長」と称される場合もある、不正規形エピタキシャル成長が生じることになるのは、層の材料のバルク格子定数が、それが形成される層の格子定数と異なる場合である。不正規形層の格子定数は、成長方向に垂直な２つの次元において、それが形成される層の格子定数と整合するように伸長または圧縮される。成長方向における格子定数は、完全に異なるが、成長中に生じる構成原子に対して不正規形表面が示す格子定数は、格子整合がとれた表面と同じである。従って、物理的に、薄い不正規形層の利用は、完全に格子整合のとれた層の利用と極めてよく似ている。
ベース層２０８及び接触層２１６におけるＩｎＧａＡｓ組成、及び、グレーディング構造２５０における材料の組成は、結果として、ＩｎＰ基板の格子定数と整合するバルク格子定数を備える材料が得られるように選択されている。これは、材料のバルク格子定数が基板の格子定数と整合するように、グレーディング構造の材料の元素比を選択することによって実現可能である。あるいはまた、異なる比が所望の場合、これは、不正規形成長を可能にし、同時に、優れた結晶の質を維持するのに十分なほど薄いグレーディング構造を成長させることによって実現可能である。全ての層は、例えば、制限するわけではないが、分子線エピタキシ（ＭＢＥ）または有機金属気相成長法（ＯＭＶＰＥ）を利用して成長させることが可能である。
図３（ａ）及び３（ｂ）は、図２のグレーディング構造２５０の典型的な２つの実施態様を例示した概略図である。図３（ａ）には、その例が、それぞれ、参照番号３０２及び３０４を用いて例示された、インジウム・ガリウム砒素（ＩｎＧａＡｓ）とインジウム・アルミニウム砒素（ＩｎＡｌＡｓ）の交互層を含むグレーディング構造３００が含まれている。図３（ａ）に示す例では、グレーディング構造３００には、後掲の表１に示す厚さを備えた、ＩｎＡｌＡｓの５層と交互になったＩｎＧａＡｓの６層が含まれている。
ＩｎＧａＡｓとＩｎＡｌＡｓの各層のそれぞれの厚さは、単一層として表わされるので、ＩｎＰ及びＩｎＰの格子整合がとれる材料の場合、厚さ約０．２９３ｎｍということになる。図３（ａ）に示す実施態様の場合、各層の厚さは、ＮＥＭＯとして知られる量子力学的トランスポート・シミュレーションである、ナノ電子モデリング・プログラムを利用して行われる計算を確かめることによって選択された。これらの層は、電子がグレーディング構造及びその構成層の厚さと同様の量子力学的厚さを備えること、及び、選択に問題のあるグレーディング構造からの量子力学的反射によって、電子伝達が減少する可能性があることを認識して、設計するのが望ましい。
表１に記載の厚さ以外の厚さを有する層も適用可能である。各ＩｎＧａＡｓ及びＩｎＡｌＡｓ層の厚さは、各層の界面で部分的に反射される量子力学的波動関数によって、干渉の増大を回避し、同時に、グレーディング構造を横切って、ベース２０８からエミッタ本体２１４へと平均伝導帯エネルギーが円滑に遷移できるように選択されている。さらに、ＩｎＧａＡｓとＩｎＡｌＡｓの組み合わせは、材料の一方が、ベース層（図２の２０８、ＩｎＧａＡｓ）と同じになり、もう一方の材料（ＩｎＡｌＡｓ）に、ベースにも、エミッタにも存在しない少なくとも１つの元素（Ａｌ）が含まれるように選択されている。表１に示すように、ＩｎＡｌＡｓ層３０４は、ベースに近い隣接ＩｎＧａＡｓ層３０２の厚さに比べて薄い厚さから、エミッタに近い隣接ＩｎＧａＡｓ層３０６の厚さと同様の厚さまで変化する。こうして、ベースとエミッタの間において、円滑に漸変する、エネルギー・オフセットがごくわずかな、伝導帯エネルギーが得られる。図３Ａに示す実施態様の場合、伝導帯エネルギーの漸変は、ＩｎＡｌＡｓ層とＩｎＧａＡｓ層の相対厚を利用して、ＩｎＰエミッタ本体２１４（図２）の伝導体エネルギーとＩｎＧａＡｓベース層２０８（図２）の伝導帯エネルギーとの間で有効伝導帯エネルギーを漸変させることによって実現される。
こうしたグレーディング構造には、少なくとも２つの潜在的な利点が含まれる。第１に、図３（ａ）に示す構造によって、グレーディング構造に多数の砒化物・燐化物界面を含むことがなくなる。これは、砒化物・燐化物界面は、生成が困難であって、一般に、歪成長を生じ、グレーディング構造を形成するエピタキシャル層に転位を生じさせる可能性があるので有益である。本発明の態様によれば、グレーディング構造３００とエミッタ２１２との間には、砒化物・燐化物界面だけしかない。それは、グレーディング構造３００の上部ＩｎＧａＡｓ層３０６とエミッタ本体２１４（図２）の間の界面である。
第２に、図３（ａ）に示す好適実施態様の場合、ＩｎＰエミッタ本体２１４とグレーディング構造の間には、高度のエッチング選択性が存在する。このため、エミッタ本体のエッチングは可能であるが、グレーディング構造については不可能になる。このエッチング選択性によって、エミッタ層のアンダーカットも可能になり、これが、レッジの形成に役立ち、また、後述するように、エミッタ・ベースの短絡も阻止することになる。
図３（ｂ）は、グレーディング構造２５０の代替実施態様３５０である。図３（ｂ）に示す実施態様の場合、均質なグレーディング構造３５０には、例えば、有機金属気相成長法（ＯＭＶＰＥ）を利用して成長させたインジウム・ガリウム・アルミニウム砒素（ＩｎＧａＡｌＡｓ）の組成が含まれている。均質なグレーディング構造は、「合金グレード」と呼ばれる場合もあり、１つ以上の元素の一部が、層の深部まで変化している。こうした合金グレードは、例えば、エミッタに近接したＩｎ０．５３Ｇａ０．２４Ａｌ０．２３Ａｓに近い組成から始めることが可能である。こうした組成は、グレーディング構造のエミッタ側におけるＩｎＰに格子整合し、その伝導帯エネルギーに整合する。この組成は、グレーディング構造のベース側におけるＩｎ０．５３Ｇａ０．４７Ａｓにほぼ近い組成に遷移することが可能である。こうした合金グレード３５０は、図３Ａに関して上に示すグレーディング構造３００のものと同様の利点をもたらす。
図３（ａ）及び３（ｂ）に示す実施態様は、周知のように、グレーディング構造の一方の端部にドーパント原子のシート状挿入物を用いて、双極電界を生じさせ、これによって、さらに、エミッタ・ベース界面におけるエネルギー・スパイクの形成を減少させるか、または、阻止するのに適合する。こうしたドーパント原子のシート状挿入物は、図３（ａ）及び３（ｂ）のグレーディング構造の性能をさらに向上させることになるものと期待される。こうしたドーパント原子のシート状挿入物は、エミッタ本体２１４とグレーディング構造２５０との界面に位置する厚さ３ｎｍの領域２５１に、濃度が３×１０１８ドナー／センチメートル（ｃｍ）３のドナーを含むことが可能である。
図４（ａ）乃至（ｃ）及び図５（ａ）及び（ｂ）は、本発明の態様の１つに従って構成されたＨＢＴ４００の関連部分をまとめて例示した概略図である。ＨＢＴ４００には、ＩｎＰサブコレクタ層４０４を成長させるＩｎＰ基板４０２が含まれている。サブコレクタ層４０４の上に、ＩｎＰコレクタ層４０６が成長させられる。ＩｎＰコレクタ層４０６の上には、ｐタイプＩｎＧａＡｓベース層４０８が成長させられる。ベース層４０８の上には、ｎタイプ・グレーディング層４１０が成長させられる。
グレーディング構造４１０には、例えば、図３（ａ）に関して上述のＩｎＧａＡｓとＩｎＡｌＡｓの交互層、または、図３（ｂ）に関して上述のＩｎＧａＡｌＡｓを含む合金グレードを含むことが可能である。例証だけのために、図４（ａ）のグレーディング構造４１０は、図３（ａ）に示すところに従って構成されており、ＩｎＧａＡｓ及びＩｎＡｌＡｓの交互層を含んでいる。グレーディング構造４１０は、ｎタイプのドープが施されており、グレーディング構造４１０の上に、ＩｎＰのｎドープ・エミッタ本体４１４が成長させられる。ＩｎＰエミッタ本体４１４及びグレーディング構造４１０のかなりの部分は、０〜１×１０１８ドナー／ｃｍ３に近いおおよその範囲内でドープされる。エミッタ本体４１４の上面は、抵抗の小さい接触が得られるように、ほぼ０．１〜２×１０１９ドナー／ｃｍ３の範囲内でドープされる。エミッタ本体４１４の上に、ＩｎＧａＡｓ接触層４１６が成長させられる。
オーバハング４２２を含むフォトレジスト・マスク４１８が、ほぼ図示のように、接触層４１６の上にかぶせられる。フォトレジスト・マスク４１８の断面のオーバハング４２２は、半導体デバイス処理技術において周知の金属「リフト・オフ」・プロセスを容易にする。
接触層４１６の上にフォトレジスト・マスク４１８をかぶせた後、例えば、制限するわけではないが、モリブデン（Ｍｏ）、チタン（Ｔｉ）、プラチナ（Ｐｔ）、及び、金（Ａｕ）を含む金属合金が、接触層４１６の上に被着させられて、エミッタ金属４２４を形成する。エミッタ金属４２４は、例えば、当該技術において既知の電子ビーム蒸着を利用して、図４（ａ）の下方を指す矢印によって示すように、被着させられる。図４（ｂ）によれば、ＨＢＴ４００には、一定の層４１６の上に被着したエミッタ金属４２４の層が含まれている。フォトレジスト・マスク４１８及びその上に被着したエミッタ金属は除去されている。
図４（ｃ）には、ＩｎＰエミッタ本体４１４とグレーディング構造４１０との間におけるエッチング選択性が例示されている。マスクとしてエミッタ金属層４２４を利用し、図示のように、エミッタ金属層４２４と自己アライメントをとって、ＩｎＧａＡｓ接触層４１６のエッチングが施される。本発明の態様の１つによれば、ＩｎＰエミッタ本体層４１４は、エミッタ本体４１４の材料とグレーディング構造４１０の材料間において選択性を有するエッチング液を用いて、選択的エッチングが施される。これによって、エッチングは、グレーディング構造４１０で停止することになる。さらに、ＩｎＰエミッタ本体４１４とグレーディング構造４１０との間におけるエッチング選択性によって、矢印４２６で表示の領域において、エミッタ本体層４１４にアンダーカットを施すことが可能になる。塩酸及びリン酸ベースのエッチング液を利用して、グレーディング構造４１０にエッチングを施すことなく、エミッタ本体層４１４にエッチングが施される。これが可能になるのは、このエッチング液がＩｎＧａＡｓにも、ＩｎＡｌＡｓにもエッチングしないためである。エミッタ本体４１４のアンダーカット（矢印４２６で表示の）は、ベース金属（図５（ｂ）に関して後述する）を被着させた場合の、ベース金属とエミッタ金属４２４との短絡を阻止する。
図５（ａ）によれば、グレーディング構造４１０の上に、オーバハング４３４を含むフォトレジスト・マスク４３２がかぶせられている。フォトレジスト・マスク４３２をかぶせた後、エミッタ金属層４２４をマスクとして利用して、グレーディング構造４１０にエッチングが施され、その結果、矢印４３６を用いて表示された領域において、ベース層４０８の一部が露出することになる。グレーディング構造４１０のエッチングは、例えば、制限するわけではないが、反応性イオン・エッチング（ＲＩＥ）を利用して、グレーディング構造４１０に明確なレッジ４３８が生じるように実施される。
グレーディング構造４１０のレッジ４３８は、エミッタ本体４１４の近くにおいてベース層４０８の上面を不活性化するので、ベース層４０８に注入される少数キャリヤと露出したベース層４０８の表面との再結合の確率が低下する。露出したベース表面を排除することによって（すなわち、レッジ４３８を含めることによって）、少数キャリヤの再結合が最小限に抑えられ、その結果、電流利得が向上し、ＨＢＴ４００の総合性能が向上する。
領域４３６のグレーディング構造４１０を除去した後、例えば、制限するわけではないが、Ｍｏ、Ｔｉ、Ｐｔ、及び、Ａｕを含むベース金属４４２が、下方を指す矢印によって示されるように、ＨＢＴ４００の表面上に被着させられる。ベース金属４４２の被着は、例えば、通常の当業者には周知の電子ビーム蒸着を利用して実施される。次に、ＨＢＴ４００を溶剤に浸けて、フォトレジスト・マスク４３２が溶解される。
図５（ｂ）によれば、ＨＢＴ４００には、フォトレジスト・マスク４３２とエミッタ金属４２４（図５（ａ）参照）の間の開口部によって露になった、ベース４０８の露出部分の上に被着したベース金属４４２の層が含まれている。ベース金属４４２の層は、通常のデバイス処理に従ってエミッタ金属４２４（図５（ａ）参照）上にも見受けられる。
図６は、本発明の態様に従って構成されるＨＢＴに関するエミッタ電流密度を示すグラフによる説明図６００である。縦軸５０２は、エミッタ表面積の平方ｃｍ当りアンペア（Ａ／ｃｍ２）を単位とする電流密度Ｊｂｅを表わしており、一方、横軸５０４は、エミッタ・ベース電圧Ｖｂｅを表している。図６に示すように、曲線５０６は、上で例示したように構成されたＨＢＴ４００について可能性のある、０．８ボルトを超えるエミッタ・ベース電圧における高電流密度を例示している。グレーディング構造がなければ、曲線５０６は、図６に示すように約１０６Ａ／ｃｍ２ではなく、約１０５Ａ／ｃｍ２の辺りで曲がり始めることになるであろう。
上述の実施形態に即して本発明を説明すると、本発明は、ヘテロ接合バイポーラ・トランジスタ［ＨＢＴ］（４００）であって、第１の半導体材料から形成されたエミッタ（２１４）と、第２の半導体材料から形成されたベース（２０８）と、前記第１及び第２の半導体材料には存在しない少なくとも１つの元素を含有する半導体材料を含む、前記エミッタ（２１４）と前記ベース（２０８）の間にあるグレーディング構造（２５０）が含まれており、前記グレーディング構造（２５０）が、前記ベース（２０８）と前記グレーディング構造（２５０）の間の界面において、前記ベース（２０８）の伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有することと、前記グレーディング構造（２５０）が、前記エミッタ（２１４）と前記グレーディング構造（２５０）の間の界面において、前記エミッタ（２１４）の伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有することを特徴とするヘテロ接合バイポーラ・トランジスタを提供する。
好ましくは、前記エミッタ（２１４）がＩｎＰから形成されることと、前記ベース（２０８）がＩｎＧａＡｓから形成されることと、前記グレーディング構造（２５０）に、ＩｎＧａＡｓ及びＩｎＡｌＡｓの交互層（３００）が含まれる。
好ましくは、前記エミッタ（２１４）がＩｎＰから形成されることと、前記ベース（２０８）がＩｎＧａＡｓから形成されることと、前記グレーディング構造（２５０）に、漸変組成（３５０）のＩｎＧａＡｌＡｓ層が含まれる。
好ましくは、前記漸変組成（３５０）のＩｎＧａＡｌＡｓ層が、前記グレーディング構造（２５０）の前記エミッタ（２１４）側におけるＩｎＰの伝導帯エネルギーにほぼ整合する組成と、前記グレーディング構造（２５０）の前記ベース（２０８）側におけるＩｎＧａＡｓの伝導帯エネルギーにほぼ整合する組成を備える。
好ましくは、前記グレーディング構造（２５０）が前記エミッタ（２１４）に対してエッチング選択性を備える。
好ましくは、更に、前記エミッタ（２１４）と前記グレーディング構造（２５０）の間に配置されたドーパント原子のシート状挿入物（２５１）が含まれる。
更に、本発明は、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）（４００）の製造方法であって、第１の半導体材料からエミッタ（２１４）を形成するステップと、第２の半導体材料からベース（２０８）を形成するステップと、前記第１及び第２の半導体材料には存在しない少なくとも１つの元素を含有する半導体材料を含むグレーディング構造（２５０）を、前記エミッタ（２１４）と前記ベース（２０８）の間に形成するステップが含まれており、前記グレーディング構造（２５０）が、前記ベース（２０８）と前記グレーディング構造（２５０）の間の界面において、前記ベース（２０８）の伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有することと、前記グレーディング構造（２５０）が、前記エミッタ（２１４）と前記グレーディング構造（２５０）の間の界面において、前記エミッタ（２１４）の伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有することを特徴とする方法を提供する。
好ましくは、前記エミッタ（２１４）がＩｎＰから形成されることと、前記ベース（２０８）がＩｎＧａＡｓから形成されることと、前記グレーディング構造（２５０）に、ＩｎＧａＡｓ及びＩｎＡｌＡｓの交互層（３００）が含まれる。
更に、本発明は、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）（４００）のためのグレーディング構造（２５０）であって、前記グレーディング構造（２５０）には、前記ＨＢＴ（４００）のエミッタ（２１４）またはベース（２０８）に存在しない少なくとも１つの元素を含有する半導体材料が含まれており、前記グレーディング構造（２５０）が、前記ベース（２０８）と前記グレーディング構造（２５０）の間の界面において、前記ベース（２０８）の伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有することと、前記グレーディング構造（２５０）が、前記エミッタ（２１４）と前記グレーディング構造（２５０）の間の界面において、前記エミッタ（２１４）の伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有することを特徴とするグレーディング構造を提供する。
好ましくは、前記グレーディング構造（２５０）に、ＩｎＧａＡｓ及びＩｎＡｌＡｓの交互層（３００）が含まれる。
当業者には明らかなように、本発明の原理をほとんど逸脱することなく、上述の本発明の実施態様に対して多くの修正及び変更を施すことが可能である。例えば、自己アライメント製作プロセス及び非自己アライメント製作プロセスの両方を利用する、ｎｐｎＨＢＴ及びｐｎｐＨＢＴは、両方とも、本発明の概念が役立つ可能性がある。こうした修正及び変更は、付属の請求項に定義された本発明の範囲内に含まれるものとする。
２０８ ベース
２１４ エミッタ
２５０ グレーディング構造
２５１ シート状挿入物
３００ 交互層
３５０ 漸変組成
４００ ヘテロ接合バイポーラ・トランジスタ
２１４ エミッタ
２５０ グレーディング構造
２５１ シート状挿入物
３００ 交互層
３５０ 漸変組成
４００ ヘテロ接合バイポーラ・トランジスタ
Claims (10)
- ヘテロ接合バイポーラ・トランジスタであって、
第１の半導体材料から形成されたエミッタと、
第２の半導体材料から形成されたベースと、
前記第１及び第２の半導体材料には存在しない少なくとも１つの元素を含有する半導体材料を含む、前記エミッタと前記ベースの間にあるグレーディング構造が含まれており、前記グレーディング構造が、前記ベースと前記グレーディング構造の間の界面において、前記ベースの伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有することと、前記グレーディング構造が、前記エミッタと前記グレーディング構造の間の界面において、前記エミッタの伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有することを特徴とするヘテロ接合バイポーラ・トランジスタ。 - 前記エミッタがＩｎＰから形成されることと、前記ベースがＩｎＧａＡｓから形成されることと、前記グレーディング構造に、ＩｎＧａＡｓ及びＩｎＡｌＡｓの交互層が含まれることを特徴とする、請求項１に記載のヘテロ接合バイポーラ・トランジスタ。
- 前記エミッタがＩｎＰから形成されることと、前記ベースがＩｎＧａＡｓから形成されることと、前記グレーディング構造に、漸変組成のＩｎＧａＡｌＡｓ層が含まれることを特徴とする、請求項１に記載のヘテロ接合バイポーラ・トランジスタ。
- 前記漸変組成のＩｎＧａＡｌＡｓ層が、前記グレーディング構造の前記エミッタ側におけるＩｎＰの伝導帯エネルギーにほぼ整合する組成と、前記グレーディング構造の前記ベース側におけるＩｎＧａＡｓの伝導帯エネルギーにほぼ整合する組成を備えることを特徴とする、請求項３に記載のヘテロ接合バイポーラ・トランジスタ。
- 前記グレーディング構造が前記エミッタに対してエッチング選択性を備えることを特徴とする、請求項１に記載のヘテロ接合バイポーラ・トランジスタ。
- さらに、前記エミッタと前記グレーディング構造の間に配置されたドーパント原子のシート状挿入物が含まれることを特徴とする、請求項１に記載のヘテロ接合バイポーラ・トランジスタ。
- ヘテロ接合バイポーラ・トランジスタの製造方法であって、
第１の半導体材料からエミッタを形成するステップと、
第２の半導体材料からベースを形成するステップと、
前記第１及び第２の半導体材料には存在しない少なくとも１つの元素を含有する半導体材料を含むグレーディング構造を、前記エミッタと前記ベースの間に形成するステップが含まれており、前記グレーディング構造が、前記ベースと前記グレーディング構造の間の界面において、前記ベースの伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有することと、前記グレーディング構造が、前記エミッタと前記グレーディング構造の間の界面において、前記エミッタの伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有することを特徴とする方法。 - 前記エミッタがＩｎＰから形成されることと、
前記ベースがＩｎＧａＡｓから形成されることと、
前記グレーディング構造に、ＩｎＧａＡｓ及びＩｎＡｌＡｓの交互層が含まれることを特徴とする、請求項７に記載の方法。 - ヘテロ接合バイポーラ・トランジスタのためのグレーディング構造であって、前記グレーディング構造には、前記ヘテロ接合バイポーラ・トランジスタのエミッタまたはベースに存在しない少なくとも１つの元素を含有する半導体材料が含まれており、前記グレーディング構造が、前記ベースと前記グレーディング構造の間の界面において、前記ベースの伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有することと、前記グレーディング構造が、前記エミッタと前記グレーディング構造の間の界面において、前記エミッタの伝導帯エネルギーにほぼ等しい伝導帯エネルギーを有することを特徴とするグレーディング構造。
- 前記グレーディング構造に、ＩｎＧａＡｓ及びＩｎＡｌＡｓの交互層が含まれることを特徴とする、請求項９に記載のグレーディング構造。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/226,771 US6768141B2 (en) | 2002-08-23 | 2002-08-23 | Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004088107A true JP2004088107A (ja) | 2004-03-18 |
| JP2004088107A5 JP2004088107A5 (ja) | 2006-09-14 |
Family
ID=31188026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003298196A Pending JP2004088107A (ja) | 2002-08-23 | 2003-08-22 | エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ（ｈｂｔ） |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6768141B2 (ja) |
| EP (1) | EP1391938A3 (ja) |
| JP (1) | JP2004088107A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7482643B2 (en) | 2005-01-26 | 2009-01-27 | Sony Corporation | Semiconductor device |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050035370A1 (en) * | 2003-08-12 | 2005-02-17 | Hrl Laboratories, Llc | Semiconductor structure for a heterojunction bipolar transistor and a method of making same |
| US7655529B1 (en) * | 2004-08-20 | 2010-02-02 | Hrl Laboratories, Llc | InP based heterojunction bipolar transistors with emitter-up and emitter-down profiles on a common wafer |
| FR2878078B1 (fr) * | 2004-11-18 | 2007-01-19 | Cit Alcatel | Transistor bipolaire et procede de fabrication de ce transistor |
| US7038256B1 (en) * | 2004-12-03 | 2006-05-02 | Northrop Grumman Corp. | Low turn-on voltage, non-electron blocking double HBT structure |
| GB0612805D0 (en) * | 2006-06-28 | 2006-08-09 | Xact Pcb Ltd | Registration system and method |
| US20080185038A1 (en) * | 2007-02-02 | 2008-08-07 | Emcore Corporation | Inverted metamorphic solar cell with via for backside contacts |
| CN102646703B (zh) * | 2012-05-07 | 2014-12-10 | 中国电子科技集团公司第五十五研究所 | 单晶InP基化合物半导体材料薄膜的外延结构 |
| US9530708B1 (en) | 2013-05-31 | 2016-12-27 | Hrl Laboratories, Llc | Flexible electronic circuit and method for manufacturing same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226358A (ja) * | 1992-02-10 | 1993-09-03 | Furukawa Electric Co Ltd:The | ヘテロ接合バイポーラトランジスタ |
| JPH10500257A (ja) * | 1994-11-01 | 1998-01-06 | インテバック・インコーポレイテッド | ヘテロ接合エネルギー傾斜構造 |
| JP2000068286A (ja) * | 1998-08-20 | 2000-03-03 | Nec Corp | バイポーラトランジスタ |
| WO2001031685A2 (en) * | 1999-10-28 | 2001-05-03 | Hrl Laboratories, Llc | InPSb/InAs BJT DEVICE AND METHOD OF MAKING |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349201A (en) * | 1992-05-28 | 1994-09-20 | Hughes Aircraft Company | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate |
| US5631477A (en) * | 1995-06-02 | 1997-05-20 | Trw Inc. | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor |
| US6670653B1 (en) * | 1999-07-30 | 2003-12-30 | Hrl Laboratories, Llc | InP collector InGaAsSb base DHBT device and method of forming same |
| JP3341740B2 (ja) * | 1999-11-15 | 2002-11-05 | 日本電気株式会社 | ヘテロバイポーラ型トランジスタ及びその製造方法 |
-
2002
- 2002-08-23 US US10/226,771 patent/US6768141B2/en not_active Expired - Fee Related
-
2003
- 2003-05-14 EP EP03010839A patent/EP1391938A3/en not_active Withdrawn
- 2003-08-22 JP JP2003298196A patent/JP2004088107A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226358A (ja) * | 1992-02-10 | 1993-09-03 | Furukawa Electric Co Ltd:The | ヘテロ接合バイポーラトランジスタ |
| JPH10500257A (ja) * | 1994-11-01 | 1998-01-06 | インテバック・インコーポレイテッド | ヘテロ接合エネルギー傾斜構造 |
| JP2000068286A (ja) * | 1998-08-20 | 2000-03-03 | Nec Corp | バイポーラトランジスタ |
| WO2001031685A2 (en) * | 1999-10-28 | 2001-05-03 | Hrl Laboratories, Llc | InPSb/InAs BJT DEVICE AND METHOD OF MAKING |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7482643B2 (en) | 2005-01-26 | 2009-01-27 | Sony Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6768141B2 (en) | 2004-07-27 |
| EP1391938A3 (en) | 2005-10-26 |
| US20040036082A1 (en) | 2004-02-26 |
| EP1391938A2 (en) | 2004-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320212B1 (en) | Superlattice fabrication for InAs/GaSb/AISb semiconductor structures | |
| US5903018A (en) | Bipolar transistor including a compound semiconductor | |
| US6399971B1 (en) | Semiconductor device and method for fabricating the same | |
| Bhat et al. | InP/GaAsSb/InP and InP/GaAsSb/InGaAsP double heterojunction bipolar transistors with a carbon‐doped base grown by organometallic chemical vapor deposition | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| EP1249872A2 (en) | GaN HBT superlattice base structure | |
| US5270223A (en) | Multiple layer wide bandgap collector structure for bipolar transistors | |
| JP4999246B2 (ja) | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 | |
| CA2529595A1 (en) | Heterostructure bipolar transistor | |
| US6768141B2 (en) | Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure | |
| US5648666A (en) | Double-epitaxy heterojunction bipolar transistors for high speed performance | |
| Ida et al. | Enhancement of f/sub max/in InP/InGaAs HBTs by selective MOCVD growth of heavily-doped extrinsic base regions | |
| US20060108604A1 (en) | Bipolar transistor and a method of fabricating said transistor | |
| US6800879B2 (en) | Method of preparing indium phosphide heterojunction bipolar transistors | |
| Yanagihara et al. | 253-GHz f/sub max/AlGaAs/GaAs HBT with Ni/Ti/Pt/Ti/Pt-contact and L-shaped base electrode | |
| Hsin et al. | Electron saturation velocity of GaInP deduced in a GaInP/GaAs/GaInP double heterojunction bipolar transistor | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| Scott et al. | A 183 GHz f T and 165 GHz f max regrown-emitter DHBT with abrupt InP emitter | |
| JP3307371B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| KR100352375B1 (ko) | 이종접합 쌍극자 트랜지스터의 제조방법 | |
| WO2000079600A1 (en) | SINGLE HETEROJUNCTION InP-COLLECTOR BJT DEVICE AND METHOD | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2557613B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH1098052A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060801 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100802 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110105 |