JPH1098052A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH1098052A JPH1098052A JP24805196A JP24805196A JPH1098052A JP H1098052 A JPH1098052 A JP H1098052A JP 24805196 A JP24805196 A JP 24805196A JP 24805196 A JP24805196 A JP 24805196A JP H1098052 A JPH1098052 A JP H1098052A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- gaas
- ingap
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 エミッタ抵抗の低いＩｎＧａＰ／ＧａＡｓＨ
ＢＴを提供する。 【解決手段】 ＩｎＧａＰからなるエミッタ層５と、Ｉ
ｎy1Ｇａ1-y1Ａｓ（０＜ｙ１≦１．０）からなるエミッ
タコンタクト層９と、該エミッタ層に隣接するように設
けられ該エミッタ層に接する一端から他端に向かって実
質的にバンドキャップが狭くなるように組成が変化する
ＩｎＧａＰ組成傾斜層６とを備える。
ＢＴを提供する。 【解決手段】 ＩｎＧａＰからなるエミッタ層５と、Ｉ
ｎy1Ｇａ1-y1Ａｓ（０＜ｙ１≦１．０）からなるエミッ
タコンタクト層９と、該エミッタ層に隣接するように設
けられ該エミッタ層に接する一端から他端に向かって実
質的にバンドキャップが狭くなるように組成が変化する
ＩｎＧａＰ組成傾斜層６とを備える。
Description
【０００１】
【発明の属する技術分野】本発明はヘテロ接合バイポー
ラトランジスタに関する。
ラトランジスタに関する。
【０００２】
【従来の技術】いわゆるワイドギャップエミッタを用い
たヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、通
常のバイポーラトランジスタに比べてベース濃度を高く
でき、特にエミッタ幅を縮小してベース抵抗を下げるこ
とができる。また、ベース／コレクタ接合幅を縮小して
接合容量を下げることができる等の特性も有するため、
高速動作素子として注目されている。特に化合物半導体
を用いたＨＢＴは、バンド設計と格子整合の自由度の大
きさから研究開発が盛んに行われている。中でも基板と
してＧａＡｓを用いるＨＢＴは、ＧａＡｓ自体が化合物
半導体の中では最も研究が進んだ材料であり、コストも
安いうえ、ワイドギャップエミッタとしてＧａＡｓに対
して格子不整合のほとんどないＡｌＧａＡｓを比較的容
易にヘテロエピタキシャル成長できるため、早くから研
究が進み、高速化が図られてきた。しかしながら、Ａｌ
ＧａＡｓ／ＧａＡｓ系ＨＢＴでは、主としてＡｌＧａＡ
ｓ自体に起因して素子の信頼性に問題があることが次第
に明らかになってきており、ワイドギャップエミッタの
材料としてＧａＡｓに格子整合するＩｎＧａＰを用いた
ＨＢＴの研究が盛んになってきた。
たヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、通
常のバイポーラトランジスタに比べてベース濃度を高く
でき、特にエミッタ幅を縮小してベース抵抗を下げるこ
とができる。また、ベース／コレクタ接合幅を縮小して
接合容量を下げることができる等の特性も有するため、
高速動作素子として注目されている。特に化合物半導体
を用いたＨＢＴは、バンド設計と格子整合の自由度の大
きさから研究開発が盛んに行われている。中でも基板と
してＧａＡｓを用いるＨＢＴは、ＧａＡｓ自体が化合物
半導体の中では最も研究が進んだ材料であり、コストも
安いうえ、ワイドギャップエミッタとしてＧａＡｓに対
して格子不整合のほとんどないＡｌＧａＡｓを比較的容
易にヘテロエピタキシャル成長できるため、早くから研
究が進み、高速化が図られてきた。しかしながら、Ａｌ
ＧａＡｓ／ＧａＡｓ系ＨＢＴでは、主としてＡｌＧａＡ
ｓ自体に起因して素子の信頼性に問題があることが次第
に明らかになってきており、ワイドギャップエミッタの
材料としてＧａＡｓに格子整合するＩｎＧａＰを用いた
ＨＢＴの研究が盛んになってきた。
【０００３】ＡｌＧａＡｓに比べて、ＩｎＧａＰは、Ｄ
Ｘセンターに代表されるディープレベルがなく、ＧａＡ
ｓとヘテロ接合を形成した場合の価電子帯のエネルギー
差が大きく取れ、Ａｌフリーであるといったメリットが
あり、ＨＢＴのエミッタ材料として優れた特徴を有して
いる。
Ｘセンターに代表されるディープレベルがなく、ＧａＡ
ｓとヘテロ接合を形成した場合の価電子帯のエネルギー
差が大きく取れ、Ａｌフリーであるといったメリットが
あり、ＨＢＴのエミッタ材料として優れた特徴を有して
いる。
【０００４】しかしながら、ＩｎＧａＰをエミッタに用
いる場合には大きな問題がある。
いる場合には大きな問題がある。
【０００５】一般にバイポーラトランジスタでは、エミ
ッタ抵抗の低減が高速化のキーポイントの一つであり、
ＨＢＴにおいても例外ではない。そこで、エミッタ抵抗
の大部分を占める電極金属と半導体との抵抗接触を低減
する方法が種々提案されてきた。例えば、ＡｌＧａＡｓ
／ＧａＡｓＨＢＴにおいては、エミッタ材料のＡｌＧａ
Ａｓではショットキーバリアハイトが高い、高濃度ドー
ピングが困難といった理由で低抵抗のオーミックコンタ
クト形成が難しいため、表面側をよりバンドギャップの
小さいＧａＡｓとして、この上に電極を形成している。
図１にこの場合のウエハ構造の一例を示す。
ッタ抵抗の低減が高速化のキーポイントの一つであり、
ＨＢＴにおいても例外ではない。そこで、エミッタ抵抗
の大部分を占める電極金属と半導体との抵抗接触を低減
する方法が種々提案されてきた。例えば、ＡｌＧａＡｓ
／ＧａＡｓＨＢＴにおいては、エミッタ材料のＡｌＧａ
Ａｓではショットキーバリアハイトが高い、高濃度ドー
ピングが困難といった理由で低抵抗のオーミックコンタ
クト形成が難しいため、表面側をよりバンドギャップの
小さいＧａＡｓとして、この上に電極を形成している。
図１にこの場合のウエハ構造の一例を示す。
【０００６】また、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏ
ｌ．，１９（３）１９８１ ｐｐ．６２６−６２７には
低抵抗のコンタクトを実現する技術が報告されており、
これにおいては、図２（図中、参照符号Ｍは電極金属、
Ｆはフェルミレベル、Ｃは伝導帯、Ｅは価電子帯を示
す）に示すように、バンドギャップの狭いＩｎＧａＡｓ
層を高濃度にドーピングしてワイドギャップエミッタ領
域の上にエピタキシャル成長してコンタクト層にするこ
とにより、エミッタ電極金属との間のバリアハイトを実
質的にほとんどなくすことによって更なる低抵抗化を図
っている。
ｌ．，１９（３）１９８１ ｐｐ．６２６−６２７には
低抵抗のコンタクトを実現する技術が報告されており、
これにおいては、図２（図中、参照符号Ｍは電極金属、
Ｆはフェルミレベル、Ｃは伝導帯、Ｅは価電子帯を示
す）に示すように、バンドギャップの狭いＩｎＧａＡｓ
層を高濃度にドーピングしてワイドギャップエミッタ領
域の上にエピタキシャル成長してコンタクト層にするこ
とにより、エミッタ電極金属との間のバリアハイトを実
質的にほとんどなくすことによって更なる低抵抗化を図
っている。
【０００７】上記いずれの場合も、ＡｌＧａＡｓエミッ
タ層とＧａＡｓ層との間に、ＡｌとＧａの割合を徐々に
変化させてバンドギャップを徐々に変化させた組成傾斜
層を導入し、バンドを滑らかにつなぐことによって障害
をなくしている。このような組成傾斜層を設けないと、
伝導帯にバンド不連続が生じて電子に対して抵抗が生じ
てしまうのである。この際、ＡｌＡｓとＧａＡｓとの格
子定数差は極わずかであるので、転位の発生を招かずに
自由にバンドギャップを制御できる。
タ層とＧａＡｓ層との間に、ＡｌとＧａの割合を徐々に
変化させてバンドギャップを徐々に変化させた組成傾斜
層を導入し、バンドを滑らかにつなぐことによって障害
をなくしている。このような組成傾斜層を設けないと、
伝導帯にバンド不連続が生じて電子に対して抵抗が生じ
てしまうのである。この際、ＡｌＡｓとＧａＡｓとの格
子定数差は極わずかであるので、転位の発生を招かずに
自由にバンドギャップを制御できる。
【０００８】一方、ＩｎＧａＰをエミッタ材料に用いる
場合、ＤＸセンターの問題が無く、ドーピング濃度もＡ
ｌＧａＡｓより高くできるので、ＡｌＧａＡｓより有利
なものの、やはりＩｎＧａＰ上の電極では十分な低抵抗
化は難しいため、より低抵抗なコンタクトを形成するた
めには、よりバンドギャップの小さい材料を用いるのが
好ましい。
場合、ＤＸセンターの問題が無く、ドーピング濃度もＡ
ｌＧａＡｓより高くできるので、ＡｌＧａＡｓより有利
なものの、やはりＩｎＧａＰ上の電極では十分な低抵抗
化は難しいため、より低抵抗なコンタクトを形成するた
めには、よりバンドギャップの小さい材料を用いるのが
好ましい。
【０００９】ところが、ＩｎＧａＰはＩｎ／Ｇａの組成
変化にたいする格子定数の変化が大きく、ＧａＡｓとの
間で転位を乗じずにヘテロ接合を形成できる組成範囲は
極めて狭い。従って、ＩｎＧａＰの組成を変化させる
と、格子定数が大きく変化してしまい、組成傾斜層に転
位の集中を招いてしまうという問題があった。
変化にたいする格子定数の変化が大きく、ＧａＡｓとの
間で転位を乗じずにヘテロ接合を形成できる組成範囲は
極めて狭い。従って、ＩｎＧａＰの組成を変化させる
と、格子定数が大きく変化してしまい、組成傾斜層に転
位の集中を招いてしまうという問題があった。
【００１０】転位はキャリアトラップとして働いてキャ
リア濃度の低下すなわち高抵抗化を招いたり、再結合セ
ンターとして働いて再結合電流の増加を招く。そのた
め、ＩｎＧａＰ／ＧａＡｓでは、ＡｌＧａＡｓ／ＧａＡ
ｓのように組成傾斜層を導入してバンドをなめらかにつ
なぐことによって障壁をなくす手法はとれないと考えら
れていた。このため、他の方法として、転位の発生場所
をエミッタ／ベース接合から遠ざける、すなわちＩｎＧ
ａＰエミッタ層を充分厚くし、かつＩｎＧａＰ組成傾斜
層の厚さを十分厚くすることによって上に述べたような
悪影響を低減するという可能性が考えられるが、これで
は微細化というＨＢＴ高性能化のためのもう一つの課題
をクリアできなくなってしまう。微細化のためにはベー
ス層の上の半導体層厚はできるだけ薄くしたいというプ
ロセス上の要請があるが、その場合エミッタ／ベースの
ｐｎ接合からのびる空乏層が再結合センターが集中して
いる層にかかってしまうことになり、この問題はより深
刻になってしまう。
リア濃度の低下すなわち高抵抗化を招いたり、再結合セ
ンターとして働いて再結合電流の増加を招く。そのた
め、ＩｎＧａＰ／ＧａＡｓでは、ＡｌＧａＡｓ／ＧａＡ
ｓのように組成傾斜層を導入してバンドをなめらかにつ
なぐことによって障壁をなくす手法はとれないと考えら
れていた。このため、他の方法として、転位の発生場所
をエミッタ／ベース接合から遠ざける、すなわちＩｎＧ
ａＰエミッタ層を充分厚くし、かつＩｎＧａＰ組成傾斜
層の厚さを十分厚くすることによって上に述べたような
悪影響を低減するという可能性が考えられるが、これで
は微細化というＨＢＴ高性能化のためのもう一つの課題
をクリアできなくなってしまう。微細化のためにはベー
ス層の上の半導体層厚はできるだけ薄くしたいというプ
ロセス上の要請があるが、その場合エミッタ／ベースの
ｐｎ接合からのびる空乏層が再結合センターが集中して
いる層にかかってしまうことになり、この問題はより深
刻になってしまう。
【００１１】このような問題にたいしてＩｎＧａＰエミ
ッタの表面側にＡｌＧａＡｓ組成傾斜層を導入して伝導
帯をなめらかにつなぐ技術が提案されている。（例え
ば、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ．ｄｅｖｉｃｅ Ｌｅ
ｔｔ．，Ｖｏｌ．１４，Ｎｏ．７ ｐｐ３３２−３３
４）。この例のウエハ構造を図３に示す。この方法によ
れば格子整合を保ちつつバンドをなめらかにつなげるこ
とができるため、伝導帯の障壁は生じず、この問題によ
る抵抗の増大は防ぐことができる。しかし、ＡｌＧａＡ
ｓはＤＸセンターに代表される深い準位や再結合センタ
ー濃度が高いため、先に述べたように再結合電流の増加
を招くことや、信頼性を向上させるために導入したＩｎ
ＧａＰエミッタの効果をスポイルしてしまうといった問
題があった。また、ドーピング濃度の上限が低く移動度
も低いため、十分な低抵抗が図れないという問題があっ
た。
ッタの表面側にＡｌＧａＡｓ組成傾斜層を導入して伝導
帯をなめらかにつなぐ技術が提案されている。（例え
ば、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ．ｄｅｖｉｃｅ Ｌｅ
ｔｔ．，Ｖｏｌ．１４，Ｎｏ．７ ｐｐ３３２−３３
４）。この例のウエハ構造を図３に示す。この方法によ
れば格子整合を保ちつつバンドをなめらかにつなげるこ
とができるため、伝導帯の障壁は生じず、この問題によ
る抵抗の増大は防ぐことができる。しかし、ＡｌＧａＡ
ｓはＤＸセンターに代表される深い準位や再結合センタ
ー濃度が高いため、先に述べたように再結合電流の増加
を招くことや、信頼性を向上させるために導入したＩｎ
ＧａＰエミッタの効果をスポイルしてしまうといった問
題があった。また、ドーピング濃度の上限が低く移動度
も低いため、十分な低抵抗が図れないという問題があっ
た。
【００１２】
【発明が解決しようとする課題】上述したように、従
来、ＩｎＧａＰ／ＧａＡｓＨＢＴでは、エミッタ抵抗を
十分低減できず、高速化が図れないという問題があっ
た。
来、ＩｎＧａＰ／ＧａＡｓＨＢＴでは、エミッタ抵抗を
十分低減できず、高速化が図れないという問題があっ
た。
【００１３】本発明は以上の点に鑑みてなされたもの
で、エミッタ抵抗が低減された高性能なＩｎＧａＰ／Ｇ
ａＡｓＨＢＴを提供することを目的とする。
で、エミッタ抵抗が低減された高性能なＩｎＧａＰ／Ｇ
ａＡｓＨＢＴを提供することを目的とする。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、本発明者らは、ＩｎＧａＰエミッタにＩｎx Ｇａ
1-x Ｐ（ｘ＝０〜１）からなる組成傾斜層を隣接させる
ことによって、余分な抵抗を生じさせずに、エミッタで
あるＩｎＧａＰ層に電子が到達できるようにできること
を見出した。
に、本発明者らは、ＩｎＧａＰエミッタにＩｎx Ｇａ
1-x Ｐ（ｘ＝０〜１）からなる組成傾斜層を隣接させる
ことによって、余分な抵抗を生じさせずに、エミッタで
あるＩｎＧａＰ層に電子が到達できるようにできること
を見出した。
【００１５】本発明のヘテロ接合バイポーラトランジス
タは、ＩｎＧａＰからなるエミッタ層と、Ｉｎy1Ｇａ
1-y1Ａｓ（０＜ｙ１≦１．０）からなるエミッタコンタ
クト層と、該エミッタ層に隣接するように設けられ該エ
ミッタ層に接する一端から他端に向かって実質的にバン
ドキャップが狭くなるように組成が変化するＩｎＧａＰ
組成傾斜層とを備えるものである。
タは、ＩｎＧａＰからなるエミッタ層と、Ｉｎy1Ｇａ
1-y1Ａｓ（０＜ｙ１≦１．０）からなるエミッタコンタ
クト層と、該エミッタ層に隣接するように設けられ該エ
ミッタ層に接する一端から他端に向かって実質的にバン
ドキャップが狭くなるように組成が変化するＩｎＧａＰ
組成傾斜層とを備えるものである。
【００１６】上記ＩｎＧａＰ層は上記一端から多端に向
かってｘが０．５からｘ１へ変化するＩｎx Ｇａ1-x Ｐ
層であり、上記ｘ１は、該Ｉｎx Ｇａ1-x Ｐのバンドギ
ャップがＧａＡｓのバンドギャップに等しくなるように
設定される。
かってｘが０．５からｘ１へ変化するＩｎx Ｇａ1-x Ｐ
層であり、上記ｘ１は、該Ｉｎx Ｇａ1-x Ｐのバンドギ
ャップがＧａＡｓのバンドギャップに等しくなるように
設定される。
【００１７】上記ヘテロ接合バイポーラトランジスタ
は、更に、上記ＩｎＧａＰ組成傾斜層と隣接するＧａＡ
ｓ層及びＩｎy Ｇａ1-y Ａｓ組成傾斜層（ｙ＝０〜ｙ
１）を有する。
は、更に、上記ＩｎＧａＰ組成傾斜層と隣接するＧａＡ
ｓ層及びＩｎy Ｇａ1-y Ａｓ組成傾斜層（ｙ＝０〜ｙ
１）を有する。
【００１８】
【発明の実施の形態】以下に本発明を詳細に説明する。
【００１９】隣接する２層間で格子定数の変化が大きい
と転移の集中を招き、これは高抵抗化を招くと考えられ
ていたため、通常は隣接する２層は格子整合するような
材料を選択して形成するのが原則であった。しかし、実
際には、ＩｎＧａＰをエミッタに用いたＨＢＴにおい
て、Ｉｎx Ｇａ1-x Ｐ（ｘ＝０〜１）による組成傾斜層
をＩｎＧａＰに隣接させても抵抗は高くならず、むしろ
低抵抗化を実現するものであることが判明した。これに
ついて、本発明者らは以下のような現象によるものと捕
らえている。
と転移の集中を招き、これは高抵抗化を招くと考えられ
ていたため、通常は隣接する２層は格子整合するような
材料を選択して形成するのが原則であった。しかし、実
際には、ＩｎＧａＰをエミッタに用いたＨＢＴにおい
て、Ｉｎx Ｇａ1-x Ｐ（ｘ＝０〜１）による組成傾斜層
をＩｎＧａＰに隣接させても抵抗は高くならず、むしろ
低抵抗化を実現するものであることが判明した。これに
ついて、本発明者らは以下のような現象によるものと捕
らえている。
【００２０】即ち、ＩｎＧａＰは、その組成がＩｎＰに
近いほどフェルミレベルのピンニング位置が伝導帯に近
づく。一方、組成がＩｎＰに近いほど格子不整合は大き
くなる。従って、転位が発生しやすい組成ほど転位によ
って生じる欠陥のエネルギ準位は伝導帯に近くなるた
め、再結合センターとして働きにくくなるうえ、ｎ型の
ドーピングによって低抵抗化しやすいということにな
る。
近いほどフェルミレベルのピンニング位置が伝導帯に近
づく。一方、組成がＩｎＰに近いほど格子不整合は大き
くなる。従って、転位が発生しやすい組成ほど転位によ
って生じる欠陥のエネルギ準位は伝導帯に近くなるた
め、再結合センターとして働きにくくなるうえ、ｎ型の
ドーピングによって低抵抗化しやすいということにな
る。
【００２１】本発明はこの点に着目してなされたもの
で、本発明によれば、ＩｎＧａＰをエミッタに用いたＨ
ＢＴにおいて、エミッタに接する表面側にＩｎx Ｇａ
1-x Ｐ（ｘ＝０〜１）による組成傾斜層を挿入すること
により、格子不整合の悪影響を排除しつつ、バンドを滑
らかにつないで余分なエネルギ障壁を生ぜしめることな
く、低抵抗のエミッタコンタクトを有するＨＢＴを実現
することができる。
で、本発明によれば、ＩｎＧａＰをエミッタに用いたＨ
ＢＴにおいて、エミッタに接する表面側にＩｎx Ｇａ
1-x Ｐ（ｘ＝０〜１）による組成傾斜層を挿入すること
により、格子不整合の悪影響を排除しつつ、バンドを滑
らかにつないで余分なエネルギ障壁を生ぜしめることな
く、低抵抗のエミッタコンタクトを有するＨＢＴを実現
することができる。
【００２２】以下、図４を参照して本発明の実施形態を
詳細に説明する。
詳細に説明する。
【００２３】半絶縁性ＧａＡｓ基板１上にｎ+ 型ＧａＡ
ｓからなるコレクタコンタクト層２、ｎ型ＧａＡｓから
なるコレクタ層３、ｐ+ 型ＧａＡｓからなるベース層
４、ｎ型ＩｎＧａＰからなるワイドギャップエミッタ層
５が積層され、この上にｎ+ 型Ｉｎx Ｇａ1-x Ｐ（ｘ＝
０．５〜ｘ１）からなる厚さｄ１の組成傾斜層６と、１
０nmのｎ+ 型ＧａＡｓ層７とを積層し、その上にｎ+ 型
Ｉｎy Ｇａ1-y Ａｓ（ｙ＝０〜ｙ１）からなる４０nmの
組成傾斜層８、ｎ+ 型Ｉｎy1Ｇａ1-y1Ａｓからなるキャ
ップ層（エミッタコンタクト層）９を積層している。組
成傾斜層６ではワイドギャップエミッタ層５側からキャ
ップ層９側へ向かってｘが０．５からｘ１に次第に変化
するように組成が連続的に変化する。同様に組成傾斜層
８においてもキャップ層９側へ向かってｙが０からｙ１
へ変化するように組成が連続的に変化する。キャップ層
９はバンドギャップが最も小さくなるｙ１＝１．０のＩ
ｎＡｓが好ましいが、ｙ１＞０．４程度の範囲であれば
低抵抗のコンタクト層が実現される。この例ではｙ１＝
０．５としている。
ｓからなるコレクタコンタクト層２、ｎ型ＧａＡｓから
なるコレクタ層３、ｐ+ 型ＧａＡｓからなるベース層
４、ｎ型ＩｎＧａＰからなるワイドギャップエミッタ層
５が積層され、この上にｎ+ 型Ｉｎx Ｇａ1-x Ｐ（ｘ＝
０．５〜ｘ１）からなる厚さｄ１の組成傾斜層６と、１
０nmのｎ+ 型ＧａＡｓ層７とを積層し、その上にｎ+ 型
Ｉｎy Ｇａ1-y Ａｓ（ｙ＝０〜ｙ１）からなる４０nmの
組成傾斜層８、ｎ+ 型Ｉｎy1Ｇａ1-y1Ａｓからなるキャ
ップ層（エミッタコンタクト層）９を積層している。組
成傾斜層６ではワイドギャップエミッタ層５側からキャ
ップ層９側へ向かってｘが０．５からｘ１に次第に変化
するように組成が連続的に変化する。同様に組成傾斜層
８においてもキャップ層９側へ向かってｙが０からｙ１
へ変化するように組成が連続的に変化する。キャップ層
９はバンドギャップが最も小さくなるｙ１＝１．０のＩ
ｎＡｓが好ましいが、ｙ１＞０．４程度の範囲であれば
低抵抗のコンタクト層が実現される。この例ではｙ１＝
０．５としている。
【００２４】ここで、ｘ１の値はｎ+ 型Ｉｎx Ｇａ1-x
ＰのバンドギャップがＧａＡｓのバンドギャップに等し
くなるように選ばれるが、必ずしも厳密に一致する必要
はない。この実施例ではｘ１＝０．８５としている。ｎ
型Ｉｎx Ｇａ1-X ＰのバンドキャップがＧａＡｓのバン
ドギャップと完全に一致していなくても本発明の効果が
失われるものではない。
ＰのバンドギャップがＧａＡｓのバンドギャップに等し
くなるように選ばれるが、必ずしも厳密に一致する必要
はない。この実施例ではｘ１＝０．８５としている。ｎ
型Ｉｎx Ｇａ1-X ＰのバンドキャップがＧａＡｓのバン
ドギャップと完全に一致していなくても本発明の効果が
失われるものではない。
【００２５】又、この組成傾斜層６の厚みｄ１がヘテロ
障壁の影響を排除して低抵抗なコンタクトを得るポイン
トになる。この点について発明者らが行った計算機シミ
ュレーションの結果に基づいて説明する。
障壁の影響を排除して低抵抗なコンタクトを得るポイン
トになる。この点について発明者らが行った計算機シミ
ュレーションの結果に基づいて説明する。
【００２６】図６〜１０は組成傾斜層６の厚さｄ１をab
ruptから４０nmまで変化させた時のバンドをシミュレー
ションにより計算した結果を示し、図１１はそのときの
電流電圧特性を示すグラフであり、線ａはabrupt、線ｂ
は５nm、線ｃは１０nm、線ｄは２０nm、線ｅは４０nmの
場合を表し、ｎ+ ＩｎＧａＡｓコンタクト層からＰ+Ｇ
ａＡｓベース層までのダイオードとしている。図６に示
すように、abruptでは非常に大きなエネルギー障壁が生
じることがわかる。組成傾斜層の幅を広くするにつれて
障壁の高さは減少し、２０nmでは殆どめだたなくなって
いる。電流電圧特性は、高バイアス側、即ち高電流側に
おいて差が生じている。ＨＢＴでは高電流密度動作が高
性能化のための大きなポイントであり、この電流電圧特
性の差は素子性能に大きく影響する。
ruptから４０nmまで変化させた時のバンドをシミュレー
ションにより計算した結果を示し、図１１はそのときの
電流電圧特性を示すグラフであり、線ａはabrupt、線ｂ
は５nm、線ｃは１０nm、線ｄは２０nm、線ｅは４０nmの
場合を表し、ｎ+ ＩｎＧａＡｓコンタクト層からＰ+Ｇ
ａＡｓベース層までのダイオードとしている。図６に示
すように、abruptでは非常に大きなエネルギー障壁が生
じることがわかる。組成傾斜層の幅を広くするにつれて
障壁の高さは減少し、２０nmでは殆どめだたなくなって
いる。電流電圧特性は、高バイアス側、即ち高電流側に
おいて差が生じている。ＨＢＴでは高電流密度動作が高
性能化のための大きなポイントであり、この電流電圧特
性の差は素子性能に大きく影響する。
【００２７】以上のシミュレーション結果から、組成傾
斜層６の厚みは１０nm以上であることが必要であり、望
ましくは２０nm以上であるのがよい。一方、先に述べた
ように、組成傾斜層が厚すぎると製造プロセス上好まし
くない。これらを考慮してこの実施例においては３０nm
としている。
斜層６の厚みは１０nm以上であることが必要であり、望
ましくは２０nm以上であるのがよい。一方、先に述べた
ように、組成傾斜層が厚すぎると製造プロセス上好まし
くない。これらを考慮してこの実施例においては３０nm
としている。
【００２８】このようにすると、ｎ型ＩｎＧａＰのエミ
ッタ層５からｎ+ 型ＩｎＧａＡｓのキャップ層９まで伝
導帯が滑らかにつながるため、抵抗は生じず、低抵抗の
エミッタコンタクトが実現できる。このとき、Ｉｎx Ｇ
ａ1-x Ｐの組成傾斜層６では、Ｉｎの割合が大きくなる
ほど転位密度は増加するが、転位によって生じる欠陥エ
ネルギー準位は伝導帯に近くなるため、再結合センター
として働きにくくなるうえ、ｎ型のドーピングによって
低抵抗化しやすい。従って、低再結合電流、高利得、高
信頼性といったＩｎＧａＰＨＢＴの特徴を保ちつつ、エ
ミッタ抵抗の低い高性能なＨＢＴを実現することができ
る。
ッタ層５からｎ+ 型ＩｎＧａＡｓのキャップ層９まで伝
導帯が滑らかにつながるため、抵抗は生じず、低抵抗の
エミッタコンタクトが実現できる。このとき、Ｉｎx Ｇ
ａ1-x Ｐの組成傾斜層６では、Ｉｎの割合が大きくなる
ほど転位密度は増加するが、転位によって生じる欠陥エ
ネルギー準位は伝導帯に近くなるため、再結合センター
として働きにくくなるうえ、ｎ型のドーピングによって
低抵抗化しやすい。従って、低再結合電流、高利得、高
信頼性といったＩｎＧａＰＨＢＴの特徴を保ちつつ、エ
ミッタ抵抗の低い高性能なＨＢＴを実現することができ
る。
【００２９】また、ｘ１＝１．０の場合、すなわちＩｎ
Ｐになるまで組成を変えた場合でも本発明は効果を発揮
する。この例を図５に示す。この場合、ｎ型ＧａＡｓ層
７の替わりにｎ型ＩｎＰ層を積層し、その上にＩｎy Ｇ
ａ1-yＡｓ層１１（ｙ＝０．４７〜１）を積層してい
る。このようにすると、ＩｎＧａＰの層６とＩｎＰ層１
０との間は組成がなめらかに変化しているため、伝導帯
もなめらかになりつながり、スパイクはできないので抵
抗は生じない。一方、ＩｎＰ層１０とＩｎＧａＡｓ層１
１は格子整合するので転位は発生しない。両者のヘテロ
接合の伝導帯のエネルギー差（デルタＥｃ）は約０．２
ｅＶである。ＩｎＧａＰ層６とＧａＡｓ層７との場合も
約０．２ｅＶでほぼ等しい。しかし、ＩｎＰ／ＩｎＧａ
ＡｓはＩｎＧａＰ／ＧａＡｓに比べてバンドギャップが
小さく、高濃度にドーピング可能であるため、電流電圧
特性への影響は無視しうるほど小さくすることができ
る。また、Ｉｎy Ｇａ1-y Ａｓ層１１は徐々に組成を変
化させてＩｎＡｓに近づけてもよい。このようにする
と、ＧａＡｓから変化させる場合に比べて格子不整合量
を小さくできるので、転位の発生を抑制しつつ組成をＩ
ｎＡｓに近づけることができ、より電極金属との接触抵
抗を低減することができる。
Ｐになるまで組成を変えた場合でも本発明は効果を発揮
する。この例を図５に示す。この場合、ｎ型ＧａＡｓ層
７の替わりにｎ型ＩｎＰ層を積層し、その上にＩｎy Ｇ
ａ1-yＡｓ層１１（ｙ＝０．４７〜１）を積層してい
る。このようにすると、ＩｎＧａＰの層６とＩｎＰ層１
０との間は組成がなめらかに変化しているため、伝導帯
もなめらかになりつながり、スパイクはできないので抵
抗は生じない。一方、ＩｎＰ層１０とＩｎＧａＡｓ層１
１は格子整合するので転位は発生しない。両者のヘテロ
接合の伝導帯のエネルギー差（デルタＥｃ）は約０．２
ｅＶである。ＩｎＧａＰ層６とＧａＡｓ層７との場合も
約０．２ｅＶでほぼ等しい。しかし、ＩｎＰ／ＩｎＧａ
ＡｓはＩｎＧａＰ／ＧａＡｓに比べてバンドギャップが
小さく、高濃度にドーピング可能であるため、電流電圧
特性への影響は無視しうるほど小さくすることができ
る。また、Ｉｎy Ｇａ1-y Ａｓ層１１は徐々に組成を変
化させてＩｎＡｓに近づけてもよい。このようにする
と、ＧａＡｓから変化させる場合に比べて格子不整合量
を小さくできるので、転位の発生を抑制しつつ組成をＩ
ｎＡｓに近づけることができ、より電極金属との接触抵
抗を低減することができる。
【００３０】また、ＩｎＧａＰ組成傾斜層６は、実質的
にバンドギャップが徐々に小さくなるように設計された
Ｉｎx Ｇａ1-x Ｐ／ＧａＡｓの超格子を用いても有効で
ある。
にバンドギャップが徐々に小さくなるように設計された
Ｉｎx Ｇａ1-x Ｐ／ＧａＡｓの超格子を用いても有効で
ある。
【００３１】
【発明の効果】以上説明したように本発明によれば、Ｉ
ｎＧａＰ／ＧａＡｓ系ＨＢＴにおいて、エミッタ抵抗の
低減をはかった高性能なデバイスを実現することができ
る。
ｎＧａＰ／ＧａＡｓ系ＨＢＴにおいて、エミッタ抵抗の
低減をはかった高性能なデバイスを実現することができ
る。
【図１】従来のトランジスタのウエハ構造を示す断面
図。
図。
【図２】従来のＨＢＴのエミッタコンタクト部のエネル
ギーバンド図。
ギーバンド図。
【図３】従来の他のトランジスタのウエハ構造を示す断
面図。
面図。
【図４】本発明の第一の実施形態に係るトランジスタの
ウエハ構造を示す断面図。
ウエハ構造を示す断面図。
【図５】本発明の第二の実施形態に係るトランジスタの
ウエハ構造を示す断面図。
ウエハ構造を示す断面図。
【図６】Ｉｎx Ｇａ1-x Ｐ組成傾斜層幅がabruptの時の
バンドをシミュレーションにより計算した結果を示すバ
ンド図。
バンドをシミュレーションにより計算した結果を示すバ
ンド図。
【図７】Ｉｎx Ｇａ1-x Ｐ組成傾斜層幅が５nmの時のバ
ンドをシミュレーションにより計算した結果を示すバン
ド図。
ンドをシミュレーションにより計算した結果を示すバン
ド図。
【図８】Ｉｎx Ｇａ1-x Ｐ組成傾斜層幅が１０nmの時の
バンドをシミュレーションにより計算した結果を示すバ
ンド図。
バンドをシミュレーションにより計算した結果を示すバ
ンド図。
【図９】Ｉｎx Ｇａ1-x Ｐ組成傾斜層幅が２０nmの時の
バンドをシミュレーションにより計算した結果を示すバ
ンド図。
バンドをシミュレーションにより計算した結果を示すバ
ンド図。
【図１０】Ｉｎx Ｇａ1-x Ｐ組成傾斜層幅が４０nmの時
のバンドをシミュレーションにより計算した結果を示す
バンド図。
のバンドをシミュレーションにより計算した結果を示す
バンド図。
【図１１】図６〜１０の条件における電流電圧特性を示
すグラフ。
すグラフ。
１ 半絶縁性ＧａＡｓ基板 ２ ｎ+ 型ＧａＡｓからなるコレクタコンタクト層 ３ ｎ型ＧａＡｓからなるコレクタ層 ４ ｐ+ 型ＧａＡｓからなるベース層 ５ ｎ型ＩｎＧａＰからなるワイドギャップエミッタ層 ６ ｎ+ 型Ｉｎx Ｇａ1-x Ｐからなる組成傾斜層 ７ ｎ+ 型ＧａＡｓ層 ８ ｎ+ 型Ｉｎy Ｇａ1-y Ａｓからなる組成傾斜層 ９ ｎ+ 型Ｉｎy1Ｇａ1-y1Ａｓからなるエミッタコンタ
クト層
クト層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本郷 禎人 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝研究開発センター内
Claims (1)
- 【請求項１】 ＩｎＧａＰからなるエミッタ層と、Ｉｎ
y1Ｇａ1-y1Ａｓ（０＜ｙ１≦１．０）からなるエミッタ
コンタクト層と、該エミッタ層に隣接するように設けら
れ該エミッタ層に接する一端から他端に向かって実質的
にバンドキャップが狭くなるように組成が変化するＩｎ
ＧａＰ組成傾斜層とを備えたことを特徴とするヘテロ接
合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24805196A JPH1098052A (ja) | 1996-09-19 | 1996-09-19 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24805196A JPH1098052A (ja) | 1996-09-19 | 1996-09-19 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098052A true JPH1098052A (ja) | 1998-04-14 |
Family
ID=17172474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24805196A Pending JPH1098052A (ja) | 1996-09-19 | 1996-09-19 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1098052A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355947B1 (en) | 1998-08-20 | 2002-03-12 | Nec Corporation | Heterojunction bipolar transistor with band gap graded emitter |
| CN102931231A (zh) * | 2012-11-23 | 2013-02-13 | 中国科学院微电子研究所 | 一种高迁移率iii-v族半导体mos场效应晶体管 |
-
1996
- 1996-09-19 JP JP24805196A patent/JPH1098052A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6355947B1 (en) | 1998-08-20 | 2002-03-12 | Nec Corporation | Heterojunction bipolar transistor with band gap graded emitter |
| CN102931231A (zh) * | 2012-11-23 | 2013-02-13 | 中国科学院微电子研究所 | 一种高迁移率iii-v族半导体mos场效应晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6320212B1 (en) | Superlattice fabrication for InAs/GaSb/AISb semiconductor structures | |
| US5907159A (en) | Hot electron device and a resonant tunneling hot electron device | |
| JP2942500B2 (ja) | 四基コレクタＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタ | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5349201A (en) | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate | |
| US4825265A (en) | Transistor | |
| TW201929226A (zh) | 異質接面雙極性電晶體 | |
| JP2002368005A (ja) | ＧａＮ・ＨＢＴ超格子ベース構造 | |
| WO2006003845A1 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5382814A (en) | Semiconductor device with low thermally generated leakage current | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| US6768141B2 (en) | Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure | |
| JPH07283234A (ja) | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ | |
| US5532486A (en) | Heterojunction diode with low turn-on voltage | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| JPH077017A (ja) | Ｐｎ接合部を正確に配置する低濃度ドープバッファ領域を備えた電気接合装置 | |
| US5270225A (en) | Method of making a resonant tunneling semiconductor device | |
| JPH1098052A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4916495A (en) | Semiconductor device with semi-metal | |
| JP2808145B2 (ja) | 半導体装置 | |
| JP3255973B2 (ja) | 半導体装置 | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JP3228431B2 (ja) | コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH061783B2 (ja) | 半導体装置 | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ |