JP2000068286A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JP2000068286A JP2000068286A JP10234651A JP23465198A JP2000068286A JP 2000068286 A JP2000068286 A JP 2000068286A JP 10234651 A JP10234651 A JP 10234651A JP 23465198 A JP23465198 A JP 23465198A JP 2000068286 A JP2000068286 A JP 2000068286A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- emitter
- bipolar transistor
- type emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 336
- 239000000203 mixture Substances 0.000 claims description 88
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 22
- 125000005842 heteroatom Chemical group 0.000 claims description 19
- 239000000969 carrier Substances 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 30
- 230000007423 decrease Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 11
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000008029 eradication Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 従来型のバイポーラトランジスタよりエミッ
タ抵抗の低いバイポーラトランジスタを提供することで
ある。 【解決手段】 半絶縁性基板上にｎ型コレクタコンタク
ト層、ｎ型コレクタ層、ｐ型ベース層、該ｐ型ベース層
よりも禁制帯幅の大きいｎ型エミッタ層、及び該ｎ型エ
ミッタ層よりも禁制帯幅が小さくかつ不純物濃度が高い
ｎ型エミッタコンタクト層が順次形成され、前記ｎ型エ
ミッタ層と前記ｎ型エミッタコンタクト層の間に、前記
ｎ型エミッタ層よりも不純物濃度が高くかつ該ｎ型エミ
ッタ層及び前記ｎ型エミッタコンタクト層との接合面に
おいて伝導帯不連続が生じないように結晶組成を傾斜さ
せたｎ型半導体の組成傾斜層を有することを特徴とす
る。
タ抵抗の低いバイポーラトランジスタを提供することで
ある。 【解決手段】 半絶縁性基板上にｎ型コレクタコンタク
ト層、ｎ型コレクタ層、ｐ型ベース層、該ｐ型ベース層
よりも禁制帯幅の大きいｎ型エミッタ層、及び該ｎ型エ
ミッタ層よりも禁制帯幅が小さくかつ不純物濃度が高い
ｎ型エミッタコンタクト層が順次形成され、前記ｎ型エ
ミッタ層と前記ｎ型エミッタコンタクト層の間に、前記
ｎ型エミッタ層よりも不純物濃度が高くかつ該ｎ型エミ
ッタ層及び前記ｎ型エミッタコンタクト層との接合面に
おいて伝導帯不連続が生じないように結晶組成を傾斜さ
せたｎ型半導体の組成傾斜層を有することを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラトラン
ジスタに関し、特にバイポーラトランジスタの寄生抵抗
の低減に関するものである。
ジスタに関し、特にバイポーラトランジスタの寄生抵抗
の低減に関するものである。
【０００２】
【従来の技術】従来、ヘテロ接合型バイポーラトランジ
スタ（ＨＢＴ）のエミッタ抵抗低減には、たとえばイン
ターナショナル・エレクトロンデバイス・ミーティング
1997年ダイジェストブック361ページの論文TuP24に示
されるように、エミッタキャップ層とエミッタ層の間に
組成傾斜層を挿入することで伝導帯不連続によるエミッ
タ抵抗の増加を抑制する方法が一般に採用されている。
スタ（ＨＢＴ）のエミッタ抵抗低減には、たとえばイン
ターナショナル・エレクトロンデバイス・ミーティング
1997年ダイジェストブック361ページの論文TuP24に示
されるように、エミッタキャップ層とエミッタ層の間に
組成傾斜層を挿入することで伝導帯不連続によるエミッ
タ抵抗の増加を抑制する方法が一般に採用されている。
【０００３】はじめに、従来技術の構成について、エミ
ッタ層としてInGaP層を用いたＨＢＴについて具体的に
説明する。図８は、InGaPエミッタ層を用いた従来のＨ
ＢＴの一例を示すエピタキシャル層構造図である。半絶
縁性GaAs基板１（半絶縁性基板）上には、ｎ型GaAsサブ
コレクタ層２（ｎ型コレクトコンタクト層）、ｎ型GaAs
コレクタ層３（ｎ型コレクタ層）、ｐ型InGaAs組成傾斜
ベース層４（ｐ型ベース層。以下、「ベース層４」また
は「層４」ともいう。）が順に積層されている。ｎ型Ga
Asサブコレクタ層２およびベース層４の一部にはコレク
タ電極１０およびベース電極１１が蒸着されている。ベ
ース層４の上には、ｎ型InGaPエミッタ層５（ｎ型エミ
ッタ層。以下、「エミッタ層５」または「層５」ともい
う。）、Al組成を傾斜したｎ型AlGaAs組成傾斜層６（以
下、「層６」ともいう。）がある。層５及び層６におけ
る不純物濃度は、ベース−エミッタ容量の増加を防ぐた
め低い値が用いられ、1x1017cm -3から5x1017cm-3の間の
値が採用されている。層６はｎ型InGaPエミッタ層５
と、層６の上に積層されるｎ型GaAsキャップ層８（以
下、「層８」ともいう。）との間で伝導帯不連続による
エミッタ抵抗の増加を抑制するために設けられている。
層８の上に積層されるｎ型組成傾斜InGaAsコンタクト層
９（以下、「層９」ともいう。）はエミッタ電極１２と
層８の間での接触抵抗率を下げるために用いられてい
る。層８及び層９はともに抵抗値を下げるために1x1018
cm-3以上の高い不純物濃度に設定されている。ヘテロガ
ードリング部１３は、ベース電極１１とエミッタ電極１
２の間のベース層４の表面を保護するために設けられて
いる。このヘテロガードリング部１３により、ベース層
４の表面における表面再結合電流を大幅に減らすことが
できる。このヘテロガードリング部１３は、層９をエッ
チング後、AlGaAs/GaAs選択ドライエッチングにより層
８を選択的にエッチングすることで形成することができ
る。ヘテロガードリング部は完全に空乏化する必要があ
るため、層５と層６の合計膜厚が60nmの場合、層５ばか
りでなく層６の不純物濃度も少なくとも5x1017cm -3以下
にする必要がある。
ッタ層としてInGaP層を用いたＨＢＴについて具体的に
説明する。図８は、InGaPエミッタ層を用いた従来のＨ
ＢＴの一例を示すエピタキシャル層構造図である。半絶
縁性GaAs基板１（半絶縁性基板）上には、ｎ型GaAsサブ
コレクタ層２（ｎ型コレクトコンタクト層）、ｎ型GaAs
コレクタ層３（ｎ型コレクタ層）、ｐ型InGaAs組成傾斜
ベース層４（ｐ型ベース層。以下、「ベース層４」また
は「層４」ともいう。）が順に積層されている。ｎ型Ga
Asサブコレクタ層２およびベース層４の一部にはコレク
タ電極１０およびベース電極１１が蒸着されている。ベ
ース層４の上には、ｎ型InGaPエミッタ層５（ｎ型エミ
ッタ層。以下、「エミッタ層５」または「層５」ともい
う。）、Al組成を傾斜したｎ型AlGaAs組成傾斜層６（以
下、「層６」ともいう。）がある。層５及び層６におけ
る不純物濃度は、ベース−エミッタ容量の増加を防ぐた
め低い値が用いられ、1x1017cm -3から5x1017cm-3の間の
値が採用されている。層６はｎ型InGaPエミッタ層５
と、層６の上に積層されるｎ型GaAsキャップ層８（以
下、「層８」ともいう。）との間で伝導帯不連続による
エミッタ抵抗の増加を抑制するために設けられている。
層８の上に積層されるｎ型組成傾斜InGaAsコンタクト層
９（以下、「層９」ともいう。）はエミッタ電極１２と
層８の間での接触抵抗率を下げるために用いられてい
る。層８及び層９はともに抵抗値を下げるために1x1018
cm-3以上の高い不純物濃度に設定されている。ヘテロガ
ードリング部１３は、ベース電極１１とエミッタ電極１
２の間のベース層４の表面を保護するために設けられて
いる。このヘテロガードリング部１３により、ベース層
４の表面における表面再結合電流を大幅に減らすことが
できる。このヘテロガードリング部１３は、層９をエッ
チング後、AlGaAs/GaAs選択ドライエッチングにより層
８を選択的にエッチングすることで形成することができ
る。ヘテロガードリング部は完全に空乏化する必要があ
るため、層５と層６の合計膜厚が60nmの場合、層５ばか
りでなく層６の不純物濃度も少なくとも5x1017cm -3以下
にする必要がある。
【０００４】次に、従来技術でエミッタ抵抗（層５とベ
ース層４の界面からエミッタ電極１２までの抵抗)が高
い理由について説明する。図８に示すＨＢＴ構造では、
組成傾斜層を用いているため、伝導帯不連続によるポテ
ンシャルバリアは生じないが、下記に示す理由によりエ
ミッタ抵抗が高くなる。図９において、実線は、従来の
ＨＢＴにおけるエミッタ微分抵抗率を示している。エミ
ッタ面積は10μm2である。微分抵抗率ｒ(x)は（１）式
によって示され、ｒ(x)と横軸で囲まれる面積がエミッ
タ抵抗ＲEとなる。
ース層４の界面からエミッタ電極１２までの抵抗)が高
い理由について説明する。図８に示すＨＢＴ構造では、
組成傾斜層を用いているため、伝導帯不連続によるポテ
ンシャルバリアは生じないが、下記に示す理由によりエ
ミッタ抵抗が高くなる。図９において、実線は、従来の
ＨＢＴにおけるエミッタ微分抵抗率を示している。エミ
ッタ面積は10μm2である。微分抵抗率ｒ(x)は（１）式
によって示され、ｒ(x)と横軸で囲まれる面積がエミッ
タ抵抗ＲEとなる。
【数１】 図９において、点線は、層５及び層６のシート抵抗から
計算されるバルクの微分抵抗率である。図において、実
線と横軸で囲まれる面積と破線と横軸で囲まれる面積と
を比較すると、ｎ型AlGaAs組成傾斜層６の近傍でエミッ
タ抵抗がバルクの抵抗よりも高くなっていることがわか
る。層６から層５に向かって微分抵抗率が高くなってい
るのは、層６内で電子親和力が組成傾斜と共に変化して
いるために層６内で電荷の移動が生じ、層６と層５の界
面近傍で電子濃度が局所的に減少するためである。図１
０は電子濃度分布を示している。図より、層６の層８側
では電子濃度が増加し、一方層６と層５の界面近傍では
電子濃度の減少していることがわかる。
計算されるバルクの微分抵抗率である。図において、実
線と横軸で囲まれる面積と破線と横軸で囲まれる面積と
を比較すると、ｎ型AlGaAs組成傾斜層６の近傍でエミッ
タ抵抗がバルクの抵抗よりも高くなっていることがわか
る。層６から層５に向かって微分抵抗率が高くなってい
るのは、層６内で電子親和力が組成傾斜と共に変化して
いるために層６内で電荷の移動が生じ、層６と層５の界
面近傍で電子濃度が局所的に減少するためである。図１
０は電子濃度分布を示している。図より、層６の層８側
では電子濃度が増加し、一方層６と層５の界面近傍では
電子濃度の減少していることがわかる。
【０００５】
【発明が解決しようとする課題】しかしながら、図８に
示す従来構造では、エミッタを構成する層５から層９ま
でのシート抵抗から計算されたバルクの抵抗と電極１２
と層９との間の接触抵抗の和よりも、エミッタ抵抗（層
５とベース層４の界面からエミッタ電極１２までの抵
抗)がかなり高いという問題点がある。その理由は、ｎ
型AlGaAs組成傾斜層６中では、ｎ型InGaPエミッタ層５
に向かってAl組成が増加するのに伴い電子親和力が減少
し、この電子親和力の減少により電子濃度がｎ型InGaP
エミッタ層５に向かって大きく減少し高抵抗部位が形成
されるためである。
示す従来構造では、エミッタを構成する層５から層９ま
でのシート抵抗から計算されたバルクの抵抗と電極１２
と層９との間の接触抵抗の和よりも、エミッタ抵抗（層
５とベース層４の界面からエミッタ電極１２までの抵
抗)がかなり高いという問題点がある。その理由は、ｎ
型AlGaAs組成傾斜層６中では、ｎ型InGaPエミッタ層５
に向かってAl組成が増加するのに伴い電子親和力が減少
し、この電子親和力の減少により電子濃度がｎ型InGaP
エミッタ層５に向かって大きく減少し高抵抗部位が形成
されるためである。
【０００６】本発明は、上述した事情に鑑みてなされた
もので、主な目的は、従来型のバイポーラトランジスタ
よりエミッタ抵抗が低減されたバイポーラトランジスタ
を提供することであり、他の目的は、エミッタ電極とベ
ース電極の間のベース層の表面を保護するヘテロガード
リング部を容易に形成できるバイポーラトランジスタエ
ピタキシャル構造を提供することである。
もので、主な目的は、従来型のバイポーラトランジスタ
よりエミッタ抵抗が低減されたバイポーラトランジスタ
を提供することであり、他の目的は、エミッタ電極とベ
ース電極の間のベース層の表面を保護するヘテロガード
リング部を容易に形成できるバイポーラトランジスタエ
ピタキシャル構造を提供することである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明は、以下の構成を採用した。請求項１に記載の
バイポーラトランジスタは、半絶縁性基板上にｎ型コレ
クタコンタクト層、ｎ型コレクタ層、ｐ型ベース層、該
ｐ型ベース層よりも禁制帯幅の大きいｎ型エミッタ層、
及び該ｎ型エミッタ層よりも禁制帯幅が小さく、かつ、
不純物濃度が高いｎ型エミッタコンタクト層が順次形成
され、前記ｎ型エミッタ層と前記ｎ型エミッタコンタク
ト層の間に、前記ｎ型エミッタ層よりも不純物濃度が高
く、かつ、該ｎ型エミッタ層及び前記ｎ型エミッタコン
タクト層との接合面において伝導帯不連続が生じないよ
うに結晶組成を傾斜させたｎ型半導体からなる組成傾斜
層を有することを特徴とする。請求項２に記載のバイポ
ーラトランジスタは、半絶縁性基板上にｐ型コレクタコ
ンタクト層、ｐ型コレクタ層、ｎ型ベース層、該ｎ型ベ
ース層よりも禁制帯幅の大きいｐ型エミッタ層、及び該
ｐ型エミッタ層よりも禁制帯幅が小さく、かつ、不純物
濃度が高いｐ型エミッタコンタクト層が順次形成され、
前記ｐ型エミッタ層と前記ｐ型エミッタコンタクト層の
間に、前記ｐ型エミッタ層よりも不純物濃度が高く、か
つ、該ｐ型エミッタ層及び前記ｐ型エミッタコンタクト
層との接合面において価電子帯不連続が生じないように
結晶組成を傾斜させたｐ型半導体からなる組成傾斜層を
有することを特徴とする。請求項３に記載のバイポーラ
トランジスタは、請求項１または請求項２に記載のバイ
ポーラトランジスタにおいて、前記ベース層の表面層か
らなるベース領域が、前記エミッタ層からキャリアが注
入される第１の領域と前記エミッタ層からキャリアの注
入が無い第２の領域からなり、第２の領域の少なくとも
一部が前記エミッタ層からなるヘテロガードリング部に
より被膜されていることを特徴とする。請求項４に記載
のバイポーラトランジスタは、請求項１から請求項３に
記載のいずれかのバイポーラトランジスタにおいて、前
記組成傾斜層の不純物濃度が前記エミッタ層側に向かっ
て高くなる傾斜分布であることを特徴とする。請求項５
に記載のバイポーラトランジスタは、請求項１から請求
項３に記載のいずれかのバイポーラトランジスタにおい
て、前記組成傾斜層と前記エミッタ層との界面、また
は、該界面近傍の前記組成傾斜層内に不純物がプレーナ
ードープされていることを特徴とする。請求項６に記載
のバイポーラトランジスタは、請求項１から請求項５に
記載のバイポーラトランジスタにおいて、前記エミッタ
層がInGaPで前記組成傾斜層がAlGaAsであることを特徴
とする。請求項７に記載のバイポーラトランジスタは、
請求項１から請求項５に記載のバイポーラトランジスタ
において、前記エミッタ層がInPで前記組成傾斜層がInA
lAsであることを特徴とする。
の本発明は、以下の構成を採用した。請求項１に記載の
バイポーラトランジスタは、半絶縁性基板上にｎ型コレ
クタコンタクト層、ｎ型コレクタ層、ｐ型ベース層、該
ｐ型ベース層よりも禁制帯幅の大きいｎ型エミッタ層、
及び該ｎ型エミッタ層よりも禁制帯幅が小さく、かつ、
不純物濃度が高いｎ型エミッタコンタクト層が順次形成
され、前記ｎ型エミッタ層と前記ｎ型エミッタコンタク
ト層の間に、前記ｎ型エミッタ層よりも不純物濃度が高
く、かつ、該ｎ型エミッタ層及び前記ｎ型エミッタコン
タクト層との接合面において伝導帯不連続が生じないよ
うに結晶組成を傾斜させたｎ型半導体からなる組成傾斜
層を有することを特徴とする。請求項２に記載のバイポ
ーラトランジスタは、半絶縁性基板上にｐ型コレクタコ
ンタクト層、ｐ型コレクタ層、ｎ型ベース層、該ｎ型ベ
ース層よりも禁制帯幅の大きいｐ型エミッタ層、及び該
ｐ型エミッタ層よりも禁制帯幅が小さく、かつ、不純物
濃度が高いｐ型エミッタコンタクト層が順次形成され、
前記ｐ型エミッタ層と前記ｐ型エミッタコンタクト層の
間に、前記ｐ型エミッタ層よりも不純物濃度が高く、か
つ、該ｐ型エミッタ層及び前記ｐ型エミッタコンタクト
層との接合面において価電子帯不連続が生じないように
結晶組成を傾斜させたｐ型半導体からなる組成傾斜層を
有することを特徴とする。請求項３に記載のバイポーラ
トランジスタは、請求項１または請求項２に記載のバイ
ポーラトランジスタにおいて、前記ベース層の表面層か
らなるベース領域が、前記エミッタ層からキャリアが注
入される第１の領域と前記エミッタ層からキャリアの注
入が無い第２の領域からなり、第２の領域の少なくとも
一部が前記エミッタ層からなるヘテロガードリング部に
より被膜されていることを特徴とする。請求項４に記載
のバイポーラトランジスタは、請求項１から請求項３に
記載のいずれかのバイポーラトランジスタにおいて、前
記組成傾斜層の不純物濃度が前記エミッタ層側に向かっ
て高くなる傾斜分布であることを特徴とする。請求項５
に記載のバイポーラトランジスタは、請求項１から請求
項３に記載のいずれかのバイポーラトランジスタにおい
て、前記組成傾斜層と前記エミッタ層との界面、また
は、該界面近傍の前記組成傾斜層内に不純物がプレーナ
ードープされていることを特徴とする。請求項６に記載
のバイポーラトランジスタは、請求項１から請求項５に
記載のバイポーラトランジスタにおいて、前記エミッタ
層がInGaPで前記組成傾斜層がAlGaAsであることを特徴
とする。請求項７に記載のバイポーラトランジスタは、
請求項１から請求項５に記載のバイポーラトランジスタ
において、前記エミッタ層がInPで前記組成傾斜層がInA
lAsであることを特徴とする。
【０００８】本発明のバイポーラトランジスタでは、組
成傾斜層自体を高濃度化することで、組成傾斜に伴う電
子親和力の傾斜により生じる電子濃度の低下を抑制で
き、高抵抗部位の形成を抑えることができる。
成傾斜層自体を高濃度化することで、組成傾斜に伴う電
子親和力の傾斜により生じる電子濃度の低下を抑制で
き、高抵抗部位の形成を抑えることができる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。尚、既に説明した構
成要素には同一の符号を付してその説明を省略する。図
１を参照して、本発明の第１の実施形態のトランジスタ
構造は、ｐ型InGaAs組成傾斜ベース層４の上にｎ型InGa
Pエミッタ層５、層５よりも高い不純物濃度を有するｎ+
型AlGaAs組成傾斜層７（組成傾斜層）が積層され、ヘテ
ロガードリング部１３はｎ型InGaPエミッタ層５のみで
構成されていることを特徴としている。 ｐ型InGaAs組
成傾斜ベース層４の表面層からなるベース領域２０は、
ｎ型InGaPエミッタ層５からキャリアが注入される第１
の領域２０ａとｎ型InGaPエミッタ層５からキャリアの
注入が無い第２の領域２０ｂからなり、前記ヘテロガー
ドリング部１３は、第２の領域２０ｂの一部を被膜して
いる。この場合、請求項１に記載のｎ型エミッタコンタ
クト層は、層８および層９からなる。ｎ+型AlGaAs組成
傾斜層７は、ｎ型GaAsキャップ層８とｎ型InGaPエミッ
タ層５との間で伝導帯不連続が生じないようにAl組成を
傾斜させてある。ｎ型InGaPエミッタ層５内に組成傾斜
部を作製しないのは、InGaPは組成傾斜行うと格子定数
が大きくGaAsからずれるようになり、格子欠陥が多く良
好な結晶を得ることができないためである。AlGaAsの場
合は、Alの組成傾斜を行っても、AlAsはほぼGaAsと格子
定数が同じであるため、AlGaAsとGaAsの格子定数ほとん
ど変わらなく、Al組成によらずに高品位な結晶を成長す
ることが可能である。このように層７を用いることで組
成傾斜の困難なInGaPをエミッタ層、すなわち層５の材
料に用いても伝導帯不連続を抑制することができる。
て図面を参照して詳細に説明する。尚、既に説明した構
成要素には同一の符号を付してその説明を省略する。図
１を参照して、本発明の第１の実施形態のトランジスタ
構造は、ｐ型InGaAs組成傾斜ベース層４の上にｎ型InGa
Pエミッタ層５、層５よりも高い不純物濃度を有するｎ+
型AlGaAs組成傾斜層７（組成傾斜層）が積層され、ヘテ
ロガードリング部１３はｎ型InGaPエミッタ層５のみで
構成されていることを特徴としている。 ｐ型InGaAs組
成傾斜ベース層４の表面層からなるベース領域２０は、
ｎ型InGaPエミッタ層５からキャリアが注入される第１
の領域２０ａとｎ型InGaPエミッタ層５からキャリアの
注入が無い第２の領域２０ｂからなり、前記ヘテロガー
ドリング部１３は、第２の領域２０ｂの一部を被膜して
いる。この場合、請求項１に記載のｎ型エミッタコンタ
クト層は、層８および層９からなる。ｎ+型AlGaAs組成
傾斜層７は、ｎ型GaAsキャップ層８とｎ型InGaPエミッ
タ層５との間で伝導帯不連続が生じないようにAl組成を
傾斜させてある。ｎ型InGaPエミッタ層５内に組成傾斜
部を作製しないのは、InGaPは組成傾斜行うと格子定数
が大きくGaAsからずれるようになり、格子欠陥が多く良
好な結晶を得ることができないためである。AlGaAsの場
合は、Alの組成傾斜を行っても、AlAsはほぼGaAsと格子
定数が同じであるため、AlGaAsとGaAsの格子定数ほとん
ど変わらなく、Al組成によらずに高品位な結晶を成長す
ることが可能である。このように層７を用いることで組
成傾斜の困難なInGaPをエミッタ層、すなわち層５の材
料に用いても伝導帯不連続を抑制することができる。
【００１０】図２はｎ+型AlGaAs組成傾斜層７近傍にお
けるAl組成分布の例を示したものである。層７において
層８と接する部分ではAl組成は０すなわちｎ+型GaAsに
なっており、層５に向かってAl組成が増加し、層５と接
する部分ではInGaPと電子親和力が同じになるAl組成に
設定してある。層５と層７の界面では電子親和力が一致
しているため伝導帯不連続が生じないようになる。層５
の材料であるInGaPの電子親和力は結晶の成長条件で大
きく変化し、GaAsの電子親和力との差は0.03eVから0.22
eVまで変化する。このため、層７の層５との界面でのAl
組成は0.1から0.3までの範囲で設定することになる。こ
のｎ+型AlGaAs組成傾斜層７は、層５よりも高い不純物
濃度に設定してある。これは、層７における電子親和力
の傾斜による電子濃度の減少を補い、高抵抗部位の形成
を防ぐために用いられている。不純物濃度としては層７
における両端の電子親和力差を考慮すると1x1018cm-3以
上の不純物濃度とすることが望ましい。図２にはエミッ
タにおける不純物濃度分布も示してある。層７ではこの
場合1.5x1018cm-3に設定してある。層８及び層９はそれ
ぞれ5x1018cm-3, 1x1019cm-3にしてあり各層のシート抵
抗を減らすために2x1018cm-3以上の不純物濃度に設定さ
れている。不純物濃度が2x1018cm-3以上であれば、200n
mでの抵抗値はエミッタサイズが10μm2で１Ω以下と充
分低い値が得られる。ヘテロガードリング部１３は、層
５のみで構成されている。このヘテロガードリング部１
３は、層９をエッチング後、InGaPとAlGaAsの選択ドラ
イエッチングにより層８及び層７のみ削ることで容易に
形成することが可能である。本構造では層７と層５の材
料が異なるので容易に選択ドライエッチングを行うこと
ができるという利点がある。本発明構造では、図８に示
す従来例のヘテロガードリング部１３を構成している層
６のように、層７をヘテロガードリング部13の構成要素
とすることはできない。ヘテロガードリング部１３がベ
ース層４の保護層としてのみ機能するようにするために
は、完全に空乏化している必要があるが、もし層７をヘ
テロガードリング部に入れると高い不純物濃度のために
中性領域が存在し、完全には空乏化できなくなってしま
うからである。
けるAl組成分布の例を示したものである。層７において
層８と接する部分ではAl組成は０すなわちｎ+型GaAsに
なっており、層５に向かってAl組成が増加し、層５と接
する部分ではInGaPと電子親和力が同じになるAl組成に
設定してある。層５と層７の界面では電子親和力が一致
しているため伝導帯不連続が生じないようになる。層５
の材料であるInGaPの電子親和力は結晶の成長条件で大
きく変化し、GaAsの電子親和力との差は0.03eVから0.22
eVまで変化する。このため、層７の層５との界面でのAl
組成は0.1から0.3までの範囲で設定することになる。こ
のｎ+型AlGaAs組成傾斜層７は、層５よりも高い不純物
濃度に設定してある。これは、層７における電子親和力
の傾斜による電子濃度の減少を補い、高抵抗部位の形成
を防ぐために用いられている。不純物濃度としては層７
における両端の電子親和力差を考慮すると1x1018cm-3以
上の不純物濃度とすることが望ましい。図２にはエミッ
タにおける不純物濃度分布も示してある。層７ではこの
場合1.5x1018cm-3に設定してある。層８及び層９はそれ
ぞれ5x1018cm-3, 1x1019cm-3にしてあり各層のシート抵
抗を減らすために2x1018cm-3以上の不純物濃度に設定さ
れている。不純物濃度が2x1018cm-3以上であれば、200n
mでの抵抗値はエミッタサイズが10μm2で１Ω以下と充
分低い値が得られる。ヘテロガードリング部１３は、層
５のみで構成されている。このヘテロガードリング部１
３は、層９をエッチング後、InGaPとAlGaAsの選択ドラ
イエッチングにより層８及び層７のみ削ることで容易に
形成することが可能である。本構造では層７と層５の材
料が異なるので容易に選択ドライエッチングを行うこと
ができるという利点がある。本発明構造では、図８に示
す従来例のヘテロガードリング部１３を構成している層
６のように、層７をヘテロガードリング部13の構成要素
とすることはできない。ヘテロガードリング部１３がベ
ース層４の保護層としてのみ機能するようにするために
は、完全に空乏化している必要があるが、もし層７をヘ
テロガードリング部に入れると高い不純物濃度のために
中性領域が存在し、完全には空乏化できなくなってしま
うからである。
【００１１】図３は、本発明構造における電子濃度分布
の例を示している。層７は高い不純物濃度に設定されて
いるため、Alの組成傾斜に伴う電子親和力の傾斜による
電子濃度の減少を抑制できているのがわかる。一方、図
８に示す従来構造の場合は、図１０から分かるように、
層５の層８側で大きな電子濃度の減少が見られる。この
理由を説明するために、図５に層６または層７における
GaAsを基準とした電子親和力を示す。なお、GaAsを基準
とした電子親和力は、GaAsと接合したときの伝導帯不連
続量となるため、ΔＥCとも書かれる。伝導帯は真空準
位から電子親和力の大きさをひいた位置になるため、電
子親和力が小さくなると伝導帯位置は高くなる。伝導帯
がフェルミレベルよりも高くなるほど伝導帯における電
子濃度が減少するため、電子親和力が小さいほど電子濃
度は減少する。Al組成が増えるとそれに伴い電子親和力
が減少するため、Al組成の高くなる層５側では電子濃度
が低下する。一方、Al組成の低い層８側では逆に電子濃
度が増加する。この結果、層６内では電荷の再配置によ
り、層５側では層６にドープした不純物濃度よりも大幅
に低い電子濃度になってしまう。図５に示すAl組成分布
の場合、層５側では2-3x1017cm-3の電子濃度の減少が起
きる。以上の層６で起こることは層７でも同様に生じて
いるが、層７では層５側での電子濃度の減少量と比較し
１桁高い1018cm-3台でドープしてあるため、ほぼこの電
子親和力による電子濃度の減少は見られなくなってい
る。
の例を示している。層７は高い不純物濃度に設定されて
いるため、Alの組成傾斜に伴う電子親和力の傾斜による
電子濃度の減少を抑制できているのがわかる。一方、図
８に示す従来構造の場合は、図１０から分かるように、
層５の層８側で大きな電子濃度の減少が見られる。この
理由を説明するために、図５に層６または層７における
GaAsを基準とした電子親和力を示す。なお、GaAsを基準
とした電子親和力は、GaAsと接合したときの伝導帯不連
続量となるため、ΔＥCとも書かれる。伝導帯は真空準
位から電子親和力の大きさをひいた位置になるため、電
子親和力が小さくなると伝導帯位置は高くなる。伝導帯
がフェルミレベルよりも高くなるほど伝導帯における電
子濃度が減少するため、電子親和力が小さいほど電子濃
度は減少する。Al組成が増えるとそれに伴い電子親和力
が減少するため、Al組成の高くなる層５側では電子濃度
が低下する。一方、Al組成の低い層８側では逆に電子濃
度が増加する。この結果、層６内では電荷の再配置によ
り、層５側では層６にドープした不純物濃度よりも大幅
に低い電子濃度になってしまう。図５に示すAl組成分布
の場合、層５側では2-3x1017cm-3の電子濃度の減少が起
きる。以上の層６で起こることは層７でも同様に生じて
いるが、層７では層５側での電子濃度の減少量と比較し
１桁高い1018cm-3台でドープしてあるため、ほぼこの電
子親和力による電子濃度の減少は見られなくなってい
る。
【００１２】図４は、本発明構造における微分抵抗率の
例を示す。層７が1x1018cm-3以上の不純物濃度に設定し
てあるため、層５と層７との界面において高抵抗部位は
形成されない事が分かる。微分抵抗率のグラフの面積が
エミッタ抵抗に相当することから、本発明構造を用いる
ことでエミッタ抵抗が大幅に低減されていることがわか
る。グラフの面積から計算すると、エミッタ抵抗は、エ
ミッタ面積(エミッタサイズ)が10μｍ2の場合、15Ωか
ら4Ωまで低減されることになる。
例を示す。層７が1x1018cm-3以上の不純物濃度に設定し
てあるため、層５と層７との界面において高抵抗部位は
形成されない事が分かる。微分抵抗率のグラフの面積が
エミッタ抵抗に相当することから、本発明構造を用いる
ことでエミッタ抵抗が大幅に低減されていることがわか
る。グラフの面積から計算すると、エミッタ抵抗は、エ
ミッタ面積(エミッタサイズ)が10μｍ2の場合、15Ωか
ら4Ωまで低減されることになる。
【００１３】次に、第２の実施形態について説明する。
図６は第２の実施形態の組成分布と不純物濃度分布を示
している。第１の実施の形態と異なるのは、層７のかわ
りに、図６において示されているように、不純物濃度が
層５側に向かって高く傾斜した傾斜濃度分布を有するｎ
+型AlGaAs組成傾斜層１９を用いている点である。層１
９の層８側では1017cm-3台の低い不純物濃度にしてあ
り、層５側では1x1018cm -3以上の高い不純物濃度に設定
してあることを特徴としている。
図６は第２の実施形態の組成分布と不純物濃度分布を示
している。第１の実施の形態と異なるのは、層７のかわ
りに、図６において示されているように、不純物濃度が
層５側に向かって高く傾斜した傾斜濃度分布を有するｎ
+型AlGaAs組成傾斜層１９を用いている点である。層１
９の層８側では1017cm-3台の低い不純物濃度にしてあ
り、層５側では1x1018cm -3以上の高い不純物濃度に設定
してあることを特徴としている。
【００１４】次に、第３の実施形態について説明する。
第３の実施形態は、第１の実施形態における層７の代わ
りに層６を用い、層５と層６の界面近傍にシート濃度で
1x1012cm-2以上のプレーナドープを行ったものである。
プレーナードープの位置は層５と層６の界面でも、また
界面近傍の層６内部でもかまわない。
第３の実施形態は、第１の実施形態における層７の代わ
りに層６を用い、層５と層６の界面近傍にシート濃度で
1x1012cm-2以上のプレーナドープを行ったものである。
プレーナードープの位置は層５と層６の界面でも、また
界面近傍の層６内部でもかまわない。
【００１５】次に、第４の実施形態について説明する。
図７は第４の実施形態を示す層構造図である。第１の実
施形態とは、各層における材料の種類が異なっている。
第４の実施形態は、ｎ型GaAsキャップ層８が無いことを
除き、それぞれに対応する層の不純物濃度は、第１の実
施形態と同様である。第１の実施形態では、半絶縁性Ga
As基板１上にＨＢＴのエピタキシャル薄膜構造が形成さ
れるが、本実施形態では、半絶縁性InP基板上にエピタ
キシャル薄膜構造が形成される。InP基板に格子定数を
あわせるため、ｎ型GaAsサブコレクタ層２の代わりにｎ
型InGaAsサブコレクタ層が用いられる。同様に、ｎ型Ga
Asコレクタ層３、ｎ型InGaPエミッタ層５、ｎ+型AlGaAs
組成傾斜層７の代わりに、それぞれｎ型InPコレクタ層
１６、ｎ型InPエミッタ層１６、ｎ+型InAlAs組成傾斜層
１８が用いられる。これらはInP基板に格子整合するよ
うに材料を変えてあるが、各層の機能は第１の実施形態
と同様である。ｎ+型InAlAs組成傾斜層１８におけるAl
の組成は、接する層９及びｎ型InPエミッタ層１７との
間で伝導帯不連続が生じないように変化させる。
図７は第４の実施形態を示す層構造図である。第１の実
施形態とは、各層における材料の種類が異なっている。
第４の実施形態は、ｎ型GaAsキャップ層８が無いことを
除き、それぞれに対応する層の不純物濃度は、第１の実
施形態と同様である。第１の実施形態では、半絶縁性Ga
As基板１上にＨＢＴのエピタキシャル薄膜構造が形成さ
れるが、本実施形態では、半絶縁性InP基板上にエピタ
キシャル薄膜構造が形成される。InP基板に格子定数を
あわせるため、ｎ型GaAsサブコレクタ層２の代わりにｎ
型InGaAsサブコレクタ層が用いられる。同様に、ｎ型Ga
Asコレクタ層３、ｎ型InGaPエミッタ層５、ｎ+型AlGaAs
組成傾斜層７の代わりに、それぞれｎ型InPコレクタ層
１６、ｎ型InPエミッタ層１６、ｎ+型InAlAs組成傾斜層
１８が用いられる。これらはInP基板に格子整合するよ
うに材料を変えてあるが、各層の機能は第１の実施形態
と同様である。ｎ+型InAlAs組成傾斜層１８におけるAl
の組成は、接する層９及びｎ型InPエミッタ層１７との
間で伝導帯不連続が生じないように変化させる。
【００１６】第１の実施形態では、エミッタ層として、
ｎ型InGaPエミッタ層５を用いて説明してきたが、材料
はInGaPに限らず、AlGaAsやInAlAs、InGaAsP、InGaAlP
等のバンドギャップの広い半導体でもかまわない。ま
た、ベース層として、ｐ型InGaAs組成傾斜層４を用いて
説明したが、ｐ型の半導体層であればInGaAsに限らずAl
GaAsやGaAs等の半導体でもかまわない。さらに、コレク
タ層として、ｎ型GaAs層を第１の実施形態の説明で用い
たが、p-GaAsやGaAs以外の半導体層でもかまわない。ま
た、第１の実施形態から第４の実施形態まで、ｎ型半導
体の場合について述べてきたが、ｎ型とｐ型を反転した
場合でもかまわない。その場合は、層７は層５と層８と
の価電子帯不連続を無くすように組成の傾斜を行う。な
お、本発明は、ＨＢＴのエミッタ抵抗に限らず、組成傾
斜を有する部位の抵抗を低減するために適用することが
可能である。
ｎ型InGaPエミッタ層５を用いて説明してきたが、材料
はInGaPに限らず、AlGaAsやInAlAs、InGaAsP、InGaAlP
等のバンドギャップの広い半導体でもかまわない。ま
た、ベース層として、ｐ型InGaAs組成傾斜層４を用いて
説明したが、ｐ型の半導体層であればInGaAsに限らずAl
GaAsやGaAs等の半導体でもかまわない。さらに、コレク
タ層として、ｎ型GaAs層を第１の実施形態の説明で用い
たが、p-GaAsやGaAs以外の半導体層でもかまわない。ま
た、第１の実施形態から第４の実施形態まで、ｎ型半導
体の場合について述べてきたが、ｎ型とｐ型を反転した
場合でもかまわない。その場合は、層７は層５と層８と
の価電子帯不連続を無くすように組成の傾斜を行う。な
お、本発明は、ＨＢＴのエミッタ抵抗に限らず、組成傾
斜を有する部位の抵抗を低減するために適用することが
可能である。
【００１７】
【実施例】図１において、例えば、ｐ型InGaAs組成傾斜
ベース層４の上に、50nmのｎ型InGaPエミッタ層５、50n
mのｎ+型AlGaAs組成傾斜層７、120nmのｎ型GaAs層８、8
0nmのｎ型InGaAs組成傾斜コンタクト層９が順次積層し
た場合を例にとって本発明について説明する。ｎ型InGa
Pエミッタ層５の厚さはあまり厚すぎると、ヘテロガー
ドリング部１３が完全空乏化しなくなるため、不純物濃
度が3x1017cm-3の場合130nm以下にする必要がある。
ベース層４の上に、50nmのｎ型InGaPエミッタ層５、50n
mのｎ+型AlGaAs組成傾斜層７、120nmのｎ型GaAs層８、8
0nmのｎ型InGaAs組成傾斜コンタクト層９が順次積層し
た場合を例にとって本発明について説明する。ｎ型InGa
Pエミッタ層５の厚さはあまり厚すぎると、ヘテロガー
ドリング部１３が完全空乏化しなくなるため、不純物濃
度が3x1017cm-3の場合130nm以下にする必要がある。
【００１８】図２は、この場合の各層における不純物濃
度を示したものである。層７は電子親和力の傾斜による
電子濃度の部分的な減少を防ぐためには、1x10 18cm-3以
上の不純物濃度にする必要がある。電子濃度の減少は、
層７の層５側の界面近傍で起きるため、特に層７の層５
側の界面近傍では、高い不純物濃度に設定しなければ電
子濃度の減少による高抵抗を抑制することができない。
層７におけるAl組成分布は、図２に示されているとおり
である。層７の層８との界面では、Al組成が０すなわち
GaAsであり、一方、層７の層５との界面ではAl組成が0.
23のAl0.23Ga0.77Asになっている。GaAsを基準としたIn
GaPの電子親和力は、InGaPの成長温度が高い場合0.03eV
に、成長温度が低く結晶性が悪い場合は0.22eVと変化す
るため、層５におけるInGaP層の成長条件に応じて層７
の層５側でのAl組成を0.05から0.23の間で、層５と層７
の間で伝導帯不連続が生じないようにAl組成を設定する
必要がある。一般的にはGaAsを基準にしたInGaPの電子
親和力は0.21eVなので、層７におけるAl組成は0から0.2
2までの組成傾斜層とするのが好適である。層７の厚さ
は50nmあれば充分でありこれ以上厚くしてもエミッタ抵
抗低減の効果に変化はない。一方、層７の厚さがあまり
に薄すぎると実質上伝導帯不連続が生じポテンシャルバ
リアが生じて高抵抗になってしまうため、層７の厚さと
しては1nm以上必要である。Al組成傾斜層作製のしやす
さを考慮すると層７の厚さとしては10nm以上であること
が望ましい。層８および層９はシート抵抗を下げるとい
う観点から不純物濃度は1018cm-3以上に設定してある。
度を示したものである。層７は電子親和力の傾斜による
電子濃度の部分的な減少を防ぐためには、1x10 18cm-3以
上の不純物濃度にする必要がある。電子濃度の減少は、
層７の層５側の界面近傍で起きるため、特に層７の層５
側の界面近傍では、高い不純物濃度に設定しなければ電
子濃度の減少による高抵抗を抑制することができない。
層７におけるAl組成分布は、図２に示されているとおり
である。層７の層８との界面では、Al組成が０すなわち
GaAsであり、一方、層７の層５との界面ではAl組成が0.
23のAl0.23Ga0.77Asになっている。GaAsを基準としたIn
GaPの電子親和力は、InGaPの成長温度が高い場合0.03eV
に、成長温度が低く結晶性が悪い場合は0.22eVと変化す
るため、層５におけるInGaP層の成長条件に応じて層７
の層５側でのAl組成を0.05から0.23の間で、層５と層７
の間で伝導帯不連続が生じないようにAl組成を設定する
必要がある。一般的にはGaAsを基準にしたInGaPの電子
親和力は0.21eVなので、層７におけるAl組成は0から0.2
2までの組成傾斜層とするのが好適である。層７の厚さ
は50nmあれば充分でありこれ以上厚くしてもエミッタ抵
抗低減の効果に変化はない。一方、層７の厚さがあまり
に薄すぎると実質上伝導帯不連続が生じポテンシャルバ
リアが生じて高抵抗になってしまうため、層７の厚さと
しては1nm以上必要である。Al組成傾斜層作製のしやす
さを考慮すると層７の厚さとしては10nm以上であること
が望ましい。層８および層９はシート抵抗を下げるとい
う観点から不純物濃度は1018cm-3以上に設定してある。
【００１９】次に、本発明におけるヘテロガードリング
部１３の形成方法について述べる。はじめに、塩素ガス
を用いたドライエッチングにより層９を除去する。次に
硫酸系エッチャントにより層８及び層７を除去する。硫
酸系エッチャントは硫酸と過酸化水素と水を1:8:600で
混合したものである。このエッチャントはGaAs及びAlGa
Asを削るが、InGaPをエッチングすることはできないた
め、選択的に層７までを除去することができる。InGaP
は塩素を含む塩酸系エッチャントでしか削ることができ
ないため、一般的にGaAsのエッチングに用いられる燐酸
系エッチャントでも、硫酸系エッチャントと同様に選択
的に層７までをエッチングすることができる。燐酸系エ
ッチャントは、燐酸、過酸化水素、水を1:4:90で混合し
たものである。このように、塩素を含まないエッチャン
トを用いることで、ヘテロガードリング部１３は制御性
よく容易に形成することができる。
部１３の形成方法について述べる。はじめに、塩素ガス
を用いたドライエッチングにより層９を除去する。次に
硫酸系エッチャントにより層８及び層７を除去する。硫
酸系エッチャントは硫酸と過酸化水素と水を1:8:600で
混合したものである。このエッチャントはGaAs及びAlGa
Asを削るが、InGaPをエッチングすることはできないた
め、選択的に層７までを除去することができる。InGaP
は塩素を含む塩酸系エッチャントでしか削ることができ
ないため、一般的にGaAsのエッチングに用いられる燐酸
系エッチャントでも、硫酸系エッチャントと同様に選択
的に層７までをエッチングすることができる。燐酸系エ
ッチャントは、燐酸、過酸化水素、水を1:4:90で混合し
たものである。このように、塩素を含まないエッチャン
トを用いることで、ヘテロガードリング部１３は制御性
よく容易に形成することができる。
【００２０】図３は、本実施例構造における電子濃度分
布を示している。計算に用いた不純物濃度は図２に示し
たものである。計算は２次元デバイスシミュレータを用
いて行った。エミッタ電流は1.2x105 A/cm2である。層
７の不純物濃度は1.5x1018cm-3に設定してあるが、電子
濃度は、層５側では1017cm-3台に、層８側では1.5x1018
cm-3以上になっており不純物濃度と実際の電子濃度が一
致していない。前述の図１０は従来例における電子濃度
分布を示しているが、従来構造では、ｎ型AlGaAs組成傾
斜層６の不純物濃度が1017cm-3台で低いために層６での
電子濃度分布の変化が顕著になっている。層６側では電
子濃度が著しく減少し、一方層８側では逆に電子濃度が
増加している。これらの層６及び層７での電子濃度分布
は、Al組成傾斜をおこなっているために、これに伴い電
子親和力が変化していることにより引き起こされてい
る。層６と層７のAl組成傾斜の仕方は同様であるので、
電子親和力の変化も同様である。
布を示している。計算に用いた不純物濃度は図２に示し
たものである。計算は２次元デバイスシミュレータを用
いて行った。エミッタ電流は1.2x105 A/cm2である。層
７の不純物濃度は1.5x1018cm-3に設定してあるが、電子
濃度は、層５側では1017cm-3台に、層８側では1.5x1018
cm-3以上になっており不純物濃度と実際の電子濃度が一
致していない。前述の図１０は従来例における電子濃度
分布を示しているが、従来構造では、ｎ型AlGaAs組成傾
斜層６の不純物濃度が1017cm-3台で低いために層６での
電子濃度分布の変化が顕著になっている。層６側では電
子濃度が著しく減少し、一方層８側では逆に電子濃度が
増加している。これらの層６及び層７での電子濃度分布
は、Al組成傾斜をおこなっているために、これに伴い電
子親和力が変化していることにより引き起こされてい
る。層６と層７のAl組成傾斜の仕方は同様であるので、
電子親和力の変化も同様である。
【００２１】図５は層７におけるAl組成と電子親和力の
関係を示している。層６も同様である。図の右側の層８
側では電子親和力が大きく、一方、左側の層５側では電
子親和力が小さくなっている。電子親和力が大きいほど
電子は引き寄せられるため、層７内では電荷の移動が起
きる。その結果、層７の内部では、層５側から層７側に
向かい電荷の再配置が起き、不純物濃度に対して、層５
側では大幅に少ない電子濃度になってしまう。図５に示
す電子親和力の傾斜の場合、層５側で2〜3x101 7cm-3の
電子濃度の減少が起きる。その結果、従来例の場合、層
６の不純物濃度が3x1017cm-3であるので、層５側で電子
濃度の枯渇が生じてしまう。本発明の場合、層７の不純
物濃度は1018cm-3と充分高いために、層５側での電子濃
度の減少は実質上ほとんど見えなくなっている。
関係を示している。層６も同様である。図の右側の層８
側では電子親和力が大きく、一方、左側の層５側では電
子親和力が小さくなっている。電子親和力が大きいほど
電子は引き寄せられるため、層７内では電荷の移動が起
きる。その結果、層７の内部では、層５側から層７側に
向かい電荷の再配置が起き、不純物濃度に対して、層５
側では大幅に少ない電子濃度になってしまう。図５に示
す電子親和力の傾斜の場合、層５側で2〜3x101 7cm-3の
電子濃度の減少が起きる。その結果、従来例の場合、層
６の不純物濃度が3x1017cm-3であるので、層５側で電子
濃度の枯渇が生じてしまう。本発明の場合、層７の不純
物濃度は1018cm-3と充分高いために、層５側での電子濃
度の減少は実質上ほとんど見えなくなっている。
【００２２】図４は、本実施例構造における微分抵抗率
を示す。この微分抵抗率ｒ(x)は次のようにして求め
た。はじめに電子の擬フェルミレベルを2次元デバイス
シミュレータにより計算する。この擬フェルミレベルを
位置で微分した後、さらに電流で微分することにより求
められる。この微分抵抗率を、層５から層９までの位置
で積分することによりエミッタ抵抗ＲEが得られる。こ
れは、微分抵抗率の位置積分により、積分領域の両端で
の擬フェルミレベルの差、すなわち両端にかかる電位
差、に対する電流微分になり、エミッタを形成する層５
から層９までの間の抵抗になる。従って、（１）式に示
すように、微分抵抗のグラフで囲まれる面積がエミッタ
抵抗となるため、微分抵抗率が小さいほどエミッタ抵抗
は小さくなる。図９を参照すると、従来例では、層６の
層５側で電子濃度が枯渇しているために非常に高い抵抗
部位が形成されていることが分かる。一方、本発明で
は、従来例に示すような高抵抗部位は完全に抑制されて
いるのが分かる。これら微分抵抗率を積分してエミッタ
抵抗を求めたところ、エミッタ面積が10μm2の場合、従
来例では15Ω、本実施例構造では4Ωとなり、エミッタ
抵抗がおよそ1/4の値に低減されていることが分かっ
た。実際にデバイス試作し、オープンコレクタ法により
エミッタ抵抗を評価したところ、従来例では18Ω、本発
明では5Ωと、ほぼシミュレーションどおり、本発明構
造を用いることによりエミッタ抵抗が大幅に低減できる
ことが検証された。
を示す。この微分抵抗率ｒ(x)は次のようにして求め
た。はじめに電子の擬フェルミレベルを2次元デバイス
シミュレータにより計算する。この擬フェルミレベルを
位置で微分した後、さらに電流で微分することにより求
められる。この微分抵抗率を、層５から層９までの位置
で積分することによりエミッタ抵抗ＲEが得られる。こ
れは、微分抵抗率の位置積分により、積分領域の両端で
の擬フェルミレベルの差、すなわち両端にかかる電位
差、に対する電流微分になり、エミッタを形成する層５
から層９までの間の抵抗になる。従って、（１）式に示
すように、微分抵抗のグラフで囲まれる面積がエミッタ
抵抗となるため、微分抵抗率が小さいほどエミッタ抵抗
は小さくなる。図９を参照すると、従来例では、層６の
層５側で電子濃度が枯渇しているために非常に高い抵抗
部位が形成されていることが分かる。一方、本発明で
は、従来例に示すような高抵抗部位は完全に抑制されて
いるのが分かる。これら微分抵抗率を積分してエミッタ
抵抗を求めたところ、エミッタ面積が10μm2の場合、従
来例では15Ω、本実施例構造では4Ωとなり、エミッタ
抵抗がおよそ1/4の値に低減されていることが分かっ
た。実際にデバイス試作し、オープンコレクタ法により
エミッタ抵抗を評価したところ、従来例では18Ω、本発
明では5Ωと、ほぼシミュレーションどおり、本発明構
造を用いることによりエミッタ抵抗が大幅に低減できる
ことが検証された。
【００２３】
【発明の効果】以上詳細に説明したように、本発明に係
るバイポーラトランジスタによれば、エミッタ層（図１
におけるｎ型InGaPエミッタ層５）が材料的に組成傾斜
をすることが困難であっても、組成傾斜のしやすい材料
を組成傾斜層（図１におけるｎ +型AlGaAs組成傾斜層
７）として用いて伝導帯不連続を防ぎ、この組成傾斜層
を高い不純物濃度でドーピングすることにより、組成傾
斜に伴う電子親和力の変化による高抵抗部位の形成を抑
制できるので、バイポーラトランジスタのエミッタ抵抗
を低減することができるという効果が得られる。また、
本発明に係るバイポーラトランジスタによれば、エミッ
タ層（図１におけるｎ型InGaPエミッタ層５）と高い不
純物濃度の組成傾斜層（図１におけるｎ+型AlGaAs組成
傾斜層７）とが別の材料で形成されているので、容易に
選択エッチングができるためエミッタ電極とベース電極
の間のベース表面を保護するヘテロガードリング部を容
易に形成できるという効果が得られる。
るバイポーラトランジスタによれば、エミッタ層（図１
におけるｎ型InGaPエミッタ層５）が材料的に組成傾斜
をすることが困難であっても、組成傾斜のしやすい材料
を組成傾斜層（図１におけるｎ +型AlGaAs組成傾斜層
７）として用いて伝導帯不連続を防ぎ、この組成傾斜層
を高い不純物濃度でドーピングすることにより、組成傾
斜に伴う電子親和力の変化による高抵抗部位の形成を抑
制できるので、バイポーラトランジスタのエミッタ抵抗
を低減することができるという効果が得られる。また、
本発明に係るバイポーラトランジスタによれば、エミッ
タ層（図１におけるｎ型InGaPエミッタ層５）と高い不
純物濃度の組成傾斜層（図１におけるｎ+型AlGaAs組成
傾斜層７）とが別の材料で形成されているので、容易に
選択エッチングができるためエミッタ電極とベース電極
の間のベース表面を保護するヘテロガードリング部を容
易に形成できるという効果が得られる。
【図１】 本発明の第１の実施形態の層構造を示す図で
ある。
ある。
【図２】 本発明の第１の実施形態における不純物濃度
分布及び組成分布を示す図である。
分布及び組成分布を示す図である。
【図３】 本発明の第１の実施形態における電子濃度分
布を示す図である。
布を示す図である。
【図４】 本発明の第１の実施形態における微分抵抗率
の分布を示す図である。
の分布を示す図である。
【図５】 本発明の第１の実施形態における電子親和力
及び組成の分布を示す図である。
及び組成の分布を示す図である。
【図６】 本発明の第２の実施形態における不純物濃度
分布及び組成分布を示す図である。
分布及び組成分布を示す図である。
【図７】 本発明の第４の実施形態を示す層構造図であ
る。
る。
【図８】 従来のヘテロ接合バイポーラトランジスタの
層構造の例を示す図である。
層構造の例を示す図である。
【図９】 従来のヘテロ接合バイポーラトランジスタの
微分抵抗率の分布を示す図である。
微分抵抗率の分布を示す図である。
【図１０】 従来のヘテロ接合バイポーラトランジスタ
における電子濃度分布を示す図である。
における電子濃度分布を示す図である。
１ 半絶縁性GaAs基板（半絶縁性基板） ２ ｎ型GaAsサブコレクタ層（ｎ型コレクタコンタクト
層） ３ ｎ型GaAsコレクタ層（ｎ型コレクタ層） ４ ｐ型InGaAs組成傾斜ベース層（ｐ型ベース層） ５ ｎ型InGaPエミッタ層（ｎ型エミッタ層） ６ ｎ型AlGaAs組成傾斜層 ７ ｎ+型AlGaAs組成傾斜層（組成傾斜層） ８ ｎ型GaAsキャップ層（ｎ型エミッタコンタクト層） ９ ｎ型組成傾斜InGaAsコンタクト層（ｎ型エミッタコ
ンタクト層） １３ ヘテロガードリング部 １４ 半絶縁性InP基板（半絶縁性基板） １５ ｎ型InGaAsサブコレクタ層（ｎ型コレクタコンタ
クト層） １６ ｎ型InPコレクタ層（ｎ型コレクタ層） １７ ｎ型InPエミッタ層（ｎ型エミッタ層） １８ ｎ+型AlInAs組成傾斜層（組成傾斜層） １９ 不純物濃度とAl組成を傾斜したｎ+型AlGaAs層（組
成傾斜層） ２０ ベース領域 ２０ａ 第１の領域 ２０ｂ 第２の領域
層） ３ ｎ型GaAsコレクタ層（ｎ型コレクタ層） ４ ｐ型InGaAs組成傾斜ベース層（ｐ型ベース層） ５ ｎ型InGaPエミッタ層（ｎ型エミッタ層） ６ ｎ型AlGaAs組成傾斜層 ７ ｎ+型AlGaAs組成傾斜層（組成傾斜層） ８ ｎ型GaAsキャップ層（ｎ型エミッタコンタクト層） ９ ｎ型組成傾斜InGaAsコンタクト層（ｎ型エミッタコ
ンタクト層） １３ ヘテロガードリング部 １４ 半絶縁性InP基板（半絶縁性基板） １５ ｎ型InGaAsサブコレクタ層（ｎ型コレクタコンタ
クト層） １６ ｎ型InPコレクタ層（ｎ型コレクタ層） １７ ｎ型InPエミッタ層（ｎ型エミッタ層） １８ ｎ+型AlInAs組成傾斜層（組成傾斜層） １９ 不純物濃度とAl組成を傾斜したｎ+型AlGaAs層（組
成傾斜層） ２０ ベース領域 ２０ａ 第１の領域 ２０ｂ 第２の領域
Claims (7)
- 【請求項１】 半絶縁性基板上にｎ型コレクタコンタク
ト層、ｎ型コレクタ層、ｐ型ベース層、該ｐ型ベース層
よりも禁制帯幅の大きいｎ型エミッタ層、及び該ｎ型エ
ミッタ層よりも禁制帯幅が小さく、かつ、不純物濃度が
高いｎ型エミッタコンタクト層が順次形成され、 前記ｎ型エミッタ層と前記ｎ型エミッタコンタクト層の
間に、前記ｎ型エミッタ層よりも不純物濃度が高く、か
つ、該ｎ型エミッタ層及び前記ｎ型エミッタコンタクト
層との接合面において伝導帯不連続が生じないように結
晶組成を傾斜させたｎ型半導体からなる組成傾斜層を有
することを特徴とするバイポーラトランジスタ。 - 【請求項２】 半絶縁性基板上にｐ型コレクタコンタク
ト層、ｐ型コレクタ層、ｎ型ベース層、該ｎ型ベース層
よりも禁制帯幅の大きいｐ型エミッタ層、及び該ｐ型エ
ミッタ層よりも禁制帯幅が小さくかつ不純物濃度が高い
ｐ型エミッタコンタクト層が順次形成され、 前記ｐ型エミッタ層と前記ｐ型エミッタコンタクト層の
間に、前記ｐ型エミッタ層よりも不純物濃度が高く、か
つ、該ｐ型エミッタ層及び前記ｐ型エミッタコンタクト
層との接合面において価電子帯不連続が生じないように
結晶組成を傾斜させたｐ型半導体からなる組成傾斜層を
有することを特徴とするバイポーラトランジスタ。 - 【請求項３】 前記ベース層の表面層からなるベース領
域が、前記エミッタ層からキャリアが注入される第１の
領域と前記エミッタ層からキャリアの注入が無い第２の
領域からなり、第２の領域の少なくとも一部が前記エミ
ッタ層からなるヘテロガードリング部により被膜されて
いることを特徴とする請求項１または請求項２に記載の
バイポーラトランジスタ。 - 【請求項４】 前記組成傾斜層の不純物濃度が前記エミ
ッタ層側に向かって高くなる傾斜分布であることを特徴
とする請求項１から請求項３に記載のいずれかのバイポ
ーラトランジスタ。 - 【請求項５】 前記組成傾斜層と前記エミッタ層との界
面、または、該界面近傍の前記組成傾斜層内に不純物が
プレーナードープされていることを特徴とする請求項１
から請求項３に記載のいずれかのバイポーラトランジス
タ。 - 【請求項６】 前記エミッタ層がInGaPで前記組成傾斜
層がAlGaAsであることを特徴とする請求項１から請求項
５に記載のバイポーラトランジスタ。 - 【請求項７】 前記エミッタ層がInPで前記組成傾斜層
がInAlAsであることを特徴とする請求項１から請求項５
に記載のバイポーラトランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23465198A JP3252805B2 (ja) | 1998-08-20 | 1998-08-20 | バイポーラトランジスタ |
| US09/357,821 US6355947B1 (en) | 1998-08-20 | 1999-07-21 | Heterojunction bipolar transistor with band gap graded emitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23465198A JP3252805B2 (ja) | 1998-08-20 | 1998-08-20 | バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068286A true JP2000068286A (ja) | 2000-03-03 |
| JP3252805B2 JP3252805B2 (ja) | 2002-02-04 |
Family
ID=16974366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23465198A Expired - Fee Related JP3252805B2 (ja) | 1998-08-20 | 1998-08-20 | バイポーラトランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6355947B1 (ja) |
| JP (1) | JP3252805B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1274133A2 (en) * | 2001-07-04 | 2003-01-08 | Sumitomo Chemical Company, Limited | Thin-film crystal wafer having a pn junction and its manufacturing method |
| JP2004088107A (ja) * | 2002-08-23 | 2004-03-18 | Agilent Technol Inc | エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ（ｈｂｔ） |
| JP2009032869A (ja) * | 2007-07-26 | 2009-02-12 | Sumitomo Chemical Co Ltd | ヘテロ接合バイポーラトランジスタ |
| US10374071B2 (en) | 2016-07-11 | 2019-08-06 | Murata Manufacturing Co., Ltd. | Heterojunction bipolar transistor |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3341740B2 (ja) * | 1999-11-15 | 2002-11-05 | 日本電気株式会社 | ヘテロバイポーラ型トランジスタ及びその製造方法 |
| JP3681942B2 (ja) * | 1999-12-28 | 2005-08-10 | 松下電器産業株式会社 | バイポーラトランジスタの製造方法 |
| US6624449B1 (en) * | 2001-07-17 | 2003-09-23 | David C. Scott | Three terminal edge illuminated epilayer waveguide phototransistor |
| JP4777699B2 (ja) * | 2005-06-13 | 2011-09-21 | 本田技研工業株式会社 | バイポーラ型半導体装置およびその製造方法 |
| US20090045437A1 (en) * | 2007-08-15 | 2009-02-19 | Northrop Grumman Space & Mission Systems Corp. | Method and apparatus for forming a semi-insulating transition interface |
| TWI643337B (zh) * | 2017-10-17 | 2018-12-01 | 全新光電科技股份有限公司 | 具有能隙漸變的電洞阻隔層之異質接面雙極性電晶體結構 |
| US10818781B2 (en) * | 2018-10-16 | 2020-10-27 | Visual Photonics Epitaxy Co., Ltd. | Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0227153A (ja) | 1988-07-18 | 1990-01-29 | Hitachi Ltd | 複式気化器の２次弁制御機構 |
| JPH02256243A (ja) | 1989-03-29 | 1990-10-17 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
| JP2980630B2 (ja) | 1989-11-27 | 1999-11-22 | 株式会社東芝 | 化合物半導体装置 |
| JP2990875B2 (ja) | 1991-08-01 | 1999-12-13 | 松下電器産業株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| JPH05243256A (ja) | 1992-03-02 | 1993-09-21 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| JP3218675B2 (ja) | 1992-03-31 | 2001-10-15 | ソニー株式会社 | ビデオカメラ |
| JPH06232148A (ja) | 1993-02-02 | 1994-08-19 | Fujitsu Ltd | 積層型半導体装置の製造方法 |
| JP3117831B2 (ja) * | 1993-02-17 | 2000-12-18 | シャープ株式会社 | 半導体装置 |
| JP3311848B2 (ja) * | 1993-12-27 | 2002-08-05 | 富士通株式会社 | バイポーラトランジスタ |
| JP3315839B2 (ja) * | 1994-10-21 | 2002-08-19 | 旭光学工業株式会社 | 超広角ズームレンズ |
| JP3368452B2 (ja) | 1995-04-25 | 2003-01-20 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| JPH1098052A (ja) | 1996-09-19 | 1998-04-14 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| JP3228327B2 (ja) | 1997-12-22 | 2001-11-12 | 日本電気株式会社 | 半導体装置 |
-
1998
- 1998-08-20 JP JP23465198A patent/JP3252805B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-21 US US09/357,821 patent/US6355947B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1274133A2 (en) * | 2001-07-04 | 2003-01-08 | Sumitomo Chemical Company, Limited | Thin-film crystal wafer having a pn junction and its manufacturing method |
| EP1274133A3 (en) * | 2001-07-04 | 2003-01-22 | Sumitomo Chemical Company, Limited | Thin-film crystal wafer having a pn junction and its manufacturing method |
| US6744078B2 (en) | 2001-07-04 | 2004-06-01 | Sumitomo Chemical Company, Limited | Heterojunction structure with a charge compensation layer formed between two group III-V semiconductor layers |
| JP2004088107A (ja) * | 2002-08-23 | 2004-03-18 | Agilent Technol Inc | エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ（ｈｂｔ） |
| JP2009032869A (ja) * | 2007-07-26 | 2009-02-12 | Sumitomo Chemical Co Ltd | ヘテロ接合バイポーラトランジスタ |
| US10374071B2 (en) | 2016-07-11 | 2019-08-06 | Murata Manufacturing Co., Ltd. | Heterojunction bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| US6355947B1 (en) | 2002-03-12 |
| JP3252805B2 (ja) | 2002-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3594482B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5631477A (en) | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor | |
| JP2801624B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| TWI695504B (zh) | 異質接面雙極性電晶體 | |
| US5041882A (en) | Heterojunction bipolar transistor | |
| JP3252805B2 (ja) | バイポーラトランジスタ | |
| JPH0669222A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPH05109753A (ja) | バイポーラトランジスタ | |
| US4929984A (en) | Resonant tunnelling barrier structure device | |
| JPH0570309B2 (ja) | ||
| JP2004088107A (ja) | エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ（ｈｂｔ） | |
| JP3945303B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3282115B2 (ja) | ヘテロ接合トランジスタ | |
| JPH05304165A (ja) | ヘテロ接合トランジスタ | |
| US20100200894A1 (en) | Hetero junction bipolar transistor | |
| JPH04221834A (ja) | ダブルヘテロバイポーラトランジスタ | |
| JPH0575170B2 (ja) | ||
| JP2004200286A (ja) | 共鳴トンネル障壁構造 | |
| JP5739357B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP6240061B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH05226376A (ja) | 半導体装置およびその製造方法 | |
| JP2692559B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4075514B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0483346A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH063806B2 (ja) | ヘテロ接合バイポ−ラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |