JP2004200286A - 共鳴トンネル障壁構造 - Google Patents
共鳴トンネル障壁構造 Download PDFInfo
- Publication number
- JP2004200286A JP2004200286A JP2002365087A JP2002365087A JP2004200286A JP 2004200286 A JP2004200286 A JP 2004200286A JP 2002365087 A JP2002365087 A JP 2002365087A JP 2002365087 A JP2002365087 A JP 2002365087A JP 2004200286 A JP2004200286 A JP 2004200286A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- barrier
- barrier layer
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
【課題】障壁層へのＩｎ偏析の影響を抑制することが可能な構造の高性能の共鳴トンネル障壁構造を提供する。
【解決手段】ｎ型の導電性を有するコレクタ層１と、ｎ型の導電性を有するエミッタ層２と、コレクタ層１およびエミッタ層２のキャリアに対して障壁として作用する導電性が中性の第１の障壁層３と、導電性が中性であって、その伝導帯の下端がエミッタ層２の伝導帯の下端よりも低い位置にある量子井戸層４と、コレクタ層１およびエミッタ層２のキャリアに対して障壁として作用する導電性が中性の第２の障壁層５と、コレクタ層１およびエミッタ層２のキャリアに対して障壁として作用する導電性が中性の第３の障壁層６よりなり、コレクタ層１、第１の障壁層３、量子井戸層４、第２の障壁層５、第３の障壁層６、エミッタ層２の順に積層して構成してなる共鳴トンネル障壁構造とする。
【選択図】図１
【解決手段】ｎ型の導電性を有するコレクタ層１と、ｎ型の導電性を有するエミッタ層２と、コレクタ層１およびエミッタ層２のキャリアに対して障壁として作用する導電性が中性の第１の障壁層３と、導電性が中性であって、その伝導帯の下端がエミッタ層２の伝導帯の下端よりも低い位置にある量子井戸層４と、コレクタ層１およびエミッタ層２のキャリアに対して障壁として作用する導電性が中性の第２の障壁層５と、コレクタ層１およびエミッタ層２のキャリアに対して障壁として作用する導電性が中性の第３の障壁層６よりなり、コレクタ層１、第１の障壁層３、量子井戸層４、第２の障壁層５、第３の障壁層６、エミッタ層２の順に積層して構成してなる共鳴トンネル障壁構造とする。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、超高速素子、機能素子に利用される共鳴トンネルダイオードや共鳴トンネルトランジスタの構成要素である共鳴トンネル障壁構造に関する。
【０００２】
【従来の技術】
【非特許文献１】
H.Matsuzaki,J.Osaka,H.Sugiyama,T.Kobayashi,T.Enoki,Inst.Phys.Conf.Ser.No.170,(2002),p.63-67.
【非特許文献２】
F.G.Celii,Y.-C.Kao,A.J.Katz,and T.S.Moise,J.Vac.Sci.Technol.A13,(1995)p.733.
電流電圧特性に現れる負性微分抵抗特性を特徴とする共鳴トンネルダイオードや共鳴トンネルトランジスタには、さまざまな構造が提案されている。
共鳴トンネル特性の性能指標には、電流の極大値（共鳴トンネル条件時に流れる電流）ＩＰとその時の印加電圧ＶＰ、電流の極小値ＩＶとその時の印加電圧ＶＶ、ＶＶより高く電圧を印加しＩＰと同じ電流値に到達した際の電圧値ＶＲ、電流値を共鳴トンネル障壁構造の接合面積で規格化した電流密度ＪＰ、電流の極大値と極小値の比ＰＶＲ（＝ＩＰ／ＩＶ）、ＶＲとＶＰの差（ＶＲ−ＶＰ）等がある。
共鳴トンネル障壁構造を超高速素子に応用しようとする際には、高いＪＰ、低いＶＰ、大きいＰＶＲとＶＲ−ＶＰをそれぞれ有する電流電圧特性を満たさなくてはならない。
具体的には、例えばＪＰが５×１０４Ａ／ｃｍ２以上、ＶＰが０.５Ｖ以下、ＰＶＲが５以上、ＶＲ−ＶＰが０.６Ｖ以上という要求を満たさなくてはならない。
【０００３】
一般に、ＪＰは、主に障壁層の厚さによって決定され、ＶＰは井戸層の厚さによって決定される。そのため、高いＪＰを得るためには障壁層の厚さを薄くし、低いＶＰを実現するためには、井戸層の厚さを薄くする必要がある。一方、ＰＶＲとＶＲ−ＶＰを大きくするためには、井戸層に生じる第一・第二共鳴準位間の間隔を広げて、第二共鳴準位を介して流れる電流を抑制する必要がある。そのためには、井戸層を薄くする必要が生じる。このため、井戸層の厚さを制御することによって、低いＶＰと大きいＰＶＲ・ＶＲ−ＶＰを両立することは、相矛盾することになり不可能となってしまう。
【０００４】
この困難を解決するために、電極と接するエミッタ層・コレクタ層となる半導体の伝導帯の下端よりも、井戸層の伝導帯の下端が低い半導体を井戸層に用いる方法が考案されている〔非特許文献１〕。この方法によって、井戸層厚さを薄くしても、第一共鳴準位の位置を低い位置に保ったまま、第二共鳴準位の位置のみを高くすることが可能となる。これによって、低いＶＰと高いＶＲ、ＰＶＲが実現可能となる。
実際に上記の方法をＩｎＰに格子整合する結晶材料系に適用する場合、共鳴トンネル障壁構造として、エミッタ層・コレクタ層にＩｎ０．５３Ｇａ０．４７Ａｓを用い、障壁層にＡｌＡｓを用い、井戸層の伝導帯の下端を下げるために、井戸層にＩｎ組成ｘが０.７〜０.９５であるＩｎｘＧａ１−ｘＡｓを用いるという方法が提案され、その効果が確認されている。
【０００５】
しかしながら、一般にＩｎ原子は、ＧａやＡｌなど他のIII族原子と比較して、結晶成長中に表面偏析しやすいという性質を有する。そのため、Ｉｎ組成の高い井戸層を成長する際に、偏析したＩｎ原子が井戸層直上のＡｌＡｓ障壁層に混入してしまう。ＡｌＡｓにＩｎが混入すると、井戸層と障壁層の界面の障壁高さが、ＡｌＡｓの場合と比べて低下してしまう。特に上層障壁層は、Ｉｎ組成の高い井戸層の上に形成されるため、Ｉｎ混入の影響が下層の障壁層よりも顕著となる。これによって、上層障壁層のポテンシャルは、必然的に下層障壁層とは異なる形状となり、結果として上層障壁層と下層障壁層の電子の透過確率は異なる値を持つことになる。
共鳴トンネル障壁構造の透過確率Ｔｔｏｔａｌは、上層側障壁の透過確率Ｔｔと下層側障壁の透過確率をＴｂとした場合、近似的に次の（数１）式で表される。
ここで、ＴｔとＴｂが等しい時にＴｔｏｔａｌは最大で１となる。つまり、高いＪＰを得るためには、上層と下層の障壁の透過確率を可能な限り等しくする、つまり障壁高さと厚さを等しく作製することが必要となる。このことから、Ｉｎ原子の偏析によりもたらされる障壁層の対称性の劣化は、Ｔｔｏｔａｌの低下、すなわちＪＰの低下をもたらすことになる。
また、上記のようなＩｎの偏析が起きている場合、共鳴トンネル障壁構造のポテンシャル形状が非対称となることから、電流電圧特性は、印加する電圧の極性に対して非対称となる。素子設計・作製においては、共鳴トンネル素子と他の素子構造を複合する際に、共鳴トンネル素子の電圧極性に対する制限を無くすことができることから、電流電圧特性の対称性が高いほうが望ましい。
【０００６】
実際、有機金属気相成長（ＭＯＶＰＥ）法で作製された上記の構造を有する共鳴トンネルダイオードでは、電子が結晶表面側、つまり上層障壁側から流れる場合のほうが、下層から電子が流れる場合よりもＩＰが大きくなる傾向にあり、印加電圧に対して非対称な特性を示す。これは、Ｉｎの偏析によって、上層側障壁層の実効的な障壁高さが低くなったことを示していると考えられる。同様な現象は、ＭＯＶＰＥ法よりも成長温度が低い分子線エピタキシー（ＭＢＥ）法においても報告されており〔非特許文献２〕、共鳴トンネル障壁構造の形成にあたっては、不可避な問題である。
以上のことから、高性能の共鳴トンネル障壁構造を実現するためには、上記のような障壁層へのＩｎ偏析の影響を抑制しなくてはならない。
【０００７】
【発明が解決しようとする課題】
上述したごとく、従来技術において、特に上層障壁層はＩｎ組成の高い量子井戸層の上に形成されるため、Ｉｎ原子の混入による影響が下層の障壁層よりも顕著となる。これによって、上層障壁層のポテンシヤルは、必然的に下層障壁層とは異なる形状となり、結果として上層障壁層と下層障壁層の電子の透過確率は異なる値を持つことになる。このことから、Ｉｎ原子の偏析によりもたらされる障壁層の対称性の劣化は、Ｔｔｏｔａｌの低下、すなわちＪＰの低下をもたらすことになるという問題がある。
【０００８】
本発明の課題は、上記従来技術における問題点を解消し、上記障壁層へのＩｎ偏析の影響を抑制することが可能な構造の高性能な共鳴トンネル障壁構造を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明は特許請求の範囲に記載のような構成とするものである。すなわち、
請求項１に記載のように、
第１の半導体からなり、ｎ型の導電性を有するコレクタ層と、
第２の半導体からなり、ｎ型の導電性を有するエミッタ層と、
前記第１の半導体および前記第２の半導体中のキャリアに対して障壁として作用する第３の半導体からなり、導電性が中性である第１の障壁層と、
第４の半導体からなり、導電性が中性であって、その伝導帯の下端が前記第２の半導体の伝導帯の下端よりも低い位置にある量子井戸層と、
前記第１の半導体および前記第２の半導体中のキャリアに対して障壁として作用する第５の半導体からなり、導電性が中性である第２の障壁層と、
前記第１の半導体および前記第２の半導体中のキャリアに対して障壁として作用する第６の半導体からなり、導電性が中性である第３の障壁層とが、
前記コレクタ層、前記第１の障壁層、前記量子井戸層、前記第２の障壁層、前記第３の障壁層、前記エミッタ層の順に積層して構成した共鳴トンネル障壁構造とするものである。
【００１０】
また、請求項２に記載のように、請求項１において前記第１の半導体および前記第２の半導体がＩｎ０．５３Ｇａ０．４７Ａｓよりなる共鳴トンネル障壁構造とするものである。
【００１１】
また、請求項３に記載のように、請求項１において、前記第４の半導体が、Ｉｎの組成が０.７以上、０.９５以下、厚さが単原子層以上、６０ｎｍ以下のＩｎＧａＡｓよりなる共鳴トンネル障壁構造とするものである。
【００１２】
また、請求項４に記載のように、請求項１において、前記第３と第５の半導体が、ＡｌＡｓよりなる共鳴トンネル障壁構造とするものである。
【００１３】
また、請求項５に記載のように、請求項１において、前記第６の半導体が、Ｉｎ組成が０より大きく、０.８以下、その厚さが単原子層以上３原子層以下であるＩｎＡｌＡｓよりなる共鳴トンネル障壁構造とするものである。
【００１４】
本発明では、上記の構成により、Ｉｎ組成の高い井戸層からのＩｎの混入による上層ＡｌＡｓの障壁高さ・実効的な厚さの低減を、第３の障壁層を挿入することによって補完し、下層側の障壁層と上層側の障壁層の透過確率を等しくすることによって、共鳴トンネル障壁構造全体の透過確率を高め、高ＪＰを実現しつつ、電流電圧特性の電圧極性に対する対称性が高い共鳴トンネル障壁構造を実現するものである。
【００１５】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
〈実施の形態１〉
図１は、本実施の形態で例示する共鳴トンネル障壁構造を用いて作製した共鳴トンネルダイオードの構造を示す模式図である。図１に示すように、本実施の形態で示す共鳴トンネルダイオードは、第１の半導体からなり、ｎ型の導電性を有するコレクタ層１と、第２の半導体からなり、ｎ型の導電性を有するエミッタ層２と、コレクタ層１とエミッタ層２との間に配置され、第１の半導体および第２の半導体中のキャリアに対して障壁として作用する第３の半導体からなり、導電性が中性である第１の障壁層３と、第４の半導体からなり、導電性が中性であって、その伝導帯の下端が第２の半導体の伝導帯の下端よりも低い位置にある量子井戸層４と、第１の半導体および第２の半導体中のキャリアに対して障壁として作用する第５の半導体からなり、導電性が中性である第２の障壁層５と、第１の半導体および第２の半導体中のキャリアに対して障壁として作用する第６の半導体からなり、導電性が中性である第３の障壁層６とが、コレクタ層１、第１の障壁層３、量子井戸層４、第２の障壁層５、第３の障壁層６、エミッタ層２の順に積層して構成される共鳴トンネル障壁構造であって、第１の半導体および第２の半導体がＩｎ０．５３Ｇａ０．４７Ａｓよりなり、第４の半導体が、Ｉｎ組成が０.７以上、０.９５以下、厚さが単原子層以上、６ｎｍ以下のＩｎＧａＡｓよりなり、第３と第５の半導体が、ＡｌＡｓよりなり、第６の半導体が、Ｉｎ組成が０より大きく、０.８以下、その厚さが単原子層以上３原子層以下のＩｎＡｌＡｓよりなる。なお、８はＩｎＰ基板、７はバッファ層である。
【００１６】
本実施の形態では、第２の障壁層とエミッタ層の間に、Ｉｎの組成が０より大きく、０.８以下のＩｎＡｌＡｓを挿入することによって、高いＩｎ組成のＩｎＧａＡｓからなる量子井戸層から混入するＩｎによる第２の障壁層の障壁高さ・厚さの低減を補完し、第１の障壁層と第２および第３からなる上部障壁層の透過確率を揃えることによって、高いＪＰを実現し、かつ印加電圧の極性に対する電流電圧特性の対称性が高い共鳴トンネルダイオードを実現することができる。
【００１７】
図２は、本実施の形態で示した共鳴トンネルダイオードの電流電圧特性を示す図である。図２から明らかなように、高ＪＰ、低ＶＰ、高いＰＶＲとＶＲ−ＶＰを同時に実現しつつ、印加電圧の極性に対する良好な対称性を示している。
【００１８】
図３は、第３の障壁構造が挿入されていない共鳴トンネル障壁構造を有する共鳴トンネルダイオードの電流電圧特性を示す図である。
図３に示すように、第３の障壁を挿入しない場合、ＪＰが低下すると共に、電流電圧特性の対称性が劣化していることが分かる。以上の結果は本発明の効果を示している。
【００１９】
以上本発明の実施の形態に基づいて具体的に説明したが、本発明は上記した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本発明は特許請求の範囲において数値限定した範囲において、上記実施の形態と同様の効果が得られることを本発明者らは確認した。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、共鳴トンネル障壁構造において、障壁層構造を上層と下層で非対称とすることで、高ＪＰと、高い電流電圧特性の対称性を同時に実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態で例示した共鳴トンネルダイオードの構造を示す模式図。
【図２】図１に示した構造の共鳴トンネルダイオードの電流電圧特性を示す図で、順方向とは、表面エミッタ層側から電子が流れる場合の電流電圧特性を示し、逆方向とは、基板側コレクタ層側から電子が流れる場合の電流電圧特性を示す。
【図３】第３の障壁層を含まず、第１と第２の障壁層からなる共鳴トンネル障壁構造を有する共鳴トンネルダイオードの電流電圧特性を示す図で、順方向とは、表面エミッタ層側から電子が流れる場合の電流電圧特性を示し、逆方向とは、基板側コレクタ層側から電子が流れる場合の電流電圧特性を示す。
【符号の説明】
１…ｎ型コレクタ層（Ｉｎ０．５３Ｇａ０．４７Ａｓ）：第１の半導体
２…ｎ型エミッタ層（Ｉｎ０．５３Ｇａ０．４７Ａｓ）：第２の半導体
３…第１の障壁層（ＡｌＡｓ）：第３の半導体
４…量子井戸層：第４の半導体
５…第２の障壁層（ＡｌＡｓ）：第５の半導体
６…第３の障壁層（ＩｎｘＡｌ１−ｘＡｓ、ｘは０より大きく０.８以下）：第６の半導体
７…バッファ層
８…ＩｎＰ基板
ＪＰ：共鳴トンネル障壁構造の接合面積で規格化した電流密度
ＶＰ：印加電圧
ＶＲ：電流の極大値に到達した際の電圧値
ＶＶ：電流が極小値の時の印加電圧
【発明の属する技術分野】
本発明は、超高速素子、機能素子に利用される共鳴トンネルダイオードや共鳴トンネルトランジスタの構成要素である共鳴トンネル障壁構造に関する。
【０００２】
【従来の技術】
【非特許文献１】
H.Matsuzaki,J.Osaka,H.Sugiyama,T.Kobayashi,T.Enoki,Inst.Phys.Conf.Ser.No.170,(2002),p.63-67.
【非特許文献２】
F.G.Celii,Y.-C.Kao,A.J.Katz,and T.S.Moise,J.Vac.Sci.Technol.A13,(1995)p.733.
電流電圧特性に現れる負性微分抵抗特性を特徴とする共鳴トンネルダイオードや共鳴トンネルトランジスタには、さまざまな構造が提案されている。
共鳴トンネル特性の性能指標には、電流の極大値（共鳴トンネル条件時に流れる電流）ＩＰとその時の印加電圧ＶＰ、電流の極小値ＩＶとその時の印加電圧ＶＶ、ＶＶより高く電圧を印加しＩＰと同じ電流値に到達した際の電圧値ＶＲ、電流値を共鳴トンネル障壁構造の接合面積で規格化した電流密度ＪＰ、電流の極大値と極小値の比ＰＶＲ（＝ＩＰ／ＩＶ）、ＶＲとＶＰの差（ＶＲ−ＶＰ）等がある。
共鳴トンネル障壁構造を超高速素子に応用しようとする際には、高いＪＰ、低いＶＰ、大きいＰＶＲとＶＲ−ＶＰをそれぞれ有する電流電圧特性を満たさなくてはならない。
具体的には、例えばＪＰが５×１０４Ａ／ｃｍ２以上、ＶＰが０.５Ｖ以下、ＰＶＲが５以上、ＶＲ−ＶＰが０.６Ｖ以上という要求を満たさなくてはならない。
【０００３】
一般に、ＪＰは、主に障壁層の厚さによって決定され、ＶＰは井戸層の厚さによって決定される。そのため、高いＪＰを得るためには障壁層の厚さを薄くし、低いＶＰを実現するためには、井戸層の厚さを薄くする必要がある。一方、ＰＶＲとＶＲ−ＶＰを大きくするためには、井戸層に生じる第一・第二共鳴準位間の間隔を広げて、第二共鳴準位を介して流れる電流を抑制する必要がある。そのためには、井戸層を薄くする必要が生じる。このため、井戸層の厚さを制御することによって、低いＶＰと大きいＰＶＲ・ＶＲ−ＶＰを両立することは、相矛盾することになり不可能となってしまう。
【０００４】
この困難を解決するために、電極と接するエミッタ層・コレクタ層となる半導体の伝導帯の下端よりも、井戸層の伝導帯の下端が低い半導体を井戸層に用いる方法が考案されている〔非特許文献１〕。この方法によって、井戸層厚さを薄くしても、第一共鳴準位の位置を低い位置に保ったまま、第二共鳴準位の位置のみを高くすることが可能となる。これによって、低いＶＰと高いＶＲ、ＰＶＲが実現可能となる。
実際に上記の方法をＩｎＰに格子整合する結晶材料系に適用する場合、共鳴トンネル障壁構造として、エミッタ層・コレクタ層にＩｎ０．５３Ｇａ０．４７Ａｓを用い、障壁層にＡｌＡｓを用い、井戸層の伝導帯の下端を下げるために、井戸層にＩｎ組成ｘが０.７〜０.９５であるＩｎｘＧａ１−ｘＡｓを用いるという方法が提案され、その効果が確認されている。
【０００５】
しかしながら、一般にＩｎ原子は、ＧａやＡｌなど他のIII族原子と比較して、結晶成長中に表面偏析しやすいという性質を有する。そのため、Ｉｎ組成の高い井戸層を成長する際に、偏析したＩｎ原子が井戸層直上のＡｌＡｓ障壁層に混入してしまう。ＡｌＡｓにＩｎが混入すると、井戸層と障壁層の界面の障壁高さが、ＡｌＡｓの場合と比べて低下してしまう。特に上層障壁層は、Ｉｎ組成の高い井戸層の上に形成されるため、Ｉｎ混入の影響が下層の障壁層よりも顕著となる。これによって、上層障壁層のポテンシャルは、必然的に下層障壁層とは異なる形状となり、結果として上層障壁層と下層障壁層の電子の透過確率は異なる値を持つことになる。
共鳴トンネル障壁構造の透過確率Ｔｔｏｔａｌは、上層側障壁の透過確率Ｔｔと下層側障壁の透過確率をＴｂとした場合、近似的に次の（数１）式で表される。
また、上記のようなＩｎの偏析が起きている場合、共鳴トンネル障壁構造のポテンシャル形状が非対称となることから、電流電圧特性は、印加する電圧の極性に対して非対称となる。素子設計・作製においては、共鳴トンネル素子と他の素子構造を複合する際に、共鳴トンネル素子の電圧極性に対する制限を無くすことができることから、電流電圧特性の対称性が高いほうが望ましい。
【０００６】
実際、有機金属気相成長（ＭＯＶＰＥ）法で作製された上記の構造を有する共鳴トンネルダイオードでは、電子が結晶表面側、つまり上層障壁側から流れる場合のほうが、下層から電子が流れる場合よりもＩＰが大きくなる傾向にあり、印加電圧に対して非対称な特性を示す。これは、Ｉｎの偏析によって、上層側障壁層の実効的な障壁高さが低くなったことを示していると考えられる。同様な現象は、ＭＯＶＰＥ法よりも成長温度が低い分子線エピタキシー（ＭＢＥ）法においても報告されており〔非特許文献２〕、共鳴トンネル障壁構造の形成にあたっては、不可避な問題である。
以上のことから、高性能の共鳴トンネル障壁構造を実現するためには、上記のような障壁層へのＩｎ偏析の影響を抑制しなくてはならない。
【０００７】
【発明が解決しようとする課題】
上述したごとく、従来技術において、特に上層障壁層はＩｎ組成の高い量子井戸層の上に形成されるため、Ｉｎ原子の混入による影響が下層の障壁層よりも顕著となる。これによって、上層障壁層のポテンシヤルは、必然的に下層障壁層とは異なる形状となり、結果として上層障壁層と下層障壁層の電子の透過確率は異なる値を持つことになる。このことから、Ｉｎ原子の偏析によりもたらされる障壁層の対称性の劣化は、Ｔｔｏｔａｌの低下、すなわちＪＰの低下をもたらすことになるという問題がある。
【０００８】
本発明の課題は、上記従来技術における問題点を解消し、上記障壁層へのＩｎ偏析の影響を抑制することが可能な構造の高性能な共鳴トンネル障壁構造を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明は特許請求の範囲に記載のような構成とするものである。すなわち、
請求項１に記載のように、
第１の半導体からなり、ｎ型の導電性を有するコレクタ層と、
第２の半導体からなり、ｎ型の導電性を有するエミッタ層と、
前記第１の半導体および前記第２の半導体中のキャリアに対して障壁として作用する第３の半導体からなり、導電性が中性である第１の障壁層と、
第４の半導体からなり、導電性が中性であって、その伝導帯の下端が前記第２の半導体の伝導帯の下端よりも低い位置にある量子井戸層と、
前記第１の半導体および前記第２の半導体中のキャリアに対して障壁として作用する第５の半導体からなり、導電性が中性である第２の障壁層と、
前記第１の半導体および前記第２の半導体中のキャリアに対して障壁として作用する第６の半導体からなり、導電性が中性である第３の障壁層とが、
前記コレクタ層、前記第１の障壁層、前記量子井戸層、前記第２の障壁層、前記第３の障壁層、前記エミッタ層の順に積層して構成した共鳴トンネル障壁構造とするものである。
【００１０】
また、請求項２に記載のように、請求項１において前記第１の半導体および前記第２の半導体がＩｎ０．５３Ｇａ０．４７Ａｓよりなる共鳴トンネル障壁構造とするものである。
【００１１】
また、請求項３に記載のように、請求項１において、前記第４の半導体が、Ｉｎの組成が０.７以上、０.９５以下、厚さが単原子層以上、６０ｎｍ以下のＩｎＧａＡｓよりなる共鳴トンネル障壁構造とするものである。
【００１２】
また、請求項４に記載のように、請求項１において、前記第３と第５の半導体が、ＡｌＡｓよりなる共鳴トンネル障壁構造とするものである。
【００１３】
また、請求項５に記載のように、請求項１において、前記第６の半導体が、Ｉｎ組成が０より大きく、０.８以下、その厚さが単原子層以上３原子層以下であるＩｎＡｌＡｓよりなる共鳴トンネル障壁構造とするものである。
【００１４】
本発明では、上記の構成により、Ｉｎ組成の高い井戸層からのＩｎの混入による上層ＡｌＡｓの障壁高さ・実効的な厚さの低減を、第３の障壁層を挿入することによって補完し、下層側の障壁層と上層側の障壁層の透過確率を等しくすることによって、共鳴トンネル障壁構造全体の透過確率を高め、高ＪＰを実現しつつ、電流電圧特性の電圧極性に対する対称性が高い共鳴トンネル障壁構造を実現するものである。
【００１５】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
〈実施の形態１〉
図１は、本実施の形態で例示する共鳴トンネル障壁構造を用いて作製した共鳴トンネルダイオードの構造を示す模式図である。図１に示すように、本実施の形態で示す共鳴トンネルダイオードは、第１の半導体からなり、ｎ型の導電性を有するコレクタ層１と、第２の半導体からなり、ｎ型の導電性を有するエミッタ層２と、コレクタ層１とエミッタ層２との間に配置され、第１の半導体および第２の半導体中のキャリアに対して障壁として作用する第３の半導体からなり、導電性が中性である第１の障壁層３と、第４の半導体からなり、導電性が中性であって、その伝導帯の下端が第２の半導体の伝導帯の下端よりも低い位置にある量子井戸層４と、第１の半導体および第２の半導体中のキャリアに対して障壁として作用する第５の半導体からなり、導電性が中性である第２の障壁層５と、第１の半導体および第２の半導体中のキャリアに対して障壁として作用する第６の半導体からなり、導電性が中性である第３の障壁層６とが、コレクタ層１、第１の障壁層３、量子井戸層４、第２の障壁層５、第３の障壁層６、エミッタ層２の順に積層して構成される共鳴トンネル障壁構造であって、第１の半導体および第２の半導体がＩｎ０．５３Ｇａ０．４７Ａｓよりなり、第４の半導体が、Ｉｎ組成が０.７以上、０.９５以下、厚さが単原子層以上、６ｎｍ以下のＩｎＧａＡｓよりなり、第３と第５の半導体が、ＡｌＡｓよりなり、第６の半導体が、Ｉｎ組成が０より大きく、０.８以下、その厚さが単原子層以上３原子層以下のＩｎＡｌＡｓよりなる。なお、８はＩｎＰ基板、７はバッファ層である。
【００１６】
本実施の形態では、第２の障壁層とエミッタ層の間に、Ｉｎの組成が０より大きく、０.８以下のＩｎＡｌＡｓを挿入することによって、高いＩｎ組成のＩｎＧａＡｓからなる量子井戸層から混入するＩｎによる第２の障壁層の障壁高さ・厚さの低減を補完し、第１の障壁層と第２および第３からなる上部障壁層の透過確率を揃えることによって、高いＪＰを実現し、かつ印加電圧の極性に対する電流電圧特性の対称性が高い共鳴トンネルダイオードを実現することができる。
【００１７】
図２は、本実施の形態で示した共鳴トンネルダイオードの電流電圧特性を示す図である。図２から明らかなように、高ＪＰ、低ＶＰ、高いＰＶＲとＶＲ−ＶＰを同時に実現しつつ、印加電圧の極性に対する良好な対称性を示している。
【００１８】
図３は、第３の障壁構造が挿入されていない共鳴トンネル障壁構造を有する共鳴トンネルダイオードの電流電圧特性を示す図である。
図３に示すように、第３の障壁を挿入しない場合、ＪＰが低下すると共に、電流電圧特性の対称性が劣化していることが分かる。以上の結果は本発明の効果を示している。
【００１９】
以上本発明の実施の形態に基づいて具体的に説明したが、本発明は上記した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本発明は特許請求の範囲において数値限定した範囲において、上記実施の形態と同様の効果が得られることを本発明者らは確認した。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、共鳴トンネル障壁構造において、障壁層構造を上層と下層で非対称とすることで、高ＪＰと、高い電流電圧特性の対称性を同時に実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態で例示した共鳴トンネルダイオードの構造を示す模式図。
【図２】図１に示した構造の共鳴トンネルダイオードの電流電圧特性を示す図で、順方向とは、表面エミッタ層側から電子が流れる場合の電流電圧特性を示し、逆方向とは、基板側コレクタ層側から電子が流れる場合の電流電圧特性を示す。
【図３】第３の障壁層を含まず、第１と第２の障壁層からなる共鳴トンネル障壁構造を有する共鳴トンネルダイオードの電流電圧特性を示す図で、順方向とは、表面エミッタ層側から電子が流れる場合の電流電圧特性を示し、逆方向とは、基板側コレクタ層側から電子が流れる場合の電流電圧特性を示す。
【符号の説明】
１…ｎ型コレクタ層（Ｉｎ０．５３Ｇａ０．４７Ａｓ）：第１の半導体
２…ｎ型エミッタ層（Ｉｎ０．５３Ｇａ０．４７Ａｓ）：第２の半導体
３…第１の障壁層（ＡｌＡｓ）：第３の半導体
４…量子井戸層：第４の半導体
５…第２の障壁層（ＡｌＡｓ）：第５の半導体
６…第３の障壁層（ＩｎｘＡｌ１−ｘＡｓ、ｘは０より大きく０.８以下）：第６の半導体
７…バッファ層
８…ＩｎＰ基板
ＪＰ：共鳴トンネル障壁構造の接合面積で規格化した電流密度
ＶＰ：印加電圧
ＶＲ：電流の極大値に到達した際の電圧値
ＶＶ：電流が極小値の時の印加電圧
Claims (5)
- 第１の半導体からなり、ｎ型の導電性を有するコレクタ層と、
第２の半導体からなり、ｎ型の導電性を有するエミッタ層と、
前記第１の半導体および前記第２の半導体中のキャリアに対して障壁として作用する第３の半導体からなり、導電性が中性である第１の障壁層と、
第４の半導体からなり、導電性が中性であって、その伝導帯の下端が前記第２の半導体の伝導帯の下端よりも低い位置にある量子井戸層と、
前記第１の半導体および前記第２の半導体中のキャリアに対して障壁として作用する第５の半導体からなり、導電性が中性である第２の障壁層と、
前記第１の半導体および前記第２の半導体中のキャリアに対して障壁として作用する第６の半導体からなり、導電性が中性である第３の障壁層とが、
前記コレクタ層、前記第１の障壁層、前記量子井戸層、前記第２の障壁層、前記第３の障壁層、前記エミッタ層の順に積層して構成したことを特徴とする共鳴トンネル障壁構造。 - 請求項１において前記第１の半導体および前記第２の半導体がＩｎ０．５３Ｇａ０．４７Ａｓよりなることを特徴とする共鳴トンネル障壁構造。
- 請求項１において、前記第４の半導体が、Ｉｎの組成が０.７以上、０.９５以下、厚さが単原子層以上、６０ｎｍ以下のＩｎＧａＡｓよりなることを特徴とする共鳴トンネル障壁構造。
- 請求項１において、前記第３と第５の半導体が、ＡｌＡｓよりなることを特徴とする共鳴トンネル障壁構造。
- 請求項１において、前記第６の半導体が、Ｉｎ組成が０より大きく、０.８以下、その厚さが単原子層以上３原子層以下であるＩｎＡｌＡｓよりなることを特徴とする共鳴トンネル障壁構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002365087A JP2004200286A (ja) | 2002-12-17 | 2002-12-17 | 共鳴トンネル障壁構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002365087A JP2004200286A (ja) | 2002-12-17 | 2002-12-17 | 共鳴トンネル障壁構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004200286A true JP2004200286A (ja) | 2004-07-15 |
Family
ID=32762740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002365087A Pending JP2004200286A (ja) | 2002-12-17 | 2002-12-17 | 共鳴トンネル障壁構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004200286A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7684455B2 (en) | 2006-08-25 | 2010-03-23 | Canon Kabushiki Kaisha | Oscillator and imaging apparatus utilizing resonant tunneling diode structure |
| JP2011114120A (ja) * | 2009-11-26 | 2011-06-09 | Nippon Telegr & Teleph Corp <Ntt> | 共鳴トンネルダイオードおよびテラヘルツ発振器 |
| WO2015105123A1 (ja) * | 2014-01-10 | 2015-07-16 | 独立行政法人産業技術総合研究所 | 共鳴トンネルダイオード素子及び不揮発性メモリ |
-
2002
- 2002-12-17 JP JP2002365087A patent/JP2004200286A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7684455B2 (en) | 2006-08-25 | 2010-03-23 | Canon Kabushiki Kaisha | Oscillator and imaging apparatus utilizing resonant tunneling diode structure |
| JP2011114120A (ja) * | 2009-11-26 | 2011-06-09 | Nippon Telegr & Teleph Corp <Ntt> | 共鳴トンネルダイオードおよびテラヘルツ発振器 |
| WO2015105123A1 (ja) * | 2014-01-10 | 2015-07-16 | 独立行政法人産業技術総合研究所 | 共鳴トンネルダイオード素子及び不揮発性メモリ |
| JPWO2015105123A1 (ja) * | 2014-01-10 | 2017-03-23 | 国立研究開発法人産業技術総合研究所 | 共鳴トンネルダイオード素子及び不揮発性メモリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3594482B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US20060267007A1 (en) | Devices incorporating heavily defected semiconductor layers | |
| EP0746035B1 (en) | Quarternary collector InAlAs-InGaAlAs heterojunction bipolar transistor | |
| US20070018192A1 (en) | Devices incorporating heavily defected semiconductor layers | |
| JP4575378B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2007059719A (ja) | 窒化物半導体 | |
| US4929984A (en) | Resonant tunnelling barrier structure device | |
| US20020117657A1 (en) | Heterojunction bipolar transistor (HBT) having an improved emitter-base junction | |
| JP3252805B2 (ja) | バイポーラトランジスタ | |
| JP2689057B2 (ja) | 静電誘導型半導体装置 | |
| JP2004200286A (ja) | 共鳴トンネル障壁構造 | |
| JPH098285A (ja) | ヘテロ接合半導体デバイス | |
| JP2004103888A (ja) | 共鳴トンネル素子およびこれを用いた半導体集積回路 | |
| JP3816347B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2586640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| Hagar et al. | Ohmic co-doped GaN/InGaN tunneling diode grown by MOCVD | |
| EP1553618A1 (en) | Production method for thin-film crystal wafer, semiconductor device using it and production method therefor | |
| JP4629955B2 (ja) | ＧａＮ系ＩＩＩ−Ｖ族窒化物半導体スイッチング素子 | |
| JP2817718B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP5098193B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3149685B2 (ja) | バレー電流を低減した共鳴トンネリング・ダイオード | |
| JP2710783B2 (ja) | 半導体装置 | |
| JPH10107274A (ja) | トンネルトランジスタ及びその製造方法 | |
| JP2000114551A (ja) | 半導体トンネル素子とその製造方法、及び、集積回路 | |
| JPH02284431A (ja) | ヘテロ接合バイポーラトランジスタ |