JP5739357B2 - ヘテロ接合バイポーラトランジスタ - Google Patents

Description

本発明は、ＩｎＰ基板上に形成され、ＧａＡｓＳｂ系材料をベース層に用いるヘテロ接合バイポーラトランジスタに関するものである。

通信の高速化、大容量化に対する要求が高まっており、通信システム用集積回路に用いられるヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）などの高周波半導体トランジスタの性能向上が求められている。ＩｎＰ基板上に形成されるいわゆるＩｎＰ系ＨＢＴは、４０Ｇｂｉｔ／ｓ以上の大容量光通信システムや、テラヘルツ帯無線通信システムを支えるキーデバイスとして期待されている。

このＨＢＴは、通常、基板上に、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＧａＡｓＳｂ、ＩｎＧａＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＩｎＰ、ＩｎＡｌＰ、ＩｎＧａＰなどの材料による層により構成されている。これらの各層は、有機金属化学気相成長法（ＭＯＶＰＥ）や分子線エピタキシャル成長法（ＭＢＥ）などの手法により形成する。

この中でも、ベース層材料として、ＧａＡｓＳｂ、ＩｎＧａＡｓＳｂ、ＡｌＧａＡｓＳｂなどのＧａ，Ａｓ，およびＳｂから構成された化合物半導体を用いたＨＢＴが注目されている。例えば、ＧａＡｓＳｂは、ＩｎＰ基板に対して、ＧａＡｓ_0.51Ｓｂ_0.49において格子整合する。

このベース層材料を用いたＩｎＰ／ＧａＡｓＳｂ／ＩｎＰ系ＨＢＴは、ヘテロ接合においてｔｙｐｅ−ＩＩ型のバンド構造を利用できるため、次に述べるように優れた高周波特性、高耐圧特性を同時に実現することが可能である（非特許文献１参照）。

例えば、ＩｎＰ／ＧａＡｓＳｂ／ＩｎＰ系ＨＢＴでは、ベース層材料であるＧａＡｓＳｂ系材料の伝導帯端のエネルギー準位が、コレクタ層材料であるＩｎＰの伝導帯端のエネルギー準位よりも高い。このため、コレクタ層に電子を高速に射出するランチャーとして、ベース層を作用させることができるという利点がある。

また、ＨＢＴのオフ耐圧は、コレクタ層の逆方向降伏電圧で決まるため、コレクタ層のバンドギャップが大きいＨＢＴほど降伏現象が起こりにくく、高い耐圧特性が得られる。このため、ＩｎＰ系ＨＢＴでは、ＩｎＧａＡｓよりもバンドギャップの大きいＩｎＰをコレクタ層に用いることが本来望ましい。

従来のＩｎＰ系ＨＢＴではＩｎＧａＡｓをベース層に用いることが多いが、この場合、ＩｎＰをコレクタ層に用いるとベース層とコレクタ層の界面に障壁が形成され、いわゆる電流ブロッキング効果により高速性を損ねてしまう。このため、ＩｎＧａＡｓなど、ベース層とコレクタ層に障壁を生じない材料をコレクタ層として用いる必要があり、耐圧が犠牲となっていた。一方、ＧａＡｓＳｂをベース層に用いたＨＢＴでは、上述のようにベース層とコレクタ層界面での電流ブロッキングを解消できるため、高周波特性を妨げること無く、降伏電圧の高いＩｎＰをコレクタ層材料として用いて高耐圧特性を得ることが可能となる。

しかし、ＩｎＰ／ＧａＡｓＳｂ／ＩｎＰ系ＨＢＴは、エミッタ層からベース層に注入される電子に対しても、エミッタ層とベース層の界面に上記ｔｙｐｅ−ＩＩ型のバンド構造に起因するポテンシャル障壁が生じる。このポテンシャル障壁により、エミッタ層とベース層の界面には、電子の蓄積（pile-up）が起こる。蓄積された電子は、ポテンシャル障壁を超えてベース層に注入される成分と、ベース層の価電子帯の正孔と再結合して消滅する成分とがあり、後者の再結合電流は、ＨＢＴの電流利得を低下させる要因となる。

また、一般にＭＯＶＰＥ法やＭＢＥ法によりＨＢＴ構造を形成する場合、原料供給の切り替えによって、急峻なヘテロ界面を形成する。ＧａＡｓＳｂベース層とＩｎＰエミッタ層との界面は、Ｖ族元素としてＡｓおよびＳｂを含む材料と、Ｖ族元素としてＰを含む材料の界面となるため、急峻な界面形成が難しく、再結合中心として作用する結晶欠陥が形成されやすいと考えられる。これらの結晶欠陥は、上述のエミッタ層とベース層の界面に蓄積された電子の再結合を助長する。また、原料供給の切り替え手順によっては、界面の結晶品質が著しく低下し、ベース層の上に形成するエミッタ層の結晶品質にも影響を及ぼし、さらなる電流利得低下の原因になる。

前述のような問題に対し、エミッタ層に、ＩｎＰよりも伝導帯端のエネルギーの高い材料を用いて、エミッタ層とベース層との界面における上記ｔｙｐｅ−ＩＩバンド構造に起因するポテンシャル障壁を小さくすることで、再結合電流を抑制して大きな電流利得を得る方法が報告されている。ＩｎＰよりも伝導帯端のエネルギーの高い材料として、ＩｎＰと擬似格子整合するＩｎ_1-zＡｌ_zＰやＩｎ_1-xＧａ_xＰが挙げられる。

これらの材料はＡｌまたはＧａ組成の増大に伴い、ポテンシャル障壁が小さくなる。この手法により、エミッタ層とベース層の界面における電子の蓄積は抑制されるようになる。しかしながら、これらの材料による層の形成では、ＩｎＰをエミッタ層に用いる場合よりもさらに原料供給の切り替え手順が複雑になるため、本質的に界面に形成される再結合中心として作用する結晶欠陥密度を減らすことは困難であり、所望の電流利得改善効果が得られない場合もある（非特許文献２参照）。

また、ベース層に、ＩｎＰに格子整合するＧａＡｓ_0.51Ｓｂ_0.49よりも伝導帯端のエネルギーの低い組成のＩｎ_xＧａ_1-xＡｓ_1-yＳｂ_yを適用し、エミッタ層とベース層との界面における上記ｔｙｐｅ−ＩＩバンド構造に起因するポテンシャル障壁を小さくする方法が報告されている。しかしこの手法の場合も、本質的に前述のようにヘテロ界面に形成される再結合中心として作用する結晶欠陥密度を減らすことはできず、所望の電流利得改善効果が得られない場合がある（非特許文献３参照）。

また、ＧａＡｓＳｂなどのＳｂを含む層を形成したのちに、ＩｎＰなどのＰを含む層を形成する場合、界面においてＩｎＰＳｂなどの遷移層が形成されることが報告されている。このような遷移層は、通常、エミッタ層材料であるＩｎＰよりも低融点材料であることから、エミッタ層材料であるＩｎＰの成長を行っている際、わずかなＳｂの脱離を伴いながら液相として最表面にとどまり続け、結果的にＩｎＰ層にはＳｂがわずかに混入する。
このようなＳｂが混入したＩｎＰ層は、再結合中心密度の増大や、バンド構造の変化などが起こりやすい。また、ヘテロ接合バイポーラトランジスタに限定されない素子構造を作製する際、ＩｎＰ中に存在するＳｂが原因で所望のエッチング特性が得られない場合がある。
例えば、ウェットエッチングにより所望の素子構造を作製する際、Ｓｂを含む層はエッチングされずＩｎＰを含む層のみをエッチングするエッチング溶液を用いて選択的にエッチングすることでデバイス構造を作製する手法が、すでに公知の事実として広く用いられているが、Ｐを含む層にＳｂが混入していると、Ｐを含む層に対する所望のエッチング特性が得られず、場合によってはエッチング残存物がＳｂを含む層上に残ってしまい、所望の特性が得られないことがある。
例えば、ヘテロ接合バイポーラトランジスタの場合、エミッタ層としてＰを含む層、ベース層としてＳｂを含む層を例えば用いたとき、上記のような現象により、ベース層の見かけの高抵抗化、エミッタ層・ベース層の再結合中心密度増大に伴う電流利得特性の悪化などが起こりうる。このような現象は、材料固有の特性に起因する部分が大きいため、結晶成長方法をほとんど限定することなく、例えばＭＯＶＰＥ法であってもＭＢＥ法であっても、同様に起こりうる。（非特許文献４参照）

M. W. Dvorak et al. , "300 GHz InP/GaAsSb/InP Double HBTs with High Current Capability and BVCEO>6V",Ieee Electron Device Letters, vol.22, no.8, pp.361-363,2001. Y.Oda et al. , "Improvement of current gain of C-doped GaAsSb-base heterojunction bipolar transistors by using an InAlP emitter", Applied Physics Letters, vol.87, 023503, 2005. Shu-Han Chen et al. , "Low Turn-On Voltage and High-CurrentInP/In0.37Ga0.63As0.89Sb0.11/In0.53Ga0.47As Double Heterojunction Bipolar Transistors",Ieee electron device letters, vol.29, no.7, pp.655-657, 2008. S. Weeke et al. , "Segregation and desorption of antimony in InP (001) in MOVPE", Journal of Crystal Growth, vol.298, pp.159-162, 2007.

前述したように、従来のＧａＡｓＳｂ系の化合物半導体のベース層を有するＩｎＰ系ＨＢＴでは、Ｉｎ（Ａｌ、Ｇａ）Ｐ系材料からなるエミッタ層とベース層との界面における再結合電流の成分が大きく、大きな電流利得を得るのが難しいという問題がある。

本発明は、以上のような問題点を解消するためになされたものであり、ＧａＡｓＳｂ系の化合物半導体のベース層を有するＩｎＰ系ＨＢＴで、大きな電流利得が得られるようにすることを目的とする。

本発明に係るヘテロ接合バイポーラトランジスタは、ＩｎＰからなる基板と、基板の上に形成されたコレクタ層と、コレクタ層の上に形成されてＧａ，Ａｓ，およびＳｂから構成された化合物半導体からなるベース層と、ベース層の上に接して形成されてＧａＡｓ，ＩｎＧａＡｓ，ＡｌＧａＡｓのなかより選択された化合物半導体から構成されたスペーサ層と、スペーサ層の上に接して形成されてＩｎおよびＰから構成された化合物半導体からなるエミッタ層とを少なくとも備え、スペーサ層は、ベース層の伝導帯端のエネルギー準位よりも低く、エミッタ層の伝導帯端よりも高い伝導帯端のエネルギー準位を有し、ベース層の価電子帯端のエネルギー準位よりも低く、エミッタ層の価電子帯端よりも高い価電子帯端のエネルギー準位を有した状態で、ベース層およびエミッタ層に接して形成されているとともに前記ベース層に擬似格子整合して形成されているようにしたものである。

上記ヘテロ接合バイポーラトランジスタにおいて、スペーサ層の層厚は、０．２５〜１０ｎｍの範囲とされていればよい。

上記ヘテロ接合バイポーラトランジスタにおいて、スペーサ層をＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、およびＩｎＡｌＧａＡｓによって構成し、スペーサ層の層厚を１ｎｍから３ｎｍの範囲とすると、よりよい。

また、上記ヘテロ接合バイポーラトランジスタにおいて、ベース層がＩｎＰ基板に擬似格子整合しており、ベース層が、Ｉｎ_xＧａ_1-x-zＡｌ_zＡｓ_1-yＳｂ_y＝［（Ｉｎ_0.53Ｇａ_0.47Ａｓ）_a（ＧａＡｓ_0.51Ｓｂ_0.49）_1-a］_m［（ＡｌＡｓ_0.55Ｓｂ_0.45）_b（ＧａＡｓ_0.51Ｓｂ_0.49）_1-b］_1-m、ただし（０≦ａ、ｂ、ｍ≦１）の式であらわされるＩｎ_xＧａ_1-x-zＡｌ_zＡｓ_1-yＳｂ_y（０≦ｘ、ｙ、ｚ≦１）に対し、Ｉｎ、Ｇａ、Ａｌ、Ａｓ、およびＳｂの組成のずれが各々±１０％の範囲とされて構成されているとよりよい。

上記バイポーラトランジスタにおいて、ベース層は、ＧａＡｓＳｂ，ＩｎＧａＡｓＳｂ，ＡｌＧａＡｓＳｂ，ＩｎＡｌＧａＡｓＳｂのなかより選択された化合物半導体から構成されていればよい。また、エミッタ層は、ＩｎＰ，ＩｎＡｌＰ，ＩｎＧａＰ，ＩｎＡｌＧａＰ，ＩｎＡｌＡｓ，ＩｎＧａＡｌＡｓ，ＩｎＡｌＡｓＰのなかより選択された化合物半導体から構成されていればよい。

以上説明したように、本発明によれば、スペーサ層を、ベース層の伝導帯端のエネルギー準位よりも低く、エミッタ層の伝導帯端よりも高い伝導帯端のエネルギー準位を有し、ベース層の価電子帯端のエネルギー準位よりも低く、エミッタ層の価電子帯端よりも高い価電子帯端のエネルギー準位を有した状態で、ベース層およびエミッタ層に接して形成したので、ＧａＡｓＳｂ系の化合物半導体のベース層を有するＩｎＰ系ＨＢＴで、より大きな電流利得が得られるようになる。

また、例えば、より厳密にＳｂを含まない材料により構成されたスペーサ層の層厚を１ｎｍ〜３ｎｍと設定することで、スペーサ層の臨界膜厚を超えることなくヘテロ接合バイポーラトランジスタを作製可能なため、新たな欠陥を導入することなく電流利得特性の改善が見込める。

また、例えば、より厳密に、Ｓｂを含まない材料によりスペーサ層を構成することで、Ｐを含む材料により構成されたエミッタ層がＳｂを含む層と直接接することがないため、本質的にＩｎＰＳｂなどの遷移層が存在しえないことから、Ｐを含む層へのＳｂの混入を大きく減らすことができる。このため、ウェットエッチングなどにより素子構造を作製する際のエッチング不良を抑制することができ、Ｓｂを含む層上へのエッチング残存物をなくすことができ、エッチング残存物に起因するベース層の高抵抗化、および再結合中心密度の増大を防ぐことができ、電流利得の改善が見込める。

図１は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成を示す構成図である。 図２は、ＩｎＰ、ＧａＡｓ，およびＧａＡｓＳｂのバンド構造を示すバンド図である。 図３は、ＩｎＰエミッタとＧａＡｓＳｂエミッタとを直接接合して形成した場合の熱平衡時のバンド構造を計算により求めた結果を示す特性図である。 図４は、ベース層１０３，スペーサ層１０４，エミッタ層１０５のバンド構造を示すバンド図である。 図５は、ベース層１０３，スペーサ層１０４，エミッタ層１０５の熱平衡時のバンド構造を計算により求めた結果を示す特性図である。 図６は、図１に示された実施の形態におけるヘテロ接合バイポーラトランジスタの電流利得およびベースシート抵抗の、スペーサ層の厚さに対する依存性を実験的に示した特性図である。

以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成を示す構成図である。図１では、断面を模式的に示している。

このヘテロ接合バイポーラトランジスタは、ＩｎＰからなる基板１０１と、基板１０１の上に形成されたコレクタ層１０２と、コレクタ層１０２の上に形成されてＧａ，Ａｓ，およびＳｂから構成された化合物半導体からなるベース層１０３と、ベース層１０３の上に接して形成されたスペーサ層１０４と、スペーサ層１０４の上に接して形成されてＩｎおよびＰから構成された化合物半導体からなるエミッタ層１０５とを少なくとも備える。

ここで、スペーサ層１０４は、ベース層１０３およびエミッタ層１０５に接した状態で、ベース層１０３の伝導帯端のエネルギー準位よりも低く、エミッタ層１０５の伝導帯端よりも高い伝導帯端のエネルギー準位を有し、ベース層１０３の価電子帯端のエネルギー準位よりも低く、エミッタ層１０５の価電子帯端よりも高い価電子帯端のエネルギー準位を有したものとなっている。

なお、例えば、基板１０１は、Ｆｅをドープすることで高抵抗とされたＩｎＰから構成され、ＩｎＰの（００１）面を主表面としていればよい。また、基板１０１の上には、ＩｎＰからなるバッファ層１１１，ｎ型の不純物が高濃度に導入されたＩｎＰからなるサブコレクタ層１１２、ｎ型の不純物が高濃度に導入されたＩｎ_0.53Ｇａ_0.47Ａｓからなるサブコレクタ層１１３，ｎ型の不純物が高濃度に導入されたＩｎＰからなるサブコレクタ層１１４が積層されている。

これらを積層した上にコレクタ層１０２が形成されている。コレクタ層１０２は、例えば、ｎ型の不純物が低濃度に導入されたＩｎＰから構成され、層厚２００ｎｍ程度とされている。また、ベース層１０３は、例えば、ｐ型の不純物が高濃度に導入されたＧａＡｓ_0.51Ｓｂ_0.49から構成され、層厚３０ｎｍ程度とされている。ＧａＡｓ_0.51Ｓｂ_0.49は、ＩｎＰに格子整合する組成である。

また、スペーサ層１０４は、ＧａＡｓから構成され、層厚１ｎｍ程度とされている。また、エミッタ層１０５は、ｎ型の不純物が低濃度に導入されたＩｎＰから構成され、層厚７０ｎｍ程度とされている。

また、エミッタ層１０５の上には、不純物が高濃度に導入されたＩｎＰからなるエミッタキャップ層１１５，不純物が高濃度に導入されたＩｎ_0.53Ｇａ_0.47Ａｓからなるエミッタキャップ層１１６を備えている。

また、サブコレクタ層１１３の上には、コレクタ電極１２１が形成されている。コレクタ電極１２１は、サブコレクタ層１１４と離間して形成されている。また、ベース層１０３の上には、ベース電極１２２が形成されている。ベース電極１２２は、スペーサ層１０４およびエミッタ層１０５から離間して形成されている。また、エミッタキャップ層１１６の上には、エミッタ電極１２３が形成されている。

上述した化合物半導体による各層は、よく知られた有機金属化学気相成長法（ＭＯＶＰＥ）および分子線エピタキシャル成長法（ＭＢＥ）などの堆積法で、エピタキシャル成長させることで形成できる。また、コレクタメサおよびエミッタメサは、公知のリソグラフィー技術およびエッチング技術によりパターニングすることで形成すればよい。また、各電極は、例えば、公知の蒸着法およびリフトオフ法などにより形成することができる。

上述した本実施の形態におけるヘテロ接合バイポーラトランジスタによれば、ベース層１０３とエミッタ層との間の伝導帯端におけるエネルギー準位の高さの差が、スペーサ層１０４の伝導帯端のエネルギー準位の高さを経由した、階段状となる。言い換えると、エミッタ層１０５からベース層１０３に注入される電子に対してのポテンシャル障壁が、２つ存在する状態となる。

ここで、ベースとエミッタとを直接接合してヘテロ接合を形成した場合、上述した電子に対してのポテンシャル障壁は１つであるが、この高さは、ベースとエミッタとの間の伝導帯端におけるエネルギー準位の高さの差となる。

これに対し、スペーサ層１０４を設けた場合の一方の障壁の高さは、ベース層１０３とスペーサ層１０４との間の伝導帯端におけるエネルギー準位の高さの差となる。また、他方の障壁の高さは、スペーサ層１０４とエミッタ層１０５との間の伝導帯端におけるエネルギー準位の高さの差となる。これら２つの障壁の各々の高さは、ベースとエミッタとを直接接合した場合の１つの障壁の高さより小さいものとなる。

このように、本実施の形態によれば、エミッタ層１０５からベース層１０３に注入される電子に対しての個々のポテンシャル障壁の高さが小さくなるので、エミッタ層１０５からベース層１０３への間における電子の蓄積が抑制されるようになり、電流利得が改善できるようになる。

ところで、ＧａＡｓは、図２に示すように、伝導帯端のエネルギー準位が、ＩｎＰおよびＩｎＰに格子整合する組成としたＧａＡｓＳｂよりも高い。これらは、ＩｎＰ、ＧａＡｓ，ＧａＡｓＳｂのバンド構造の関係である。例えば、ＩｎＰエミッタとＧａＡｓＳｂエミッタとを直接接合して形成した場合の熱平衡時のバンド構造を計算により求めると、図３に示す状態となる。

これに対し、例えばＧａＡｓを臨界膜厚以下の厚さとしたスペーサ層１０４とすることでＩｎＰに擬似格子整合した状態とし、エミッタ層１０５はＩｎＰに格子整合する組成とし、ベース層１０３，スペーサ層１０４，エミッタ層１０５を各々接合して積層すると、図４に示すようなバンド構造となる。この状態の熱平衡時のバンド構造を計算により求めると、図５に示す状態となる。

このように形成したＧａＡｓからなるスペーサ層１０４においては、面内方向に大きな歪みを受けた状態となり、無歪みの状態に比較してバンドギャップが小さくなる。この結果、スペーサ層１０４では、伝導帯端のエネルギー準位が、ベース層１０３より高く，エミッタ層１０５より低いものとなる。ここで、ベース層１０３とエミッタ層１０５の伝導帯端のエネルギー準位の差は、スペーサ層１０４がない場合と同じである。

この結果、ベース層１０３とスペーサ層１０４との伝導帯端のエネルギー準位の差、スペーサ層１０４とエミッタ層１０４の伝導帯端のエネルギー準位の差は、いずれも、ベース層１０３とエミッタ層１０５の伝導帯端のエネルギー準位の差より小さいものとなる。従って、スペーサ層１０４をＧａＡｓから構成しても、エミッタ層１０５からベース層１０３に注入される電子に対しての個々のポテンシャル障壁の高さを小さくすることができる。

次に、実際に素子を作製して比較した結果について説明する。作製した素子の試料としては、上述した実施の形態１の構成とした。この試料に対する比較試料として、スペーサ層を形成していない素子を作製した。なお、いずれの試料においても、エミッタメサの面積（平面視）は５０μｍ×５０μｍとした。このように作製した試料および比較試料について、電流利得の評価を行うと、試料は、ベース電流に対する理想係数ｍおよび電流利得が、比較試料に対して改善され、エミッタ層およびベース層の間の再結合電流の抑止が確認された。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、スペーサ層は、ＧａＡｓに限るものではなく、ＩｎＧａＡｓ，ＡｌＧａＡｓ，およびＩｎＡｌＧａＡｓから構成してもよい。いずれにしても、スペーサ層が、ベース層の伝導帯端のエネルギー準位よりも低く、エミッタ層の伝導帯端よりも高い伝導帯端のエネルギー準位を有し、ベース層の価電子帯端のエネルギー準位よりも低く、エミッタ層の価電子帯端よりも高い価電子帯端のエネルギー準位を有した状態で、ベース層およびエミッタ層に接して形成されていればよい。

また、スペーサ層は、図４を用いて説明したようなバンド構造を有することができる最小の層厚があれば、本発明は実施可能である。半導体材料のバンド構造は、半導体結晶構造の周期性に起因するものであり、従って半導体結晶の周期性が得られる最小の層厚があれば、本発明は実現可能である。例えば、スペーサ層の層厚としては、一原子層程度に相当する０．２５ｎｍ以上あれば、十分に本発明による効果を発揮することができる。

また、スペーサ層の層厚を臨界膜厚以下に設定すれば、デバイス全体の結晶品質を損なうことなく、本発明の効果を得ることができる。本発明におけるスペーサ層の臨界膜厚は、スペーサ層に用いる材料によって異なるが、例えばＩｎＧａＡｓをスペーサ層として用いた時に、臨界膜厚は最大値約１０ｎｍとなる。従ってスペーサ層の層厚は、最大でも１０ｎｍであることが望ましい。

また、図１を用いて説明した実施の形態におけるヘテロ接合バイポーラトランジスタの各層を構成する材料およびドーパントは、目的とする素子の動作が得られるものであれば、どのような材料およびドーパントを用いてもよい。

例えば、ベース層は、ＧａＡｓＳｂに限るものではなく、例えばＩｎＧａＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＩｎＡｌＧａＡｓＳｂから構成してもよい。また、エミッタ層は、ＩｎＰに限るものではなく、例えばＩｎＡｌＰ、ＩｎＧａＰ、ＩｎＡｌＧａＰ、ＩｎＡｌＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＡｌＡｓＰから構成してもよい。いずれにおいても、ベース層およびエミッタ層に接触して挟まれているスペーサ層が、ベース層の伝導帯端のエネルギー準位よりも低く、エミッタ層の伝導帯端よりも高い伝導帯端のエネルギー準位を有し、ベース層の価電子帯端のエネルギー準位よりも低く、エミッタ層の価電子帯端よりも高い価電子帯端のエネルギー準位を有した状態となればよい。

また、図１を用いて説明したヘテロ接合バイポーラトランジスタは、Ｓｂを含まない層によりスペーサ層を構成しているため、エミッタ層がＳｂを含むベース層と直接的に接することがない。したがってエミッタ層とベース層の界面に、Ｓｂを含む遷移層が形成されるのを抑制することができ、エミッタ層へのＳｂの混入量を減少させることができる。この効果により、ウェットエッチングによる素子作製の際のエッチング不良による残存物の形成を抑制でき、エッチング残存物が存在することによるベース層の高抵抗化を防ぐことができる。同様に、Ｓｂの混入によるエミッタ層の再結合中心密度の増大を抑制することができるため、より大きな電流利得が得られるようになる。このことについて、図６を用いて以下に説明する。

図６は、実際に図１の構造におけるスペーサ層であるＧａＡｓの厚さに対して、素子の電流利得および、ベース層のシート抵抗の設計値からの変位を実験的に示した特性図である。

図６に示される実験結果においては、ＧａＡｓからなるスペーサ層の層厚を０ｎｍから増やしていくと、２ｎｍ付近まで電流利得の値が大きくなっていくことが確認された。しかし、さらにＧａＡｓスペーサ層を厚くすると、ＩｎＰの格子定数に対するＧａＡｓの臨界膜厚を超えてしまうことにより、再結合中心である欠陥が導入され、電流利得が急激に減少してしまうことが確認された。

さらに、図６に示される実験結果においては、ＧａＡｓスペーサ層の層厚を、０ｎｍから増やしていくと、ベース層のシート抵抗値の設計値からの変位が徐々に減少し、ＧａＡｓスペーサ層の層厚が３ｎｍ以上においては、ほぼ設計値に等しいシート抵抗値が得られることが確認された。これは、ＩｎＰからなるエミッタ層をウェットエッチングする際に形成されたエッチング残存物の量が、ＧａＡｓスペーサ層の層厚増大に伴って減少し、エッチング残存物由来のベース抵抗の高抵抗化が抑制されたことに起因する。

実際、二次イオン質量分析により、ＧａＡｓスペーサ層の層厚が０ｎｍのヘテロ接合バイポーラトランジスタの構成元素を調べた結果、ＩｎＰエミッタ層の内部にＳｂが混入されていることが確認された。また、実際、ＩｎＰエミッタ層をエッチングした後の表面粗さを測定した結果、ＧａＡｓスペーサ層の層厚が０ｎｍのときは、エッチング残存物が多量に残っていたのに対し、ＧａＡｓスペーサ層の層厚が２ｎｍ以上では、ほとんど観測されず平坦な表面形態が得られていることが確認された。

ヘテロ接合バイポーラトランジスタにおいて、電流利得を制限する物理的な再結合過程として、オージェ再結合と一般的な再結合中心を介した再結合とがあげられる。ここではその物理現象の詳細は省略するが、これらの過程により、ヘテロ接合バイポーラトランジスタの電流利得は、ベースシート抵抗値またはベースシート抵抗値の二乗に比例する。言い換えると、理想的なトランジスタにおいて一般的には、ベースシート抵抗値が減少すると、電流利得の値は小さくなる。

図６に示される実験結果においては、ＧａＡｓスペーサ層の層厚を０ｎｍから増大させるにつれ、ベース層のシート抵抗値が減少しながらも、電流利得の値が増大していることが確認された。このような結果は、ＧａＡｓスペーサ層を、Ｓｂを含むベース層とエミッタ層との間に挿入することで、エミッタ層へのＳｂの混入を抑制したことによる効果を示すものである。

図６に示される実験結果においては、図１を用いて説明したヘテロ接合バイポーラトランジスタ構造においては、ＧａＡｓにより形成されるスペーサ層の層厚を２ｎｍよりも大きくし、３ｎｍ以上にすると、電流利得が急激に減少することが分かった。これは、ＩｎＰ基板上に擬似的に格子整合するＧａＡｓ層の臨界膜厚が、２〜３ｎｍの範囲にあることを示唆するものである。一般に、スペーサ層の材料がＧａＡｓ以外の、たとえばＩｎＧａＡｓやＩｎＡｌＧａＡｓ、ＡｌＧａＡｓであった場合、ＩｎＰに対するスペーサ層の臨界膜厚は、ＧａＡｓの場合よりも大きくなることが考えられる。これらを考慮し、ＧａＡｓ、ＩｎＧａＡｓ，ＩｎＡｌＧａＡｓ、およびＡｌＧａＡｓによって構成されるスペーサ層の層厚を、１〜３ｎｍの範囲に設定すれば、本発明の効果を最大限に発揮し、電流利得を増大することができる。

容易に類推できることではあるが、図１の構造においては、ＩｎＰ基板に格子整合する組成のＧａＡｓＳｂをベース層として用いて示したが、本発明はこのような構造に制限されることはない。実際、ベース層以外が図１で示した構造と同一の構造を持っており、ベース層をＧａＡｓ_1-yＳｂ_yとし、０．４＜ｙ＜０．６の範囲にて設定された素子を作製し、同様の効果が得られることを確認した。従って容易に類推できることであるが、たとえばＩｎＰ基板に擬似的に格子整合できる範囲の組成のＩｎＧａＡｓＳｂ、ＡｌＡｓＳｂ、ＩｎＡｌＡｓＳｂ、ＡｌＧａＡｓＳｂ、およびＩｎＡｌＧａＡｓＳｂをベース層に用いても、同様の効果を得ることができる。

すなわち、以下の式（１）で与えられる組成のＩｎ_xＧａ_1-x-zＡｌ_zＡｓ_1-yＳｂ_y（０≦ｘ、ｙ、ｚ≦１）に対し、Ｉｎ、Ｇａ、Ａｌ、Ａｓ、Ｓｂの組成のずれが、各々±１０％の範囲に収まっている材料からベース層が構成されていれば、本発明の効果が実現できる。

Ｉｎ_xＧａ_1-x-zＡｌ_zＡｓ_1-yＳｂ_y＝［（Ｉｎ_0.53Ｇａ_0.47Ａｓ）_a（ＧａＡｓ_0.51Ｓｂ_0.49）_1-a］_m［（ＡｌＡｓ_0.55Ｓｂ_0.45）_b（ＧａＡｓ_0.51Ｓｂ_0.49）_1-b］_1-m、ただし（０≦ａ、ｂ、ｍ≦１）・・・（１）

ただし、ｘは固相Ｉｎ組成、ｙは固相Ｓｂ組成、ｚは固相Ａｌ組成を表す。ここから固相Ｇａ組成は１−ｘ−ｚ、固相Ａｓ組成は１−ｙと表される。式（１）の前半は、ＩｎＰに格子整合する材料であるＩｎ_0.53Ｇａ_0.47ＡｓとＧａＡｓ_0.51Ｓｂ_0.49とから、格子整合組成のＩｎＧａＡｓＳｂをａで決定している。また式（１）の後半は、ＩｎＰに格子整合する材料であるＧａＡｓ_0.51Ｓｂ_0.49とＡｌＡｓ_0.55Ｓｂ_0.45とから、格子整合組成のＡｌＧａＡｓＳｂをｂで決定している。これらの構成比をｍを用いて表すことにより、格子整合組成の五元混晶ＩｎＡｌＧａＡｓＳｂの組成を表している。

容易に類推できることであるが、ｍ＝１は四元混晶ＩｎＧａＡｓＳｂであり、さらにｍ＝１かつａ＝０は三元混晶ＧａＡｓ_0.51Ｓｂ_0.49である。ｍ＝０の場合も同様であり、式（１）は、すべての元素が必ずしも構成元素として存在することを要求するものではなく、ａ、ｂ、ｍによって、ＧａＡｓＳｂ、ＡｌＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＩｎＡｌＡｓＳｂ、ＩｎＧａＡｓＳｂ、ＩｎＡｌＧａＡｓＳｂとなりうる。

また、容易に類推できることではあるが、図１の構造においては、スペーサ層の材料としてＩｎＰ基板の格子定数に対して擬似格子整合するＧａＡｓを用いて示したが、本発明はこのような構造に制限されることなく、たとえばＩｎＰ基板に擬似的に格子整合できる範囲の組成のＩｎＧａＡｓ、ＡｌＧａＡｓ、ないしＩｎＡｌＧａＡｓなどを用いても、同様の効果を得ることができる。

１０１…基板、１０２…コレクタ層、１０３…ベース層、１０４…スペーサ層、１０５…エミッタ層、１１１…バッファ層、１１２…サブコレクタ層、１１３…サブコレクタ層、１１４…サブコレクタ層、１１５…エミッタキャップ層、１１６…エミッタキャップ層、１２１…コレクタ電極、１２２…ベース電極、１２３…エミッタ電極。

Claims (5)

1. ＩｎＰからなる基板と、
   前記基板の上に形成されたコレクタ層と、
   前記コレクタ層の上に形成されてＧａ，Ａｓ，およびＳｂから構成された化合物半導体からなるベース層と、
   前記ベース層の上に接して形成されてＧａＡｓ，ＩｎＧａＡｓ，ＡｌＧａＡｓのなかより選択された化合物半導体から構成されたスペーサ層と、
   前記スペーサ層の上に接して形成されてＩｎおよびＰから構成された化合物半導体からなるエミッタ層と
   を少なくとも備え、
   前記スペーサ層は、前記ベース層の伝導帯端のエネルギー準位よりも低く、前記エミッタ層の伝導帯端よりも高い伝導帯端のエネルギー準位を有し、前記ベース層の価電子帯端のエネルギー準位よりも低く、前記エミッタ層の価電子帯端よりも高い価電子帯端のエネルギー準位を有した状態で、前記ベース層および前記エミッタ層に接して形成されているとともに前記ベース層に擬似格子整合して形成されている
   ことを特徴とするヘテロ接合バイポーラトランジスタ。
2. 請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
   前記スペーサ層の層厚は、０．２５〜１０ｎｍの範囲とされていることを特徴とするヘテロ接合バイポーラトランジスタ。
3. 請求項１または２記載のバイポーラトランジスタにおいて、
   前記ベース層は、ＧａＡｓＳｂ，ＩｎＧａＡｓＳｂ，ＡｌＧａＡｓＳｂ，ＩｎＡｌＧａＡｓＳｂのなかより選択された化合物半導体から構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
4. 請求項１〜３のいずれか１項に記載のバイポーラトランジスタにおいて、
   前記エミッタ層は、ＩｎＰ，ＩｎＡｌＰ，ＩｎＧａＰ，ＩｎＡｌＧａＰ，ＩｎＡｌＡｓ，ＩｎＧａＡｌＡｓ，ＩｎＡｌＡｓＰのなかより選択された化合物半導体から構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
5. 請求項１または２記載のバイポーラトランジスタにおいて、
   前記ベース層は、ＩｎＰからなる前記基板に擬似格子整合しており、Ｉｎ_xＧａ_1-x-zＡｌ_zＡｓ_1-yＳｂ_y＝［（Ｉｎ_0.53Ｇａ_0.47Ａｓ）_a（ＧａＡｓ_0.51Ｓｂ_0.49）_1-a］_m［（ＡｌＡｓ_0.55Ｓｂ_0.45）_b（ＧａＡｓ_0.51Ｓｂ_0.49）_1-b］_1-m、（０≦ａ、ｂ、ｍ≦１）の式であらわされるＩｎ_xＧａ_1-x-zＡｌ_zＡｓ_1-yＳｂ_y（０≦ｘ、ｙ、ｚ≦１）に対してＩｎ、Ｇａ、Ａｌ、Ａｓ、およびＳｂの組成が各々±１０％の範囲とされ、
   前記スペーサ層がＧａＡｓ、ＩｎＧａＡｓ、およびＡｌＧａＡｓのいずれかによって構成され、
   前記スペーサ層の層厚が１〜３ｎｍの範囲に形成されている
   ことを特徴とするヘテロ接合バイポーラトランジスタ。