KR20060063947A - 반도체장치 및 방법 - Google Patents

반도체장치 및 방법 Download PDF

Info

Publication number
KR20060063947A
KR20060063947A KR1020067003675A KR20067003675A KR20060063947A KR 20060063947 A KR20060063947 A KR 20060063947A KR 1020067003675 A KR1020067003675 A KR 1020067003675A KR 20067003675 A KR20067003675 A KR 20067003675A KR 20060063947 A KR20060063947 A KR 20060063947A
Authority
KR
South Korea
Prior art keywords
base
base region
quantum
region
collector
Prior art date
Application number
KR1020067003675A
Other languages
English (en)
Inventor
밀튼 펭
닉 주니어 홀론약
왈리드 하페즈
Original Assignee
더 보드 오브 트러스티스 오브 더 유니버시티 오브 일리노이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/646,457 external-priority patent/US20050040432A1/en
Priority claimed from US10/861,103 external-priority patent/US7091082B2/en
Priority claimed from US10/861,320 external-priority patent/US7998807B2/en
Application filed by 더 보드 오브 트러스티스 오브 더 유니버시티 오브 일리노이 filed Critical 더 보드 오브 트러스티스 오브 더 유니버시티 오브 일리노이
Publication of KR20060063947A publication Critical patent/KR20060063947A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06203—Transistor-type lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명의 방법 및 장치는 바이폴러 트랜지스터(bipolar transistor)에서 제어 가능한 발광을 내기 위한 것이다. 또한,
에미터(emitter), 베이스(base) 및 콜렉터 영역들을 갖는 바이폴러 트랜지스터를 제공하는 단계, 상기 에미터, 베이스 및 콜렉터 영역들과 전기신호를 결합하기 위한 전극들을 제공하는 단계, 상기 베이스 영역에서 캐리어 재결합 수명(carrier recombination lifetime)을 감소하기 위하여 자연 방출(spontaneous emission)의 손해에 대한 유도 방출(stimulated emission)을 향상하기 위하여 베이스 영역(base region)을 적응시키는 단계를 포함하는 바이폴러 트랜지스터의 속도를 증가시키기 위한 방법에 관한 것이다.
바이폴러 트랜지스터, 에미터(emitter), 베이스(base)

Description

반도체장치 및 방법{Semiconductor device and method}
본 발명은 고속 반도체장치 및 방법과 제어된 발광을 내기 위한 반도체장치 및 방법과 또한 동시에 전기신호 증폭을 할 수 있는 반도체 장치 및 방법에 관한 것이다.
이에 관한 배경의 일부는 III-V 반도체와 같은 직접 밴드 갭(direct bandgap)에 의한 발광기(광에미터)(light emitters)의 개발에 있다. 발광다이오드 및 레이저 다이오드를 비롯한 그러한 장치는 널리 시판되고 있다.
이에 관한 배경의 다른 부분은 1948년도에 최초로 제안된 헤테로 접합 바이폴러 트랜지스터(heterojunction bipolar transistor)(HBT)로 공지된 장치의 고도의 소수캐리어(minority carrier)주입율(injection efficiency)을 달성하기 위한 와이드 밴드갭(wide bandgap)반도체의 개발에 있다(예를 들면 US특허2,569,376; 또한 H. Kroemer, IRE 45, 1535-1544의 "트랜지스터의 와이드 갭 에미터(emitter)에 관한 이론" 회보(1957)참조).
이러한 트랜지스터장치는 극히 고속으로 작동이 가능하다. InP HBT는 최근에 500 GHz이상의 속도에서 작동되는 것으로 증명되었다.
어쩌면 이미 달성된 속도를 초과하는 극히 고속에서 작동 가능한 바이폴러 트랜지스터(bipolar transistor)를 제공하는 것이 본 발명의 목적에 속한다.
또한, 제어 발광을 내기 위한 장치 및 방법을 제공하고, 광 출력(optical output) 및 전기 출력(electrical output)의 동시 제어가 가능한 장치를 제공하는 것도 본 발명의 목적에 속한다.
본 발명의 양상은 베이스층(base layer)에서 발광을 내는 직접 밴드갭 헤테로 접합 트랜지스터(heterojunciton transistor)를 포함한다. 베이스 전류(base current)의 변조는 변조된 발광을 낸다. [여기에서 사용되는 바와 같은 "광"(light)은 가시 범위 내 또는 외에 존재할 수 있는 광 복사(optical radiation)를 의미한다.
또한, 본 발명의 양상은 발광 HBT의 3포트(port)작동을 포함한다. 자연발광 및 전기신호 출력 모두는 HBT의 베이스에 적용되는 신호에 의하여 변조된다.
본 발명의 다른 양상은 트랜지스터의 속도를 향상하기 위하여 바이폴러 트랜지스터(즉, 바이폴러 접합 트랜지스터(BJT) 또는 헤테로 접합 바이폴러 트랜지스터(HBT)의 베이스층에 유리한 유도 방출의 사용을 포함한다. 자연방출 재결합 수명은 바이폴러 트랜지스터 속도의 기본적인 한계이다.
본 발명의 형태에 있어서, 바이폴러 트랜지스터의 베이스층은 자연 방출의 손해에 대한 유도방출(또는 유도 재결합)을 향상하도록 적응되어 있으므로, 재결합 수명을 감소시켜서 트랜지스터 속도를 증가시킨다.
본 발명의 이러한 양상의 형태에서 적어도 양자크기 효과(quantum size effects), 오히려 양자 우물(quantum well)을 나타내는 한개 층 또는 오히려 도핑 안 된(undoped) 또는 약간 도핑 된(doped) 양자 점(quantum dots)의 한 개 층 오히려 나타내는 한 개 층이 바이폴러 트랜지스터의 베이스층에 구비되어 있다.
되도록, 적어도 양자크기 효과를 나타내는 적어도 한개 층을 포함하는 베이스층의 한 부분은 고도로 도핑되어 있으며, 상기 적어도 한 개 층보다 넓은 밴드 갭 재료로 되어 있다.
적어도 한 양자 우물 또는 양자 점의 층, 보다 높은 갭의 범위 내에서 고도로 도핑된 재료는 유도 재결합을 향상시켜서 방사 재결합 수명을 감소시킨다.
2차원 전자가스(electron gas)("2DEG")는 양자 우물 또는 양자 점층내 캐리어 농도(carrier concentration)를 증가시킴으로써, 베이스 영역내 이동도(移動度)를 향상시킨다.
베이스 저항(base resistance)의 개선으로 베이스 두께(base thickness)의 감소를 허용함과 동시에, 베이스 도달시간(transport time)의 감소를 수반한다.
속도의 이러한 장점은 발광을 사용하는 고속 바이폴러 트랜지스터 및 / 또는 발광을 사용하지 않는 고속 바이폴러 트랜지스터에 응용이 가능하다.
발광 바이폴러 트랜지스터장치, 예를 들면, 간접 밴드 갭 재료로 된 헤테로 접속 바이폴러 트랜지스터에 있어서 양자크기 효과를 나타내는 한 개 또는 여러 층의 사용이 발광의 증가 및 장치의 방출파장 특성을 사정에 따라 맞추는데 또한 유리하다.
이에 관한 한가지 선호 실시예에서 양자크기 효과를 나타내는 양자 우물(들) 및 /또는 양자 점 층은 오히려 약 100 옹스트롬(Angstroms) 이하의 두께를 가진다.
본 발명의 한 실시예에 따라서 한 방법은 다음 과정을 포함하는 반도체 장치로부터의 제어 가능한 발광을 내기 위하여 콜렉터(collector), 베이스(base) 및 에미터(emitter)영역(region)을 포함하는 헤테로 접속 바이폴러 트랜지스터장치를 제공하는 단계; 및 베이스 영역에서 방사 재결합에 의하여 발광을 일으키기 위하여 콜렉터, 베이스 및 에미터와 결합되는 단자(terminals)에 걸친 전기신호를 적용하는 단계를 포함하는 것을 제안하고 있다.
이러한 실시예의 한 형태에서 전기신호를 인가하는 단계는 콜렉터로부터 에미터에 전압의 적용 및 변조 베이스 전류를 가함으로써, 광출력의 변조를 포함한다.
본 발명의 다른 실시예에 따라서 장치는 전기입력신호를 받기 위한 입력포트, 입력신호에 의하여 변조된 전기신호를 출력하기 위한 전기출력포트 및 입력신호에 의하여 변조된 광 신호를 출력하기 위한 광 출력포트를 가지는 것을 제안하고 있으며, 본 장치는 콜렉터, 베이스 및 에미터 영역을 포함하는 헤테로 접속 바이폴러 트랜지스터, 베이스 영역과 결합되는 전극으로 되어 있는 입력포트, 콜렉터와 에미터 영역과 결합되는 전극으로 되어 있는 전기출력포트 및 베이스 영역과 광 결합(optical coupling)으로 되어 있는 광 출력포트로 되어 있다.
본 발명의 또 다른 실시예에 따라서 반도체 레이저(semiconductor laser)가 제안되어 있으며, 이는 직접 밴드 갭 반도체 재료의 콜렉터, 베이스 및 에미터로 되어 있는 헤테로 접속 바이폴러 트랜지스터 구조; 적어도 트랜지스터 구조의 한 포트를 둘러싼 광공진공동(光共振空洞) 및 트랜지스터 구조로부터 레이저 방출을 일으키기 위하여 콜렉터, 베이스 및 에미터와 전기신호를 결합하기 위한 수단을 포함하고 있다.
본 발명의 다른 실시예에 따라서 다음의 과정을 포함하는 바이폴러 트랜지스터의 속도를 증가시키기 위하여 에미터, 베이스 및 콜렉터 영역을 가진 바이폴러 트랜지스터를 제공하는 단계; 에미터, 베이스 및 콜렉터 영역과 전기 신호를 결합하기 위한 전극들을 제공하는 단계; 및 베이스 영역에서 캐리어 재결합 수명을 감소시키기 위하여 자연방출의 손해에 대한 유도방출을 향상하기 위한 베이스 영역을 적응시키는 단계를 포함하는 방법이 제안되고 있다.
본 실시예의 한 형태에서 자연 방출의 손해에 대한 유도방출을 향상하기 위한 베이스 영역의 적응 단계는 베이스 영역에서 적어도 양자크기 효과, 오히려 양자 우물(들)을 나타내는 한 개 층 및/또는 오히려 도핑 안 된 또는 약간 도핑 된 양자 점의 한 개 층을 제공하는 단계를 포함한다.
본 발명의 양상에 따라서 상이한 두께를 가진 복수의 공간을 두고 떨어진 양자 크기 영역(즉 양자 우물 및/또는 양자 점)이 바이폴러 트랜지스터의 베이스 영역에 구비되어 있어서 베이스 영역을 통하여 유리하게 캐리어 이동을 단(單)방향으로 촉진시키기 위하여 사용된다.
예를 들면, 베이스 영역은 콜렉터 근처에서 가장 두껍고, 에미터 근처에서 가장 얇게 구분되어 있는 양자 크기의 두께를 가지고, 상이한 두께의 다수의 공간상에 떨어져 있는 양자 크기영역을 구비할 수 있다.
주입(注入) 전자(電子)는 보다 작은 우물(well)에서 포획(捕獲)되어 최대 우물이 콜렉터에 가장 잘 근접할 때까지 다음의 보다 큰 우물을 통과한 다음, 보다 더 큰 우물 등을 통과한다.
그것은 통과하여 최대 우물의 최저 상태로 약해진다. 우물의 배열은 에미터로부터 콜렉터를 향하여 단방향성으로 캐리어 이동을 촉진시킨다. 최대 재결합 및 광은 광 공동 이유에 대한 것과 같은 유리한 콜렉터에 가능한 한 근접한 최대 우물로부터 얻어진다.
캐리어는 에너지의 "다운힐(downhill)"(내리막)을, 즉, 보다 두꺼운 우물을 향하여 확산시킨다. 우물 크기의 비대칭은 개선된 방향성(directionality)과 캐리어 이동 속도를 제공한다. 발광 HBT, 발광 및 장치 속도와 같은 실시예에서 모두가 향상된다.
도 1은 본 발명의 실시예에 따른 장치의 비축척의 간단한 단면 약도로서 본 발명의 방법의 실시를 행하는데 사용이 가능하다.
도 2는 본 발명의 한 실시예의 도 1 장치 레이아웃의 평면도이다.
도 3은 본 발명의 실시예에 따른 시험장치의 CCD 현미경 이미지이다.
도 4는 본 발명의 실시예에 따른 한 3포트장치의 간단한 약도이다.
도 5는 본 시험장치의 공통 에미터 출력 특성도로서, 또한 관찰 발광을 관찰한 것을 도시한다.
도 6은 오실로스코프 트레이스(oscillocope traces) 6A 및 6B를 포함하는 것 으로 본 시험 장치에 대한 입력기준 및 출력 변조광 파형을 각각 도시한다.
도 7은 본 시험 장치에 대한 베이스 전류의 함수로서의 광 출력을 도시하는 도표이다.
도 8은 II형 InP/GasSb/InP 이중 헤테로 접속 바이폴러 트랜지스터(DHBT), 표준 트랜지스터 작동(역 바이어스의 콜렉터)에서 재결합-방사신호를 발생하는 30nm p-형 GaAsSb 베이스를 가진 발광 트랜지스터(LET)의 도표 및 밴드 도표이다.
도 9는 도 8(에미터 면적 120x 120㎛2)의 에미터 접지(common emitter) 출력특성, II형 트랜지스터의 콜렉터 전류 대 콜렉터 내지 에미터 전압(I-V곡선), 콜렉터 전류를 도시한다.
도 10은 거의 선형 동작을 입증하는 L-I특성을 가진 베이스 전류의 함수로서 도 8의 II형 DHBT의 광방출강도(optical emission intensity)(재결합 방사)의 도표이다. 본도는 다양한 베이스 전류에서 p-형 GaAsSb베이스로부터의 재결합 방사의 파장을 도시한다.
도 11은 에미터 접지구조에서 편의(偏倚)된 도 8의 II형 DHBT의 3포트 동작을 설명한다: (a) 10kHz 입력신호(상측 트레이스, 포트1), (b) 증폭 출력신호(중간 트레이스, 포트2) 및 10kHz에서 변조된 광 출력(하측 트레이스, 포트3).
도 12는 광반사기를 포함한 본 발명의 한 실시예를 설명한다.
도 13은 본 발명의 한 실시예에 따른 레이저 장치를 설명한다.
도 14A는 본 발명의 한 실시예에 따른 한 개 또는 여러 개의 양자 우물을 사 용하는 장치의 일부를 도시한다.
도 14B는 본 발명에 따른 양자 점의 한 개 또는 여러 개를 사용하는 장치의 일부를 도시한다.
도 15는 본 발명에 따른 한 실시예에 따른 본 발명의 방법의 한 실시예를 행하는데 사용이 가능한 장치의 비축척의 간단한 단면도이다.
도 16은 도 15의 장치의 한 실시예의 에너지 밴드도표이다.
도 17은 본 발명의 한 실시예에 따른 다른 장치의 에너지 밴드도표이다.
도 18은 본 발명의 한 실시예에 따른 또 다른 장치의 예의 에너지 밴드도표이다.
도 19-21은 본 발명의 실시예에 따른 복수의 양자 우물을 가진 또 다른 장치의 에너지 밴드 및 구조도이다.
도 22는 전자포획을 지원하고 재결합 방사를 향상하기 위하여 p-형 GaAs 베이스에 삽입된 2개의 50AoInGaAs QW를 가진 발광 트랜지스터(LET)의 도표 및 밴드 도표이다.
도 23(a)은 도 22의 QW InGaP/GaAs HBT의 레이아웃의 평면 CCD 이미지이며, 도 23(b)은 전류 바이어스(current bias)(표준 트랜지스터 동작, IB =1mA)의 공유 에미터 구조에 있어서 QW HBT 발광의 평면 CCD 이미지이다.
도 24는 베이스 전류의 함수로서 도 22의 QW HBT의 광 출력 강도(전력)를 도시하며 전류에 따라 거의 선형증가를 설명하고 있다. DC 베타(=Ic/Ib) 또한 도시되 어 있으며 베이스 전류가 증가함에 따라서 7 내지 13의 변화를 보인다.
도 25는 도 22 및 23의 p-형 GaAs 베이스 및 QW HBT의 INGaAs 양자 우물 베이스에 있어서 밴드 대 밴드 재결합으로 인한 방출 파장의 1, 2 및 3mA와 같은 IB 에 대한 그래프를 도시한다.
도 26은 접지 에미터 구조에서 바이어스 된 도 22 및 23의 QW HBT의 3 포트 동작을 설명한다: (a) 1 GHz 입력신호(상측 트레이스 포트1), (b)증폭 출력신호(중간 트레이스, 포트2) 및 (c) 1GHz에서 변조된 광출력(하측 트레이스, 포트3).
도 27은 본 발명에 따른 수직 공동표면방출 레이저의 비축척의 간단한 단면도이다.
도 28은 본 발명의 한 추가 실시예에 따른 수직 공동표면방출레이저의 비축척의 간단한 단면도이다.
도 29는 본 발명의 한 실시예에 다른 배열의 간단한 도표이다.
도 30A는 본 발명의 한 실시예에 따른 본 발명의 방법의 한 실시예의 시행에 사용 가능한 장치의 비축척 단면 파단도이다.
도 30B는 본 발명의 한 실시예에 따른 본 발명의 방법의 한 실시예의 시행에 사용 가능한 다른 장치의 비축척 단면 파단도이다.
또한, 본 발명의 특징 및 장점은 첨부 도면과 관련하여 볼 때에 다음의 상세한 설명에서 보다 용이하게 명백해진다.
도 1은 본 발명의 한 실시예에 따른 본 발명의 방법의 한 실시예를 시행하는데 사용 가능한 장치를 설명한다. 기판(105)이 구비되며 다음 층들이 그 위에 배열되어 있다:
써브 콜렉터(sub collector)(110), 콜렉터(130), 베이스(140), 에미터(150) 및 캡 층(cap layer)(160). 또한 콜렉터 금속화(metallization)(또는 전극)(115), 베이스 금속화(145) 및 에미터 금속화(165)가 도시되어 있다. 또한 콜렉터 리드(collector lead)(117), 베이스 리드(147) 및 에미터 리드(167)가 도시되어 있다.
이러한 실시예의 한 형태에서 층(layer)들은 MOCVD(유기금속CVD법)에 의하여 성장되며, 콜렉터 층(130)은 3000 옹스트롬 두께 n형 GaAs, n=2x1016cm-3을 포함하며, 베이스 층(140)은 600 옹스트롬 두께의 p+탄소-도핑된 합성 분류된 InGaAs(1.4% In), p=4.5x1019cm-3 을 포함하며, 에미터층(150)은 800옹스트롬 두께 n형 InGaP, n=5x1017cm-3을 포함하고 캡층은 1000옹스트롬 두께 n+InGaAs, n=3x1019cm-3 포함한다
본 실시예는 e-빔(e-beam)정의 Ti/Pt/Au에미터 접점(contacts), 자기정렬 에미터에치(self-aligned emitter etch), 자기정렬 Ti/Pt/Au 베이스 금속 퇴적(deposition), 베이스-콜렉터 어치 및 콜렉터 금속 퇴적을 포함하는 제조공정 순서를 사용한다. bisbenzocyclobutene(BCB)베이스 어치-백(etch back)공정은 "백엔드"(backend)"(최종단계)제조에 사용된다(즉, 트랜지스터의 정상에 전극 및 접점형성을 해주기 위하여).
보편적인 PN접합 다이오드 동작에 있어서 재결합 공정은 n-측에서 주입된 전자와, p-측에서 주입된 정공(正孔) 모두에 의한 것으로, 이것은 분자로 된 재결합 공정이 속도의 제한을 받을 수 있다. 이에 관한 HBT 발광의 경우에 있어서, 베이스 "정공"농도는 대단히 높아서 전자가 베이스로 주입될 때, 신속하게 재결합한다(분자로 된). 베이스 전류는 다만 전하불균형(charge imbalance)을 중화하기 위하여 이완을 거쳐서 정공을 재-공급한다. 헤테로 접합 바이폴러 트랜지스터(HBT)에 있어서, 베이스 전류는 7 성분으로 분류 가능하다, 즉: (1)에미터 영역으로의 정공주입(iBp); (2)노출된 외인성(外因性) 베이스 영역(iBsurf); (3) 베이스 옴(ohmic)접합 재결합 전류(iBcont); (4) 공간전하 재결합 전류(iBscr); (5) Hall-Shockl ey-Reed(HSR)방법으로 인한 벌크베이스(bulk base) 비 방사 재결합 전류(iBHSR); (6) 벌크베이스오거(bulk base Auger) 재결합 전류(iBAUG); 및 (7) 벌크베이스 방사 재결합 전류(iBrad).
어느 노출된 베이스 영역위에서 레즈 패시베이션(ledge passivation)을 가진 비교적 효율적인 HBT에 있어서, 표면 재결합 전류는 현저하게 감소 가능하다. 따라서, 베이스 전류 및 재결합 수명은 주로 벌크 HSR 재결합, 오거방법 및 방사 재결합과 거의 근접한다. 다음 방정식(1)에 표시된 베이스 전류는 이때 중성(中性) 베이스 영역의 과잉 소수캐리어(excess minority carrier), △n, 에미터 면적, AE, 전하, q, 및 베이스 재결합 수명, τn 관계가 있어서 다음의 식이 성립한다.
Figure 112006013109802-PCT00001
총 베이스 재결합 수명, τn,은 Hall-Shockley-Read, τHSR, Auger, τAUG1, 및 방사 재결합, τrad의 별도 재결합 성분에 관계가 있어서 다음의 식이 성립한다
Figure 112006013109802-PCT00002
베이스의 발광 강도△I는 iBrad에 비례하며 중성 베이스 영역에서 진성 캐리어 농도(intrinsic carrier concentration), (np-ni2)에 걸친 다수 구명을 가진 소수 캐리어 전자와 방사 재결합 공정률에 관계가 있으며, 이하 방정식(3)에서 설명되며 여기에서 정공 농도는 베이스 불순물(不純物)(dopant)농도, N B 와 대략 근사하다. 방정식(3)에 표시된 방사 베이스 전류는 이 때 중성 베이스 영역에서 과잉 소수 캐리어, △n에 관계가 있으며, 베이스 재결합 수명, τrad 는 다음 식으로 표시할 수 있다:
Figure 112006013109802-PCT00003
고속 HBT에 있어서, 베이스 재결합 수명은 총 응답시간의 반(1/2)미만일 수 있다는 것을 예측하기 용이하다. 따라서, 베이스내의 광 결합방법은 HBT의 속도보다 적어도 2배 빨라야 한다. 환언하면, 극히 빠를 수 있는 HBT속도에는 한계가 있다.
도 2는 장치레이아웃의 평면도를 도시하며, 도 3은 트랜지스터의 표준 동작 하에 베이스층으로부터의 발광(백색 점)으로 제조된 1x16㎛2 HBT 시험장치의 실리콘 CCD 현미경 도를 도시한다.
전형적인 트랜지스터 동작에서, 트랜지스터의 3개 단자중의 어느 하나는 입출력 회로 모두에 공유한다. 이것은 공통에미터(common emitter)(CE), 공통베이스 (common base) 및 공통콜렉터(common collector)(CC)로 알려져 보편화에 이르고 있다. 공유 단자(자주 접지기준)는 2개 잔여 단자들 중의 어느 하나 또는 기타와 대우(짝)를 이룰 수 있으며, 여하한 구조에 대한 2개 대우는 2포트 네트워크(network)라 한다. 2포트는 보통 입력포트와 출력포트로 확인된다. 도 4에서 설명한 바와 같이, 이에 관한 특징에 따라서 제3 포트 즉 광출력 포트가 구비되어 있으며, 본 발명의 한 실시예에 따라서 HBT 발광의 베이스층으로부터의 (재결합-방사)방출에 의한다. 전기신호가 입력포트(포트1)에 가해지면 예를 들면 공유 에미터 구조로 작동되는 도 1의 HBT에 있어서는 동시에 포트2에서 신호 증폭에 의한 전기출력 및 포트3에서 발광의 신호 변조에 의한 광출력이 생긴다.
도 1, 2장치의 시험 버전(test version)의 에미터 접지 출력특성이 도 5에 도시되어 있다. ib =1mA에서 DC 베타 게인(beta gain) =17. ib =0mA(ic =0mA), 실리콘 CCD 검출기를 사용하면 발광이 관찰되지 않는다. ib =1mA( ic =17.3mA)에 대해서, 약한 발광이 베이스층부터 관찰된다. ib =2mA(ic =33mA)에 대해서, 보다 강한 발광이 관찰되며 마찬가지로 ib =4mA( ic =57mA)에 대해서는 보다 강한 발광이 관찰된다. 트랜지스터 동작에서 HBT베이스의 방사 재결합으로 인한 자연 발광이 명백하다.
본 실시예를 위하여 출력광 변조시험을 행하였다. 패턴 제너레이터 (Tektronix Funciton Generator)는 1V의 피크 대 피크 증폭에 의한 AC신호를 발생한다. 바이어스 티(bias tee)는 DC전원의 DC바이어스전압과 이 AC 신호를 결합한다. InGaP/GaAs HBT 턴온 전압(turn-on voltage)은 VBE = 1.5V이다. HBT 트랜지스터의 방출면적(베이스 영역의 개방 공간)은 1-㎛×2-㎛ 미만이다. 작은 개구(aperture)로부터의 광(대부분의 HBT광은 흐리다)은 직경이 25㎛인 코어(core)에 의하여 다중모드 파이버 프로브(fiber probe)로 결합된다. 광은 20-dB 선형증폭기(linear amplifier)에 의하여 SiAPD로 공급된다. 샘플링 오실로스코프(sampling oscilloscope)는 입력변조신호와 출력 광신호 모두를 디스플레이(display)한다. 광 방출파장은 합성등급 InGaAs베이스(1.4% In)로 인하여 약 885nm이다. 도 6은 HBT가 1MHz(도 6A)와 또한 100KHz(도 6B)에서 변조될 때 입력(하측 트레이스)기준과 출력(상측 트레이스)광파형상을 도시한다. 출력신호는 1MHz에서 375㎶와 100KHz에서 400㎶의 피크 대 피크 진폭을 가지고 있다. 이러한 데이터는 출력 광신호가 입력신호를 추적하는 것을 나타내며, 명백히 HBT는 트랜지스터 속도로 동작하는 광-방출 트랜지스터(LET)이라는 것을 나타낸다.
베이스 전류의 함수로 광방출강도, △Iout 에 직접 비례하는 출력 피크대피크 진폭, Vpp 는 도 7에 도시되어 있다. 비선형 상태는 가열과 장치 형상이 광방출(수평 바이어싱 효과도)의 최적화가 아직 되어 있지 않은 사실 때문에, 베타 압축(beta compression)으로 인한 것일 수 있다. 그럼에도 불구하고 , 이러한 측정 즉, △Iout(광 강도) 대 △ib (ib = 0 내지 5mA)은 3개 단자 제어 가능한 광원으로서 HBT 를 나타내고 있다.
기타 구조와 재료 시스템은 예로서 GaAs 및 HBT 베이스로 한 GaN을 포함하거나 또는 기타 직접 밴드갭 재료 시스템의 사용이 가능하다는 것을 이해하게 될 것이다.
베이스-콜렉터(또는 에미터)접합(아래 도 8에서 보는 바와 같이)에서 보다 유리한 II형 밴드 갭 라인업(line-up)(정공(正孔)은 한정되어 있음, 전자는 한정되어 있지 않음)으로 인하여 InP HBT의 베이스에 대하여 InGaAs의 대안으로서 GaAsSb가 제안되고 있다. II형 lnP-베이스 HBT는 보다 큰 가전자대(valence band)불연속성(아래 도8에서 보는 바와 같이)을 가진 이해 에미터에 우수한 정공 방지가 된다(참조 R. Bhat, W.-P. Hong, C.Caneau, M.A. Koza, C.-K. Nguyen 및 S Goswami, Appl. Phys. Lett. 68, 985(1995); T.McDermott, E.R. Gertner, S. Pittman, C.W. Seabury 및 M. F. Chang, Appl. Phys. Lett. 58, 1386(1996)).
모든-InP콜렉터로 인하여, II형 InP/GaAsSb DHB(이중 HBTs)은 열 성질이 보다 좋고, I형 InP/InGaAs DHBT보다 높은 파괴 전압을 가질 것으로 기대한다. InP/GaAsSb DHBT는 300 GHz이상의 차단 주파수를 얻는 것으로 보고되어 있다(참조 Dvorak, C. R. Bolognesi, O. J. Pitts 및 S. P. Watkins, IEEE Elec, Dev. Lett. 22, 361(2001)). 도 8은 II형 InP/GaAsSb/InP 이중 헤테로 접합 바이폴러 트랜지스터(DHBT)의 밴드도, 위의 도1-4의 것과 유사한 물리적 구조 및 동작을 도시한다. 이러한 예에서, 발광 트랜지스터는 표준 트랜지스터 동작(역방향 바이어스)에서 재결합-방사를 발생하는 30nm p-형 GaAsSb를 가지고 있다.
II형 InP/GaAsSb DHBT는 120x120㎛2 에미터 면적과 전류게인(gain) = 38로 제조된다. 표준 트랜지스터 바이어스에서 광 방출은 4e19cm-3까지 탄소로 도핑된 30nm GaAs0 .51Sb0 .49 베이스 영역으로부터 λpeak = 1600nm를 중심으로 하는 파장으로 얻어진다. 이 예에서는 10kHz(게르마늄 PIN검출기의 밴드 폭에 의하여 제한을 받는)에서 신호 변조에 의한 동시에 증폭전기 출력 및 광 출력으로 II형 HBLET의 3포트 동작이 설명되어 있다.
본 예의 층 구조는 반 절연, Fe도핑 InP기판위에 MOCVD에 의하여 성장된다. HBLET는 다음을 포함한다: 150nm InP콜렉터, 3xe16cm-3으로 Si도핑; 30nm GaAs0.51Sb0.49 베이스, 4e19cm-3로 C도핑; 20nm InP에미터, 5x1017cm- 3 로 Si도핑 및 40nm In0 .53Ga0 .47As에미터접촉캡, n =2x1019cm-3. DHBT장치는 표준메사(어치)방법을 사용하여 제조된다. 에너지 밴드 도는 II형 발광 InP(n)/GaAsSb(p+)/InP(n)이중 헤테로 접합 바이폴러 트랜지스터(DHBT)의 도 8에 도시한 바와 같이 모델 고체이론을 사용하여 계산되었다(V.de Walle, Physical Review B39, 1871(1989)). GaAs0 .51Sb0 .49 베이스층의 에너지 갭은 ,InP콜렉터(또는 에미터)와 GaAsSb 베이스사이에서 전도대불연속 △Ec = 0.15eV와 가전밴드 불연속△Ev = 0.57eV을 가질때 0.72eV이다. 도 8의 에너지 밴드도는 DHBT가 Veb=0.7V와 순방향 바이어스된 에미터베이스접합 및 Vec=1.2V에서 역 바이어스 된 에미터 콜렉터 접합을 가진 표준 트랜지스터모드 동 작의 에미터 접지(C-E)구조로 되어 있다는 것을 나타낸다.
120x120㎛2 면적을 가진 설명한 II형 트랜지스터에 관한 에미터 접지출력특성, 콜렉터 전류 대 콜렉터 에미터전압(I-V)곡선이 도 9에 도시되어 있다. dc 베타게인(β=ic/ib)은 ib =1 mA에서 β=5, ib=3 mA에서 β=16으로 증가하고 ib =5 mA에서 β= 36이다. 트랜지스터의 측정된 검멜프롯(Gummel plot)로부터 하측 베이스 전류의 이상 계수(ideality factor)는 약 1.9로 이는 베이스 에미터공간 전하영역(SCR)에서 상당한 수의 트랩을 나타낸다. 보다 높은 베이스 전류의 이상 계수는 1.3으로 SCR 트랩이 충진되면, 보다 많은 표면 재결합을 나타낸다. 보다 작은 30x30㎛2 에미터 DHBT에 있어서 SCR 트랩의 수는 DHBT의 에미터 면적에 비례함으로 dc 베타게인(β=ic/ib)은 ib =1 mA에서 β=25(보다 큰)이다.
120x120㎛2 HBT에 있어서, 전류게인 차단주파수, ft 는 800MHz에서 측정된다. 전력이득 차단주파수, fmax 는 300MHz이다. 0.8x8㎛2 의 보다 작은 에미터를 가진 동일한 층구조에 있어서, HBT 차단주파수는 ft=181GHz 및 fmax=152GHz이다.
표면 재결합으로 인한 베이스 전류는 120x120㎛2와 같은 그러한 큰 에미터 면적의 II형 DHBT에 대해서는 비교적 작다. 따라서 베이스 전류는 에미터-베이스 공간 전하영역에서 성 영역에서의 대부분 비 방사 Hall-Schckley-Read(HSR)재 결합 및 베이스 중성 영역에서의 재결합에 가깝다고 할 수 있다. HBT의 베이스 영역에서 의 방사 과정에 있어서, 광 방출 강도 △I는 중성영역의 과잉(주입)소수캐리어, △n, 전하, q, 에미터 면적, AE 에 비례하며, 방사 재결합 수명, τrad에 반비례하는 방사 재결합, iBrad를 공급하는 베이스 전류의 성분에 비례한다. 에미터 접지(CE)II형 DHBT광 방출에 있어서, 베이스 정공 농도는 대단히 높음으로 주입된 전자가 급속히(분자적으로) 재결합한다. 베이스 전류는 다만 전하 불 평형을 중성화하기 위하여 완화(relaxation)에 의해서 재공급한다.
HBLET 광 방출을 검출하기 위하여 5x109V/W의 대단히 높은 응답도를 가진 초감도 게르마늄 PIN 검출기(Edinburgh Instruments회사, 모델 E1-L)를 사용하였다. 도 10은 베이스 전류의 함수로서 광 방출(재결합 방사)의 거의 선형 관계를 도시한다. HBT로서 동작하는 장치의 광 방출 파장은 λpeak=1600nm 근처에서 집중되어 있으며 GaAsxSb1 -x의 밴드 대 밴드 재결합과 천이(遷移)와 일치한다. 격자정합(格子整合)(GaAs0.51Sb0.49)의 갭(Eq=0.72eV, λpeak=1722nm)으로부터 보다 짧은 파장으로의 피크 광 방출의 변화는 InP격자상수와 정합(matching)되는 않는 합금으로 인한 것일 수 있다. 확대된 광 방출은 주로 GaAsSb 베이스층의 합금(合金) 산란(散亂)으로 인하여 1450 내지 1750nm에 이른다.
광 출력변조의 시험을 위하여 10kHz에서 AC입력신호를 내는 패턴 제네레이터를 사용하였다. 120x120㎛2 DHBT 재결합은 JFET 프리앰프(pre-amplifier)와 일체로 된 게르마늄 PIN 검출기에 공급되었다. 결합은 5x109V/W의 대단히 높은 응답 도를 가지고 있으나, 1 내지 2ms의 느린 시간 응답은 물론 측정(10kHz)을 제한한다. 도 11은 4개 채널의 샘플링 오실로스코프로부터의 트레이스(trace)를 도시하며, 3개 포트동작을 설명한다. 탑트레이스(top trace)(a)는 10kHz에서 변조된 입력신호(포트1에서)이며, 제2트레이스(b)는 Ib=2mA 및 VCE=2V에서 바이어스된(에미터 접지) DHBT의 출력전압(포트2에서)이다. 제3트레이스(c)는 10kHz(포트3에서)에서 변조된 출력 광신호를 나타낸다. 이러한 데이터는 에미터 접지구조에서 바이어스된 GaAsSb합금 베이스 영역을 가진 II형 DHBT의 3포트 동작을 설명한다.
도 12는 집광 및 방향성의 향상를 위한 반사기 컵(cup)(820)과 관련되는 3개 단자 광 방출 HBT(810)의 사용을 설명한다.
도 13은 수평 게인 유도레이저로서 동작을 위하여 (920)에 나타낸 수평 공동(空洞)에서 3개 단자 광 방출 HBT(910)을 설명한다. 수평 공동은 예를 들면, 광 방출영역 또는 그 근처에서 결합된 에지(edges)로 정의될 수 있다.
본 발명의 양상은 트랜지스터의 속도를 향상하기 위하여 바이폴러 트랜지스터(즉, 바이폴러 접합트랜지스터(BJT) 또는 헤테로 접합 바이폴러 트랜지스터(HBT)의 베이스층의 장점에 자연 방출의 사용을 포함한다. 자연방출 재결합 수명은 바이폴러 트랜지스터 속도의 기본적인 한계이다. 본 발명의 형태에서 바이폴러 트랜지스터의 베이스층은 자연방출의 손해에 대한 유도방출(또는 자연방출 재결합)을 향상하도록 적응되며, 이에 의하여 재결합 수명을 감소시키며, 트랜지스터 속도를 증 가시킨다. 본 발명의 이러한 양상의 형태에서 적어도 양자크기 효과를 나타내는 한 개 층, 양자 우물 또는 도핑이 안 된 또는 약간 도핑이 된 양자 점의 층은 바이폴러 트랜지스터의 베이스층에 제공되어 있다. 되도록, 적어도 양자크기 효과를 나타내는 적어도 한 개 층을 포함하는 베이스층의 적어도 일부가 고도로 도핑되며, 상기 적어도 한 개 층보다 보다 넓은 밴드 갭 재료로 되어 있다. 적어도 한 개 양자 우물 또는 양자 점의 층, 보다 높은 갭에서 고도로 도핑된 재료는 유도 재결합을 향상하며 방사 재결합 수명을 감소시킨다. 2차원 전자가스("2-DEG")는 양자 우물 또는 양자 점 층의 캐리어 농도를 향상시킴으로서 베이스 영역의 이동도를 개선시킨다. 베이스 저항의 개선으로 베이스 두께의 감소를 허용하며, 이에 따라 베이스 이동시간의 감소가 따른다. 속도의 이러한 장점은 방출이 사용되는 고속도 바이폴러 트랜지스터 및/또는 광 방출이 사용되지 않는 고속도 바이폴러 트랜지스터에 적용할 수 있다. 발광 바이폴러 트랜지스터장치에서 예를 들면 간전 밴드 갭 재료의 헤테로 접합 바이폴러 트랜지스터에서 양자크기 효과를 나타내는 한 개 또는 다수 층의 사용은 광 방출의 향상와 장치의 방출 파장특성을 사용자의 요구에 따라 맞추는데도 유리하다. 몇 가지 실시예들에서 도핑 또는 고도로 도핑된 양자크기 영역도 사용된다.
도 14A는 도 1장치(또는 기타 실시예들)의 베이스 영역(140)에서 한 개 또는 다수개의 양자 우물(141, 142)의 사용을 도시하며, 이러한 양자 우물은 개선된 장치 속도를 위한 재결합 과정, 변조특성을 향상하거나 또는 장치의 스펙트럼 특성을 맞추기 위하여 작용한다. 본 발명의 이러한 형태의 한 가지 바람직한 실시예에서 양자 우물(들)(및/또는 점들-이하 참조)은 주위의 베이스 층(140)보다 하층 밴드갭으로 되어 있으며, 도핑되어 있지 않거나 또는 약간 도핑되어 있다(즉 약 1016cm-3 이하). 주위의 베이스 층(140)재료는 고도로 도핑되어 있다(즉 p-형에 있어서는 적어도 약 1018cm-3 또는 n형에 있어서는 적어도 약 1017cm-3으로 균일하게 또는 델타 도핑 되어). 한 가지 바람직한 실시예에서 양자 우물(또는 점)층(들)은 약 100옹스트롬 이하의 두께를 가지고 있다.
여기 어디에 도시된 바와 같이, 발광 HBT의 제어 레이저 동작을 얻기 위하여 반사기와 함께 공동(空洞)을 수평으로(즉 도 13) 또는 수직으로(즉 도 27 및 28)사용할 수 있다. 상기와 같이 유도방출의 향상로 재결합 수명을 감소시켜서 동작속도를 증가시킬 수 있다. 필요하다면 반사기(즉 도 13의 반사기(920) 또는 도 27 및 28의 반사 층)를 완전 반사(도 13의 우측 반사기(920)의 경우처럼 부분 반사대신)로 할 수 있어서 반사기를 통한 출력반사를 제거하여 유도방출을 향상하기 위하여 유효한 반사 방사를 극대화할 수 있을 것이다.
도 14B는 도 1 장치(또는 기타 실시예)의 베이스 영역(140)에서 양자 점(143, 144)의 한 개 또는 다수개 영역의 사용을 도시하며, 이러한 양자 점 영역들은 개선된 장치 속도 및 변조 특성을 위한 재 결합과정을 향상 및 /또는 장치의 스펙트럼 특성을 맞추기 위하여 동작한다.
고도로 도핑이 된 p+베이스에서 약간 도핑이 되거나 또는 도핑이 안 된 양자 우물(들)을 가진 구조와 재료시스템의 예들이 도 15-22에 도시되어 있다. 도 15에 서 도 1의 것들의 참조번호와 같은 것을 가진 영역과 금속화는 일반적으로 양자 우물 층인 영역(141)을 제외하고는 구조에 있어서 일치한다. II형 InP 이중 헤테로 접합 바이폴러 트랜지스터(DHBT)의 한 가지 예는 다음의 요소를 가지고 있다:
105: 반 절연 InP기판;
110: n+InGaAs 써브 콜렉터;
115: 콜렉터 금속화;
130: n-InP 콜렉터;
140: p+InP베이스;
141: 베이스내 도핑이 안 된 InGaAs QW;
147: 베이스 금속화;
150: n InP 에미터;
160: n+InGaAs 에미터 캡;
165: 에미터금속화.
VBE=.7V 및 VBC=.5V에서 바이어스 된 이러한 구조의 한 가지 예의 밴드도가 도 16에 도시되어 있다. 이러한 I형 구조(DHBT 또는 SHBT)의 한 이형(異形)의 한 예는 다음의 요소를 포함한다:
130: n InGaAsP콜렉터;
140: p+InGaAsP베이스;
141: 베이스내 도핑 되어 않은 InGaAs QW;
150: n InP에미터.
II형 InP DHBT의 한 예는 다음의 요소를 가지고 있다:
105: 반 절연 InP기판;
110: n+InGaAs 써브 콜렉터;
115: 콜렉터 금속화;
130: n-InP 콜렉터;
140: p+InP 베이스;
141: 베이스내 도핑 되어 않은 GaAsSb QW;
147: 베이스 금속화;
150: n InP 에미터;
160: n+InGaAs 에미터 캡;
165: 에미터 금속화.
VBE=.7V 및 VBC=.5V에서 바이어스된 이러한 구조의 한예의 밴드도가 도17에 도시되어 있다.
구조형(DHBT 또는 SHBT)변화의 일예는 다음의 요소를 포함하고 있다.
130: n InP 콜렉터
140: P+GaAsSb베이스
141: 베이스에서 토핑이 안된 InGaAs QW
150: n InP 에미터
VBE=.7V 및 VBC=.5V에서 바이어스된 이러한 구조의 한 예의 밴드도가 도 18에 도시되어 있다.
I형 GaAs SHBT 또는 DHBT의 예들은 다음의 요소를 포함한다:
130: n GaAs 콜렉터;
140: p+GaAs 베이스;
141: 베이스내 도핑되어 않은 InGaAs QW;
150: InGaP 에미터
또는
130: NGaAS 콜렉터;
140: p+GaAs 베이스;
141: 베이스내 도핑 되어 않은 InGaAS QW;
150: AIGaAs 에미터.
다른 재료 시스템들, 예컨대, GaN에 근거한 장치들도 사용이 가능하다.
도 19, 도 20 및 도 21은 베이스내 HBT 양자 우물에 대한 또 다른 밴드 도를 도시한다.
도 19는 InP 에미터 및 콜렉터 및 InGaAs 써브 콜렉터를 가진 HBT의 구조와 밴드 도를 도시한다. 베이스 영역은 도핑되지 않은 양자 우물(정공들의 재결합을 향상시키는) 및 p+InGaAs 양자 우물(전자의 재결합을 향상시키는)을 포함하는 다량 도핑된 (p+)GaAsSb를 포함한다.
도 20은 다시 InP 에미터 및 콜렉터와 InGaAs 써브 콜렉터를 가진 HBT의 구조와 밴드 도를 도시한다. 베이스 영역은 2개의 도핑되지 않은 GaAsSb 양자 우물 및 2개의 p+InGaAs 양자 우물을 포함하는 다량 도핑된(p+)GaAsSb를 포함한다. 도 21에서(다시 동일한 구조를 가지며, 베이스보다 다른), 상기 베이스 영역은 2개의 간섭하는 도핑되지 않은 InGaAs 양자 우물과 더불어 3개의 p+InP 양자 우물들을 포함한다. 다른 우물구성 외에 다른 우물 크기의 사용도 가능하다.
상기와 같이 한 개 또는 다수개의 양자 우물을 사용할 수 있어서 HBT의 베이스 영역에서 유리하다. 다음의 예는 전자 트랩(trap)의 기능을 하며, 이에 따라서 InGaP/GaAs HBT의 GaAs베이스층에 삽입된 QW-콜렉터 재결합 방사원의 역할을 하는 2개의 얇은 In1 - xGaxAs(x=85%)양자 우물들(QWs)을 가진 발광 트랜지스터의 GHz 동작(비록 이상 조건에 있어서, 테라헬쯔 동작에 근접하는 것으로 추정)을 도시한다. 향상된 광 방출이 입증된다.
다량 도핑된 베이스내 2개의 얇은 InGaAs 양자 우물들을 가진 발광 트랜지스터, InGaP(n)/GaAs(p+)/GaAs(n)단일 헤테로 접합 바이폴러 트랜지스터(SHBT)의 밴드도가 도 22에 도시되어 있으며, 층 구조는 도면 및 상기 및 다음의 설명에서 명백하다. 베이스 에미터 접합은 순방향으로 바이어스 되어 있으며, 베이스 콜렉터 접합은 표준 트랜지스터 모드 동작에서 공통 에미터 구조로 역방향으로 바이어스된다. 2가지 다른 파장에서 베이스로부터의 광 방출은 GaAs 베이스와 InGaAs QWs 모두를 포함하는 밴드 대 밴드 재결합 이동을 추정한다. 이러한 예의 장치의 층 구조 는 MBE에 의하여 성장되며, 다음을 포함한다: 600AoGaAs 콜렉터, n =2x1016cm-3; 300Ao탄소 도핑된 GaAs 베이스에 삽입된 2개의 50AoIn1 - xGaxAs(x=85%)양자 우물(QWs), p =4x1019cm-3; 300AoInGaP 에미터, n =5x1017cm-3; 300AoGaAs 에미터 캡 및 300AoInGaAs 에미터 접속 캡, n =3x1019cm-3. 콜렉터 밑에는 작은 9-주기 621-Ao Al0.2Ga0.8As+725-AoAl0.95Ga0.15As 분포의 브래그 반사기(Bragg reflector)가 포함되어 재결합 방사의 수직 탈출을 지원하였다.
공통 에미터 (C-E)HBT 광 방출에 있어서, 베이스 정공 농도는 대단히 높아서 전자가 베이스내로 주입될 때, 그것은 급속히 재결합한다(2개의 분자를 가져). 베이스 전류만이 전하 불균형을 중성화하기 위하여 이완에 의하여 정공을 재공급한다. 표면 재결합으로 인하여 베이스 전류는 직경 45㎛인 HBT에 대하여 비교적 작다. 따라서, 베이스 전류는 주로 벌크 Hall-Shockley-Read(HSR) 재결합, 오거과정(Auger process) 및 방사 재결합에 근접될 수 있다. HBT 의 베이스 영역의 방사 과정에 있어서, 광방출강도 △I 는 중성베이스 영역에서 과잉 소 캐리어, △n, 전하, q, 에미터 면적, AE 에 비례하며, 방사 재결합수명, τrad 에 반비례하는 방사 재결합, i Brad 을 공급하는 베이스 전류의 성분에 비례한다.(M. Feng, N. Holonyak, Jr. 및 W. Hafez, Appl. Phys. Lett. 84, 151, 5 Jan. 2004.)
도 23(a)은 직경 45㎛ HBT의 평면도 레이아웃을 도시하며, 도 23(b)은 전하- 결합장치 검출기를 구비한 현미경에 의한 베이스의 개방 면적의 베이스층으로부터 에미터 영역에 이르는 명백한 자연광 방출(재결합 방사)을 가진 동일한 HBT도를 도시한다. 순방향 바이어스를 에미터 베이스(E-B)접합에 별도로(데이터 도시되어 있지 않음)사용되어 다만 HBT의 발광개구를 들어내었다. 자연광 방출은 HBT콜렉터접합 근처의 전자가 쏠리어서 베이스내 정공과 재결합 할 시간이 없기 때문에, 콜렉터 베이스(C-B)접합의 역방향 바이어스 동작 중에 콜렉터 영역의 개구 면적에서 전혀 보이지 않는 것 또한 명백하다. 환언하면, HBT광은 C-B영역이 아닌 E-B영역에서 관찰된다.
도 24는 베이스 전류의 함수로서 출력 광방출강도(재결합 방사)의 거의 선형 관계를 설명한다. 이러한 예에서, LET로부터의 광 방출의 31% 미만은 다중 모드 파이버 직경이 25㎛이기 때문에, 수집이 가능할 것이다. QW 베이스 HBT에 있어서, 공통 에미터 DC 전류 게인베타(β=△IC/△IB)는 =13.5(IB=3mA, IC=40.5mA)이며, 이에 대한 공통 베이스 DC전류 게인 알파(α=△IC/△IE)는 대략 0.93이다.
HBT(도 25 참조)로서 동작하는 장치의 광 방출 파장은 GaAs의 밴드 대 밴드 재결합 이동에 대하여 910nm 근처에 집중되어 있으며, INGaAs QW 천이에 대해서는 960nm에 집중되어 있다. GaAs 및 InGaAs QW 모두에 있어서 피크 광 방출에서의 보다 긴 파장(갭 Eg)으로의 변화는 다량의 도핑된 p-형 베이스(NA=4x1019cm-3)의 성장 중에 발생하는 도너 불순물 테일 상태(donor impurity tail states)(ND>4x1018cm-3) 에 기인한 것일 수 있다. 광 방출은 InGaP 에미터로부터 p-형 GaAs 베이스로의 가열전자 주입으로 인하여 825에서 910nm으로 확대되며, 연속적인 이완과 재결합으로 인하여 보다 긴 파장 방출에 이른다.
패턴 제너레이터는 광출력 변조시험을 위하여 1GHz에서 AC입력신호를 내었다. HBT광은 직경이 25㎛인 코어를 가진 다중모드 파이버 프로브와 결합되어 광의 작은 부분을 포획한다. 광은 20-dB 선형 증폭기를 구비한 실리콘 에벌란시(전자사태)광검출기로 공급되었다. 선형 증폭기를 가진 APD의 3dB 대역폭은 700MHz이었다. 직경이 45㎛인 HBT에 있어서, 전류게인 차단주파수(ft)는 1.6GHz에서 측정되었으며, 전력게인 차단주파수, fmax는 500MHz이었다.
도 26은 4개 채널 샘플링 오실로스코프로부터의 트레이스를 도시하며, 3개 포트동작을 설명한다. 톱 트레이스(top trace)(a)는 0.5V의 피크 대 피크 진폭을 가진 1GHz에서 변조된 입력신호(포트1에서)이며, 제2트레이스(b)는 IB=3mA에서 바이어스된 공통 에미터 및 콜렉터 대 에미터(CE) 바이어스 VCE=2.5V를 가진 0.17V(포트2에서)의 피크출력전압 진폭이다. 제3 트레이스(c)는 1mV의 피크 대 피크 진폭을 가진 1GHz(포트3에서)에서 변조된 출력 광 신호를 도시한다. LET의 광출력은 전력게인 차단주파수, fmax,보다 더 빨리 변조 가능하며, 실제에 있어서, 베이스 재결합 과정이 HBT의 순방향 주행시간의 지연시간보다 더 짧기 때문에, HBT의 전류게인 차단주파수, ft보다 또한 빠를 수 있다. 이러한 예는 향상된 HBT 베이스 재결합의 양자 우물을 갖는 공통 에미터 바이어스 구조에서의 양자 우물(들) HBT의 고속 3포 트 동작을 설정시킨다.
도 27은 HBT의 베이스 영역으로부터의 광 방출을 사용하는 본 발명의 한 실시예에 따라서 수직공동표면 발광레이저를 도시한다. 기판(1105)이 구비되며, 다음의 층들이 그 위에 구비된다. DBR 반사기 층(1108), 서브 콜렉터(1110), 콜렉터(1130), 천이 층(1133), 베이스(1140), 에미터(1150), 에미터캡 층(1160) 및 톱 DBR 반사기층(1168). 또한 도시되어 있는 것으로, 콜렉터 금속화(1115), 베이스 금속화(1145) 및 에미터 금속화(1165)가 도시되어 있다. 콜렉터 리드(collector lead)(1117), 베이스 리드(1147) 및 에미터 리드(1167)도 도시되어 있다. 이러한 실시예의 한 형태에서, 상기 층들은 MOCVD에 의하여 성장되며, 기판(1105)은 반 절연 InP기판이며, 써브 콜렉터(1110)는 n+InGaAs이며, 콜렉터(1130)는 n-InP이며, 베이스(1140)는 양자 우물을 가진 p+InGaAs층이며, 에미터(1150)는 n형 InP이고 에미터 캡(1160)은 n+InGaAs이다. 또한, 천이 층은 n형 4천이 층, 예를 들면, InGaAsP이다. 이러한 실시예에서, 반사기층들(1108 및 1168)은 다중층 DBR반사기이며, 반(1/2)파장과 같은, 적당한 거리에 의하여 공간적으로 떨어질 수 있다. 동작에 있어서는, 종전과 같이 3개 단자 모ㅡ드에 적용된 신호, 베이스 전류의 변조에 의하여 변조 광 방출을 생성한다. 이러한 경우에, 수직으로 발광된 레이저광은 화살표(1190)로 표시된다. 상기와 같이, 예로서, GaAs 및 GaN기반의 HBT들 또는 기타 직접적인 밴드갭 재료시스템을 포함하여 기타 구조와 재료시스템의 사용이 가능하다. 또한, 베이스 층(1140)도 여기에 기술한 바와 같이, 양자우물(들) 또는 점 층(들)을 구비할 수 있다.
도 28은 수직 공동표면 발광레이저의 또 다른 실시예를 도시하고 있는데, 이것은 콜렉터에 가능한 한 근접하는 브래그 반사기(Bragg reflector)를 가지며, DBR들 사이에서 간섭하는 하층 갭 흡수 층들의 제거를 수반한다. 특히, 도 28(대응 요소들에 대한 도 1과 유사한 참조 번호들을 가지는)에서, 하층 DBR는 (111)에서 도시되어 있으며, 상층 DBR은 (143)에 도시되어 있다. 화살표(190)는 VCSEL의 광 정재파(定在波)를 나타낸다. DBR(141)은 퇴적된 Si-SiO2 Bragg 반사기일 수 있다. 또 다른 반사기 또한 에미터(150)의 상부에 구비 가능하다. 다시, 베이스 층(140)은 여기 다른 곳에 기술한 바와 같이, 양자 우물(들) 또는 점 층(들)을 구비할 수 있다.
도 29는 발광 HBT들(1331, 1332, 1341) 등의 배열을 사용하는 디스플레이(1310)를 도시한다. 광출력 강도는 이미 설명한 바와 같이 제어 가능하다. 매우 고속인 동작이 몇 가지 장치로부터 유리한 광 방출의 유무에 관계없이 달성이 가능하다. 이러한 요소들의 장치들 및 배열들은 일체형 광 및 전자시스템에 사용이 가능하다.
도 30A에서, 바이폴러 트랜지스터(예를 들면, 도 1의 헤테로 접합 바이폴러 발광 트랜지스터)의 베이스 영역(140)은 상기 콜렉터 영역(130)에 비교적 보다 가까운 제1의 비교적 두꺼운 양자 우물(3041)과 상기 에미터 영역(150)에 비교적 보다 가까운 제2의 비교적 얇은 양자 우물(3042)을 포함한다.
우물 형상의 구분을 사용하여 에미터로부터 콜렉터로의 캐리어 이동을 촉진시킨다.(레이저 다이오드에서의 AIAs 배리어(barrier)들의 대안인 GaAs 우물들에 대한 분류된 에너지 갭에 관해서는 "The Physics of Submicron Structures", Plenum Press, 1984에서의 N. Holonyak "Quantum-Well And Superlattice Lasers: Fundamental Effects" pp. 1-18 참조).
양자 우물영역(3041 및/또는 3042)들은 대안으로 양자 점 영역들이거나 또는 하나는 양자 우물영역이고, 다른 하나는 양자점영역일 수도 있을 것이다. 영역(3041 및 3042)도 필요시에 다른 구성들을 가질 수 있다.
또한, 양자 우물(및 /또는 양자점영역) 사이의 간격은 두께 및/또는 구성에 따라 다를 수 있다.
본 발명의 이러한 형태는 도 30B에 도시한 실시예에서 보다 더 이해가 될 것이며, 여기에서 베이스 영역(140)은 공간으로 떨어진 양자 우물(3046, 3047, 3048 및 3049)들을 포함한다.
이러한 실시예의 한 예에서, 콜렉터(80)에 가장 가까운 양자 우물(3046)은 두께가 80 옹스트롬이며, 다음의 양자 우물(3047)은 두께가 40 옹스트롬이고, 다음의 양자 우물(3048)은 두께가 20 옹스트롬이며, 양자 우물(3049)(상기 에미터(150)에 가장 근접한)은 두께가 10 옹스트롬이다.
이 예에서, 양자 우물들간의 간격 또는 장벽들은 약 5 내지 50 옹스트롬 사이의 범위내에 들어 있으며, 모두가 반드시 같지는 않다. 주입 전자는 보다 작은 우물에서 포획되어 다음의 보다 큰 우물을 통과한 다음, 다음의 보다 큰 우물로 계속 통과하여 콜렉터에 가장 접근된 최대 우물에 이르며, 최대 우물의 최저 상태로 완화되어 재결합한다.
우물의 배열은 에미터에서 콜렉터로 단일 지향성으로 캐리어 이동을 촉진시킨다. 최대 재결합 및 광은 광 공동이유에서와 같은 유리한 위치인 콜렉터에 가능한 한 근접한 최대 우물에서 유도된다. 캐리어들은 에너지의 "다운힐(downhill)"(내리받이)을, 즉, 보다 두꺼운 우물들을 향하여 확산한다. 우물 크기에서의 비대칭은 캐리어 이동의 개선된 방향성 및 속도를 제공한다.
발광 HBT와 같은 실시예들에서, 광 방출 및 장치속도 모두 향상된다. 앞에서와 같이, 어느 또는 모든 양자 우물들은 양자 점 영역들일 수 있으며/또는 다른 양자 우물(또는 점)영역들과 다른 구성으로 될 수 있다.
또한, 다른 수의 우물의 사용이 가능하며, 베이스 영역에서의 일부 양자 우물(또는 경우에 따라서는 점영역)들은 베이스 영역에서의 다른 양자 우물들과 동일한 두께를 가질 수 있다.
이에 관한 원리 또한, 다량 도핑된 베이스 영역 및 베이스 영역과 광결합이 되는 광 포트를 가진 HBT에서 간접적인 밴드갭 재료들(Ge 및 Si와 같은)에 적용 가능성을 가지고 있다. 생성된 광은 일반적으로 이의 직접적인 밴드갭 HBT 발광 에미터들에 의하여 생성된 것 미만의 강도로 될 것이다.
그러나, 재결합의 향상를 위한 한 개 또는 다수개의 양자 우물들 및 /또는 한 개 또는 다수개의 점 영역들을 가지는 장치들을 포함하는 다양한 적용을 위한 Ge-Si의 이러한 광발생 및 결합 능력을 가지는 것이 유리할 수도 있다.

Claims (93)

  1. 전기입력신호를 받기 위한 입력포트, 상기 입력신호에 의하여 변조된 전기신호를 출력하기 위한 전기 출력포트와 상기 입력신호에 의하여 변조된 광 신호를 출력하기 위한 광출력 포트를 가지는 장치, 상기 장치는 콜렉터, 베이스와 에미터 영역을 포함하는 헤테로 접합 바이폴러 트랜지스터로 이루어지며, 상기 입력포트는 상기 베이스 영역과 결합되는 전극으로 이루어지고, 상기 전기 출력포트는 상기 콜렉터와 에미터 영역과 결합되는 전극들로 이루어지며, 상기 광 출력포트는 상기 베이스 영역과의 광 결합으로 이루어지는 장치.
  2. 제1항에 있어서, 상기 헤테로 접합 바이폴러 트랜지스터는 직접 밴드갭 반도체 재료의 영역들로 이루어지는 장치.
  3. 콜렉터, 베이스와 직접 밴드갭 반도체 재료의 에미터로 이루어지는 헤테로 접합 바이폴러 트랜지스터 구조;
    상기 트랜지스터 구조의 적어도 일부를 둘러싸는 광공진공동; 및
    상기 콜렉터, 베이스 및 상기 트랜지스터 구조로부터 레이저 방출을 일으키기 위한 에미터 영역과 전기신호를 결합하기 위한 수단을 포함하는 반도체 레이저.
  4. 제3항에 있어서, 상기 헤테로 접합 바이폴러 트랜지스터 구조의 적어도 일부 는 층상으로 되어 있으며, 상기 광공진공동은 상기 구조의 상기 적어도 일부의 층평면에 대하여 수평방향 공동인 레이저.
  5. 제3항에 있어서, 상기 헤테로 접합 바이폴러 트랜지스터 구조의 일부는 층상으로 되어 있으며, 상기 광공진공동은 상기 구조의 상기 적어도 일부의 층 평면에 대하여 수직 공동인 레이저.
  6. 제3항에 있어서, 상기 헤테로 접합 바이폴러 트랜지스터 구조는 InP-베이스장치로 이루어지는 레이저.
  7. 제3항에 있어서, 상기 헤테로 접합 바이폴러 트랜지스터 구조는 GaAs-베이스장치로 되어 있는 레이저.
  8. 제3항에 있어서, 상기 헤테로 접합 바이폴러 트랜지스터 구조는 GaN-베이스장치로 이루어지는 레이저.
  9. 콜렉터, 베이스 및 직접 밴드갭 반도체 재료로 되어 있는 헤테로 접합 바이폴러 트랜지스터 구조;
    베이스 영역에 퇴적된 적어도 하나의 양자 우물; 및
    상기 콜렉터와 베이스 영역에서 방사 재결합에 의하여 상기 장치로부터 광 방출을 일으키기 위한 에미터 영역과 전기신호를 결합하기 위한 수단들을 포함하는 제어 광 방출을 생성하기 위한 반도체 장치.
  10. 제9항에 있어서, 또한 상기 트랜지스터 구조의 적어도 일부를 둘러싸고 있는 광공진공동으로 이루어지는 반도체 장치.
  11. 제9항 또는 10항에 있어서, 전기신호를 결합하기 위한 상기 수단은 콜렉터 대 에미터 전압을 가하고, 가해진 베이스 전류에 의한 광출력을 변조하기 위한 수단들을 포함하는 반도체 장치.
  12. 콜렉터, 베이스 및 직접 밴드갭 반도체 재료의 에미터 영역을 포함하는 헤테로 접합 바이폴러 트랜지스터 장치의 배열; 및
    상기 콜렉터, 베이스 및 상기 장치의 베이스 영역에서 방사 재결합에 의하여 광 방출을 일으키기 위한 상기 장치의 에미터 영역에 걸쳐서 전기신호를 가하기 위한 수단들을 포함하는 디스플레이.
  13. 제12항에 있어서, 신호들을 가하기 위한 상기 수단들은 상기 장치들의 베이스 전류를 제어하는 신호를 가함으로써, 배열의 개별 장치들의 광출력의 변조를 포함하는 디스플레이.
  14. 콜렉터, 베이스 및 에미터 영역을 포함하는 헤테로 접합 바이폴러 트랜지스터 장치를 공급하는 단계;
    상기 콜렉터, 베이스 및 베이스 영역에서 방사 재결합을 일으키기 위한 에미터 영역과 결합되는 단자들에 걸쳐서 전기신호를 가하는 단계; 및
    상기 베이스 영역으로부터의 광 방출에 대한 광 결합을 제공하는 단계를 포함하는 광전자 방법.
  15. 제14항에 있어서, 전기신호를 입력하는 상기 단계는 콜렉터 대 에미터 전압을 입력하는 것과 변조 베이스 전류를 입력함으로써, 광출력을 변조하는 것을 포함하는 방법.
  16. 제14항에 있어서, 헤테로 접합 바이폴러 트랜지스터 장치를 제공하는 상기 단계는 직접적인 밴드갭 재료로 형성된 장치를 제공하는 것을 포함하는 방법.
  17. 제14항에 있어서, 헤테로 접합 바이폴러 트랜지스터 장치를 제공하는 상기 단계는 간접적인 밴드갭 재료로 형성된 장치를 제공하는 것을 포함하는 방법.
  18. 제14항 내지 제17항중 어느 한항에 있어서, 광 방출을 일으키기 위하여 전기신호를 입력하는 상기 단계는 가해진 베이스 전류에 실질적으로 비례하는 광 방출을 생성하기 위하여 베이스 전류를 입력하는 것을 포함하는 방법.
  19. 제14항 내지 제18항중 어느 한항에 있어서, 헤테로 접합 바이폴러 트랜지스터를 제공하는 상기 단계는 상기 헤테로 접합 바이폴러 트랜지스터의 베이스 영역에 적어도 한 개의 양자 우물 층을 제공하는 것을 포함하는 방법.
  20. 제14항 내지 제19항중 어느 한항에 있어서, 헤테로 접합 바이폴러 트랜지스터를 제공하는 상기 단계는 상기 헤테로 접합 바이폴러 트랜지스터의 베이스 영역에 적어도 한 개의 양자 점 영역을 제공하는 것을 포함하는 방법.
  21. 에미터, 베이스 및 콜렉터 영역들을 가지는 바이폴러 트랜지스터를 제공하는 단계;
    상기 에미터, 베이스 및 콜렉터 영역들과 전기신호들을 결합하기 위한 전극들을 제공하는 단계; 및
    상기 베이스 영역에서의 캐리어 재결합 수명을 감소시키기 위하여 자연 방출의 손실에 대한 유도 방출을 향상시키기 위하여 상기 베이스 영역을 적응시키는 단계를 포함하는 바이폴러 트랜지스터의 속도를 증가시키기 위한 방법.
  22. 제21항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 상기 베이스 영역내에 양자크기 효과를 나타내는 층을 제공하는 것을 포함하는 방법.
  23. 제21항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 상기 베이스 영역에 양자 우물을 제공하는 것을 포함하는 방법.
  24. 제23항에 있어서, 상기 베이스 영역에 양자 우물을 제공하는 상기 단계는 약 100 옹스트롬 이하의 두께를 가지는 양자 우물을 제공하는 것을 포함하는 방법.
  25. 제21항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 상기 베이스 영역에 양자 점의 층을 제공하는 것을 포함하는 방법.
  26. 제21항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 상기 베이스 영역에 복수개의 양자 우물들을 제공하는 것을 포함하는 방법.
  27. 제26항에 있어서, 상기 베이스 영역에 복수의 양자 우물들을 제공하는 상기 단계는 약 100 옹스트롬 이하의 두께를 가지는 복수의 양자 우물들을 제공하는 것을 포함하는 방법.
  28. 제23항 또는 제24항에 있어서, 상기 베이스 영역에 양자 우물을 제공하는 상기 단계는 상기 베이스 영역의 재료의 상기 밴드갭보다 더 좁은 밴드갭을 가지는 재료의 양자 우물을 제공하는 것을 포함하는 방법.
  29. 제21항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 광공동내에 상기 베이스 영역을 배열시키는 것을 포함하는 방법.
  30. 제22항 또는 23항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 또한 광공동내에 상기 베이스 영역을 배열시키는 것을 추가로 포함하는 방법.
  31. 제21항에 있어서, 상기 에미터, 베이스 및 콜렉터 영역들은 수직 층 구조로 형성되며, 상기 베이스 영역을 적응시키는 상기 단계는 수평 광공동내에 상기 베이스 영역을 배열시키는 것을 포함하는 방법.
  32. 제22항에 있어서, 상기 에미터, 베이스 및 콜렉터 영역들은 수직 층 구조로 형성되며, 상기 베이스 영역을 적응시키는 상기 단계는 수직 광공동내에 상기 베이스 영역을 배열시키는 것을 포함하는 방법.
  33. 제21항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 광 방사의 일부 전파 가능한 반사기를 포함하는 광공동내에 상기 베이스 영역을 배열시키는 것을 포함하는 방법.
  34. 제21항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 모두 반사하는 광공동내에 상기 베이스 영역을 배열시키는 것을 포함하는 방법.
  35. 에미터와 콜렉터 영역들 사이에 다량 도핑된 베이스 영역을 가진 간접적인 밴드갭 반도체 재료들의 헤테로 접합 바이폴러 트랜지스터를 제공하는 단계;
    상기 에미터, 베이스 및 콜렉터 영역들과 전기신호들을 결합하기 위한 전극들을 제공하는 단계; 및
    상기 베이스 영역에 캐리어 재결합 수명을 감소시키기 위하여 자연 방출의 손해에 대한 유도 방출을 향상하기 위해 상기 베이스 영역을 적응시키는 단계를 포함하는 헤테로 접합 바이폴러 트랜지스터의 속도를 증가시키기 위한 방법.
  36. 제35항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 상기 베이스 영역내에 양자크기 효과를 나타내는 층을 제공하는 것을 포함하는 방법.
  37. 제35항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 상기 베이스 영역에 양자 우물을 제공하는 것을 포함하는 방법.
  38. 제37항에 있어서, 상기 베이스 영역에 양자 우물을 제공하는 상기 단계는 약 100 옹스트롬 이하의 두께를 가진 양자 우물을 제공하는 것을 포함하는 방법.
  39. 제35항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 상기 베이스 영역에 양자 점의 층을 제공하는 것을 포함하는 방법.
  40. 제35항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 상기 베이스 영역에 복수의 양자 우물들을 제공하는 것을 포함하는 방법.
  41. 제40항에 있어서, 상기 베이스 영역에 복수의 양자 우물들을 제공하는 상기 단계는 약 100 옹스트롬 이하의 두께를 가진 복수의 양자 우물들을 제공하는 것을 포함하는 방법.
  42. 제37항 또는 38항에 있어서, 상기 베이스 영역에 양자 우물을 제공하는 상기 단계는 상기 베이스 영역의 재료의 밴드갭보다 더 좁은 밴드갭을 가진 재료의 양자 우물을 제공하는 것을 포함하는 방법.
  43. 제35항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 광공동내에 상기 베이스 영역을 배열시키는 것을 포함하는 방법.
  44. 제36항 또는 37항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 또한 광공동내에 상기 베이스 영역을 배열시키는 것을 추가로 포함하는 방법.
  45. 제35항에 있어서, 상기 에미터, 베이스 및 콜렉터 영역들은 수직층 구조로 형성되며, 상기 베이스 영역을 적응시키는 상기 단계는 수평 광공동내에 상기 베이 스 영역을 배열시키는 것을 포함하는 방법.
  46. 제35항에 있어서, 상기 에미터, 베이스 및 콜렉터 영역들은 수직 층 구조로 형성되며, 상기 베이스 영역을 적응시키는 상기 단계는 수직 광공동내에 상기 베이스 영역을 배열시키는 것을 포함하는 방법.
  47. 제35항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 광 방사의 일부 전달이 가능한 반사기를 포함하는 광공동내에 상기 베이스 영역을 배열시키는 것을 포함하는 방법.
  48. 제36항에 있어서, 상기 베이스 영역을 적응시키는 상기 단계는 전 반사하는 광공동내에 상기 베이스 영역을 배열시키는 것을 포함하는 방법.
  49. 제37항에 있어서, 헤테로 접합 바이폴러 트랜지스터를 제공하는 상기 단계는 다량 도핑된 p-형 InP 베이스 영역에 도핑 안 된 InGaAs 양자 우물을 가진 InP 트랜지스터를 제공하는 것을 포함하는 방법.
  50. 제37항에 있어서, 헤테로 접합 바이폴러 트랜지스터를 제공하는 상기 단계는 다량 도핑된 p-형 InGaAsP 베이스 영역에 도핑 안 된 InGaAs 양자 우물을 가진 InP 트랜지스터를 제공하는 것을 포함하는 방법.
  51. 제37항에 있어서, 헤테로 접합 바이폴러 트랜지스터를 제공하는 상기 단계는 다량의 도핑된 p-형 InP 베이스 영역에 도핑이 안 된 GaAsSb 양자 우물을 가진 InP 트랜지스터를 제공하는 것을 포함하는 방법.
  52. 제37항에 있어서, 헤테로 접합 바이폴러 트랜지스터를 제공하는 상기 단계는 다량의 도핑된 p-형 GaAsSb 베이스 영역에 도핑이 안 된 InGaAS 양자 우물을 가진 InP 트랜지스터를 제공하는 것을 포함하는 방법.
  53. 제37항에 있어서, 헤테로 접합 바이폴러 트랜지스터를 제공하는 상기 단계는 다량의 도핑된 p-형 GaAs 베이스 영역에 도핑이 안 된 InGaAS 양자 우물을 가진 GaAs 트랜지스터를 제공하는 것을 포함하는 방법.
  54. 콜렉터, 베이스 및 에미터 영역들을 가진 헤테로 접합 바이폴러 트랜지스터;
    상기 베이스 영역에서의 적어도 한 개의 양자 우물; 및
    상기 콜렉터, 베이스 및 에미터 영역들과 전기신호를 결합하기 위한 수단을 포함하는 반도체 장치.
  55. 제54항에 있어서, 상기 적어도 한개의 양자 우물은 약 100 옹스트롬 이하의 두께를 가지는 장치.
  56. 제54항에 있어서, 상기 베이스 영역에서의 상기 적어도 한개의 양자 우물은 상기 베이스 영역에 복수의 공간을 두고 떨어진 양자 우물들을 포함하는 장치.
  57. 제56항에 있어서, 상기 복수의 양자 우물들은 각기 100 옹스트롬 이하의 두께를 가진 장치.
  58. 제54항에 있어서, 상기 베이스 영역 주위에 광공동을 추가로 포함하는 장치.
  59. 콜렉터, 베이스 및 에미터 영역들을 가진 헤테로 접합 바이폴러 트랜지스터;
    상기 콜렉터, 베이스 및 에미터 영역들과 전기신호를 결합하기 위한 수단; 및
    상기 베이스 영역 주위의 한 광공동을 포함하는 반도체장치.
  60. 콜렉터와 에미터 영역들간에 다량 도핑된 베이스 영역을 가진 간접적인 밴드갭 반도체 재료들의 헤테로 접합 바이폴러 트랜지스터;
    상기 콜렉터, 베이스 및 에미터 영역들과 전기신호를 결합하기 위한 수단; 및
    상기 베이스 영역에서의 캐리어 재결합 수명을 감소시키기 위하여 자연 방출의 손해에 대한 유도 방출을 향상하기 위하여 상기 베이스 영역을 적응시키는 수단 을 포함하는 반도체장치.
  61. 콜렉터와 에미터 영역들간에 베이스 영역을 가진 바이폴러 트랜지스터;
    상기 콜렉터, 베이스 및 에미터 영역들과 전기신호를 결합하기 위한 수단; 및
    상기 베이스 영역에서의 복수의 공간으로 떨어진 양자 크기영역들을 포함하며, 상기 복수의 양자 크기 영역들중 적어도 몇개는 다른 두께를 가지는 반도체장치.
  62. 제61항에 있어서, 상기 양자 크기 영역들은 양자 우물들인 반도체장치.
  63. 제61항에 있어서, 상기 양자 크기 영역들은 양자점 영역들인 반도체장치.
  64. 제61항에 있어서, 상기 양자 크기 영역들중 적어도 한 개는 양자 우물이며, 상기 양자크기 영역들중 적어도 하나는 양자점 영역인 반도체장치.
  65. 제61항에 있어서, 상기 바이폴러 트랜지스터는 헤테로 접합 바이폴러 트랜지스터인 반도체장치.
  66. 제61항에 있어서, 상기 복수의 양자 크기 영역들중 적어도 몇개는 적어도 10 옹스트롬의 두께 차이가 나는 다른 두께들을 가지는 반도체장치.
  67. 제62항에 있어서, 상기 복수의 양자 우물들중 상기 적어도 몇개는 적어도 10 옹스트롬의 두께 차이가 나는 다른 두께들을 가지는 반도체장치.
  68. 제61항에 있어서, 상기 복수의 양자 크기 영역들은 상기 콜렉터 영역에 비교적 더 근접한 제1 양자 크기 영역 및 상기 에미터 영역에 비교적 더 근접한 제2양자 크기영역을 포함하며, 상기 제1양자 크기영역은 상기 제2양자 크기영역보다 더 두꺼운 방법.
  69. 제62항에 있어서, 상기 복수의 양자 우물들은 상기 콜렉터 영역에 비교적 더 근접하는 제1양자 우물 및 상기 에미터 영역에 비교적 더 근접하는 제2양자 우물을 포함하며, 상기 제1양자 우물은 상기 제2양자 우물보다 더 두꺼운 방법.
  70. 제68항에 있어서, 상기 제1양자 크기영역은 상기 제2양자 크기영역보다 적어도 10 옹스트롬 더 두꺼운 장치.
  71. 제68항에 있어서, 상기 제1양자 우물은 상기 제2양자 우물보다 적어도 10 옹스트롬 더 두꺼운 장치.
  72. 제70항 또는 제71항에 있어서, 상기 베이스 영역은 p-형 반도체인 장치.
  73. 제70항에 있어서, 상기 베이스 영역은 간접적인 밴드갭 반도체의 고도로 도핑된 p-형이며, 상기 양자 크기 영역들은 상기 베이스 영역의 재료보다 더 넓은 밴드갭 재료로 되어 있는 장치.
  74. 제71항에 있어서, 상기 베이스 영역은 간접적인 밴드갭 반도체의 고도로 도핑된 p-형이며, 상기 양자 우물들은 상기 베이스 영역의 재료보다 더 넓은 밴드갭 재료로 되어 있는 장치.
  75. 제73항에 있어서, 상기 양자 크기영역들은 대체로 도핑되지 않은 장치.
  76. 제74항에 있어서, 상기 양자 우물들은 대체로 도핑되지 않은 장치.
  77. 에미터, 베이스 및 콜렉터 영역들을 가진 바이폴러 트랜지스터를 제공하는 단계;
    상기 에미터, 베이스 및 콜렉터 영역들과 전기신호를 결합하기 위한 전극들을 제공하는 단계; 및
    상기 콜렉터 영역에 비교적 더 근접하는 제1양자 크기영역 및 상기 에미터 영역에 비교적 더 근접하는 제2양자 크기영역을 상기 베이스 영역에 제공함으로써, 상기 에미터 영역으로부터 상기 콜렉터 영역으로의 캐리어 이동을 촉진하도록 상기 베이스 영역을 적응시키며, 상기 제1양자 크기영역은 상기 제2양자 크기영역보다 더 두꺼운 단계를 포함하는 바이폴러 발광 트랜지스터의 동작을 향상시키기 위한 방법.
  78. 제77항에 있어서, 양자 크기영역들을 제공하는 상기 단계는 양자 우물들을 제공하는 것을 포함하는 방법.
  79. 제77항에 있어서, 양자 크기영역들을 제공하는 상기 단계는 양자점 영역들을 제공하는 것을 포함하는 방법.
  80. 제77항에 있어서, 양자 크기영역들을 제공하는 상기 단계는 양자 우물을 제공하는 것과 양자점 영역을 제공하는 것을 포함하는 방법.
  81. 제77항에 있어서, 바이폴러 발광 트랜지스터를 제공하는 상기 단계는 헤테로 접합 바이폴러 발광 트랜지스터를 제공하는 것을 포함하는 방법.
  82. 에미터, 베이스 및 콜렉터 영역들을 가진 바이폴러 발광 트랜지스터를 제공하는 단계;
    상기 에미터, 베이스 및 콜렉터 영역들과 전기신호를 결합하기 위한 전극들 을 제공하는 단계; 및
    상이한 두께의 여러 공간상 떨어진 양자 크기영역들을 상기 베이스 영역에 제공함으로써, 상기 에미터 영역에서 상기 콜렉터 영역으로의 캐리어 이동을 촉진하도록 상기 베이스 영역을 적응시키고, 상기 양자 크기영역들의 두께는 상기 콜렉터 근처에서 가장 두꺼운 것으로부터 상기 에미터 근처에서 가장 얇은 것으로 구분되어 있는 단계를 포함하는 바이폴러 발광 트랜지스터의 동작을 향상시키기 위한 방법.
  83. 제82항에 있어서, 양자 크기영역들을 제공하는 상기 단계는 양자 우물들을 제공하는 것을 포함하는 방법.
  84. 제82항에 있어서, 양자 크기영역들을 제공하는 상기 단계는 양자점 영역들을 제공하는 것을 포함하는 방법.
  85. 제82항에 있어서, 양자 크기영역들을 제공하는 상기 단계는 적어도 한개의 양자 우물을 제공하는 것과 적어도 한개의 양자점 영역을 제공하는 것을 포함하는 방법.
  86. 제82항에 있어서, 바이폴러 발광 트랜지스터를 제공하는 상기 단계는 헤테로 접합 바이폴러 발광 트랜지스터를 제공하는 것을 포함하는 방법.
  87. 콜렉터와 에미터 영역들 사이에 베이스 영역을 가진 헤테로 접합 바이폴러 트랜지스터;
    상기 콜렉터, 베이스 및 에미터 영역들과 전기신호를 결합하기 위한 수단; 및
    상기 베이스 영역에서의 복수의 공간상 떨어진 양자 크기영역들을 포함하며,
    상기 복수의 양자 크기영역들중 적어도 몇개는 다른 두께를 가지는 반도체 발광장치.
  88. 제87항에 있어서, 상기 양자 크기영역들은 양자 우물들인 장치.
  89. 제87항에 있어서, 상기 양자 크기영역들은 양자점 영역들인 장치.
  90. 제87항에 있어서, 상기 양자 크기영역들중의 적어도 한개는 양자 우물이며, 상기 양자 크기영역들중 적어도 한개는 양자점 영역인 장치.
  91. 제87항에 있어서, 상기 복수의 양자 크기영역들중 적어도 몇개는 적어도 10 옹스트롬의 두께 차이가 나는 다른 두께를 갖는 장치.
  92. 제87항에 있어서, 상기 복수의 양자 크기영역들은 상기 콜렉터 영역에 비교 적 더 근접하는 제1양자 크기영역과 상기 에미터 영역에 비교적 더 근접하는 제2양자 크기영역을 포함하며, 상기 제1양자 크기영역은 상기 제2양자 크기영역보다 더 두꺼운 방법.
  93. 제92항에 있어서, 상기 제1양자 크기영역은 상기 제2양자 크기영역보다 적어도 10 옹스트롬보다 더 두꺼운 장치.
KR1020067003675A 2003-08-22 2004-08-20 반도체장치 및 방법 KR20060063947A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US10/646,457 2003-08-22
US10/646,457 US20050040432A1 (en) 2003-08-22 2003-08-22 Light emitting device and method
US10/861,103 US7091082B2 (en) 2003-08-22 2004-06-04 Semiconductor method and device
US10/861,103 2004-06-04
US10/861,320 US7998807B2 (en) 2003-08-22 2004-06-04 Method for increasing the speed of a light emitting biopolar transistor device
US10/861,320 2004-06-04

Publications (1)

Publication Number Publication Date
KR20060063947A true KR20060063947A (ko) 2006-06-12

Family

ID=34222410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003675A KR20060063947A (ko) 2003-08-22 2004-08-20 반도체장치 및 방법

Country Status (5)

Country Link
EP (1) EP1656701A4 (ko)
JP (1) JP2007503710A (ko)
KR (1) KR20060063947A (ko)
CA (1) CA2536329A1 (ko)
WO (1) WO2005020287A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006317571A (ja) * 2005-05-11 2006-11-24 Fuji Photo Film Co Ltd 光学補償フィルム、偏光板および液晶表示装置
US7535034B2 (en) 2006-02-27 2009-05-19 The Board Of Trustees Of The University Of Illinois PNP light emitting transistor and method
KR20070117238A (ko) * 2006-06-08 2007-12-12 삼성전기주식회사 반도체 발광 트랜지스터
US7711015B2 (en) * 2007-04-02 2010-05-04 The Board Of Trustees Of The University Of Illinois Method for controlling operation of light emitting transistors and laser transistors
CN100466313C (zh) * 2007-05-21 2009-03-04 华南师范大学 ppn型发光晶体管及其制备方法
US7813396B2 (en) 2007-10-12 2010-10-12 The Board Of Trustees Of The University Of Illinois Transistor laser devices and methods
US7953133B2 (en) 2007-10-12 2011-05-31 The Board Of Trustees Of The University Of Illinois Light emitting and lasing semiconductor devices and methods
US8759845B2 (en) 2008-01-21 2014-06-24 Insiava (Pty) Limited Semiconductor light emitting device utilising punch-through effects
AU2010203817B2 (en) * 2009-01-08 2014-09-25 Quantum Electro Opto Systems Sdn. Bhd. Light emitting and lasing semiconductor devices and methods
JP5739357B2 (ja) * 2011-03-04 2015-06-24 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタ
US9588310B2 (en) 2012-06-25 2017-03-07 Quantum Elctro Opto Systems Sdn Bhd. Method and apparatus for aligning of opto-electronic components
US8948226B2 (en) 2012-08-20 2015-02-03 The Board Of Trustees Of The University Of Illinois Semiconductor device and method for producing light and laser emission
US10874876B2 (en) * 2018-01-26 2020-12-29 International Business Machines Corporation Multiple light sources integrated in a neural probe for multi-wavelength activation
JP7216270B2 (ja) * 2018-09-28 2023-02-01 日亜化学工業株式会社 半導体発光素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61231788A (ja) * 1985-04-08 1986-10-16 Matsushita Electric Ind Co Ltd 半導体発光素子
JPH04237135A (ja) * 1991-01-21 1992-08-25 Nippon Telegr & Teleph Corp <Ntt> 半導体積層構造体
US5239550A (en) * 1991-12-03 1993-08-24 University Of Connecticut Transistor lasers
JP2853432B2 (ja) * 1992-01-08 1999-02-03 日本電気株式会社 半導体光集積素子
JPH06260493A (ja) * 1993-03-05 1994-09-16 Mitsubishi Electric Corp 半導体装置
US5293050A (en) * 1993-03-25 1994-03-08 International Business Machines Corporation Semiconductor quantum dot light emitting/detecting devices
SE511314C2 (sv) * 1997-02-07 1999-09-06 Ericsson Telefon Ab L M Framställning av heterobipolär transistor och laserdiod på samma substrat
US6707074B2 (en) * 2000-07-04 2004-03-16 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device and apparatus for driving the same
JP2002164352A (ja) * 2000-09-13 2002-06-07 Toshiba Corp バイポーラトランジスタ、半導体発光素子、及び半導体素子
JP2002190448A (ja) * 2000-12-20 2002-07-05 Fujitsu Ltd 基板、電子装置およびそれらの製造方法
FR2820890A1 (fr) * 2001-02-15 2002-08-16 Cit Alcatel Composant optique integre monolithique comportant un modulateur et un transistor bipolaire a heterojonction

Also Published As

Publication number Publication date
EP1656701A4 (en) 2007-10-10
WO2005020287A9 (en) 2005-03-31
WO2005020287A2 (en) 2005-03-03
JP2007503710A (ja) 2007-02-22
WO2005020287A3 (en) 2005-05-06
CA2536329A1 (en) 2005-03-03
EP1656701A2 (en) 2006-05-17

Similar Documents

Publication Publication Date Title
US7998807B2 (en) Method for increasing the speed of a light emitting biopolar transistor device
US7091082B2 (en) Semiconductor method and device
US7696536B1 (en) Semiconductor method and device
Feng et al. Light-emitting transistor: Light emission from InGaP/GaAs heterojunction bipolar transistors
US7354780B2 (en) Semiconductor light emitting devices and methods
TWI517510B (zh) 發光及雷射半導體裝置及方法
US7286583B2 (en) Semiconductor laser devices and methods
US7711015B2 (en) Method for controlling operation of light emitting transistors and laser transistors
US8509274B2 (en) Light emitting and lasing semiconductor methods and devices
US20050040432A1 (en) Light emitting device and method
US8179939B2 (en) Light emitting and lasing semiconductor devices and methods
KR20060063947A (ko) 반도체장치 및 방법
AU2010237044B2 (en) Light emitting semiconductor methods and devices
Levi et al. Electroluminescence from the base of a GaAs/AlGaAs double heterojunction bipolar transistor
Huang et al. Efficient light output power for InGaP/GaAs heterojunction bipolar transistors incorporated with InGaAs quantum wells
Van Hoof et al. High-speed tunneling-barrier GaAs light emitters
Huang et al. Investigation of temperature dependence on heterojunction bipolar light-emitting transistors embedded InGaAs/GaAs quantum wells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application