JP4799938B2 - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JP4799938B2 JP4799938B2 JP2005205182A JP2005205182A JP4799938B2 JP 4799938 B2 JP4799938 B2 JP 4799938B2 JP 2005205182 A JP2005205182 A JP 2005205182A JP 2005205182 A JP2005205182 A JP 2005205182A JP 4799938 B2 JP4799938 B2 JP 4799938B2
- Authority
- JP
- Japan
- Prior art keywords
- composition ratio
- bipolar transistor
- base layer
- emitter
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
C.R.Bolognesiら4名、「300GHz InP/GaAsSb/InP Doub1e HBTs with High Current Capability and BVCEO≧6V」、IEEE Electron Device Letters,2001年発行、Vol.22,No.8,p.361−363 Kenji Kurishimaら5名、「Effects of a Compositionally−Graded InxGa1−xAs Base in Abrupt−Emitter InP/InGaAs Heterojunction Bipo1ar Transistors」、Japanese Journa1 App1ied Physics、1995年発行、Vol.34,Part1,No.2B,p.1221−1227 Yasuhiro Odaら5名、「Effect of a compositionally−graded GaAsSb−base in InAlP/GaAsSb/InP HBTs」、Extended Abstracts of the 24th Electronic Materials Symposium、2005年発行、p.93−94
0<x≦0.2
の範囲内にし、かつ、Asの組成比yを、
0.2≦y≦0.8
の範囲内にし、かつ、前記ベース層のホール濃度を4×1019cm−3以上とするとともに、エミッタ層の少なくとも1層には、前記ベース層との伝導帯端差ΔEcが0.18eV以下となる材料を用いていることを特徴とする。
0<z≦0.5
の範囲内であることを特徴とする。
0.2≦y≦0.51
の範囲内であることを特徴とする。
(1)ベース層に少なくとも1層はAl(x)Ga(1−x)As(y)Sb(1−y)を用いている(x,yは任意の組成比)。
(2)ベース層のAlの組成比xは、エミッタ側からコレクタ側の方向に小さくなる傾斜組成であり、この結果として、エミッタ側よりもコレクタ側のバンドギャップEgが小さい。
(3)ベース層のホール濃度が4×1019cm−3以上である。
(4)エミッタ層に少なくとも1層はベース層との伝導帯端差ΔEcが0.18eV以下となる材料を用いている。
(5)基板にInPを用いている。
という構成を採用しているので、GaAsSb系ベース材料によるHBTにおいて、ベース層の少数キャリアの遅さを改善し、電流利得などの素子特性を向上させることが可能である。
(a)エミッタ層の少なくとも1層には、InGaP,InAlP,InAlGaP,InAlAs,InGaAlAs,InAlAsPのいずれかの材料を用いている。
(b)エミッタ層の少なくとも1層には、In(1−z)Al(z)Pを用い(zは組成比、Alの組成比zは、0<z≦0.5の範囲内である。
(c)前記(b)項に記載のエミッタ層のAlの組成比zは、エミッタ/ベース界面から遠ざかる方向に徐々に小さくなる傾斜組成である。
という要件のいずれかをさらに追加して採用することも可能としているので、ベース層のエミッタ層側の伝導帯端がエミッタ層のそれよりも低い構造とすることができ、電流利得などの素子特性をより確実に向上させることが可能である。
(1)ベース層に少なくとも1層はAl(x)Ga(1−x)As(y)Sb(1−y)を用いている(x,yは任意の組成比)。
(2)ベース層のAlの組成比xは、エミッタ側からコレクタ側の方向に小さくなる傾斜組成であり、この結果として、エミッタ側よりもコレクタ側のバンドギャップEgが小さい。
(3)ベース層のホール濃度が4×1019cm−3以上である。
(4)エミッタ層に少なくとも1層はベース層との伝導帯端差ΔEcが0.18eV以下となる材料を用いている。
(5)基板にInPを用いている。
という構成を採用する限り、ベース層及びエミッタ層に用いる化合物半導体の種類については、任意の化合物を用いて構成することができる。
(A)ベース層のAlの組成比xは、大きく変化させるほど、ベース層内の内部電界も大きくなる。しかしながら、同時に、Alによる合金散乱が強くなるために、移動度が低下する。また、混晶の相分離が生じやすくなるため、結晶成長が難しくなる。そのため、Alの組成比xについては、これらの問題が生じないように、
0<x≦0.2
の範囲内で使用することが望ましい。
(B)ベース層のAsの組成比yは、A1(x)Ga(1−x)As(y)Sb(1−y)の格子定数を大きく変化させるため、InP基板上に、臨界膜厚を越えることなく、超薄膜ベース層を成長可能な範囲の組成比で使用することが望ましい。超高速HBTで用いられるベース層の膜厚としては、シート抵抗の関係から10nm程度の膜厚が使用可能であることが望ましく、そのため、Asの組成比yは、
0.2≦y≦0.8
の範囲内で使用することが望ましい。
(C)Al(x)Ga(1−x)As(y)Sb(1−y)/InPのバンド構造は、InP基板上に無理なく成長可能な組成比の範囲においては、Type−IIバンド構造である。そのため、エミッタ層にInPを用いると、エミッタ/ベース界面に伝導帯端差ΔEc分(InPエミッタ、x=0.0、y=0.51のときでΔEcは約0.18eV)のエネルギ障壁が生じることになる。
(C1)前述の(1)乃至(5)項に記載の基本的な要件を少なくとも備え、あるいは、前述の(A)項および/または(B)項に記載の構成要件をさらに追加する構成において、さらに、エミッタ層には、少なくとも1層は、InGaP,InAlP,InAlGaP,InAlAs,InGaAlAs,InAlAsPのいずれかの材料を用いる。
(C2)前述の(1)乃至(5)項に記載の基本的な要件を少なくとも備え、あるいは、前述の(A)項および/または(B)項に記載の構成要件をさらに追加する構成において、さらに、エミッタ層には、少なくとも1層は、In(1−z)Al(z)Pを用い、かつ、エミッタ層のAlの組成比zは、
0<z≦0.5
の範囲内の組成比である。
(C3)前述の(C2)に記載の要件を少なくとも備え、さらに、エミッタ層のAlの組成比zが、エミッタ/ベース界面から遠ざかる方向に徐々に小さくなる傾斜組成である。
(D)また、ベース層のAsの組成比yを、前述の(B)項に記載の範囲よりも狭い
0.2≦y≦0.51
の範囲にすることにより、ベース層のAlの組成比xを傾斜させた高濃度ドーピングのAl(x)Ga(1−x)As(y)Sb(1−y)ベース層全体のバンドギャップEgをさらに下げ、それに応じて、エミッタ層とベース層との伝導帯端差ΔEcを小さくすることができる。したがって、Alの混入量(組成比x)に応じてAsの組成比yを0.51以下に小さくすると、エミッタ側の材料選択が容易となる。
(E)Alの添加は、同時に、V族原子サイトに取り込まれるドーパント(好適な例としては炭素原子C)の取込効率を上げるため、高濃度ドーピングが行いやすくなるという利点を生む。特に、ベース層のAlの組成比xを、前述の(2)項に記載のように、エミッタ側からコレクタ側の方向に小さくなる傾斜組成とするように変化させた場合、エミッタ側が特に高濃度化されやすく、濃度差による内部電界の増強効果という副次効果をも生み出す。
(F)(E)項に記載の場合とは逆に、ベース層のAsの組成比yをエミッタ側からコレクタ側に向かって小さくする傾斜組成とすることにより、内部電界をベース層のAlの組成比xのみならず、ベース層のAsの組成比yによる伝導帯端の変化およびドーピング濃度の変化の全てを利用して、最大限に内部電界を増強することも可能である。
ここで説明する本発明によるHBTの実施例1としては、基本となる素子構造に、InAlP/AlGaAsSb/InP HBTを用いている場合を示しているが、本発明は、この構造に限定されるものではなく、前述の(1)乃至(5)項に記載の要件を少なくとも備えた材料系のHBTに対して適用することが可能である。
ここで、本発明のHBT素子たとえば図2のようなHBT素子の作製工程は、以下の通りである。
Claims (8)
- InP基板上にGaAsSb系の材料からなるベース層を形成するヘテロ接合バイポーラトランジスタ(HBT)において、前記ベース層の少なくとも1層には、Al(x)Ga(1−x)As(y)Sb(1−y)を用い(x,yは組成比を示す)、かつ、Alの組成比xをエミッタ側からコレクタ側の方向に徐々に小さくなる傾斜組成とし、かつ、Alの組成比xを、
0<x≦0.2
の範囲内にし、かつ、Asの組成比yを、
0.2≦y≦0.8
の範囲内にし、かつ、前記ベース層のホール濃度を4×1019cm−3以上とするとともに、エミッタ層の少なくとも1層には、前記ベース層との伝導帯端差ΔEcが0.18eV以下となる材料を用いていることを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項1に記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記エミッタ層の少なくとも1層には、InGaP,InAlP,InAlGaP,InAlAs,InGaAlAs,InAlAsPのいずれかの材料を用いていることを特徴とするヘテロ接合バイポーラトランジスタ。
- 請求項1または2に記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記エミッタ層の少なくとも1層には、In(1−z)Al(z)Pを用い(zは組成比を示す)、Alの組成比zは、
0<z≦0.5
の範囲内であることを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項3に記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記エミッタ層のAlの組成比zは、エミッタ/ベース界面から遠ざかる方向に徐々に小さくなる傾斜組成であることを特徴とするヘテロ接合バイポーラトランジスタ。
- 請求項1乃至4のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記ベース層のAsの組成比yは、
0.2≦y≦0.51
の範囲内であることを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項1乃至4のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記ベース層のAsの組成比yは、エミッタ側よりもコレクタ側のバンドギャップEgが小さくなる範囲において、エミッタ側からコレクタ側の方向に大きくなる傾斜組成であることを特徴とするヘテロ接合バイポーラトランジスタ。
- 請求項1乃至4のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記ベース層のAsの組成比yは、エミッタ側からコレクタ側の方向に小さくなる傾斜組成であることを特徴とするヘテロ接合バイポーラトランジスタ。
- 請求項1乃至7のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、さらに、層構造を形成するための手法として有機金属気相成長法又は分子ビームエピタキシャル成長法を少なくとも用い、前記ベース層へのドーパントにC(炭素原子)を用いることを特徴とするヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005205182A JP4799938B2 (ja) | 2005-07-14 | 2005-07-14 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005205182A JP4799938B2 (ja) | 2005-07-14 | 2005-07-14 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027294A JP2007027294A (ja) | 2007-02-01 |
JP4799938B2 true JP4799938B2 (ja) | 2011-10-26 |
Family
ID=37787698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005205182A Expired - Fee Related JP4799938B2 (ja) | 2005-07-14 | 2005-07-14 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4799938B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2447921B (en) | 2007-03-28 | 2012-01-25 | Rfmd Uk Ltd | A Transistor |
KR102376468B1 (ko) * | 2014-12-23 | 2022-03-21 | 엘지이노텍 주식회사 | 적색 발광소자 및 조명장치 |
TWI643337B (zh) * | 2017-10-17 | 2018-12-01 | 全新光電科技股份有限公司 | 具有能隙漸變的電洞阻隔層之異質接面雙極性電晶體結構 |
JPWO2022130560A1 (ja) * | 2020-12-17 | 2022-06-23 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6445167A (en) * | 1987-08-13 | 1989-02-17 | Nec Corp | Gradient base transistor |
JPH0297026A (ja) * | 1988-10-03 | 1990-04-09 | Fujitsu Ltd | ヘテロバイポーラトランジスタ |
JPH03148112A (ja) * | 1989-11-04 | 1991-06-24 | Fujitsu Ltd | 化合物半導体の製造方法 |
JPH04124830A (ja) * | 1990-09-14 | 1992-04-24 | Fujitsu Ltd | 半導体装置 |
JPH0974104A (ja) * | 1995-09-05 | 1997-03-18 | Fujitsu Ltd | バイポーラ半導体装置 |
JP2000260784A (ja) * | 1999-03-12 | 2000-09-22 | Sharp Corp | へテロ接合バイポーラトランジスタおよびそれを用いた半導体装置、並びに、へテロ接合バイポーラトランジスタの製造方法 |
JP2000306920A (ja) * | 1999-04-20 | 2000-11-02 | Furukawa Electric Co Ltd:The | ヘテロ接合バイポーラトランジスタ及びその作製方法 |
JP2002076012A (ja) * | 2000-08-25 | 2002-03-15 | Furukawa Electric Co Ltd:The | ヘテロ接合バイポーラトランジスタ |
JP2004214576A (ja) * | 2003-01-09 | 2004-07-29 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロバイポーラトランジスタ |
JP2005086135A (ja) * | 2003-09-11 | 2005-03-31 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法 |
CA2529595C (en) * | 2004-07-01 | 2013-02-26 | Nippon Telegraph And Telephone Corporation | Heterostructure bipolar transistor |
-
2005
- 2005-07-14 JP JP2005205182A patent/JP4799938B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007027294A (ja) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bolognesi et al. | InP/GaAsSb/InP double HBTs: a new alternative for InP-based DHBTs | |
EP0571994B1 (en) | NPN heterojunction bipolar transistor | |
US6936871B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
EP1249872A2 (en) | GaN HBT superlattice base structure | |
CA2529595C (en) | Heterostructure bipolar transistor | |
JPH0669222A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JPH0342841A (ja) | ヘテロ接合バイボーラトランジスタ | |
JP4799938B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
Oka et al. | Low turn-on voltage GaAs heterojunction bipolar transistors with a pseudomorphic GaAsSb base | |
EP1443565A2 (en) | Heterojunction semiconductor device having an intermediate layer for providing an improved junction | |
US20070096150A1 (en) | Heterojunction bipolar transistor | |
JP2004088107A (ja) | エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ(hbt) | |
Liu et al. | High-performance InP/GaAsSb/InP DHBTs grown by MOCVD on 100 mm InP substrates using PH3 and AsH3 | |
US7868335B1 (en) | Modulation doped super-lattice sub-collector for high-performance HBTs and BJTs | |
US5612551A (en) | AlPSb/InP single heterojunction bipolar transistor on InP substrate for high-speed, high-power applications | |
Chen et al. | InGaAsSb/InP double heterojunction bipolar transistors grown by solid-source molecular beam epitaxy | |
Hsin et al. | Electron saturation velocity of GaInP deduced in a GaInP/GaAs/GaInP double heterojunction bipolar transistor | |
JP2009094148A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP5681031B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
Yalon et al. | A Degenerately Doped $\hbox {In} _ {0.53}\hbox {Ga} _ {0.47}\hbox {As} $ Bipolar Junction Transistor | |
KR0163743B1 (ko) | 이종접합 바이폴라 트랜지스터 | |
Driad et al. | InP-based heterojunction bipolar transistors with InGaAs/GaAs strained-layer-superlattice | |
JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
JP5098193B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2007103925A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070808 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090519 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |