JP4799938B2 - ヘテロ接合バイポーラトランジスタ - Google Patents

ヘテロ接合バイポーラトランジスタ Download PDF

Info

Publication number
JP4799938B2
JP4799938B2 JP2005205182A JP2005205182A JP4799938B2 JP 4799938 B2 JP4799938 B2 JP 4799938B2 JP 2005205182 A JP2005205182 A JP 2005205182A JP 2005205182 A JP2005205182 A JP 2005205182A JP 4799938 B2 JP4799938 B2 JP 4799938B2
Authority
JP
Japan
Prior art keywords
composition ratio
bipolar transistor
base layer
emitter
heterojunction bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005205182A
Other languages
English (en)
Other versions
JP2007027294A (ja
Inventor
康裕 小田
則之 渡邉
賢二 栗島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005205182A priority Critical patent/JP4799938B2/ja
Publication of JP2007027294A publication Critical patent/JP2007027294A/ja
Application granted granted Critical
Publication of JP4799938B2 publication Critical patent/JP4799938B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ヘテロ接合バイポーラトランジスタに関し、特に、本発明は、GaAsSb系材料をベース層に用いるヘテロ接合バイポーラトランジスタの構造に関する。
InP系のヘテロ接合バイポーラトランジスタ(Heterostructure Bipo1ar Transistor:HBT)のベース層材料として、GaAsSbが注目されている。GaAsSbは、InP基板に対してGaAs(0.51)Sb(0.49)の組成において格子整合する。
このベース層材料を用いたInP/GaAs(0.51)Sb(0.49)/InP系HBTは、図3に示すようなType−IIのバンドラインナップを形成し、優れた高周波特性と高耐圧特性を同時に実現することが可能である(非特許文献1参照)。図3は、ヘテロ接合によるバンドラインナップの種類を説明する模式図であり、Type−I、Type−IIのそれぞれについて模式的に示している。
InP/GaAs(0.51)Sb(0.49)/InP系HBTの前述のような優れた特性は、GaAs(0.51)Sb(0.49)ベース層の伝導帯端のポテンシャルが、InPコレクタ層のそれよりも高いため、InGaAs/InP系HBTで課題となっていたコレクタにおける電流ブロッキング効果が解消されるという利点があるためである。また、価電子帯側が深い井戸型ポテンシャル構造になるため、ベース層を高濃度ドーピングした場合であっても、エミッタヘのホール逆注入が起きにくいという利点もある。
しかしながら、GaAsSb系ベース層の少数キャリアの移動度は、InGaAsのそれの約半分であることが知られている。そのため、GaAsSb系ベース層のHBTの電流利得(β)は、同じベースシート抵抗であるInGaAs系ベース層のHBTのそれよりも低くなりやすい。
よって、高速化のためにベースシート抵抗を下げようとすると、上記理由により元々低い電流利得が、さらに低くなってしまうために、シート抵抗を下げることには限界があった。
こうした課題を解決するために、ベース層の伝導帯端を、エミッタ側からコレクタ側の方向にポテンシャルが低くなるように傾斜させ、それにより発生させた内部電界により少数キャリアを加速させる方法が提案されている。
実際にInGaAs系ベース層のHBTで試みられている例としては、例えば非特許文献2に記載の通りである。
一方、GaAsSb系ベース層のHBTにおいては、例えば、非特許文献3に記載のGaAs(x)Sb(1−x)のように、AsとSbとの組成比を可変にして、それによって生じたバンドギャップの差ΔEgを用いて内部電界を発生させる方法が提案されている。しかし、InP基板上に無理なく疑似格子整合させることが可能な組成範囲内においては、大きな内部電界を発生させられず、大幅な特性改善が図れないという問題がある。
一例として、GaAs(0.60)Sb(0.40)からGaAs(0.40)Sb(0.60)まで組成比を変化させたときに得られるバンドギャップ差ΔEgは約30meVであるが、臨界膜厚は30nm程度にまで落ちてしまい、疑似格子整合させながらエピタキシャル成長させることは困難である。また、GaAsSbの有力なp型ドーパント(dopant:微量添加物)であるC(炭素原子)は、そのドーピング効率がAsとSbとの組成比により大きく左右されてしまうため、高濃度ドービングによるベース層の低抵抗化が難しいという問題も生じる。
さらには、無理に大きな内部電界を発生させようと大幅に組成比を変化させると、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)にて層構造を作製する場合、C(炭素原子)ドープしたGaAsSb中の炭素アクセプタの水素不活性化耐性を大きく損なうという新たな問題を生じる。
また、GaAsSbにInを添加すると、バンドギャップEgがGaAsSbよりも小さくなるという特性を利用して、InGaAsSbのInとGaとの組成比を可変として、それによって内部電界を発生させる方法も考えられる。
この場合、Inを10%添加したIn(0.10)Ga(0.90)As(0.51)Sb(0.49)とGaAs(0.51)Sb(0.49)とでは、バンドギャップ差ΔEgとして約50meVが得られるが、同時に、Cドープの取込効率は30%以下に低下し、また、強い合金散乱が発生するために、移動度が60%以下に低下する。さらには、水素不活性化に対する耐性も低下するという問題も生じる。これらは、ベース層のシート抵抗を著しく押し上げる結果を招くため、HBTの高速化を図り、電流利得を改善する上では不利となる。
C.R.Bolognesiら4名、「300GHz InP/GaAsSb/InP Doub1e HBTs with High Current Capability and BVCEO≧6V」、IEEE Electron Device Letters,2001年発行、Vol.22,No.8,p.361−363 Kenji Kurishimaら5名、「Effects of a Compositionally−Graded InxGa1−xAs Base in Abrupt−Emitter InP/InGaAs Heterojunction Bipo1ar Transistors」、Japanese Journa1 App1ied Physics、1995年発行、Vol.34,Part1,No.2B,p.1221−1227 Yasuhiro Odaら5名、「Effect of a compositionally−graded GaAsSb−base in InAlP/GaAsSb/InP HBTs」、Extended Abstracts of the 24th Electronic Materials Symposium、2005年発行、p.93−94
前述したように、従来のGaAsSb系ベース層のHBTでは大きな電流利得を得ることが難しいという問題がある。
本発明は、かかる課題に鑑みてなされたものであり、GaAsSb系ベース層を持つHBTにおいて、ベース層内の少数キャリアを内部電界により加速させ、電流利得の改善を図ることを目的とする。
前述のような課題を解決するため、本発明においては、GaAsSb系材料をベース層に有するHBT構造として、Alを少量含ませ、その組成比を変化させることにより、内部電界を発生させる構造としている。具体的には、本発明は、以下のごとき各技術手段から構成される。
第1の技術手段は、InP基板上にGaAsSb系の材料からなるベース層を形成するヘテロ接合バイポーラトランジスタ(HBT)において、前記ベース層の少なくとも1層には、Al(x)Ga(1−x)As(y)Sb(1−y)を用い(x,yは組成比を示す)、かつ、Alの組成比xをエミッタ側からコレクタ側の方向に徐々に小さくなる傾斜組成とし、かつ、Alの組成比xを、
0<x≦0.2
の範囲内にし、かつ、Asの組成比yを、
0.2≦y≦0.8
の範囲内にし、かつ、前記ベース層のホール濃度を4×1019cm−3以上とするとともに、エミッタ層の少なくとも1層には、前記ベース層との伝導帯端差ΔEcが0.18eV以下となる材料を用いていることを特徴とする。
の技術手段は、前記第1の技術手段に記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記エミッタ層の少なくとも1層には、InGaP,InAlP,InAlGaP,InAlAs,InGaAlAs,InAlAsPのいずれかの材料を用いていることを特徴とする。
の技術手段は、前記第1またはの技術手段に記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記エミッタ層の少なくとも1層には、In(1−z)Al(z)Pを用い(zは組成比を示す)、Alの組成比zは、
0<z≦0.5
の範囲内であることを特徴とする。
の技術手段は、前記第の技術手段に記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記エミッタ層のAlの組成比zは、エミッタ/ベース界面から遠ざかる方向に徐々に小さくなる傾斜組成であることを特徴とする。
の技術手段は、前記第1乃至第の技術手段のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記ベース層のAsの組成比yは、前記第3の技術手段に記載の範囲よりも狭い、
0.2≦y≦0.51
の範囲内であることを特徴とする。
の技術手段は、前記第1乃至第の技術手段のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記ベース層のAsの組成比yは、エミッタ側よりもコレクタ側のバンドギャップEgが小さくなる範囲において、エミッタ側からコレクタ側の方向に大きくなる傾斜組成であることを特徴とする。
の技術手段は、前記第1乃至第の技術手段のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記ベース層のAsの組成比yは、エミッタ側からコレクタ側の方向に小さくなる傾斜組成であることを特徴とする。
の技術手段は、前記第1乃至第の技術手段のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、さらに、層構造を形成するための手法として有機金属気相成長法又は分子ビームエピタキシャル成長法を少なくとも用い、前記ベース層へのドーパントにC(炭素原子)を用いることを特徴とする。
本発明のヘテロ接合バイポーラトランジスタによれば、少なくとも、
(1)ベース層に少なくとも1層はAl(x)Ga(1−x)As(y)Sb(1−y)を用いている(x,yは任意の組成比)。
(2)ベース層のAlの組成比xは、エミッタ側からコレクタ側の方向に小さくなる傾斜組成であり、この結果として、エミッタ側よりもコレクタ側のバンドギャップEgが小さい。
(3)ベース層のホール濃度が4×1019cm−3以上である。
(4)エミッタ層に少なくとも1層はベース層との伝導帯端差ΔEcが0.18eV以下となる材料を用いている。
(5)基板にInPを用いている。
という構成を採用しているので、GaAsSb系ベース材料によるHBTにおいて、ベース層の少数キャリアの遅さを改善し、電流利得などの素子特性を向上させることが可能である。
さらには、本発明によれば、ベース層のAlの組成比xは、0<x≦0.2の範囲内の組成比であるという要件をさらに追加して採用しているので、Alによる合金散乱の増大を防ぎ、電流利得などの素子特性をより確実に向上させることが可能である。
さらには、本発明によれば、ベース層のAsの組成比yは、0.2≦y≦0.8の範囲内での組成比であるという要件をさらに追加して採用しているので、臨界膜厚を超えることなく、10nm程度の超薄膜ベース層を成長させることができ、格子定数を大きく変化させて、電流利得などの素子特性をより確実に向上させることが可能である。
さらには、本発明によれば、
(a)エミッタ層の少なくとも1層には、InGaP,InAlP,InAlGaP,InAlAs,InGaAlAs,InAlAsPのいずれかの材料を用いている。
(b)エミッタ層の少なくとも1層には、In(1−z)Al(z)Pを用い(zは組成比、Alの組成比zは、0<z≦0.5の範囲内である。
(c)前記(b)項に記載のエミッタ層のAlの組成比zは、エミッタ/ベース界面から遠ざかる方向に徐々に小さくなる傾斜組成である。
という要件のいずれかをさらに追加して採用することも可能としているので、ベース層のエミッタ層側の伝導帯端がエミッタ層のそれよりも低い構造とすることができ、電流利得などの素子特性をより確実に向上させることが可能である。
さらには、本発明によれば、ベース層のAsの組成比yは、0.2≦y≦0.51の範囲内であるという要件のいずれかをさらに追加して採用することも可能としているので、エミッタ層とベース層との伝導帯端差ΔEcを小さくすることができ、エミッタ層側の材料選択が容易になり、電流利得などの素子特性をより確実に向上させることが可能である。
さらには、本発明によれば、ベース層のAsの組成比yは、エミッタ側よりもコレクタ側のバンドギャップEgが小さくなる範囲において、エミッタ側からコレクタ側の方向に大きくなる傾斜組成であるという要件をさらに追加して採用することも可能としているので、ベース層内でのホール濃度の均一化を図りつつ、電流利得などの素子特性をより確実に向上させることが可能である。
さらには、本発明によれば、ベース層のAsの組成比yは、エミッタ側からコレクタ側の方向に小さくなる傾斜組成であるという要件をさらに追加して採用することも可能としているので、ベース層内の内部電界をさらに増強することが可能であり、電流利得などの素子特性をより確実に向上させることが可能である。
さらには、本発明によれば、層構造を形成するための手法として有機金属気相成長法又は分子ビームエピタキシャル成長法を少なくとも用い、前記ベース層へのドーパントにC(炭素原子)を用いるという要件をさらに追加して採用することも可能としているので、GaAsSb系ベース材料によるHBTにおいて、ベース層の少数キャリアの遅さを改善し、電流利得などの素子特性を向上させるHBTをより確実に獲得することが可能である。
以下に、本発明に係るヘテロ接合バイポーラトランジスタの最良の実施形態について、その一例を、図面を参照しながら詳細に説明する。
図1に本発明のInAlP/AlGaAsSb/InP HBTのバンドラインナップの概略の一例を示すが、本発明の説明に必要がない部分については省略している。また、説明の便宜上、図1には、ベース層にAl(x)Ga(1−x)As(y)Sb(1−y)組成傾斜層、エミッタ層にIn(1−z)Al(z)P組成傾斜層、コレクタ層にInPを用いていることを特徴とするHBT(x、y、zは組成比)のバンドラインナップの概略が示されている。
しかし、本発明の主旨に反しない限り、すなわち、少なくとも、
(1)ベース層に少なくとも1層はAl(x)Ga(1−x)As(y)Sb(1−y)を用いている(x,yは任意の組成比)。
(2)ベース層のAlの組成比xは、エミッタ側からコレクタ側の方向に小さくなる傾斜組成であり、この結果として、エミッタ側よりもコレクタ側のバンドギャップEgが小さい。
(3)ベース層のホール濃度が4×1019cm−3以上である。
(4)エミッタ層に少なくとも1層はベース層との伝導帯端差ΔEcが0.18eV以下となる材料を用いている。
(5)基板にInPを用いている。
という構成を採用する限り、ベース層及びエミッタ層に用いる化合物半導体の種類については、任意の化合物を用いて構成することができる。
ここで、(2)項に記載のように、ベース層のAlの組成比xを、エミッタ側からコレクタ側の方向に小さくすると、それに合わせて、ベース層のバンドギャップEgを小さくすることができる。このバンドギャップの変化ΔEgは、組成比xにて示すように、AlとGaとの間の組成比による組成傾斜としている場合は、主として伝導帯端に表れる。
さらには、(3)項に記載のように、ベース層のホール濃度が高濃度(4×1019cm−3以上)の場合は、価電子帯側でフェルミ準位の縮退が生じて、価電子帯端がほぼ固定されるため、より伝導帯端側にバンドギャップの変化ΔEgが表れるようになる。よって、図1に示すように、伝導帯端にポテンシャルの傾斜が大きく生じ、その結果として得られるベース層の内部電界によって少数キャリアが加速されるようになり、HBTの電流利得が増加する。
さらに付け加えるならば、ベース層材料がGaAsSbの場合のAsとSbとの組成比による組成傾斜と比較して、AlGaAsSbのAlとGaとの組成比による組成傾斜は、格子定数の変化が小さいために、歪みの観点から見ても成長が容易であるという利点もある。以上が、本発明の基本とする構成部分である。
以下においては、前述のような基本的な構成からなる本発明を、より効果的に用いるための諸条件についてさらに説明する。
(A)ベース層のAlの組成比xは、大きく変化させるほど、ベース層内の内部電界も大きくなる。しかしながら、同時に、Alによる合金散乱が強くなるために、移動度が低下する。また、混晶の相分離が生じやすくなるため、結晶成長が難しくなる。そのため、Alの組成比xについては、これらの問題が生じないように、
0<x≦0.2
の範囲内で使用することが望ましい。
Alの組成比xとしてこのような範囲内で使用する場合、例えばAlの組成比x=0.05であるAl(0.05)Ga(0.95)As(0.51)Sb(0.49)からAl(略0.00)Ga(略1.00)As(0.51)Sb(0.49)に変化させると、約80meVものバンドギャップの変化ΔEgが得られるが、1×1020cm−3のホール濃度で、移動度(単位電界当たりの移動速度)は両者とも42cm/Vsであり、合金散乱の増大は特に見られない。
(B)ベース層のAsの組成比yは、A1(x)Ga(1−x)As(y)Sb(1−y)の格子定数を大きく変化させるため、InP基板上に、臨界膜厚を越えることなく、超薄膜ベース層を成長可能な範囲の組成比で使用することが望ましい。超高速HBTで用いられるベース層の膜厚としては、シート抵抗の関係から10nm程度の膜厚が使用可能であることが望ましく、そのため、Asの組成比yは、
0.2≦y≦0.8
の範囲内で使用することが望ましい。
(C)Al(x)Ga(1−x)As(y)Sb(1−y)/InPのバンド構造は、InP基板上に無理なく成長可能な組成比の範囲においては、Type−IIバンド構造である。そのため、エミッタ層にInPを用いると、エミッタ/ベース界面に伝導帯端差ΔEc分(InPエミッタ、x=0.0、y=0.51のときでΔEcは約0.18eV)のエネルギ障壁が生じることになる。
このようなエミッタ層の伝導帯端がベース層のそれよりもポテンシャルが低い素子を実際に動作させて、エミッタからベースに電子を注入しようとする場合には、前述のエネルギ障壁が障害となり、素子の高速動作を妨げる。Alの組成比xを増加させると、このエネルギ障壁はさらに大きくなるため、ベース層のエミッタ層側の伝導帯端がエミッタ層InPのそれよりも低い材料を用いることが望ましい。
その一例として、例えば、次のような構造とすることにより、エミッタ層側の伝導帯端がInPのそれよりも高い構造とすることができる。
(C1)前述の(1)乃至(5)項に記載の基本的な要件を少なくとも備え、あるいは、前述の(A)項および/または(B)項に記載の構成要件をさらに追加する構成において、さらに、エミッタ層には、少なくとも1層は、InGaP,InAlP,InAlGaP,InAlAs,InGaAlAs,InAlAsPのいずれかの材料を用いる。
(C2)前述の(1)乃至(5)項に記載の基本的な要件を少なくとも備え、あるいは、前述の(A)項および/または(B)項に記載の構成要件をさらに追加する構成において、さらに、エミッタ層には、少なくとも1層は、In(1−z)Al(z)Pを用い、かつ、エミッタ層のAlの組成比zは、
0<z≦0.5
の範囲内の組成比である。
(C3)前述の(C2)に記載の要件を少なくとも備え、さらに、エミッタ層のAlの組成比zが、エミッタ/ベース界面から遠ざかる方向に徐々に小さくなる傾斜組成である。
(D)また、ベース層のAsの組成比yを、前述の(B)項に記載の範囲よりも狭い
0.2≦y≦0.51
の範囲にすることにより、ベース層のAlの組成比xを傾斜させた高濃度ドーピングのAl(x)Ga(1−x)As(y)Sb(1−y)ベース層全体のバンドギャップEgをさらに下げ、それに応じて、エミッタ層とベース層との伝導帯端差ΔEcを小さくすることができる。したがって、Alの混入量(組成比x)に応じてAsの組成比yを0.51以下に小さくすると、エミッタ側の材料選択が容易となる。
さらに、ベース層のAsの組成比yが、0.2≦y≦0.51の範囲内においては、C(炭素原子)ドーピングを容易に高濃度化させやすいという利点も生む。
(E)Alの添加は、同時に、V族原子サイトに取り込まれるドーパント(好適な例としては炭素原子C)の取込効率を上げるため、高濃度ドーピングが行いやすくなるという利点を生む。特に、ベース層のAlの組成比xを、前述の(2)項に記載のように、エミッタ側からコレクタ側の方向に小さくなる傾斜組成とするように変化させた場合、エミッタ側が特に高濃度化されやすく、濃度差による内部電界の増強効果という副次効果をも生み出す。
しかしながら、HBTの素子設計によっては、ベース層内でのホール濃度の変化が好ましくない場合がある。このため、前述の(2)項に記載の要件に反しない範囲において、すなわち、ベース層のAlの組成比xを、エミッタ側からコレクタ側の方向に小さくする傾斜組成とすることにより、エミッタ側よりもコレクタ側のバンドギャップEgを小さくするという要件に反しない範囲において、ベース層のAsの組成比yを、エミッタ側からコレクタ側の方向に大きくなる傾斜組成として、ベース層のAsの組成比yにてドーパントの取込効率を調整し、取込効率がベース層内で平準化されるようにすることが求められる。
この場合、ベース層のAsの組成比yによる伝導帯端の変化が、ベース層のAlの組成比xによるそれを打ち消す方向に表れるが、ベース層のAlの組成比xによる変化の方が遥かに大きいために、実際には大きな問題とはならない。
(F)(E)項に記載の場合とは逆に、ベース層のAsの組成比yをエミッタ側からコレクタ側に向かって小さくする傾斜組成とすることにより、内部電界をベース層のAlの組成比xのみならず、ベース層のAsの組成比yによる伝導帯端の変化およびドーピング濃度の変化の全てを利用して、最大限に内部電界を増強することも可能である。
(実施例1)
ここで説明する本発明によるHBTの実施例1としては、基本となる素子構造に、InAlP/AlGaAsSb/InP HBTを用いている場合を示しているが、本発明は、この構造に限定されるものではなく、前述の(1)乃至(5)項に記載の要件を少なくとも備えた材料系のHBTに対して適用することが可能である。
図2は、本発明のInAlP/AlGaAsSb/InP HBTの素子構造の一例を示す断面図であり、本発明の具体的な素子構造の実施例を示すものである。
図2に示す本発明のHBT10において、基板1には(001)面を主面とするFe−doped InP基板を、該基板1上に形成されるサブコレクタ層2には高濃度Siドープ(2×1019cm−3)されたInPを用いている。
また、サブコレクタ層2上に形成されるコレクタ層3には150nm膜厚のInPを、コレクタ層3上に形成されるベース層4には高濃度Cドープ(1×1020cm−3)された25nm膜厚のAl(x)Ga(1−x)As(y)Sb(1−y)の組成傾斜層を、ベース層4上に形成されるエミッタ層5には30nm膜厚のIn(1−z)Al(z)Pの組成傾斜層を用いている。
また、エミッタ層5上に形成されるキャップ層6として、高濃度Siドープ(2×1019cm−3)されたInPおよびIn(0.53)Ga(0.47)Asを用い、キャップ層6上には、エミッタ電極7を形成し、ベース層4上には、ベース電極8をエミッタ層5から離隔して形成し、サブコレクタ層2上には、コレクタ電極9をコレクタ層3と離隔して形成している。
各層の組成比は、ベース層4のAlの組成比xをエミッタからコレクタに向かって0.1→0.0に、また、ベース層4のAsの組成比yを0.45に、また、エミッタ層5のAlの組成比zをベース/エミッタ界面から遠ざかる方向に0.25→0.00とした。この構造におけるベース層4内の伝導帯端のポテンシャル差は約0.16eVであり、内部電界の強度は64keV/cmの大きさであった。
64keV/cmという大きな内部電界を、ベース層としてGaAsSbの組成傾斜だけで得ようとして、GaAs(y)Sb(1−y)におけるAsの組成比yを0.2→0.8まで傾斜させても、膜厚25nmで56keV/cmまでしか得られず、達成は不可能である。また、実際には、Asの組成比yを0.2→0.8のような大幅な組成傾斜のベース層は、臨界膜厚を容易に越えてしまうため、エピタキシャル成長は極めて困難であり、実現性は低い。
なお、図2の断面図に示す素子構造の詳細については説明に支障のない範囲で省略している。また、ドーパント、各層の構成材料、その組成については本記述に限定されることなく、所定の素子動作を実現できるものであれば、他の材料を用いてもかまわない。
(実施例2)
ここで、本発明のHBT素子たとえば図2のようなHBT素子の作製工程は、以下の通りである。
最初の工程として、分子ビームエピタキシャル成長法MBE(Molecular Beam Epitaxy)、有機金属気相成長法MOCVD(Metal Organic Chemical Vapor Deposition)などの方法を少なくとも用いる結晶成長装置により、InP基板1の(001)面上に、サブコレクタ層2、コレクタ層3、ベース層4、エミッタ層5、キャップ層6の所定の層構造を順次エピタキシャル成長させて、積層構造を形成する。このとき、MOCVDを用いるときにはベース層4の成長温度を500℃以上にすることにより、水素による炭素アクセプタの不活性化を最小限に抑制することが可能である。
また、ベース層4のAl(x)Ga(1−x)As(y)Sb(1−y)の組成傾斜層として、Alの組成比xをエミッタからコレクタに向かって徐々に小さくし、例えば0.1→0.0とし、Asの組成比yを0.45とした組成傾斜層を、エピタキシャル成長させる場合、まず、成長初期に、Al(x)Ga(1−x)As(y)Sb(1−y)層でx=0.1、y=0.45になるように成長させ、次いで成長するにしたがって、徐々にAlの組成比xを減少させ、成長終期には、x=0となるように、結晶成長装置へのAlの供給量を調整する。
同様に、エミッタ層5のIn(1−z)Al(z)Pの組成傾斜層として、エミッタ層5のAlの組成比zをベース/エミッタ界面から遠ざかる方向に徐々に小さくし、例えば0.25→0.00とした組成傾斜層を、エピタキシャル成長させる場合、まず、成長初期に、In(1−z)Al(z)P層でz=0.25になるように成長させ、次いで成長するにしたがって、徐々にAlの組成比zを減少させ、成長終期には、z=0となるように、結晶成長装置へのAlの供給量を調整する。
次の工程として、リソグラフィとエッチングとにより、図2に示すようなメサ構造すなわちエミッタ層5とキャップ層6とからなるエミッタ・メサと、コレクタ層3とベース層4とからなるコレクタ/ベースメサとを有するメサ構造を形成する。
最後の工程として、電極パターンをリソグラフィにより形成し、オーミック電極としてTi/Pt/Auを蒸着した後、リフトオフすることにより、エミッタ電極7、ベース電極8、コレクタ電極9をそれぞれ形成する。
以上のような作製工程により、図2の断面図に示すようなHBT素子を作製することができる。
最後に、本発明のAl(x)Ga(1−x)As(y)Sb(1−y)をベース層とするHBTの評価のために、ベース層に高濃度Cドープ(1×1020cm−3)されたGaAs(0.51)Sb(0.49)を用いた組成傾斜がないHBTを同様に作製し、両者のHBTの電流利得を比較した。エミッタ電極50×50μm、シート抵抗650Ω、電流注入密度1kA/cmという条件下において、組成傾斜がないGaAsSb HBTに比し、電流利得(β)として10倍強(GaAsSb:4.3、AlGaAsSb:46.8)と、大幅な電流利得の改善が得られた。
本発明のInAlP/AlGaAsSb/InP HBTのバンドラインナップの概略の一例を示す模式図である。 本発明のInAlP/AlGaAsSb/InP HBTの素子構造の一例を示す断面図である。 ヘテロ接合によるバンドラインナップの種類を説明する模式図である。
符号の説明
1…基板、2…サブコレクタ層、3…コレクタ層、4…ベース層、5…エミッタ層、6…キャップ層、7…エミッタ電極、8…ベース電極、9…コレクタ電極、10…HBT。

Claims (8)

  1. InP基板上にGaAsSb系の材料からなるベース層を形成するヘテロ接合バイポーラトランジスタ(HBT)において、前記ベース層の少なくとも1層には、Al(x)Ga(1−x)As(y)Sb(1−y)を用い(x,yは組成比を示す)、かつ、Alの組成比xをエミッタ側からコレクタ側の方向に徐々に小さくなる傾斜組成とし、かつ、Alの組成比xを、
    0<x≦0.2
    の範囲内にし、かつ、Asの組成比yを、
    0.2≦y≦0.8
    の範囲内にし、かつ、前記ベース層のホール濃度を4×1019cm−3以上とするとともに、エミッタ層の少なくとも1層には、前記ベース層との伝導帯端差ΔEcが0.18eV以下となる材料を用いていることを特徴とするヘテロ接合バイポーラトランジスタ。
  2. 請求項1に記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記エミッタ層の少なくとも1層には、InGaP,InAlP,InAlGaP,InAlAs,InGaAlAs,InAlAsPのいずれかの材料を用いていることを特徴とするヘテロ接合バイポーラトランジスタ。
  3. 請求項1または2に記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記エミッタ層の少なくとも1層には、In(1−z)Al(z)Pを用い(zは組成比を示す)、Alの組成比zは、
    0<z≦0.5
    の範囲内であることを特徴とするヘテロ接合バイポーラトランジスタ。
  4. 請求項に記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記エミッタ層のAlの組成比zは、エミッタ/ベース界面から遠ざかる方向に徐々に小さくなる傾斜組成であることを特徴とするヘテロ接合バイポーラトランジスタ。
  5. 請求項1乃至のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記ベース層のAsの組成比yは、
    0.2≦y≦0.51
    の範囲内であることを特徴とするヘテロ接合バイポーラトランジスタ。
  6. 請求項1乃至のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記ベース層のAsの組成比yは、エミッタ側よりもコレクタ側のバンドギャップEgが小さくなる範囲において、エミッタ側からコレクタ側の方向に大きくなる傾斜組成であることを特徴とするヘテロ接合バイポーラトランジスタ。
  7. 請求項1乃至のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、さらに、前記ベース層のAsの組成比yは、エミッタ側からコレクタ側の方向に小さくなる傾斜組成であることを特徴とするヘテロ接合バイポーラトランジスタ。
  8. 請求項1乃至のいずれかに記載のヘテロ接合バイポーラトランジスタにおいて、さらに、層構造を形成するための手法として有機金属気相成長法又は分子ビームエピタキシャル成長法を少なくとも用い、前記ベース層へのドーパントにC(炭素原子)を用いることを特徴とするヘテロ接合バイポーラトランジスタ。
JP2005205182A 2005-07-14 2005-07-14 ヘテロ接合バイポーラトランジスタ Expired - Fee Related JP4799938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005205182A JP4799938B2 (ja) 2005-07-14 2005-07-14 ヘテロ接合バイポーラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005205182A JP4799938B2 (ja) 2005-07-14 2005-07-14 ヘテロ接合バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
JP2007027294A JP2007027294A (ja) 2007-02-01
JP4799938B2 true JP4799938B2 (ja) 2011-10-26

Family

ID=37787698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005205182A Expired - Fee Related JP4799938B2 (ja) 2005-07-14 2005-07-14 ヘテロ接合バイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JP4799938B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2447921B (en) 2007-03-28 2012-01-25 Rfmd Uk Ltd A Transistor
KR102376468B1 (ko) * 2014-12-23 2022-03-21 엘지이노텍 주식회사 적색 발광소자 및 조명장치
TWI643337B (zh) * 2017-10-17 2018-12-01 全新光電科技股份有限公司 具有能隙漸變的電洞阻隔層之異質接面雙極性電晶體結構
JPWO2022130560A1 (ja) * 2020-12-17 2022-06-23

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6445167A (en) * 1987-08-13 1989-02-17 Nec Corp Gradient base transistor
JPH0297026A (ja) * 1988-10-03 1990-04-09 Fujitsu Ltd ヘテロバイポーラトランジスタ
JPH03148112A (ja) * 1989-11-04 1991-06-24 Fujitsu Ltd 化合物半導体の製造方法
JPH04124830A (ja) * 1990-09-14 1992-04-24 Fujitsu Ltd 半導体装置
JPH0974104A (ja) * 1995-09-05 1997-03-18 Fujitsu Ltd バイポーラ半導体装置
JP2000260784A (ja) * 1999-03-12 2000-09-22 Sharp Corp へテロ接合バイポーラトランジスタおよびそれを用いた半導体装置、並びに、へテロ接合バイポーラトランジスタの製造方法
JP2000306920A (ja) * 1999-04-20 2000-11-02 Furukawa Electric Co Ltd:The ヘテロ接合バイポーラトランジスタ及びその作製方法
JP2002076012A (ja) * 2000-08-25 2002-03-15 Furukawa Electric Co Ltd:The ヘテロ接合バイポーラトランジスタ
JP2004214576A (ja) * 2003-01-09 2004-07-29 Nippon Telegr & Teleph Corp <Ntt> ヘテロバイポーラトランジスタ
JP2005086135A (ja) * 2003-09-11 2005-03-31 Nippon Telegr & Teleph Corp <Ntt> ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法
CA2529595C (en) * 2004-07-01 2013-02-26 Nippon Telegraph And Telephone Corporation Heterostructure bipolar transistor

Also Published As

Publication number Publication date
JP2007027294A (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
Bolognesi et al. InP/GaAsSb/InP double HBTs: a new alternative for InP-based DHBTs
EP0571994B1 (en) NPN heterojunction bipolar transistor
US6936871B2 (en) Heterojunction bipolar transistor with a base layer that contains bismuth
EP1249872A2 (en) GaN HBT superlattice base structure
CA2529595C (en) Heterostructure bipolar transistor
JPH0669222A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH0342841A (ja) ヘテロ接合バイボーラトランジスタ
JP4799938B2 (ja) ヘテロ接合バイポーラトランジスタ
Oka et al. Low turn-on voltage GaAs heterojunction bipolar transistors with a pseudomorphic GaAsSb base
EP1443565A2 (en) Heterojunction semiconductor device having an intermediate layer for providing an improved junction
US20070096150A1 (en) Heterojunction bipolar transistor
JP2004088107A (ja) エミッタ・ベース・グレーディング構造が改良されたヘテロ接合バイポーラ・トランジスタ(hbt)
Liu et al. High-performance InP/GaAsSb/InP DHBTs grown by MOCVD on 100 mm InP substrates using PH3 and AsH3
US7868335B1 (en) Modulation doped super-lattice sub-collector for high-performance HBTs and BJTs
US5612551A (en) AlPSb/InP single heterojunction bipolar transistor on InP substrate for high-speed, high-power applications
Chen et al. InGaAsSb/InP double heterojunction bipolar transistors grown by solid-source molecular beam epitaxy
Hsin et al. Electron saturation velocity of GaInP deduced in a GaInP/GaAs/GaInP double heterojunction bipolar transistor
JP2009094148A (ja) ヘテロ接合バイポーラトランジスタ
JP5681031B2 (ja) ヘテロ接合バイポーラトランジスタ
Yalon et al. A Degenerately Doped $\hbox {In} _ {0.53}\hbox {Ga} _ {0.47}\hbox {As} $ Bipolar Junction Transistor
KR0163743B1 (ko) 이종접합 바이폴라 트랜지스터
Driad et al. InP-based heterojunction bipolar transistors with InGaAs/GaAs strained-layer-superlattice
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JP5098193B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2007103925A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070808

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090519

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees