JP2009032869A - ヘテロ接合バイポーラトランジスタ - Google Patents

ヘテロ接合バイポーラトランジスタ Download PDF

Info

Publication number
JP2009032869A
JP2009032869A JP2007194664A JP2007194664A JP2009032869A JP 2009032869 A JP2009032869 A JP 2009032869A JP 2007194664 A JP2007194664 A JP 2007194664A JP 2007194664 A JP2007194664 A JP 2007194664A JP 2009032869 A JP2009032869 A JP 2009032869A
Authority
JP
Japan
Prior art keywords
layer
graded
graded layer
impurity concentration
electron affinity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007194664A
Other languages
English (en)
Inventor
Yasuyuki Kurita
靖之 栗田
Noboru Fukuhara
昇 福原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2007194664A priority Critical patent/JP2009032869A/ja
Priority to US12/670,215 priority patent/US20100200894A1/en
Priority to PCT/JP2008/062508 priority patent/WO2009014011A1/ja
Priority to TW097126894A priority patent/TWI429074B/zh
Publication of JP2009032869A publication Critical patent/JP2009032869A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】 高周波特性を改善可能なＨＢＴを提供する。
【解決手段】 実施形態に係るグレーデッド層１Ｇとバラスト抵抗１Ｒとの間の界面近傍のエネルギー準位Ｅｃは、スムーズに連続している。これは、当該界面近傍におけるｎ型不純物濃度ＣＩＯＮを増加させたため、イオン化したドナー（正の電荷を有する）が界面近傍に存在しているためである。すなわち、ドナーのイオンは、この界面近傍においてポテンシャルの負方向に突出したスパイク状のポテンシャル障壁φＢＡＲＲＩＥＲを相殺している。したがって、室温におけるＨＢＴの抵抗値は低くなり、高周波特性が改善する。
【選択図】 図２

Description

本発明は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）に関する。
高速通信用のトランジスタとして、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）が注目されている。このような高速通信は、特に携帯情報端末において要望されている。ＨＢＴでは、エネルギーバンドギャップの異なる材料からなるエミッタ層とベース層がヘテロ接合している。化合物半導体を用いたＨＢＴでは、例えば、エミッタ層をＡｌＧａＡｓ、ベース層をＧａＡｓ、コレクタ層をＧａＡｓとしている。
なお、ＡｌＧａＡｓは、ＧａＡｓとＡｌＡｓの混晶半導体であって、ＧａＡｓのエネルギーバンドギャップは１．４ｅＶ、ＡｌＡｓのエネルギーバンドギャップは２．２ｅＶであるから、ＡｌＧａＡｓにおけるＡｌの組成比を増加させると、そのエネルギーバンドギャップは徐々に広くなる。
このようなＨＢＴにおいては、ベース層とエミッタ層との間には正孔に対するエネルギー障壁が構成されている。したがって、通常、ＨＢＴは、かかるエネルギー障壁によってトランジスタのエミッタ注入効率が高くなることが知られており、エミッタ注入効率が高い場合には、トランジスタの抵抗値を低く設定することが可能であるため、ＨＢＴでは高速動作が可能である。
ところが、ＨＢＴに大きな電流が流れると、電子・半導体結晶格子間相互作用等によって発熱が生じる。この熱励起によって自由電子が発生するため、トランジスタに更に大きな電流が流れるようになる。すなわち、ＨＢＴに大きな電流が流れると、電流量の増加を促進する正帰還作用が生じ、この電流量がＨＢＴの許容値以上になると、ＨＢＴが熱暴走し、破壊する場合がある。これはＨＢＴの熱暴走問題として知られている。
従来、ＨＢＴの熱暴走を抑制するため、エミッタ層に対して直列にバラスト抵抗を接続する技術が知られている。バラスト抵抗の接続には２つの方法が知られている。１つの方法は、エミッタ電極に外部バラスト抵抗を直列に接続して電流量を制限する方法である。もう１つの方法は、ＨＢＴ用の半導体薄膜を作製する際、エミッタ電極とエミッタ層との間に、薄膜抵抗層からなるバラスト抵抗層を挿入して電流量を制限する方法である（特許文献１、特許文献２参照）。
特許文献１は、後者の方法を採用しており、エミッタ層としてＡｌＸＧａ１−ＸＡｓ、バラスト抵抗層を構成する抵抗層としてＡｌＹＧａ１−ＹＡｓ層を用いた例を開示している。エミッタ層のＡｌの組成比Ｘは０．３であり、バラスト抵抗層のＡｌの組成比Ｙは０．３５である。すなわち、バラスト抵抗層のＡｌ組成比Ｙは、エミッタ層のＡｌ組成比Ｘよりも高く、そのエネルギーバンドギャップがエミッタ層のエネルギーバンドギャップよりも相対的に大きく設定されており、電子に対するエネルギー障壁として機能とする。
特許文献１の方法では、バラスト抵抗層を構成する抵抗層を、ヘテロ接合によるエネルギー障壁によって構成している。すなわち、何らかのエネルギー障壁が電気伝導を阻害する場合には、抵抗値は高くなるという現象を利用しているが、特許文献１では、更に、バラスト抵抗層の温度依存性を大きく設定している。すなわち、バラスト抵抗層を伝導する電子の有効質量が、高温になるほど増加するように設定することで、高温における抵抗値を大きくし、バラスト抵抗層本来の熱暴走抑制機能を発揮させている。
電子の有効質量は、伝導帯の下端のエネルギー準位Ｅと波数ｋ（∝１／キャリアの波長）の関係を示すＥ−ｋ図におけるグラフの曲率が小さいほど、重たくなることが知られている。すなわち、高温の場合には、グラフ上の曲率の小さな位置で電気伝導が行われればよい。一般に、Ｅ−ｋ図におけるＬ点、Γ点、Ｘ点の近傍では、エネルギー準位Ｅは、それぞれＬ谷、Γ谷、Ｘ谷を構成しており、Ｘ谷、Ｌ谷の曲率は、Γ谷の曲率よりも小さい。すなわち、高温時において、Ｘ谷やＬ谷において室温よりも多くの電子が存在すれば、抵抗が高くなる。Γ谷よりも高エネルギー側に、Ｘ谷、Ｌ谷が位置している場合、高温では電子は熱エネルギーを受け取って、Ｘ谷、Ｌ谷において室温よりも多く存在することになる。
バラスト抵抗層として、ＡｌＹＧａ１−ＹＡｓを用いる場合、Ａｌの組成比Ｙが０．４５以下の場合には、Γ谷、Ｌ谷、Ｘ谷の順番に、エネルギーバンドギャップＥｇが大きくなり、Ｙが０．４５に近づくほど、各谷のエネルギー準位Ｅの間隔が狭くなる。すなわち、バラスト抵抗において、Ａｌの組成比Ｙを０から０．４５に近づけることにより、高温時において曲率の小さいＸ谷、Ｌ谷において電子を数多く存在させることができ、したがって、電子の有効質量を増加させ、熱暴走を有効に抑制することができる。
なお、特許文献１に開示されたＨＢＴにおいては、バラスト抵抗層とエミッタ電極側のＧａＡｓコンタクト層との間にはグレーデッド層が介在している。グレーデッド層はＡｌＳＧａ１−ＳＡｓ層からなり、Ａｌの組成比Ｓが厚み方向に沿って徐々に変化している。グレーデッド層におけるＡｌの組成比Ｓは、グレーデッド層とコンタクト層との界面においてＳ＝０に設定され、グレーデッド層とバラスト抵抗層との界面においてＳ＝Ｙに設定されている。グレーデッド層は組成の急峻な変化に伴う格子不整合を抑制している。グレーデッド層におけるｎ型不純物濃度は一定である。
特許文献２は、エミッタ材料としてＡｌＧａＡｓに加えてＩｎＧａＰを用いたＨＢＴを開示している。ＩｎＧａＰ／ＧａＡｓヘテロ接合の正孔に対する障壁は、ＡｌＧａＡｓ／ＧａＡｓヘテロ接合の正孔に対する障壁よりも一般的に大きく、高品質のものを製造することも可能であるので、エミッタ注入効率が高く、これに伴う高速化や低消費電力化が期待されている。
また、ヘテロ接合の解析には、実際にデバイスを製造して評価する他、シミュレーションによって理論的な知見を与えることも有効である。
特許文献３は、ヘテロ接合界面近傍におけるキャリア電流密度をシミュレーションする手法について開示している。このようなシミュレーションにより、デバイスの構造解析や設計を簡便且つ精密に行うことができるようになった。
特許第３３１６４７１号公報 特開２０００−２６０７８４号公報 特開２００６−３０２９６４号公報
しかしながら、高温においてバラスト抵抗の抵抗値が増大するのは好ましいが、通常動作を行う室温におけるＨＢＴの抵抗値は依然として高く、高周波特性が改善できないという問題がある。
本発明は、このような問題に鑑みてなされたものであり、高周波特性を改善可能なＨＢＴを提供することを目的とする。
本発明者らが、ＨＢＴについて鋭意検討した結果、グレーデッド層とバラスト抵抗層との界面において、スパイク状のポテンシャル障壁が発生していることを発見した。かかるポテンシャル障壁は、キャリアの流れを阻害するため、ＨＢＴの抵抗値が大きくなり、高周波特性が劣化する。本発明は、かかる知見に基づいてなされたものであり、上述のＨＢＴのポテンシャルスパイクを不純物添加によって除去することで、室温におけるＨＢＴの抵抗値を低下させる。
上述の課題を解決するため、本発明に係るＨＢＴは、電子親和力が連続的且つ単調に変化するグレーデッド層を有し、グレーデッド層の端面に垂直な方向をｚ軸とし、グレーデッド層の両端面のｚ座標をそれぞれｚ１、ｚ２（但しｚ１＜ｚ２）、ｚ座標の値がｚである点における電子親和力とｎ型不純物濃度をそれぞれχ（ｚ）、ＮＤ（ｚ）とした時、グレーデッド層の両端面において電子親和力χ（ｚ）と電子親和力変化率ｄχ（ｚ）／ｄｚがｚ方向に連続であり、且つ、グレーデッド層において、χ（ｚＡ）＞χ（ｚＢ）の場合（但しｚ１≦ｚＡ≦ｚ２、ｚ１≦ｚＢ≦ｚ２）、ＮＤ（ｚＡ）≦ＮＤ（ｚＢ）であることを特徴とする。
なお、不純物がｐ型である場合、ｚ座標の値がｚである点のｐ型不純物濃度をＮＡ（ｚ）とすると、グレーデッド層において、χ（ｚＡ）＞χ（ｚＢ）の場合（但しｚ１≦ｚＡ≦ｚ２、ｚ１≦ｚＢ≦ｚ２）、ＮＡ（ｚＡ）≧ＮＡ（ｚＢ）である。
このＨＢＴによれば、スパイク状ポテンシャル障壁が生じる電子親和力がより小さい側のグレーデッド層端面付近において、イオン化したｎ型不純物濃度が高くなり、このイオン化した原子の電荷によってスパイク状ポテンシャル障壁が低下する。すなわち、スパイクの先端に向かうポテンシャルの向きと、イオン化した原子のポテンシャルの向きは逆向きである。また、グレーデッド層の組成変化が直線的である場合よりも、グレーデッド層の組成変化、すなわち電子親和力変化が曲線的に連続している方が、イオン化した原子の電荷が形成する静電ポテンシャルと電子親和力変化によって生じるポテンシャルの打ち消し合いの度合いが大きくなるため、スパイク状ポテンシャル障壁の低下が大きい。電子親和力変化が曲線的に連続している場合には、電子親和力χ（ｚ）及び電子親和力変化率ｄχ（ｚ）／ｄｚがグレーデッド層の両端面においてｚ方向に連続となる。
不純物がｐ型の場合、電荷の符号のみがｎ型とは逆であるため、ポテンシャル変化がｎ型の場合とは逆となるが、ポテンシャル障壁の発生態様は同様であり、上述のように設定することで、上記と同様にポテンシャルの打ち消しあいを行い、スパイク状ポテンシャル障壁を低下させることができる。
また、グレーデッド層の両端面における電子親和力をそれぞれχ１、χ２、グレーデッド層の平均誘電率をε、ｚ２−ｚ１をｄ、χ１−χ２の絶対値をΔχ、電気素量をｑとした場合、不純物がｎ型である場合、グレーデッド層内のｎ型不純物濃度は、χ１＞χ２の場合は、少なくとも（ｚ１＋ｚ２）／２≦ｚ≦ｚ２の領域において４εΔχ／（ｑｄ）２以上であり、グレーデッド層内のｎ型不純物濃度は、χ１＜χ２の場合は、少なくともｚ１≦ｚ≦（ｚ１＋ｚ２）／２の領域において４εΔχ／（ｑｄ）２以上であることが好ましい。
なお、不純物がｐ型である場合、グレーデッド層内のｐ型不純物濃度は、χ１＞χ２の場合は、少なくともｚ１≦ｚ≦（ｚ１＋ｚ２）／２の領域において４εΔχ／（ｑｄ）２以上であり、グレーデッド層内のｐ型不純物濃度は、χ１＜χ２の場合は、少なくとも（ｚ１＋ｚ２）／２≦ｚ≦ｚ２の領域において４εΔχ／（ｑｄ）２以上であることが好ましい。
この場合には、イオン化したｎ型不純物（又はｐ型不純物）によるポテンシャルによって、電子親和力の差によるポテンシャルスパイクを十分に相殺することが可能となる。
（ｚ１＋ｚ２）／２＝ｚ３とする。グレーデッド層のｚ座標の値がｚである点における電子親和力χは、ｚ１≦ｚ≦ｚ３の場合は、χ＝２（ｚ−ｚ１）２（χ２−χ１）／（ｚ２−ｚ１）２＋χ１を満たし、ｚ３≦ｚ≦ｚ２の場合は、χ＝−２（ｚ−ｚ２）２（χ２−χ１）／（ｚ２−ｚ１）２＋χ２を満たすことが好ましい。この場合、極性の逆な放物線を連続させた関数となり、厚み方向に沿って滑らかに電子親和力を変化させ、界面位置において隣接する層の電子親和力及びその変化率を連続させることができる。
また、グレーデッド層及び電子親和力が一定であるバラスト抵抗層を、エミッタ電極とエミッタ層の間に有することが好ましい。この場合、バラスト抵抗層の抵抗値が高温時には増加すると共に、グレーデッド層が隣接層間の格子不整合を吸収するので、高温時の熱暴走を抑制し、格子不整合に伴う高抵抗化を抑制することができる。
また、バラスト抵抗層はＡｌＹＧａ１−ＹＡｓからなり、Ａｌ組成比Ｙは一定値であり、グレーデッド層はＡｌＳＧａ１−ＳＡｓからなり、Ａｌ組成比Ｓは、バラスト抵抗層に近づく方向に沿って０からＹまで連続的且つ単調に変化し、グレーデッド層端面においてＳの変化率が０であることが好ましい。この場合には、グレーデッド層とバラスト抵抗層の組成比は界面において連続し、ポテンシャルスパイクの発生が抑制されることになる。
また、バラスト抵抗層中のＡｌ組成比Ｙは、０＜Ｙ≦０．４５を満たすことが好ましい。バラスト抵抗層として、ＡｌＹＧａ１−ＹＡｓを用いる場合、Ａｌの組成比Ｙが０．４５以下の場合には、Γ谷、Ｌ谷、Ｘ谷の順番に、エネルギーバンドギャップＥｇが大きくなり、Ｙが０．４５に近づくほど、各谷のエネルギー準位Ｅの間隔が狭くなる。すなわち、バラスト抵抗において、Ａｌの組成比Ｙを０から０．４５に近づけることにより、高温時において曲率の小さなＸ谷、Ｌ谷において電子を数多く存在させることができ、したがって、電子の有効質量を増加させ、熱暴走を有効に抑制することができる。
また、本発明に係るＨＢＴは、エミッタ層とエミッタ電極の間に、温度上昇に伴ってΓ谷からＸ谷及びＬ谷に励起する電子数が増加するバラスト抵抗層と、組成の変化するグレーデッド層を順次積層した層構造を有するヘテロ接合バイポーラトランジスタにおいて、グレーデッド層の電子親和力が小さい側の界面近傍において、これとは逆側の界面近傍よりも、ｎ型不純物濃度を高くすることが好ましい。
ＨＢＴの基本構造は、コレクタ層、ベース層、エミッタ層を積層することによって形成される。ベース層のエネルギーバンドギャップは、エミッタ層のエネルギーバンドギャップよりも小さく、エミッタ注入効率が高くなる。このようなＨＢＴにおいて、バラスト抵抗層は、エミッタ層とエミッタ電極との間に介在している。バラスト抵抗層は、温度上昇時において、抵抗が高くなり、ＨＢＴの熱暴走を抑制している。グレーデッド層は、隣接する半導体層間の格子不整合を吸収している。ここで、グレーデッド層の電子親和力が小さい側の界面近傍において、ｎ型不純物濃度が高いため、イオン化したｎ型不純物のポテンシャルによって、この界面において発生するポテンシャルスパイクを相殺することができる。したがって、動作時におけるＨＢＴの抵抗値を小さくすることができる。
また、バラスト抵抗層はＡｌＹＧａ１−ＹＡｓからなり、グレーデッド層はＡｌＳＧａ１−ＳＡｓからなり、Ａｌ組成比Ｓは、前記バラスト抵抗層に近づく方向に沿って０からＹまで連続的且つ単調に変化しており、Ａｌ組成比Ｙは、０＜Ｙ≦０．４５の関係を満たすことが好ましい。
なお、エミッタ層はＡｌＸＧａ１−ＸＡｓからなり、Ａｌ組成比Ｘは、Ｘ＜Ｙを満たすことが好ましい。
ＡｌＧａＡｓは、Ａｌの組成比を制御することにより、エネルギーバンドギャップを容易に制御することができる化合物半導体として知られている。Ａｌ組成比Ｓが０からＹまで連続的に変化することで、エネルギーバンドギャップと電子親和力が変化する。０＜Ｙ≦０．４５の関係を満たすため、上述のように、バラスト抵抗層の抵抗値が高温時には増加する。また、バラスト抵抗層が、エミッタ層に対しては抵抗障壁となるように、そのエネルギーバンドギャップは、エミッタ層よりも大きく設定される。Ａｌの組成比が大きいほど、エネルギーバンドギャップは大きくなる。すなわち、バラスト抵抗層のＡｌ組成比は、Ｘ＜Ｙを満たしている。なお、バラスト抵抗層内のＡｌ組成比Ｙは多少変化してもよい。
本発明によれば、ＨＢＴの室温における抵抗値を低下させることができるため、高周波特性を改善することが可能である。このようなＨＢＴは、工業的に極めて有用である。
以下、実施の形態に係るＨＢＴについて、図面を参照しながら具体的に説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
（第１実施形態）
図１は、実施の形態に係るＨＢＴ１の構造を示す図である。
ＨＢＴ１は、サブコレクタ層１Ｃ’に接合したコレクタ層１Ｃ、コレクタ層１Ｃに接合したベース層１Ｂ、ベース層１Ｂに接合したエミッタ層１Ｅを備えている。エミッタ層１Ｅには、バラスト抵抗層１Ｒが接合されており、バラスト抵抗層１Ｒにはグレーデッド層１Ｇが接合しており、グレーデッド層１Ｇにはコンタクト層１Ｔが接合している。なお、コンタクト層１Ｔ、グレーデッド層１Ｇ、バラスト抵抗層１Ｒ、エミッタ層１Ｅ、ベース層１Ｂ、コレクタ層１Ｃ及びサブコレクタ層１Ｃ’は、それぞれ半導体層からなり、本例ではＩＩＩ−Ｖ族系の化合物半導体層からなる。
このＨＢＴ１は、サブコレクタ層１Ｃ’に、コレクタ層１Ｃ、ベース層１Ｂ、エミッタ層１Ｅ、温度上昇に伴ってＸ谷及びＬ谷に励起する電子数が増加するバラスト抵抗層１Ｒ、組成の変化するグレーデッド層１Ｇ及びコンタクト層１Ｔを順次積層してなる。
コンタクト層１Ｔにはエミッタ電極ＥＥが設けられており、これらは電気的に接触している。ベース層１Ｂにはベース電極ＢＥが設けられており、これらは電気的に接触している。サブコレクタ層１Ｃ’にはコレクタ電極ＣＥが設けられており、これらも電気的に接触している。
エミッタ電極ＥＥとベース電極ＢＥとの間には、電源Ｖ１が接続され、ベース電極ＢＥとコレクタ電極ＣＥとの間には電源Ｖ２が接続されている。エミッタ／ベース間電圧を与える電源Ｖ１の電圧に応じて、ＨＢＴ１を流れる電流が決定される。半導体層の厚み方向に平行な方向（主表面に垂直な方向）をｚ軸方向とし、コンタクト層１Ｔの露出表面の位置を原点とし、この原点から半導体層内部に向かう方向をｚ軸の正方向とする。グレーデッド層１Ｇのコンタクト層１Ｔとの界面の位置をｚ１とし、グレーデッド層１Ｇのバラスト抵抗１Ｒとの界面の位置をｚ２とし、グレーデッド層１Ｇ内のｚ方向中点位置ｚ３＝（ｚ１＋ｚ２）／２とする。バラスト抵抗層１Ｒとエミッタ層１Ｅとの界面の位置をｚ４、エミッタ１Ｅとベース１Ｂの界面の位置をｚ５とする（ｚ１＜ｚ３＜ｚ２＜ｚ４＜ｚ５）。
ｎｐｎ型のバイポーラトランジスタの場合、コンタクト層１Ｔ、グレーデッド層１Ｇ、バラスト抵抗層１Ｒ、エミッタ層１Ｅ、ベース層１Ｂ、コレクタ層１Ｃ、サブコレクタ層１Ｃ’の導電型、材料、厚み及び不純物濃度は以下の通りである。
・コンタクト層１Ｔ：
導電型：ｎ型
材料：ＧａＡｓ
厚みＴ１Ｔ：１００ｎｍ
ｎ型不純物濃度Ｃ１Ｔ：５×１０１８ｃｍ−３
・グレーデッド層１Ｇ：
導電型：ｎ型
材料：ＡｌＳＧａ１−ＳＡｓ
厚みＴ１Ｇ：２０ｎｍ
ｎ型不純物濃度Ｃ１Ｇ：５×１０１６ｃｍ−３（ｚ１≦ｚ≦ｚ３）
ｎ型不純物濃度Ｃ１Ｇ：１．８７×１０１８ｃｍ−３（ｚ３≦ｚ≦ｚ２）
・バラスト抵抗層１Ｒ：
導電型：ｎ型
材料：ＡｌＹＧａ１−ＹＡｓ
厚みＴ１Ｒ：２００ｎｍ
ｎ型不純物濃度Ｃ１Ｒ：５×１０１６ｃｍ−３
・エミッタ層１Ｅ：
導電型：ｎ型
材料：ＡｌＸＧａ１−ＸＡｓ
厚みＴ１Ｅ：５０ｎｍ
ｎ型不純物濃度Ｃ１Ｅ：５×１０１７ｃｍ−３
・ベース層１Ｂ：
導電型：ｐ型
材料：ＧａＡｓ
厚みＴ１Ｂ：８０ｎｍ
ｐ型不純物濃度Ｃ１Ｂ：２×１０１９ｃｍ−３
・コレクタ層１Ｃ：
導電型：ｎ型
材料：ＧａＡｓ
厚みＴ１Ｃ：７００ｎｍ
ｎ型不純物濃度Ｃ１Ｃ：２×１０１６ｃｍ−３
・サブコレクタ層１Ｃ’：
導電型：ｎ型
材料：ＧａＡｓ
厚みＴ１Ｃ’：５００ｎｍ
ｎ型不純物濃度Ｃ１Ｃ’：５×１０１８ｃｍ−３
本例におけるグレーデッド層１Ｇに含まれるＡｌの組成比Ｓ、バラスト抵抗層１Ｒに含まれるＡｌの組成比Ｙ、エミッタ層１Ｅに含まれるＡｌの組成比Ｘは、以下の通りである。
・グレーデッド層中のＡｌ組成比Ｓ＝０〜０．３５
・バラスト抵抗層中のＡｌ組成比Ｙ＝０．３５
・エミッタ層中のＡｌ組成比Ｘ＝０．３
なお、ＨＢＴとして好適に動作する数値範囲の一例は以下の通りである。また、本発明は実施例に限定されるものではない。
・５０ｎｍ≦Ｔ１Ｔ≦２００ｎｍ
・１×１０１８ｃｍ−３≦Ｃ１Ｔ≦６×１０１８ｃｍ−３
・１０ｎｍ≦Ｔ１Ｇ≦１００ｎｍ
・１×１０１６ｃｍ−３≦Ｃ１Ｇ≦３×１０１８ｃｍ−３
・１００ｎｍ≦Ｔ１Ｒ≦３００ｎｍ
・１×１０１６ｃｍ−３≦Ｃ１Ｒ≦１×１０１８ｃｍ−３
・２０ｎｍ≦Ｔ１Ｅ≦２００ｎｍ
・１×１０１６ｃｍ−３≦Ｃ１Ｅ≦１×１０１８ｃｍ−３
・５０ｎｍ≦Ｔ１Ｂ≦２００ｎｍ
・１×１０１９ｃｍ−３≦Ｃ１Ｂ≦５×１０１９ｃｍ−３
・２００ｎｍ≦Ｔ１Ｃ≦１０００ｎｍ
・５×１０１５ｃｍ−３≦Ｃ１Ｃ≦５×１０１７ｃｍ−３
・５０ｎｍ≦Ｔ１Ｃ’≦１０００ｎｍ
・１×１０１８ｃｍ−３≦Ｃ１Ｃ’≦６×１０１８ｃｍ−３
・０＜Ｙ≦０．４５
・０．１≦Ｘ≦０．４
バラスト抵抗層１Ｒの材料としてＡｌＹＧａ１−ＹＡｓを採用する場合、好適には層内のＡｌ組成比Ｙを一定としておく。温度が上昇することにより、バラスト抵抗層１Ｒ内の電子がΓ谷から、より電子移動度が低いＸ谷とＬ谷に励起し、抵抗が大きくなって熱暴走を抑止する効果が得られるように、Ａｌの組成比Ｙは、０より大きく０．４５以下であることが好ましい。
以下では、グレーデッド層１Ｇとバラスト層１Ｒとエミッタ層１Ｅの電子に対する抵抗を計算するため、ベース層１Ｂを厚み１００ｎｍ、不純物濃度５×１０１８ｃｍ−３のｎ型ＧａＡｓで置換し、コンタクト層１Ｔから置換された１Ｂ層までを抜き出した素子ＨＢＴ１’のシミュレーションを実施した。
図２は、上記実施形態に係るＨＢＴ１’におけるエミッタ層近傍の半導体層の構造（ａ）、各半導体層中のＡｌ組成比の深さ方向依存性を示すグラフ（ｂ）、各半導体層中の不純物濃度ＣＩＯＮｃｍ−３の深さ方向依存性を示すグラフ（ｃ）、Γ谷における伝導帯の下端のエネルギー準位Ｅｃの深さ方向依存性を示すグラフ（ｄ）を示している。なお、図２（ｄ）は、ＨＢＴ１’にバイアス電圧を与えない場合のエネルギー準位Ｅｃをシミュレーションで計算した結果を示している。
図２（ｂ）に示すように、グレーデッド層１Ｇ内においては、Ａｌ組成比Ｓの深さｚによる２回微分値（ｄ２Ｓ／ｄｚ２）はｚ１〜ｚ３では正であり、ｚ３〜ｚ２では負である。また、図２（ｃ）に示すように、グレーデッド層１Ｇ内のｎ型不純物濃度ＣＩＯＮは、深さｚ３〜ｚ２においてはバラスト抵抗１Ｒ内の不純物濃度よりもよりも高濃度であり、深さｚ１〜ｚ３の間においては、深さｚ３〜ｚ２における不純物濃度よりも低濃度である。
実施形態に係るグレーデッド層１Ｇとバラスト抵抗１Ｒとの間の界面近傍のエネルギー準位Ｅｃは、スムーズに連続している。これは、当該界面近傍におけるｎ型不純物濃度ＣＩＯＮを増加させたため、イオン化したドナー（正の電荷を有する）が界面近傍に存在しているためである。すなわち、ドナーのイオンは、この界面近傍においてポテンシャルの負方向に突出したスパイク状のポテンシャル障壁φＢＡＲＲＩＥＲ（図５（ｄ）参照）を相殺している。なお、ポテンシャルの正負の向きは、エネルギー準位の正負の向きとは逆である。
図３は、ｚ軸方向に沿ったｎ型不純物濃度ＣＩＯＮの分布を示すグラフ（ａ）と、ｚ軸方向に沿った電子濃度ＣＥＬＥＣＴＲＯＮの分布を示すグラフ（ｂ）を示す。
深さｚが、ｚ３≦ｚ≦ｚ２の範囲においてはイオン化したｎ型不純物濃度ＣＩＯＮ＝ＮＤ ＋であり、また、深さｚが、ｚ１≦ｚ＜ｚ３の範囲においては電子濃度ＣＥＬＥＣＴＲＯＮ＝ＮＤ ＋であることとする。ｚ３≦ｚ≦ｚ２の範囲において、イオン化した不純物の存在により、図５（ｄ）に示されるエネルギー準位Ｅｃのスパイクは下方へ修正され、使用時のＨＢＴの抵抗が低減される。
図４は、上述のグレーデッド層１Ｇ内における組成比Ｓのｚ軸方向の分布を示すグラフである。
グレーデッド層内の組成比Ｓは、近似的に以下の式で表される。
ｚ１≦ｚ≦ｚ３：Ｓ＝Ａ（ｚ−ｚ１）２
ｚ３≦ｚ≦ｚ２：Ｓ＝−Ａ（ｚ−ｚ２）２＋Ｂ
ｚ１＝１００ｎｍ
ｚ２＝１２０ｎｍ
ｚ３＝１１０ｎｍ
Ａ＝０．００１７５
Ｂ＝０．３５
組成比Ｓはｚの関数であり、この関数はｚ−Ｓ平面内においてｚ１≦ｚ≦ｚ３の範囲では下に凸の放物線を描き、ｚ３≦ｚ≦ｚ２の範囲では上に凸の放物線を描いて単調に増加している。なお、組成比Ｓはｚ２≦ｚ≦ｚ４の領域ではＳ＝Ｓ１Ｒを満たしており、本例ではＳ１Ｒ＝０．３５に設定されている。
なお、組成比Ｓの関数としては、以下のものも考えられる。
１）Ｓ＝０．１７５［１−ｃｏｓ｛π（ｚ−ｚ１）／（ｚ２−ｚ１）｝］
２）ｚ１≦ｚ≦ｚ３：Ｓ＝Ａ（ｚ−ｚ１）２／（ｚ２−ｚ１）（ｚ３−ｚ１）
ｚ３≦ｚ≦ｚ２：Ｓ＝Ａ｛１−（ｚ−ｚ２）２／（ｚ２−ｚ１）（ｚ２−ｚ３）｝
ｚ１＝１００ｎｍ
ｚ２＝１２０ｎｍ
１００ｎｍ＜ｚ３＜１２０ｎｍ
Ａ＝０．３５
この場合は、ｎ型不純物濃度を、少なくともｚ３≦ｚ≦ｚ２の領域において、２εΔχ／ｑ２（ｚ２−ｚ１）（ｚ２−ｚ３）以上とする。但し、εはグレーデッド層における平均誘電率、Δχはχ１−χ２の絶対値、χ１、χ２は、ｚ座標の値がｚ１、ｚ２である点における電子親和力、ｑは電気素量である。
上述の第１実施形態のＨＢＴ１’は、Ａｌ組成Ｓが０から０．３５に放物線形で変化するＡｌＧａＡｓグレーデッド層（ｎ型不純物濃度は、Ａｌ組成Ｓ＝０側の１０ｎｍは５×１０１６ｃｍ−３、Ａｌ組成Ｓ＝０．３５側の１０ｎｍは４εΔχ／（ｑｄ）２＋５×１０１６＝１．８７×１０１８ｃｍ−３、全層厚２０ｎｍ）と、Ａｌ組成が０．３５であるＡｌＧａＡｓバラスト層（ｎ型不純物濃度５×１０１６ｃｍ−３、層厚２００ｎｍ）と、Ａｌ組成が０．３であるＡｌＧａＡｓエミッタ層（ｎ型不純物濃度５×１０１７ｃｍ−３、層厚５０ｎｍ）を積層しており、これらの両端を、ｎ型不純物濃度５×１０１８ｃｍ−３、層厚１００ｎｍのＧａＡｓコンタクト層１Ｔ及び置換ＧａＡｓベース層１Ｂで挟んでいる。
図２（ｄ）は、電圧０Ｖ時の伝導バンド底形状を半導体デバイスシミュレーションによって計算した結果を示しており、グレーデッド層１Ｇとバラスト層１Ｒの界面付近にスパイク状のポテンシャル障壁は存在しない。
（比較例１）
図５は、比較例１に係るＨＢＴ（但し、第一実施形態同様、グレーデッド層１Ｇとバラスト層１Ｒとエミッタ層１Ｅの電子に対する抵抗を計算するため、ベース層１Ｂを厚み１００ｎｍ、不純物濃度５×１０１８ｃｍ−３のｎ型ＧａＡｓで置換し、コンタクト層１Ｔから置換された１Ｂ層までを抜き出した素子）におけるエミッタ近傍の半導体層の構造（ａ）、各半導体層中のＡｌ組成比の深さ方向依存性を示すグラフ（ｂ）、各半導体層中のｎ型不純物濃度ＣＩＯＮｃｍ−３の深さ方向依存性を示すグラフ（ｃ）、Γ谷における伝導帯の下端のエネルギー準位Ｅｃの深さ方向依存性を示すグラフ（ｄ）を示している。なお、図５（ｄ）は、ＨＢＴにバイアス電圧を与えない場合のエネルギー準位Ｅｃをシミュレーションで計算した結果を示している。
図５（ｂ）に示すように、グレーデッド層１Ｇ内においては、Ａｌ組成比Ｓは深さｚに比例しており、図５（ｃ）に示すように、グレーデッド層１Ｇ内のｎ型不純物濃度ＣＩＯＮは一定である。グレーデッド層１Ｇ内のｎ型不純物濃度は５×１０１７ｃｍ−３である。その他の構造は、第１実施形態のＨＢＴと同一である。
比較例１に係るＨＢＴにおいては、グレーデッド層１Ｇとバラスト抵抗１Ｒの界面において、伝導帯下端のエネルギー準位Ｅｃにスパイク状のポテンシャル障壁φＢＡＲＲＩＥＲが生じている。
このスパイク状のポテンシャル障壁φＢＡＲＲＩＥＲは、ＨＢＴのエミッタ抵抗を増大させ、高周波特性を悪化させる。
スパイク状ポテンシャル障壁φＢＡＲＲＩＥＲが生じる原因は、バラスト抵抗１Ｒ（Ａｌ組成比Ｙ＝０．３５）と、グレーデッド層１Ｇ（Ａｌ組成比Ｓ＝ｋ×ｚ＋ｍ：ｋ，ｍは定数）との間の電子親和力χの差である。
電子親和力χは、真空レベルと伝導帯下端のエネルギー差であり、一般にエネルギーバンドギャップが小さいほど大きくなる。ヘテロ構造を構成する２つの半導体の真空レベルは同一エネルギーであると仮定し、各半導体の電子親和力とバンドギャップから２つ半導体のエネルギーバンドギャップの関係が決定される。
小さな電子親和力χ１Ｒを有するバラスト抵抗１Ｒから、大きな電子親和力χ１Ｇを有するグレーデッド層１Ｇに電子が流入することにより、バラスト抵抗１Ｒにおいて、グレーデッド層１Ｇに近づくに従って、電子濃度が低くなる。すなわち、電子擬フェルミレベルと伝導帯下端のエネルギー準位Ｅｃとのエネルギー差が大きくなるが、電流が流れていない状態では電子擬フェルミレベルは一定であるため、グレーデッド層１Ｇに近づくに従って伝導帯下端のエネルギー準位Ｅｃが上昇することになる（図５（ｄ）参照）。
比較例１に係るＨＢＴでは、Ａｌ組成が０から０．３５に直線的に変化するグレーデッド層１Ｇ（ｎ型不純物濃度５×１０１７ｃｍ−３、層厚２０ｎｍ）と、Ａｌ組成が０．３５であるＡｌＧａＡｓバラスト層１Ｒ（ｎ型不純物濃度５×１０１６ｃｍ−３、層厚２００ｎｍ）と、Ａｌ組成が０．３であるＡｌＧａＡｓエミッタ層（ｎ型不純物濃度５×１０１７ｃｍ−３、層厚５０ｎｍ）を積層している。これらの層は、ｎ型不純物濃度５×１０１８ｃｍ−３、層厚１００ｎｍのＧａＡｓコンタクト層１Ｔ及び置換ベース層１Ｂで挟まれている。図５（ｄ）は、電圧０Ｖ時の伝導バンド底形状を半導体デバイスシミュレーションによって計算した結果を示している。グレーデッド層１Ｇとバラスト層１Ｒの界面付近にスパイク状のポテンシャル障壁φＢＡＲＲＩＥＲが存在する。
（変形例２）
図６は、変形例２に係るＨＢＴ（但し、第一実施形態同様、グレーデッド層１Ｇとバラスト層１Ｒとエミッタ層１Ｅの電子に対する抵抗を計算するため、ベース層１Ｂを厚み１００ｎｍ、不純物濃度５×１０１８ｃｍ−３のｎ型ＧａＡｓで置換し、コンタクト層１Ｔから置換された１Ｂ層までを抜き出した素子）におけるエミッタ近傍の半導体層の構造（ａ）、各半導体層中のＡｌ組成比の深さ方向依存性を示すグラフ（ｂ）、各半導体層中のｎ型不純物濃度ＣＩＯＮｃｍ−３の深さ方向依存性を示すグラフ（ｃ）、Γ谷における伝導帯の下端のエネルギー準位Ｅｃの深さ方向依存性を示すグラフ（ｄ）を示している。なお、図６（ｄ）は、ＨＢＴにバイアス電圧を与えない場合のエネルギー準位Ｅｃをシミュレーションで計算した結果を示している。
Ａｌ組成が０から０．３５に直線的に変化するＡｌＧａＡｓグレーデッド層１Ｇ（ｎ型不純物濃度は、Ａｌ組成Ｓ＝０側の１０ｎｍは５×１０１６ｃｍ−３、Ａｌ組成Ｓ＝０．３５側の１０ｎｍは４εΔχ／（ｑｄ）２＋５×１０１６＝１．８７×１０１８ｃｍ−３、全層厚２０ｎｍ）と、Ａｌ組成が０．３５であるＡｌＧａＡｓバラスト層１Ｒ（ｎ型不純物濃度５×１０１６ｃｍ−３、層厚２００ｎｍ）と、Ａｌ組成が０．３であるＡｌＧａＡｓエミッタ層１Ｅ（ｎ型不純物濃度５×１０１７ｃｍ−３、層厚５０ｎｍ）が積層されている。
これらの層は、ｎ型不純物濃度５×１０１８ｃｍ−３、層厚１００ｎｍのＧａＡｓからなるコンタクト層１Ｔ及び置換ベース層１Ｂで挟まれている。
グレーデッド層とバラスト層の界面付近にスパイク状ポテンシャル障壁は存在しないが、第１実施形態の変調ドープ放物線形グレーデッド層構造の場合よりもポテンシャルの傾斜が大きい部分が長く、抵抗値は大きい。この結果から、変調ドープと放物線形電子親和力変化の組み合わせが重要であることが分かる。
図７は、第１実施形態、比較例１、変形例２に係るＨＢＴにおける抵抗値Ｒの印加電圧ＶＡ依存性を示すグラフである。印加電圧ＶＡは、コンタクト層１Ｔのグレーデッド層１Ｇと逆側の端面１ＴＣを基準とした１ＴＣと置換ベース層１Ｂのエミッタ層１Ｅと逆側の端面との間の電圧（０．１〜０．５Ｖ）である。各層の素子断面積は１ｃｍ２である。
第１実施形態に係るＨＢＴのデータＥ１が示す抵抗値Ｒは、図５及び図６に示す直線的グレーデッド層構造を有するＨＢＴのデータＣ１、Ｃ２よりも小さい。また、グレーデッド層１Ｇの界面近傍に変調ドープを有する第１実施形態のデータＥ１及び図６に示すＨＢＴのデータＣ２が示す抵抗値は、比較例１のＨＢＴのデータＣ１が示す抵抗値よりも小さい。
図２に示した第１実施形態のＨＢＴ１においては、グレーデッド層１Ｇにおけるポテンシャル障壁φＢＡＲＲＩＥＲの近傍領域、すなわち、電子親和力χが小さい領域のｎ型不純物濃度は高く設定されており、図５に示したスパイク状のポテンシャル障壁φＢＡＲＲＩＥＲの電子に対する高さが低下している。第１実施形態に係るＨＢＴ１では、イオン化したｎ型不純物の正電荷によって、負電荷を有する電子は安定化するため、スパイク状のポテンシャル障壁φＢＡＲＲＩＥＲの電子に対する高さは小さくなっている（図２（ｄ）参照）。
また、第１実施形態のＨＢＴ１においては、グレーデッド層１Ｇ内においてイオン化したｎ型不純物の正電荷と、電子親和力χ１Ｒが小さいバラスト抵抗１Ｒからグレーデッド層１Ｇ内に流れる電子とが形成するポテンシャルの形状は、近似的に放物線形である。バラスト抵抗１Ｒとグレーデッド層１Ｇとの界面において、ポテンシャルの変化率は連続であるため、電子親和力の変化率も連続である方が、ポテンシャルによる電子親和力変化の打ち消し具合が良くなる。
（第２実施形態）
図８は、第２実施形態に係るＨＢＴ２におけるエミッタ層近傍の半導体層の構造を示す。
このＨＢＴ２では、ｎ＋型のＧａＡｓコンタクト層（キャップ層）１Ｔ（ｎ型不純物濃度５×１０１８ｃｍ−３、層厚１００ｎｍ）、Ａｌ組成比が０から０．３５に前記放物線形で変化するグレーデッドＡｌＧａＡｓ層１Ｇ（ｎ型不純物濃度は、Ａｌ組成比Ｓ＝０側の１０ｎｍは５×１０１６ｃｍ−３、Ａｌ組成比Ｓ＝０．３５側の１０ｎｍは４εΔχ／（ｑｄ）２＋５×１０１６＝１．８７×１０１８ｃｍ−３、全層厚２０ｎｍ）、Ａｌ組成比が０．３５であるＡｌＧａＡｓバラスト層１Ｒ（ｎ型不純物濃度５×１０１６ｃｍ−３、層厚２００ｎｍ）、Ａｌ組成比が０．３であるＡｌＧａＡｓ第１エミッタ層１Ｅ（ｎ型不純物濃度５×１０１７ｃｍ−３、層厚５０ｎｍ）、ＩｎＧａＰからなる第２エミッタ層１Ｅ’（ｎ型不純物濃度５×１０１７ｃｍ−３、層厚４０ｎｍ、Ｉｎ組成比０．４８）、ｐ＋型のＧａＡｓベース層１Ｂ（ｐ型不純物濃度２×１０１９ｃｍ−３、層厚８０ｎｍ）、ＧａＡｓコレクタ層１Ｃ（ｎ型不純物濃度２×１０１６ｃｍ−３、層厚７００ｎｍ）、ＧａＡｓサブコレクタ層１Ｃ’（ｎ型不純物濃度５×１０１８ｃｍ−３、層厚５００ｎｍ）が積層されている。
第２実施形態のＨＢＴ２では、第２エミッタ層１Ｅ’としてＩｎＧａＰを用いた点が第１実施形態のＨＢＴ１と異なり、その他の構造は同一である。エミッタ面積は２．４×２０μｍ２である。
なお、比較のため、以下の比較例３及び比較例４の構造のＨＢＴについても検討を行った。
（比較例３）
比較例３のＨＢＴでは、ｎ＋型のＧａＡｓコンタクト層１Ｔ（ｎ型不純物濃度５×１０１８ｃｍ−３、層厚１００ｎｍ）、Ａｌ組成比が０から０．３５に直線的に変化するＡｌＧａＡｓグレーデッド層１Ｇ（ｎ型不純物濃度５×１０１７ｃｍ−３、層厚２０ｎｍ）、Ａｌ組成比が０．３５であるＡｌＧａＡｓバラスト層１Ｒ（ｎ型不純物濃度５×１０１６ｃｍ−３、層厚２００ｎｍ）、Ａｌ組成比が０．３であるＡｌＧａＡｓ第１エミッタ層１Ｅ（ｎ型不純物濃度５×１０１７ｃｍ−３、層厚５０ｎｍ）、ＩｎＧａＰ第２エミッタ層１Ｅ’（ｎ型不純物濃度５×１０１７ｃｍ−３、層厚４０ｎｍ、Ｉｎ組成比０．４８）、ｐ＋型のＧａＡｓベース層１Ｂ（ｐ型不純物濃度２×１０１９ｃｍ−３、層厚８０ｎｍ）、ＧａＡｓコレクタ層１Ｃ（ｎ型不純物濃度２×１０１６ｃｍ−３、層厚７００ｎｍ）、ＧａＡｓサブコレクタ層１Ｃ’（ｎ型不純物濃度５×１０１８ｃｍ−３、層厚５００ｎｍ）が積層されている。エミッタ面積は２．４×２０μｍ２である。
（比較例４）
比較例４のＨＢＴでは、ｎ＋型のＧａＡｓコンタクト層１Ｔ（ｎ型不純物濃度５×１０１８ｃｍ−３、層厚１００ｎｍ）、ＧａＡｓ層（ｎ型不純物濃度５×１０１７ｃｍ−３、層厚２０ｎｍ）、ＧａＡｓ層（ｎ型不純物濃度５×１０１６ｃｍ−３、層厚２００ｎｍ）、ＧａＡｓ層（ｎ型不純物濃度５×１０１７ｃｍ−３、層厚５０ｎｍ）、ＩｎＧａＰエミッタ層（ｎ型不純物濃度５×１０１７ｃｍ−３、層厚４０ｎｍ、Ｉｎ組成比０．４８）、ｐ＋型のＧａＡｓベース層（ｐ型不純物濃度２×１０１９ｃｍ−３、層厚８０ｎｍ）、ＧａＡｓコレクタ層（ｎ型不純物濃度２×１０１６ｃｍ−３、層厚７００ｎｍ）、ＧａＡｓサブコレクタ層（ｎ型不純物濃度５×１０１８ｃｍ−３、層厚５００ｎｍ）が積層されている。エミッタ面積は２．４×２０μｍ２である。
第２実施形態、比較例３、比較例４のＨＢＴにおいて、コレクタ・エミッタ間電圧５Ｖ時のベース・エミッタ間電圧Ｖｂｅとコレクタ電流Ｉｃの関係を、発熱と熱流を考慮した半導体デバイスシミュレーションによって計算した。
図９は、ベース・エミッタ間電圧Ｖｂｅとコレクタ電流Ｉｃの関係を示すグラフである。
第２実施形態（データＥ２）のＨＢＴでは、バラスト抵抗層により熱暴走は抑制されている。また、第２実施形態（データＥ２）のＨＢＴでは、直線形グレーデッドバラスト層構造を有する比較例３（データＣ３）のＨＢＴよりもコレクタ電流Ｉｃは大きく、抵抗が小さいことが分かる。
比較例３（データＣ３）のＨＢＴでは、バラスト抵抗層により熱暴走は抑制されているが、第２実施形態（データＥ２）の変調ドープ放物線形グレーデッドバラスト構造と比較して、コレクタ電流Ｉｃは小さく、抵抗が大きいことが分かる。
比較例４（データＣ４）のＨＢＴでは、電圧がＶＳＴＡＲＴを越えると、ＡｌＧａＡｓバラスト層がないため、熱暴走が生じている。
次に、グレーデッド層１Ｇとバラスト抵抗層１Ｒの界面近傍のポテンシャルについて、詳細に説明する。
深さｚ＝ｚ１における電子親和力をχ１、深さｚ＝ｚ２における電子親和力をχ２とする（χ１＞χ２）。グレーデッド層１Ｇにおける深さｚ３〜ｚ２の領域を小電子親和力のバラスト抵抗側領域、深さｚ１〜ｚ３の領域を大電子親和力のコンタクト層側領域とする。図３に示したように、バラスト抵抗側領域（ｚ３〜ｚ２）におけるｎ型不純物濃度は、コンタクト層側領域（ｚ１〜ｚ３）におけるｎ型不純物濃度よりも大きく設定されている。
ｚ＝ｚ１の位置のポテンシャルφを基準ポテンシャル（φ＝０）とする。ｚ１≦ｚ≦ｚ３の範囲における静電ポテンシャルφ（ｚ１〜ｚ３）、ｚ３≦ｚ≦ｚ２の範囲における静電ポテンシャルφ（ｚ３〜ｚ２）として、ポアソンの方程式（１）から式（２）、（３）が導かれる。また、ｄφ／ｄｚとφが連続であることより、式（３−１）、（３−２）が導かれる。
Figure 2009032869
但し、各パラメータは以下の通りである。
・φ：静電ポテンシャル
・ρ：電荷密度
・ε：誘電率
・ｑ：電気素量
・ＮＤ ＋：イオン化したｎ型不純物の濃度（低エネルギー側に流れた電子の濃度）
・Ｃ：定数
・Ｃ’：定数
・ｄ：グレーデッド層の厚み
なお、Ｃ’はグレーデッド層両端間のポテンシャル差であるから、ｑＣ’＝Δχとすることによって、電子親和力差を打ち消すことができる。なお、Δχ＝χ１−χ２である。すなわち、式（３−３）、式（３−４）が満たされればよい。
式（３−１）〜（３−４）を、式（２）及び（３）に代入すると、式（４）及び式（５）が得られる。また、ポテンシャルが電子に作用した時に生じるｚ＝ｚ１基準のエネルギー差ΔＥは、−ｑφである。
したがって、深さ範囲ｚ１〜ｚ３におけるエネルギー差ΔＥ（ｚ１〜ｚ３）は式（６）を満たし、深さ範囲ｚ３〜ｚ２におけるエネルギー差ΔＥ（ｚ３〜ｚ２）は式（７）を満たす。
一方、深さ範囲ｚ１〜ｚ３における電子親和力χ（ｚ１〜ｚ３）は式（８）を満たし、深さ範囲ｚ３〜ｚ２における電子親和力χ（ｚ３〜ｚ２）は式（９）を満たすようにした場合、この電子親和力変化に起因するｚ＝ｚ１基準の深さ範囲ｚ１〜ｚ３におけるエネルギー差ΔＥ’（ｚ１〜ｚ３）は式（１０）を満たし、深さ範囲ｚ３〜ｚ２におけるエネルギー差ΔＥ’（ｚ３〜ｚ２）は式（１１）を満たす。
Figure 2009032869
このΔＥ’はΔＥと打ち消し合う。すなわち、ΔＥ＋ΔＥ’＝０である。
したがって、グレーデッド層１Ｇのコンタクト層側領域（ｚ１≦ｚ≦ｚ３の範囲）内のｎ型不純物濃度Ｃ１Ｇ（ｚ１〜ｚ３）と、グレーデッド層１Ｇ内におけるバラスト抵抗側領域（ｚ３≦ｚ≦ｚ２の範囲）内のｎ型不純物濃度Ｃ１Ｇ（ｚ３〜ｚ２）は、ＮＤ’を適当な定数として、以下の式（１２−１）〜（１２−４）のように設定される。
Figure 2009032869
グレーデッド層１Ｇ内のＡｌ組成比Ｓを変化させると、エネルギーバンドギャップ及び電子親和力χが変化する。組成比Ｓの厚み方向ｚの関数を放物線とすると、電子親和力χの厚み方向ｚの関数も放物線となる。電子親和力χの関数を上述の放物線形にすれば、電子親和力差によるグレーデッド層両端間のエネルギー差が、電荷分布によって生じるエネルギー差によって打ち消されるため、電子親和力差に起因するスパイク状ポテンシャル障壁φＢＡＲＲＩＥＲの発生が抑制される。
また、グレーデッド層１Ｇ全体のｎ型不純物濃度Ｃ１Ｇを４εΔχ／（ｑｄ）２以上にした場合も、高エネルギー側から低エネルギー側に電子が流入し、低エネルギー側においてｎ型不純物濃度のイオン化率が低下するため、類似の電荷分布が得られ、スパイク状ポテンシャル障壁の発生が抑制される。
エミッタ電極ＥＥとエミッタ１Ｅの間に挿入したバラスト抵抗１Ｒに、上述のグレーデッド層１Ｇの構造を適用すれば、スパイク状ポテンシャル障壁φＢＡＲＲＩＥＲの発生が抑制され、高周波特性悪化の原因となるエミッタ抵抗を低減することが可能となる。
バラスト抵抗１Ｒは、必ずしもＡｌＧａＡｓ層である必要はなく、ＩｎＡｌＧａＡｓ層等であっても良い。バラスト抵抗１ＲがＩｎＡｌＧａＡｓ層の場合には、ＧａＡｓ層からなるコンタクト層１Ｔとバラスト抵抗１Ｒとの間に介在するグレーデッド層１Ｇが、上述の放物線形に変化する電子親和力を有しており、電子親和力によるポテンシャル変化を相殺するようなｎ型不純物濃度分布を有していればよい。
以上、説明したように、上述の実施形態に係るＨＢＴは、図２に示したように、電子親和力が連続的且つ単調に変化するグレーデッド層１Ｇを有し、グレーデッド層１Ｇの端面に垂直な方向をｚ軸とし、グレーデッド層１Ｇの両端面のｚ座標をそれぞれｚ１、ｚ２（但しｚ１＜ｚ２）、ｚ座標の値がｚである点における電子親和力とｎ型不純物濃度をそれぞれχ（ｚ）、ＮＤ（ｚ）とした時、グレーデッド層の両端面において電子親和力χ（ｚ）と電子親和力変化率ｄχ（ｚ）／ｄｚがｚ方向に連続であり、且つ、グレーデッド層において、χ（ｚＡ）＞χ（ｚＢ）の場合、ＮＤ（ｚＡ）≦ＮＤ（ｚＢ）である。
なお、図２（ｃ）に示すように、ｚ方向の位置ＺＡ、ＺＢは、ｚ１≦ｚＡ≦ｚ２、ｚ１≦ｚＢ≦ｚ２の関係を満たしている。
ＨＢＴ１によれば、スパイク状ポテンシャル障壁が生じる電子親和力がより小さい側のグレーデッド層端面付近において、イオン化したｎ型不純物濃度ＣＩＯＮが高くなり（図２（ｃ）参照）、このイオン化した原子の電荷によってスパイク状ポテンシャル障壁が低下する。すなわち、スパイクの先端に向かうポテンシャルの向きと、イオン化した原子のポテンシャルの向きは逆向きである。また、グレーデッド層１Ｇの組成変化が直線的である場合よりも、グレーデッド層１Ｇの組成変化、すなわち電子親和力変化が曲線的に連続している方が、イオン化した原子の電荷が形成する静電ポテンシャルと電子親和力変化によって生じるポテンシャルの打ち消し合いの度合いが大きくなるため、スパイク状ポテンシャル障壁の低下が大きい。電子親和力変化が曲線的に連続している場合には、電子親和力χ（ｚ）及び電子親和力変化率ｄχ（ｚ）／ｄｚがグレーデッド層１Ｇの両端面においてｚ方向に連続となる。
また、グレーデッド層１Ｇの両端面における電子親和力をそれぞれχ１、χ２、グレーデッド層１Ｇの平均誘電率をε、ｚ２−ｚ１をｄ、χ１−χ２の絶対値をΔχ、電気素量をｑとした場合、グレーデッド層内のｎ型不純物濃度は、χ１＞χ２の場合は、少なくとも（ｚ１＋ｚ２）／２≦ｚ≦ｚ２の領域において４εΔχ／（ｑｄ）２以上であり、グレーデッド層内の不純物濃度は、χ１＜χ２の場合は、少なくともｚ１≦ｚ≦（ｚ１＋ｚ２）／２の領域において４εΔχ／（ｑｄ）２以上であることが好ましい。（式（１２−１）〜式（１２−４）参照）。
この場合には、イオン化した不純物によるポテンシャルによって、電子親和力の差によるポテンシャルスパイクを十分に相殺することが可能となる。
上述のように、（ｚ１＋ｚ２）／２＝ｚ３とする。グレーデッド層のｚ座標の値がｚである点における電子親和力χは、式（８）、式（９）を満たすことが好ましい。この場合、電子親和力は極性の逆な放物線を連続させた関数となり、厚み方向に沿って滑らかに電子親和力を変化させ、界面位置において隣接する層の電子親和力及びその変化率を連続させることができる。
また、上記ＨＢＴ１では、グレーデッド層１Ｇ及び電子親和力が一定であるバラスト抵抗層１Ｒを、エミッタ電極ＥＥとエミッタ層１Ｅの間に有している。この場合、バラスト抵抗層１Ｒの抵抗値が高温時には増加すると共に、グレーデッド層１Ｇが隣接層間の格子不整合を吸収するので、高温時の熱暴走を抑制し、格子不整合に伴う高抵抗化を抑制することができる。
また、バラスト抵抗層１ＲはＡｌＹＧａ１−ＹＡｓからなり、Ａｌ組成比Ｙは一定値であり、グレーデッド層１ＧはＡｌＳＧａ１−ＳＡｓからなり、Ａｌ組成比Ｓは、バラスト抵抗層に近づく方向に沿って０からＹまで連続的且つ単調に変化していることが好ましい。この場合には、グレーデッド層１Ｇとバラスト抵抗層１Ｒの組成比は界面において連続し、ポテンシャルスパイクの発生が抑制されることになる。
また、バラスト抵抗層１Ｒ中のＡｌ組成比Ｙは、０＜Ｙ≦０．４５を満たすことが好ましい。バラスト抵抗層１Ｒとして、ＡｌＹＧａ１−ＹＡｓを用いる場合、Ａｌの組成比Ｙが０．４５以下の場合には、Γ谷、Ｌ谷、Ｘ谷の順番に、エネルギーバンドギャップＥｇが大きくなり、Ｙが０．４５に近づくほど、各谷のエネルギー準位Ｅの間隔が狭くなる。すなわち、バラスト抵抗において、Ａｌの組成比Ｙを０から０．４５に近づけることにより、高温時において曲率の小さなＸ谷、Ｌ谷において電子を数多く存在させることができ、したがって、電子の有効質量を増加させ、熱暴走を有効に抑制することができる。
また、上述のＨＢＴ１は、コレクタ層１Ｃ上に、ベース層１Ｂ、エミッタ層１Ｅ、温度上昇に伴ってＸ谷及びＬ谷に励起する電子数が増加するバラスト抵抗層１Ｒ、組成の変化するグレーデッド層１Ｇ及びコンタクト層１Ｔを順次積層してなるＨＢＴ１において、グレーデッド層１Ｇの電子親和力が小さい側の界面近傍において、これとは逆側の界面近傍よりも、ｎ型不純物濃度を高くしている。
ＨＢＴ１の基本構造は、コレクタ層１Ｃ、ベース層１Ｂ、エミッタ層１Ｅを積層することによって形成される。ベース層１Ｂのエネルギーバンドギャップは、エミッタ層１Ｅのエネルギーバンドギャップよりも小さく、エミッタ注入効率が高くなる。バラスト抵抗層１Ｒは、温度上昇時において、抵抗が高くなり、ＨＢＴ１の熱暴走を抑制している。グレーデッド層１Ｇは、コンタクト層１Ｔとバラスト抵抗層１Ｒとの間の格子不整合を吸収している。ここで、グレーデッド層１Ｇの電子親和力が小さい側の界面近傍において、ｎ型不純物濃度が高いため、イオン化した不純物のポテンシャルによって、この界面において発生するポテンシャルスパイクを相殺することができる。したがって、動作時におけるＨＢＴ１の抵抗値を小さくすることができる。
また、エミッタ層１ＥはＡｌＸＧａ１−ＸＡｓからなり、バラスト抵抗層１ＲはＡｌＹＧａ１−ＹＡｓからなり、グレーデッド層１ＧはＡｌＳＧａ１−ＳＡｓからなり、Ａｌ組成比Ｓは、バラスト抵抗層に近づく方向に沿って０からＹまで連続的且つ単調に変化しており、Ａｌ組成比Ｙは、０＜Ｙ≦０．４５の関係を満たし、Ａｌ組成比Ｘは、Ｘ＜Ｙを満たすことが好ましい。
ＡｌＧａＡｓは、Ａｌの組成比を制御することにより、エネルギーバンドギャップを容易に制御することができる化合物半導体として知られている。Ａｌ組成比Ｓが０からＹまで連続的に変化することで、エネルギーバンドギャップと電子親和力が変化する。０＜Ｙ≦０．４５の関係を満たすため、上述のように、バラスト抵抗層１Ｒの抵抗値が高温時には増加する。また、バラスト抵抗層１Ｒが、エミッタ層１Ｅに対しては抵抗障壁となるように、そのエネルギーバンドギャップは、エミッタ層１Ｅよりも大きく設定される。Ａｌの組成比が大きいほど、エネルギーバンドギャップは大きくなる。すなわち、バラスト抵抗層１ＲのＡｌ組成比Ｙは、Ｘ＜Ｙを満たしている。なお、バラスト抵抗層１Ｒ内のＡｌ組成比Ｙは一定でなくとも多少変化してもよい。
なお、上記では、エミッタ、ベース、コレクタの導電型が、それぞれｎ型、ｐ型、ｎ型となるｎｐｎ型のバイポーラトランジスタについて説明したが、これは、エミッタ、ベース、コレクタの導電型が、それぞれｐ型、ｎ型、ｐ型となるｐｎｐ型のバイポーラトランジスタとすることもできる。すなわち、上述の説明において、ｎ型不純物をｐ型不純物に読み替えたものとなり、電荷の符号のみが上記とは逆となり、イオン化した不純物として、ドナーの代わりにアクセプタが存在し、スパイク状のポテンシャル障壁が逆向きに生じることになるが、トランジスタの機能は上記と同様である。
このように、グレーデッド層内の不純物がｐ型である場合、ｚ座標の値がｚである点のｐ型不純物濃度をＮＡ（ｚ）とすると、グレーデッド層において、χ（ｚＡ）＞χ（ｚＢ）の場合（但しｚ１≦ｚＡ≦ｚ２、ｚ１≦ｚＢ≦ｚ２）、ＮＡ（ｚＡ）≧ＮＡ（ｚＢ）であることが好ましい。不純物がｐ型の場合、電荷の符号のみがｎ型とは逆であるため、ポテンシャル変化がｎ型の場合とは逆となるが、ポテンシャル障壁の発生態様は同様であり、上述のように設定することで、上記と同様にポテンシャルの打ち消しあいを行い、スパイク状ポテンシャル障壁を低下させることができる。
また、グレーデッド層内の不純物がｐ型である場合、グレーデッド層内のｐ型不純物濃度は、χ１＞χ２の場合は、少なくともｚ１≦ｚ≦（ｚ１＋ｚ２）／２の領域において４εΔχ／（ｑｄ）２以上であり、グレーデッド層内のｐ型不純物濃度は、χ１＜χ２の場合は、少なくとも（ｚ１＋ｚ２）／２≦ｚ≦ｚ２の領域において４εΔχ／（ｑｄ）２以上であることが好ましい。この場合には、イオン化したｐ型不純物によるポテンシャルによって、電子親和力の差によるポテンシャルスパイクを十分に相殺することが可能となる。
実施の形態に係るＨＢＴ１の構造を示す図である。 グレーデッド層１Ｇとバラスト層１Ｒとエミッタ層１Ｅの電子に対する抵抗を計算するため、ＨＢＴ１のベース層１Ｂを、厚み１００ｎｍ、不純物濃度５×１０１８ｃｍ−３のｎ型ＧａＡｓ層で置換し、コンタクト層１Ｔから置換されたベース層１Ｂまでを抜き出した素子ＨＢＴ１’におけるエミッタ層近傍の半導体層の構造（ａ）、各半導体層中のＡｌ組成比の深さ方向依存性を示すグラフ（ｂ）、各半導体層中のｎ型不純物濃度ＣＩＯＮｃｍ−３の深さ方向依存性を示すグラフ（ｃ）、Γ谷における伝導帯の下端のエネルギー準位Ｅｃの深さ方向依存性を示すグラフ（ｄ）である。 ｚ軸方向に沿ったｎ型不純物濃度ＣＩＯＮの分布を示すグラフ（ａ）と、ｚ軸方向に沿った電子濃度ＣＥＬＥＣＴＲＯＮの分布を示すグラフ（ｂ）である。 グレーデッド層１Ｇ内における組成比Ｓのｚ軸方向の分布を示すグラフである。 比較例１に係るＨＢＴ（但し、第一実施形態同様、グレーデッド層１Ｇとバラスト層１Ｒとエミッタ層１Ｅの電子に対する抵抗を計算するため、ベース層１Ｂを厚み１００ｎｍ、不純物濃度５×１０１８ｃｍ−３のｎ型ＧａＡｓで置換し、コンタクト層１Ｔから置換された１Ｂ層までを抜き出した素子）におけるエミッタ近傍の半導体層の構造（ａ）、各半導体層中のＡｌ組成比の深さ方向依存性を示すグラフ（ｂ）、各半導体層中のｎ型不純物濃度ＣＩＯＮｃｍ−３の深さ方向依存性を示すグラフ（ｃ）、Γ谷における伝導帯の下端のエネルギー準位Ｅｃの深さ方向依存性を示すグラフ（ｄ）である。 変形例２に係るＨＢＴ（但し、第一実施形態同様、グレーデッド層１Ｇとバラスト層１Ｒとエミッタ層１Ｅの電子に対する抵抗を計算するため、ベース１Ｂを厚み１００ｎｍ、不純物濃度５×１０１８ｃｍ−３のｎ型ＧａＡｓで置換し、コンタクト層１Ｔから置換された１Ｂ層までを抜き出した素子）におけるエミッタ近傍の半導体層の構造（ａ）、各半導体層中のＡｌ組成比の深さ方向依存性を示すグラフ（ｂ）、各半導体層中のｎ型不純物濃度ＣＩＯＮｃｍ−３の深さ方向依存性を示すグラフ（ｃ）、Γ谷における伝導帯の下端のエネルギー準位Ｅｃの深さ方向依存性を示すグラフ（ｄ）である。 第１実施形態、比較例１、変形例２に係るＨＢＴにおける抵抗値Ｒの印加電圧ＶＡ依存性を示すグラフである。 第２実施形態に係るＨＢＴ２におけるエミッタ層近傍の半導体層の構造を示す図である。 ベース・エミッタ間電圧Ｖｂｅとコレクタ電流Ｉｃの関係を示すグラフである。
符号の説明
１・・・ＨＢＴ、１Ｔ・・・コンタクト層、１Ｇ・・・グレーデッド層、１Ｒ・・・バラスト抵抗層、１Ｅ・・・エミッタ層、１Ｂ・・・ベース層、１Ｃ・・・コレクタ層、１Ｃ’・・・サブコレクタ層。

Claims (9)

  1. 電子親和力が連続的且つ単調に変化するグレーデッド層を有し、前記グレーデッド層の端面に垂直な方向をｚ軸とし、前記グレーデッド層の両端面のｚ座標をそれぞれｚ１、ｚ２（但しｚ１＜ｚ２）、ｚ座標の値がｚである点における電子親和力をχ（ｚ）とした時、
    前記グレーデッド層の両端面において電子親和力χ（ｚ）と電子親和力変化率ｄχ（ｚ）／ｄｚがｚ方向に連続であり、且つ、
    前記グレーデッド層において、χ（ｚＡ）＞χ（ｚＢ）の場合（但しｚ１≦ｚＡ≦ｚ２、ｚ１≦ｚＢ≦ｚ２）、
    ｚ座標の値がｚである点において添加されている不純物がｎ型である場合の不純物濃度をＮＤ（ｚ）とすると、ＮＤ（ｚＡ）≦ＮＤ（ｚＢ）であり、
    ｚ座標の値がｚである点において添加されている不純物がｐ型である場合の不純物濃度をＮＡ（ｚ）とすると、ＮＡ（ｚＡ）≧ＮＡ（ｚＢ）である、
    ことを特徴とするヘテロ接合バイポーラトランジスタ。
  2. 前記グレーデッド層の両端面における電子親和力をそれぞれχ１、χ２、前記グレーデッド層の平均誘電率をε、ｚ２−ｚ１をｄ、χ１−χ２の絶対値をΔχ、電気素量をｑとした場合、
    前記グレーデッド層内の不純物濃度は、
    χ１＞χ２の場合は、
    不純物がｎ型の場合、
    少なくとも（ｚ１＋ｚ２）／２≦ｚ≦ｚ２の領域において、
    不純物がｐ型の場合、
    少なくともｚ１≦ｚ≦（ｚ１＋ｚ２）／２の領域において
    ４εΔχ／（ｑｄ）２以上であり、
    前記グレーデッド層内の不純物濃度は、
    χ１＜χ２の場合は、
    不純物がｎ型の場合、
    少なくともｚ１≦ｚ≦（ｚ１＋ｚ２）／２の領域において、
    不純物がｐ型の場合、
    少なくとも（ｚ１＋ｚ２）／２≦ｚ≦ｚ２の領域において
    ４εΔχ／（ｑｄ）２以上である、
    ことを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
  3. 前記グレーデッド層中ｚ座標の値がｚである点における電子親和力χは、
    ｚ１≦ｚ≦（ｚ１＋ｚ２）／２の場合は、
    χ＝２（ｚ−ｚ１）２（χ２−χ１）／（ｚ２−ｚ１）２＋χ１
    を満たし、
    （ｚ１＋ｚ２）／２≦ｚ≦ｚ２の場合は、
    χ＝−２（ｚ−ｚ２）２（χ２−χ１）／（ｚ２−ｚ１）２＋χ２
    を満たすことを特徴とする請求項２に記載のヘテロ接合バイポーラトランジスタ。
  4. 前記グレーデッド層及び電子親和力が一定であるバラスト抵抗層を、エミッタ電極とエミッタ層の間に有することを特徴とする請求項１乃至３のいずれか１項に記載のヘテロ接合バイポーラトランジスタ。
  5. バラスト抵抗層はＡｌＹＧａ１−ＹＡｓからなり、
    Ａｌ組成比Ｙは一定値であり、
    前記グレーデッド層はＡｌＳＧａ１−ＳＡｓからなり、
    Ａｌ組成比Ｓは、バラスト抵抗層に近づく方向に沿って０からＹまで連続的且つ単調に変化している、
    ことを特徴とする請求項４に記載のヘテロ接合バイポーラトランジスタ。
  6. バラスト抵抗層中のＡｌ組成比Ｙは、
    ０＜Ｙ≦０．４５
    を満たすことを特徴とする請求項５記載のヘテロ接合バイポーラトランジスタ。
  7. エミッタ層とエミッタ電極の間に、温度上昇に伴ってΓ谷からＸ谷及びＬ谷に励起する電子数が増加するバラスト抵抗層と、組成の変化するグレーデッド層を順次積層した層構造を有するヘテロ接合バイポーラトランジスタにおいて、
    前記グレーデッド層の電子親和力が小さい側の界面近傍において、これとは逆側の界面近傍よりも、ｎ型不純物濃度を高くしたことを特徴とするヘテロ接合バイポーラトランジスタ。
  8. 前記バラスト抵抗層はＡｌＹＧａ１−ＹＡｓからなり、
    前記グレーデッド層はＡｌＳＧａ１−ＳＡｓからなり、
    Ａｌ組成比Ｓは、前記バラスト抵抗層に近づく方向に沿って０からＹまで連続的且つ単調に変化しており、
    Ａｌ組成比Ｙは、０＜Ｙ≦０．４５の関係を満たす、
    ことを特徴とする請求項７に記載のヘテロ接合バイポーラトランジスタ。
  9. 前記エミッタ層はＡｌＸＧａ１−ＸＡｓからなり、
    Ａｌ組成比Ｘは、Ｘ＜Ｙを満たす、
    ことを特徴とする請求項８に記載のヘテロ接合バイポーラトランジスタ。
JP2007194664A 2007-07-26 2007-07-26 ヘテロ接合バイポーラトランジスタ Pending JP2009032869A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007194664A JP2009032869A (ja) 2007-07-26 2007-07-26 ヘテロ接合バイポーラトランジスタ
US12/670,215 US20100200894A1 (en) 2007-07-26 2008-07-10 Hetero junction bipolar transistor
PCT/JP2008/062508 WO2009014011A1 (ja) 2007-07-26 2008-07-10 ヘテロ接合バイポーラトランジスタ
TW097126894A TWI429074B (zh) 2007-07-26 2008-07-16 異接合雙極電晶體

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007194664A JP2009032869A (ja) 2007-07-26 2007-07-26 ヘテロ接合バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
JP2009032869A true JP2009032869A (ja) 2009-02-12

Family

ID=40281269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007194664A Pending JP2009032869A (ja) 2007-07-26 2007-07-26 ヘテロ接合バイポーラトランジスタ

Country Status (4)

Country Link
US (1) US20100200894A1 (ja)
JP (1) JP2009032869A (ja)
TW (1) TWI429074B (ja)
WO (1) WO2009014011A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013095342A1 (en) 2011-12-19 2013-06-27 Intel Corporation High voltage field effect transistors
JP2017220584A (ja) * 2016-06-08 2017-12-14 株式会社村田製作所 半導体装置及び電力増幅回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068286A (ja) * 1998-08-20 2000-03-03 Nec Corp バイポーラトランジスタ
JP2000260784A (ja) * 1999-03-12 2000-09-22 Sharp Corp へテロ接合バイポーラトランジスタおよびそれを用いた半導体装置、並びに、へテロ接合バイポーラトランジスタの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162243A (en) * 1991-08-30 1992-11-10 Trw Inc. Method of producing high reliability heterojunction bipolar transistors
US5721437A (en) * 1993-06-08 1998-02-24 Sharp Kabushiki Kaisha Heterojunction-type bipolar transistor with ballast resistance layer
JPH11251329A (ja) * 1998-03-05 1999-09-17 Hitachi Cable Ltd 半導体ウェハ及びその製造方法
JP3594482B2 (ja) * 1998-04-02 2004-12-02 三菱電機株式会社 ヘテロ接合バイポーラトランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068286A (ja) * 1998-08-20 2000-03-03 Nec Corp バイポーラトランジスタ
JP2000260784A (ja) * 1999-03-12 2000-09-22 Sharp Corp へテロ接合バイポーラトランジスタおよびそれを用いた半導体装置、並びに、へテロ接合バイポーラトランジスタの製造方法

Also Published As

Publication number Publication date
WO2009014011A1 (ja) 2009-01-29
TW200905874A (en) 2009-02-01
TWI429074B (zh) 2014-03-01
US20100200894A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
JP5667206B2 (ja) 半導体材料ドーピング
US8519411B2 (en) Semiconductor light emitting device
TWI513008B (zh) 超陡峭二極體結構及其製造方法
JP6444718B2 (ja) 半導体装置
JP6133392B2 (ja) バイポーラトランジスタ
JP6119215B2 (ja) 電界効果トランジスタ
JP2007059719A (ja) 窒化物半導体
JP2006210452A (ja) 半導体装置
Long et al. Electroluminescence from ZnO-nanorod-based double heterostructured light-emitting diodes
TW201929226A (zh) 異質接面雙極性電晶體
JP2004071669A (ja) 半導体装置
TW201813088A (zh) 異質接面雙極性電晶體
KR101547969B1 (ko) 나노 구조체 및 이를 포함하는 나노 디바이스
KR100542720B1 (ko) GaN계 접합 구조
JP2003142492A (ja) ３−５族化合物半導体および半導体装置
JP2009032869A (ja) ヘテロ接合バイポーラトランジスタ
JP2013058622A (ja) 半導体発光素子
JP3853341B2 (ja) バイポーラトランジスタ
JP6820224B2 (ja) 窒化物半導体分極制御デバイス
Yarar et al. Transport and mobility properties of bulk indium nitride (InN) and a two-dimensional electron gas in an InGaN/GaN quantum well
JP4786202B2 (ja) 半導体発光素子
JP2012060188A (ja) 半導体発光素子
JP2009094148A (ja) ヘテロ接合バイポーラトランジスタ
JP2003133561A (ja) ３−５族化合物半導体および半導体装置
JPWO2007026767A1 (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611