TWI429074B - 異接合雙極電晶體 - Google Patents

異接合雙極電晶體 Download PDF

Info

Publication number
TWI429074B
TWI429074B TW097126894A TW97126894A TWI429074B TW I429074 B TWI429074 B TW I429074B TW 097126894 A TW097126894 A TW 097126894A TW 97126894 A TW97126894 A TW 97126894A TW I429074 B TWI429074 B TW I429074B
Authority
TW
Taiwan
Prior art keywords
layer
graded
impurity concentration
emitter
composition ratio
Prior art date
Application number
TW097126894A
Other languages
English (en)
Other versions
TW200905874A (en
Inventor
Yasuyuki Kurita
Noboru Fukuhara
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Publication of TW200905874A publication Critical patent/TW200905874A/zh
Application granted granted Critical
Publication of TWI429074B publication Critical patent/TWI429074B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors

Description

異接合雙極電晶體
本發明係關於一種異接合雙極電晶體(HBT, Heterojunction Bipolar Transistor)。
作為高速通訊用之電晶體者，異接合雙極電晶體(HBT)是倍受注目。特別是在攜帶資訊終端機中已要求有如此之高速通訊。HBT中係由能帶間隙(Energy bandgap)相異之材料所構成的射極層與基極層進行異接合。使用化合物半導體之HBT中，例如以AlGaAs作為射極層，以GaAs作為基極層，以GaAs作為集極層。
又，AlGaAs係GaAs與AlAs之液晶半導體，因GaAs之能帶間隙為1.4eV，AlAs之能帶間隙為2.2eV，故若增加AlGaAs中之Al的組成比時，其能帶間隙是徐緩地變寬。
在如此之HBT中，於基極層與射極層之間構成對電洞(hole)之能量障壁(energy barrier)。因此，已知一般HBT係藉由相關之能量障壁提高電晶體之射極注入效率，射極注入效率高時，因為可設定低的電晶體之電阻值，故HBT可高速動作。
但，若於HBT中流動大的電流時，受到電子與半導體結晶格子間相互作用等而產生發熱。因受此熱激發而產生自由電子，故於電晶體中流動更大的電流。亦即，若於HBT流動很大的電流時，產生促進電流量增加的正反饋(positive feeback)作用，當此電流量變成HBT之容許值 以上時，HBT會熱亂流，而有導致破壞之情形。此係已知為HBT之熱亂流問題。
以往，為了抑制HBT之熱亂流，已知有對射極層串聯地連接鎮流電阻(Ballast resistance)之技術。於鎮流電阻之連接中已知有2種方法。一個方法係於射極電極串聯連接外部鎮流電阻而限制電流量之方法。另一個方法係製作HBT用之半導體薄膜時，於射極電極與射極層之間，插入由薄膜電阻層所構成之鎮流電阻層而限制電流量之方法(參照專利文獻1、專利文獻2)。
專利文獻1揭示一種採用後者之方法，並使用AlX Ga1-X As作為射極層，使用AlY Ga1-Y As層作為構成鎮流電阻層之電阻層之例。射極層之Al的組成比X為0.3，鎮流電阻層之Al的組成比Y為0.35。亦即，鎮流電阻層之Al的組成比Y係高於射極層之Al組成比X，將其能帶間隙設定成大於射極層的能帶間隙，而發揮對於電子之能量障壁的功能。
在專利文獻1之方法中，係藉由以異接合所產生的能量障壁可形成構成鎮流電阻層的電阻層。亦即，有阻礙電傳導之某種能量障礙時，係利用電阻值變高之現象，但在專利文獻1中，係進一步充分設定鎮流電阻層之溫度依存性。亦即，傳導鎮流電阻層之電子的有效質量為以愈高溫愈會增加之方式設定，而增大高溫時之電阻值，發揮鎮流電阻層原來之熱亂流抑制功能。
已知電子之有效質量為，表示傳導帶之下端能量準位 (energy level)E與波數k(∞1/載體之波長)之關係的E-k圖中之曲線圖的曲率為愈小則會愈重。亦即，只要在高溫的情形，在曲線圖上的曲率小之位置進行電傳導即可。一般，在E-k圖中之L點、Γ點、X點之附近，係能量準位E分別構成L谷、Γ谷、X谷，而X谷、L谷之曲率是比Γ谷的曲率小。亦即，在高溫時若在X谷或L谷中存有多於室溫之電子，則電阻會變高。X谷與L之位置，在較Γ谷高能量側時，在高溫下電子是接受熱能量，而在X谷、L谷中有比室溫時存在更多之熱能量。
作為鎮流電阻層者使用AlY Ga1-Y As時，Al之組成比Y在0.45以下時，依Γ谷、L谷、X谷之順序，能帶間隙Eg會變大，Y愈接近0.45，各谷之能量準位E的間隔變愈窄。亦即，在鎮流電阻中，藉由使Al之組成比Y從0接近0.45，可使高溫時之曲率小之X谷、L谷中存有較多之電子數，因此，可增加電子之有效質量，而有效地抑制熱亂流。
又，在專利文獻1所揭示之HBT中，鎮流電阻層與射極電極側之GaAs接觸層之間設緩變層(graded layer)。該緩變層係由AlS Ga1-S As層所構成，而Al之組成比S為沿著厚度方向而逐漸地變化。在緩變層中之Al的組成比S係在緩變層與接觸層之界面中設定成S=0，在緩變層與鎮流電阻層之界面中設定成S=Y。緩變層係抑制隨著組成的急劇變化的格子不整合。緩變層中之n型雜質濃度為一定。
專利文獻2揭示一種使用在作為射極材料之AlGaAs中加入InGaP之HBT。針對InGaP/GaAs異接合之電洞的障壁， 一般大於針對AlGaAs/GaAs異接合的電洞之障壁，而可製造高品質者，故期待射極注入效率高，隨射極注入動率之增高之高速化或低消耗電力化。
又，於異接合之解析，除了由實際製造裝置進行評估之外，藉由模擬而得之理論上的見識亦很有效。
專利文獻3係揭示有關模擬在異接合界面附近中之載體電流密度之方法。以如此之模擬，可簡單且精密地進行裝置之構造解析或設計。
專利文獻1：日本特許第3316471號公報
專利文獻2：日本特開2000-260784號公報
專利文獻3：日本特開2006-302964號公報
然而，雖然使高溫時之鎮流電阻之電阻值增大是較佳，但在進行一般動作之室溫中的HBT電阻值依然很高，無法改善高頻特性之問題。
本發明係有鑑於如此之問題而成者，其目的在於提供一種可改善高頻特性之HBT。
本發明人等專心研究有關HBT之結果，發現在緩變層(graded layer)與鎮流電阻層(ballast resistance layer)之界面，產生尖峰(spike)狀之電位障壁(potential barrier)之事實。如此之電位障壁，會阻礙載體之流動，故HBT之電阻值變大，因而高頻特性劣化。本發明係依據 如此之見識而完成者，藉由添加雜質而除去上述HBT之電位尖峰，以降低在室溫中之HBT的電阻值。
為了解決上述之課題，本發明相關之HBT，其特徵在於：具有電子親和力為連續地且單調地變化之緩變層，以垂直於前述緩變層之端面的方向作為z軸，前述緩變層之兩端面的z座標分別為z1、z2(但z1<z2)，z座標之值為z之點的電子親和力與n型雜質濃度分別為χ(z)、ND (z)時，在緩變層之兩端面之電子親和力χ(z)與電子親和力變化率d χ(z)/dz為朝z方向連續，且，在緩變層，χ(zA)>χ(zB)(但，z1≦zA≦z2，z1≦zB≦z2)時，ND (zA)≦ND (zB)。
又，雜質為p型的情形，設z座標之值在z之點的p型雜質濃度為NA (z)時，在緩變層，χ(zA)>χ(zB)(但，z1≦zA≦z2，z1≦zB≦z2)時，NA (zA)≧NA (zB)。
若依此HBT，在尖峰狀電位障壁產生之電子親和力較小側的緩變層端面附近中，經離子化之n型雜質濃度會變高，藉由此之已離子化之原子電荷而降低尖峰狀電位障壁。亦即，朝向尖峰之前端的電位方向時、則與已離子化之原子的電位之方向係相反方向。又，與緩變層之組成變化為直線性時相比，緩變層之組成變化，亦即電子親和力變化為曲線性連續者，因已離子化之原子的電荷形成之靜電電位與電子親和力變化所產生的電位抵消之程度變大，故尖峰狀電位障壁的降低會明顯。電子親和力變化為曲線性連續時，電子親和力χ(Z)及電子親和力變化率dx(z)/dz是在緩變層之兩端面朝z方向成為連續。
雜質為p型時，因只有電荷之符號為與n型相反，故電位變化為與n型之情形相反，但電位障壁之產生態樣係相同，如上述般設定，與上述同樣地，進行電位之抵消，可降低尖峰狀電位障壁。
使緩變層之兩端面的電子親和力分別為χ1、χ2，緩變層之平均介電率為ε，z2-z1為d，χ1-χ2之絕對值為△χ，基本電荷量(elementary electric charge)為q時，雜質為n型時，緩變層內之n型雜質濃度係當χ1>χ2時，至少在(z1+z2)/2≦z≦z2之區域中為4ε△χ/(qd)2 以上，緩變層內之n型雜質濃度係當χ1<χ2時，至少在z1≦z≦(z1+z2)/2之區域中，以在4ε△χ/(qd)2 以上為佳。
又，雜質為p型時，緩變層內之p型雜質濃度係當χ1>χ2時，至少在z1≦z≦(z1+z2)/2之區域中為4ε△χ/(qd)2 以上，緩變層內之p型雜質濃度係當χ1<χ2時，至少在(z1+z2)/2≦z≦z2之區域中，以在4ε△χ/(qd)2 以上為佳。
在此情形，藉由以離子化之n型雜質(或p型雜質)所產生的電位而可充分地抵消因電子親和力之差所產生的電位尖峰。
設(z1+z2)/2=z3。在緩變層之z座標值為在z之點的電子親和力χ，當z1≦z≦z3時係滿足χ=2(z-z1)2 (χ2-χ1)/(z2-z1)2 +χ1，當z3≦z≦z2時係以滿足χ=-2(z-z2)2 (χ2-χ1)/(z2-z1)2 +χ2為佳。此時，極性之逆拋物線成為連續之函數，沿著厚度的方向而平滑地改變 電子親和力，可使在界面位置相鄰接之層的電子親和力及其變化率連續。
於射極電極與射極層之間具有緩變層及電子親和力為一定的鎮流電阻層為宜。此時，鎮流電阻層之電阻值在高溫時係增加，同時緩變層會吸收鄰接層間之格子不整合，故可抑制高溫時之熱亂流，並抑制伴隨格子不整合之高電阻化。
又鎮流電阻層為由AlY Ga1-Y As所構成，Al組成比Y為一定值，緩變層為由AlS Ga1-S As所構成，Al組成比S係沿著接近鎮流電阻層之方向從O至Y連續且單調地變化，在緩變層端面S之變化率以0為宜。此時，緩變層與鎮流電阻層之組成比在界面連續，而可抑制電位尖峰的產生。
又鎮流電阻層中之Al組成比Y係以滿足0<Y≦0.45為佳。作為鎮流電阻層者是使用AlY Ga1-Y As的情形，Al之組成比Y為0.45以下時，係依Γ谷、L谷、X谷之順序，能帶間隙Eg會變大，Y愈接近0.45，各谷之能量準位E的間隔會變窄。亦即，在鎮流電阻中，Al之組成比Y從0接近0.45，於高溫時，在曲率小之X谷、L谷中存有許多電子數，因此，增加電子之有效質量，可有效地抑制熱亂流。
又，本發明相關之HBT係於射極層與射極電極之間，具有伴隨溫度上昇而從Γ谷至X谷及L谷激發之電子數增加之鎮流電阻層、與組成變化之緩變層依序積層之層結構的異接合雙極電晶體(HBT)，緩變層之電子親和力小之側的界面附近，和與此相反側之界面附近相比較，以提高n型 雜質濃度為宜。
HBT之基本構造係藉由積層集極層(collectorlayer)、基極層(baselayer)、射極層(emitterlayer)而形成。基極層之能帶間隙係小於射極層之能帶間隙，射極注入效率變高。在如此之HBT中，鎮流電阻層係介於射極層與射極電極之間。鎮流電阻層係在溫度上昇時，電阻變高，抑制HBT之熱亂流。緩變層係吸收鄰接之半導體層間的格子不整合。此處，在緩變層之電子親和力小之側的界面附近，因n型雜質濃度高，故藉由離子化之n型雜質的電位，可抵消在此界面中所產生的電位尖峰。因此，可減小動作時之HBT的電阻值。
又，鎮流電阻層為由AlY Ga1-Y As所構成，緩變層為由AlS Ga1-S As所構成，Al組成比S係沿著接近前述鎮流電阻層之方向以從O至Y連續且單調地變化，Al組成比Y以滿足0<Y≦0.45之關係為佳。
又，射極層為由AlX Ga1-X As所構成，Al組成比X係以滿足X<Y為佳。
AlGaAs藉由控制Al之組成比，已知可容易地控制能帶間隙之化合物半導體。Al組成比S從O至Y連續地變化，則能帶間隙與電子親和力隨著變化。因滿足0<Y≦0.45之關係，故如上述般，鎮流電阻層之電阻值在高溫時係增加。又，鎮流電阻層以對於射極層成為電阻障壁的方式，其能帶間隙是設定成比射極層大。Al組成比愈大，能帶間隙愈大。亦即，鎮流電阻層之Al組成比是滿足X<Y。又，鎮流 電阻層內之Al組成比Y亦可稍微變化。
若依本發明，因可降低HBT之室溫中的電阻值，故可改善高頻特性。如此之HBT工業上是極有用。
以下，一邊參照圖面，一邊具體地說明實施形態之HBT。又，同一要素係使用同一符號，省略重覆之說明。
(第一實施形態)
第1圖係表示實施形態之HBT1之構造圖。
HBT1係具備接合於次集極層(subcollecter layer)1C'之集極層1C、接合於集極層1C之基極層1B、接合於基極層1B之射極層1E。在射極層1E係接合有鎮流電阻層1R，鎮流電阻層1R係接合有緩變層1G，於緩變層1G接合有接觸層1T。又，接觸層1T、緩變層1G、鎮流電阻層1R、射極層1E、基極層1B、集極層1C及次集極層1C'係分別由半導體層所構成，在本例中由III-V族系之化合物半導體層所構成。
此HBT1係在次集極層1C'依序積層集極層1C、基極層1B、射極層1E、隨溫度上昇而於X谷及L谷激發之電子數增加之鎮流電阻層1R、組成變化之緩變層1G及接觸層1T。
接觸層1T係設有射極電極EE，此等係電性接觸。基極層1B係設有基極電極BE，此等係電性接觸。在次集極層1C'設有集極電極CE，此等係電性接觸。
射極電極EE與基極電極BE之間係連接有電源V1，基 極電極BE與集極電極CE之間連接有電源V2。因應賦予射極/基極間電壓之電源V1之電壓，而決定使HBT1流動之電流。以平行於半導體層之厚度方向的方向(垂直於主表面之方向)作為z軸方向，以接觸層1T之露出表面的位置作為原點，從此原點朝半導體層內部之方向作為z軸之正方向。以緩變層1G之接觸層1T的界面位置作為z1，與緩變層1G之鎮流電阻1R之界面位置作為z2，緩變層1G內之z方向中點位置作為z3=(z1+z2)/2。鎮流電阻層1R與射極層1E之界面位置作為z4，射極1E與基極1B之界面位置作為z5(z1<z3<z2<z4<z5)。
npn型之雙極電晶體之情形，接觸層1T、緩變層1G、鎮流電阻層1R、射極層1E、基極層1B、集極層1C、次集極層1C'之導電型、材料、厚度及雜質濃度係如下述般。
‧接觸層1T：導電型：n型
材料：GaAs
厚度T1T ：100nm
n型雜質濃度C1T ：5×1018 cm-3
‧緩變層1G：導電型：n型
材料：AlS Ga1-S As
厚度T1T ：20nm
n型雜質濃度C1G ：5×1016 cm-3 (z1≦z<z3)
n型雜質濃度C1G ：1.87×1018 cm-3 (z3≦z≦z2)
‧鎮流電阻層1R：導電型：n型
材料：AlY Ga1 -Y As
厚度T1R ：200nm
n型雜質濃度C1R ：5×1016 cm-3
‧射極層1E：導電型：n型
材料：AlX Ga1 -X As
厚度T1E ：50nm
n型雜質濃度C1E ：5×1017 cm-3
‧基極層1B：導電型：p型
材料：GaAs
厚度T1B ：80nm
p型雜質濃度C1B ：2×1019 cm-3
‧集極層1C：導電型：n型
材料：GaAs
厚度T1C ：700nm
n型雜質濃度C1C ：2×1016 cm-3
‧次集極層1C'：導電型：n型
材料：GaAs
厚度T1C ：500nm
n型雜質濃度C1C ：5×1018 cm-3
在本例中之緩變層1G所含有的Al之組成比S、鎮流電阻層1R所含有的Al之組成比Y、射極層1E所含有的Al組成比X係如以下。
‧緩變層中之Al組成比S=0至0.35
‧鎮流電阻層中之Al組成比Y=0.35
射極層中之Al組成比X=0.3
又，就HBT而言適宜動作之數值範圍的一例如下。惟本發明係不限定於實施例。
‧50nm≦TIT ≦200nm
‧1×1018 cm-3 ≦CIT ≦6×1018 cm-3
‧10nm≦TIG ≦100nm
‧1×1016 cm-3 ≦CIG ≦3×1018 cm-3
‧100nm≦TIR ≦300nm
‧1×1016 cm-3 ≦CIR ≦1×1018 cm-3
‧20nm≦TIE ≦200nm
‧1×1016 cm-3 ≦CIE ≦1×1018 cm-3
‧50nm≦TIB ≦200nm
‧1×1019 cm-3 ≦CIB ≦5×1019 cm-3
‧200nm≦TIC ≦1000nm
‧5×1015 cm-3 ≦CIC ≦5×1017 cm-3
‧50nm≦TIC ≦1000nm
‧1×1018 cm-3 ≦CIC' ≦6×1018 cm-3
‧0<Y≦0.45
‧0.1≦X≦0.4
鎮流電阻層1R之材料係採用AlY Ga1-Y As時，較佳係使層內之Al組成比Y為一定。藉溫度上昇，鎮流電阻層1R內之電子從Γ谷，於電子移動度更低之X谷與L谷激發，電阻變大而可得到抑制熱亂流之效果，Al之組成比Y宜為大於0且為0.45以下。
在以下係為了計算緩變層1G與穩定層1R與射極層1E對電子之電阻，使基極層1B以厚度100nm、雜質濃度5×1018 cm-3 之n型GaAs取代，進行除去從接觸層1T至所取代之1B層為止的元件HBT1'之模擬。
第2圖係表示上述實施形態之HBT1'中之射極層附近的半導體層構造(a)、顯示各半導體層中之Al組成比對深度方向圖(b)、顯示各半導體層中之雜質濃度Cion cm-3 對深度方向圖(c)、Γ谷中之傳導帶的下端之能量準位Ec對深度方向之關係圖(d)。又，第2圖(d)係表示以模擬計算不對HBT1'賦予偏壓電壓時之能量準位Ec之結果。
如第2圖(b)所示，在緩變層1G內係以Al組成比S之深度z所得到的2次微分值(d2 S/dz2 )在z1至z3為正，在z3至z2為負。並且如第2圖(c)所示，緩變層1G內之n型雜質濃度Cion 在深z3至z2中，係較鎮流電阻1R內之雜質濃度更為高濃度，在深z1至z3之間中，較深z3至z2之雜質濃度更為低濃度。
實施形態之緩變層1G與鎮流電阻1R之間的界面附近之能量準位Ec係順利地連續。此係因增加在該界面附近之 n型雜質濃度Cion ，所以已離子化之供給體(具有正的電荷)於界面附近存在。亦即，供給體之離子係於此界面附近抵消突出於電位負方向的尖峰狀之電位障壁ψBarrier (參照第5(d)圖)。又，電位之正負方向係與電位準位之正負方向相反。
第3圖係表示沿著z軸方向之n型雜質濃度Cion 的分布特性圖(a)、與沿著z軸方向之電子濃度CELECTRON 的分布特性圖(b)。
深度z在z3≦z≦z2之範圍中係已離子化之n型雜質濃度Cion =ND + ，又，深度z在z1≦z≦z3之範圍中係電子濃度CELECTRON =ND + 。在z3≦z≦z2之範圍中，因已離子化之雜質的存在，於第5圖(d)所示之能量準位Ec的尖峰係向下修正，降低使用時之HBT的電阻。
第4圖係表示上述之緩變層1G內之組成比S的z軸方向之分布特性圖。
緩變層內之組成比S是與以下之式所示者相近似。
z1≦z≦z3：S=A(z-z1)2
z3≦z≦z2：S=-A(z-z2)2 +B
z1=100nm
z2=120nm
z3=110nm
A=0.00175
B=0.35
組成比S係z之函數，此函數在z-S平面內z1≦z≦ z3之範圍係描繪向下凸的拋物線，z3≦z≦z2之範圍係描繪向上凸的拋物線而單調地增加。同時，組成比S係在z2≦z≦z4之區域中滿足S=S1R ，在本例中設定成S1R =0.35。
又，組成比S之函數亦可考慮下式者。
1)S=0.175[1-cos{π(z-z1)/(z2-z1)}]
2)z1≦z≦z3: S=A(z-z1)2 /(z2-z1)(z3-z1)
z3≦z≦z2: S=A(1-(z-z2)2 /(z2-z1)(z2-z3))
z1=100nm
Z2=120nm
100nm<z3<120nm
A=0.35
此時係使n型雜質濃度至少在z3≦z≦z2之區域中，為2ε△χ/q2 (z2-z1)(z2-z3)以上。但，ε為緩變層之平均介電率，△χ係χ1-χ2之絕對值，χ1、χ2係Z座標之值在z1、z2之點中為電子親和力、q為基本電荷量。
上述第1實施形態的HBT1'係Al組成S從0至0.35以拋物線形變化之AlGaAs緩變層(n型雜質濃度係Al組成S=0側的10nm為5×1016 cm-3 ，Al組成S=0.35側的10nm為4ε△χ/(qd)2 +5×1016 =1.87×1018 cm-3 ，全層厚20nm)、與Al組成0.35之AlGaAs鎮流層(n型雜質濃度5×1016 cm-3 、層厚200nm)、具Al組成0.3之AlGaAs射極層(n型雜質濃度5×1017 cm-3 、層厚50nm)進行積層，將此等之兩端以n型雜質濃度5×1018 cm-3 、層厚100nm之GaAs接觸層IT及取代GaAs基極層1B挾住。
第2圖(d)係表示藉由半導體裝置模擬而計算電壓0V時之傳導帶底形狀之結果，在緩變層1G與鎮流電阻層1R之界面附近並無尖峰狀的電位障壁存在。
(比較例1)
第5圖係比較例1之HBT(但，與第1實施形態同樣，為了計算緩變層1G與穩定層IR與射極層1E對電子之電阻，使基極層1B以厚度100nm、雜質濃度5×1018 cm-3 之n型GaAs層取代，除去從接觸層1T至所取代之基極層1B為止的元件)中之射極附近的半導體層結構(a)、顯示各半導體層中之Al組成比對深度方向之關係圖(b)、顯示各半導體層中之n型雜質濃度Cion cm-3 對深度方向之關係圖(c)、Γ谷中之傳導帶的下端之能量準位Ec對深度方向之關係圖(d)。又，第5圖(d)係表示以模擬計算不對HBT賦予偏壓電壓時之能量準位Ec之結果。
如第5圖(b)所示，在緩變層1G內，Al組成比S係正比於深度z，如第5圖(c)所示，緩變層1G內之n型雜質濃度Cion 為一定，在緩變層1G內之n型雜質濃度Cion 係5×1017 cm-3 。其他之構造係與第1實施形態之HBT相同。
在比較例1的HBT中，於緩變層1G與鎮流電阻1R之界面，在傳導帶下端之能量準位Ec產生尖峰狀之電位障壁ψBARRIER 。
此尖峰狀之電位障壁ψBARRIER 係增大HBT之射極電阻，使高頻特性惡化。
產生尖峰狀電位障壁ψBARRIER 之原因係鎮流電阻1R(Al 組成比Y=0.35)、與緩變層1G(Al組成比S=K×Z+m：k，m為常數)之間的電子親和力χ之差。
電子親和力χ係真空能階與傳導帶下端之能量差，一般能帶間隙愈小則愈大。假設構成異構造之2個半導體真空能階為同一能量，從各半導體之電子親和力與能帶間隙決定2個半導體之能帶間隙的關係。
由於電子會從具有小的電子親和力χIR 之鎮流電阻1R，流入具有大的電子親和力χIG 之緩變層1G，於鎮流電阻1R中，因而接近緩變層1G，電子濃度會變低。亦即，雖然電子準費米能階(quasi-Fermi level)與傳導帶下端之能量準位Ec之能量差變大，但因電流不流動之狀態中電子準費米能階為一定，因而接近緩變層1G則傳導帶下端的能量準位Ec會上昇(參照第5圖(d))。
比較例1之HBT係使Al組成從0至0.35直線變化之緩變層1G(n型雜質濃度5×1017 cm-3 、層厚20nm)、Al組成為0.35之AlGaAs穩定層1R(n型雜質濃度5×1016 cm-3 、層厚200nm)、與Al組成為0.3之AlGaAs射極層(n型雜質濃度5×1017 cm-3 、層厚50nm)積層。此等之層係以n型雜質濃度5×1018 cm-3 、層厚100nm之GaAs接觸層1T及取代基極層1B挾住。第5圖(d)係表示藉半導體裝置模擬計算電壓0V時之傳導帶底形狀的結果。於緩變層1G與鎮流電阻層1R之界面附近存有尖峰狀之電位障壁ψBARRIER 。
(比較例2)
第6圖係變形例2之HBT(但，與第1實施形態同樣， 為了計算緩變層1G與穩定層1R與射極層1E對電子之電阻，使基極層1B以厚度100nm、雜質濃度5×1018 cm-3 之n型GaAs層取代，除去從接觸層1T至所取代之基極層1B為止的元件)中之射極附近的半導體層結構(a)、顯示各半導體層中之Al組成比對深度方向之關係圖(b)、顯示各半導體層中之n型雜質濃度Cion cm-3 對深度方向之關係圖(c)、Γ谷中之傳導帶的下端之能量準位Ec對深度方向之關係圖(d)。又，第6圖(d)係表示以模擬計算不對HBT賦予偏壓電壓時之能量準位Ec之結果。
將Al組成從0至0.35直線變化之AlGaAs緩變層1G(n型雜質濃度係Al組成S=0側的10nm為5×1016 cm-3 、Al組成S=0.35側的10nm為4ε△χ/(qd)2 +5×1016 =1.87×1018 cm-3 、全層厚20nm)、Al組成為0.35之AlGaAs穩定層1R(n型雜質濃度5×1016 cm-3 、層厚200nm)、與Al組成為0.3之AlGaAs射極層1E(n型雜質濃度5×1017 cm-3 、層厚50nm)積層。
此等之層係以n型雜質濃度5×1018 cm-3 、層厚100nm之GaAs所構成之接觸層1T及取代基極層1B挾住。
於緩變層與穩定層之界面附近雖不會存在有尖峰狀電位障璧，但相較於第1實施形態的變頻摻雜拋物線形緩變層構造之情況，電位之傾斜大部分較長，電阻較大。從此結果，可知變頻摻雜與拋物線形電子親和力變化的組合很重要。
第7圖係表示第1實施形態、比較例1、變形例2之HBT中的電阻值R之施加電壓VA的關係圖。施加電壓VA 係以與接觸層1T之緩變層1G相反側的端面1TC作為基準之1TC及與取代基極層1B之射極層1E相反側之端面間的電壓(0.1至0.5V)。各層之元件截面積為1cm2 。
表示第1實施形態之HBT的數據E1之電阻值R係小於具有第5圖及第6圖所示之直線性緩變層結構之HBT的數據C1、C2。同時在緩變層1G之界面附近具有變頻摻雜之第1實施形態的數據E1及第6圖所示之HBT之數據C2所示的電阻值，亦小於比較例1之HBT的數據C1所示的電阻值。
於第2圖所示之第1實施形態的HBT1中，設定為緩變層1G中之電位障壁ψBARRIER 之附近區域，亦即電子親和力χ為小區域之n型雜質濃度高，則第5圖所示之對尖峰狀之電位障壁ψBARRIER 的電子高度會降低。第1實施形態的HBT1中，係藉由已離子化之n型雜質的正電荷，具有負電荷之電子因安定化之故，對尖峰狀之電位障壁ψBARRIER 的電子高度會變小(參照第2圖(d))。
又於第1實施形態的HBT1中，在緩變層1G內已離子化之n型雜質的正電荷、與從電子親和力χ1R 小之鎮流電阻1R流動到於緩變層1G內之電子所形成之電位形狀，係近似拋物線形。鎮流電阻1R與緩變層1G之界面中，電位之變化率因是連續，故電子親和力之變化率亦為連續者，由電位所產生之電子親和力變化的抵消情形會變佳。
(第2實施形態)
第8圖係表示第2實施形態之HBT2中的射極層附近的 半導體層之結構圖。
在此HBT2中，係積層n+ 型之GaAs接觸層(覆蓋層)1T(n型雜質濃度5×1018 cm-3 、層厚100nm)、Al組成比從0至0.35以前述拋物線形變化之緩變AlGaAs層1G(n型雜質濃度係Al組成比S=0側的10nm為5×1016 cm-3 、Al組成比S=0.35側的10nm係4ε△χ/(qd)2 +5×1016 =1.87×1018 cm-3 、全層厚20nm)、Al組成比為0.35之AlGaAs穩定層1R(n型雜質濃度5×1016 cm-3 、層厚200nm)、Al組成比為0.3之AlGaAs第1射極層1E(n型雜質濃度5×1017 cm-3 、層厚50nm)、由InGaP所構成之第2射極層1E'(n型雜質濃度5×1017 cm-3 、層厚40nm、In組成比0.48)、p+ 型之GaAs基極層1B(p型雜質濃度2×1019 cm-3 、層厚80nm)、GaAs集極層1C(n型雜質濃度2×1016 cm-3 、層厚700nm)、GaAs次集極層1C'(n型雜質濃度5×1018 cm-3 、層厚500nm)。
在第2實施形態之HBT2，係使用InGaP作為第2射極層1E'之點與第1實施形態的HBT1相異，其他之構造係相同。射極面積為2.4×20μm2 。
又，為了比較，亦檢討有關以下之比較例3及比較例4之構造的HBT。
(比較例3)
在比較例3之HBT中，係積層n+ 型之GaAs接觸層1T(n型雜質濃度5×1018 cm-3 、層厚100nm)、Al組成比從0至0.35直線性變化之AlGaAs緩變層1G(n型雜質濃度5×1017 cm-3 、層厚20nm)、Al組成比為0.35之AlGaAs穩定層1R(n型雜 質濃度5×1016 cm-3 、層厚200nm)、Al組成比為0.3之AlGaAs第1射極層1E(n型雜質濃度5×1017 cm-3 、層厚50nm)、由InGaP第2射極層1E'(n型雜質濃度5×1017 cm-3 、層厚40nm、In組成比0.48)、p+ 型之GaAs基極層1B(p型雜質濃度2×1019 cm-3 、層厚80nm)、GaAs集極層1C(n型雜質濃度2×1016 cm-3 、層厚700nm)、GaAs次集極層1C'(n型雜質濃度5×1018 cm-3 、層厚500nm)。射極面積為2.4x20μm2 。
(比較例4)
在比較例4之HBT中係積層n+ 型之GaAs接觸層1T(n型雜質濃度5×1018 cm-3 、層厚100nm)、GaAs層(n型雜質濃度5×1017 cm-3 、層厚20nm)、GaAs層(n型雜質濃度5×1016 cm-3 、層厚200nm)、GaAs層(n型雜質濃度5×1017 cm-3 、層厚50nm)、InGap射極層(n型雜質濃度5×1017 cm-3 、層厚40nm、In組成比0.48)、p+ 型之GaAs基極層(p型雜質濃度2×1019 cm-3 、層厚80nm)、GaAs集極層(n型雜質濃度2×1016 cm-3 、層厚700nm)、GaAs次集極層(n型雜質濃度5×1018 cm-3 、層厚500nm)。射極面積為2.4x20μm2 。
在第2實施形態、比較例3、比較例4之HBT中，藉由考慮發熱與熱流之半導體裝置模擬而計算集極、射極間電壓5V時之基極射極間電壓Vbe與集極電流Ic之關係。
第9圖係表示基極、射極間電壓Vbe與集極電流Ic之關係圖。
在第2實施形態(數據E2)的HBT中，係可藉由鎮流電阻層抑制熱亂流。同時，可知在第2實施形態(數據E2)的 HBT中，係集極電流Ic大於具有直線形緩變層鎮流電阻層結構的比較例3(數據C3)的HBT且電阻小。
在比較例3(數據E3)的HBT中，係藉由鎮流電阻層抑制熱亂流，可知與第2實施形態(數據E2)的變頻摻雜拋物線形緩變穩定結構相比較，集極電流Ic小而電阻大。
在比較例4(數據E4)的HBT中，係若電壓超過VSTART 時，因無AlGaAs緩變層，故產生熱亂流。
其次，詳細說明有關緩變層1G與鎮流電阻層1R之界面附近的電位。
使深度z=z1中之電子親和力當作χ1，使深度z=z2中之電子親和力當作χ2(χ1>χ2)。使緩變層1G中之深度z3至z2的區域作為小電子親和力的鎮流電阻側區域，使深度z1至z3的區域作為大電子親和力的接觸層側區域。
如第3圖所示，鎮流電阻側區域(z3至z2)中之n型雜質濃度係設定成大於接觸層側區域(z1至z3)中之n型雜質濃度。
使z=z1之位置的電位ψ作為基準電位(ψ=0)。z1≦z≦z3之範圍的靜電電位ψ(z1至z3) 、z3≦z≦z2之範圍的靜電電位ψ(z3至z2) 係從Poisson之方程式(1)導出式(2)、(3)。又，由dψ/dz與ψ為連續，導出式(3-1)、(3-2)。
【數1】
但，各參數如以下。
‧ψ：靜電電位
‧ρ：電荷密度
‧ε：介電率
‧q：基本電荷量
‧NB + ：已離子化之n型雜質的濃度(於低能量側流動之電子濃度)
C：常數
‧C'：常數
‧d：緩變層之厚度。
又，C'係緩變層兩端間之電位差，故藉由qC'=△χ，可抵消電子親和力差。同時，△χ=χ1-χ2。亦即，只要滿足式(3-3)、式(3-4)即可。
若使式(3-1)至(3-4)代入至式(2)及(3)中，可得到式 (4)及式(5)。又，電位作用於電子時所產生之z=z1基準的能量差△E係-qψ。
因此，在深度範圍z1至z3中之能量差△E(z1至z3) 係滿足式(6)，在深度範圍z3至z2中之能量差△E(z3至z2) 係滿足式(7)。
另外，在深度範圍z1至z3中之電子親和力χ(z1至z3) 係滿足式(8)，在深度範圍z3至z2中之電子親和力χ(z3至z2) 係滿足式(9)時，起因於此電子親和力變化之z=z1基準的深度範圍z1至z3中之能量差△E'(z1至z3) 係滿足式(10)，在深度範圍z3至z2中之能量差△E'(z3至z2) 係滿足式(11)。
此△E'係與△E互相抵消。亦即，△E+△E'=0。
因此，緩變層1G的集極層側區域(z1≦z≦z3之範圍)內的n型雜質濃度CIG(z1至z3) 、緩變層1G的鎮流電阻側區域(z3≦z≦z2之範圍)內的n型雜質濃度CIG(z3至z2) 係以ND '為適當的常數，設定成以下之式(12-1)至(12-4)。
若改變緩變層1G內的Al組成比S時，能帶間隙及電子親和力χ會變化。若使組成比S之厚度方向z的函數作為拋物線時，電子親和力χ之厚度方向z的函數亦成為拋物線。若使電子親和力χ之函數為上述的拋物線形，由電子親和力差所產生的緩變層兩端間的能量差由電荷分布所產生之能量差抵消，故可抑制起因於電子親和力差之尖峰狀電位障壁ψBARRIER 的產生。
又，使緩變層1G全體的n型雜質濃度CIG 為4εΔχ/(qd)2 以上時，電子亦從高能量側流入到低能量側，在低能量側中n型雜質濃度的離子化率會降低，故可得到類似 之電荷分布，可抑制尖峰狀電位障壁的產生。
若於插入射極電極EE與射極1E之間的鎮流電阻1R，適用上述緩變層1G的構造，可抑制尖峰狀電位障壁ψBARRIER 的產生，並可降低成為高頻特性惡化原因之射極電阻。
鎮流電阻1R未必需要是AlGaAs層，亦可以是InAlGaAs層等。鎮流電阻1R為InAlGaAs層時，介入於由GaAs層所構成之接觸層1T與鎮流電阻1R之間的緩變層1G，為具有變化成上述拋物線形之電子親和力，只要為具有可抵消電子親和力之電位變化的n型雜質濃度分布即可。
如以上所說明，上述之實施形態的HBT係如第2圖所示，電子親和力具有連續且單調變化之緩變層1G，以垂直於緩變層1G的端面之方向作為z軸，緩變層1G之兩端面的z座標分別為z1、z2(但z1<z2)、z座標之值為在z的點中之電子親和力與n型雜質濃度分別為χ(z)、ND (z)時，在緩變層之兩端面，電子親和力χ(z)與電子親和力變化率dx(z)/dz為朝z方向連續，且，在緩變層中，χ(zA)>χ(zB)時，ND (zA)≦ND (zB)。
再且如第2圖(c)所示，z方向的位置ZA、ZB係滿足z1≦zA≦z2，z1≦zB≦z2的關係。
若依HBT1，在尖峰狀電位障壁產生之電子親和力較小側的緩變層端面附近，已離子化之n型雜質濃度CION 變高(參照第2圖(C)，藉由此已離子化之原子電荷，尖峰狀電位障壁會降低。亦即，朝向尖峰之前端的電位方向時、與已離子化之原子的電位方向係相反方向。並且，較緩變層 1G之組成變化為直線性時，緩變層1G之組成變化，亦即電子親和力變化為曲線性連續者，已離子化之原子的電荷為形成之靜電電位與電子親和力變化所產生的電位抵消程度會變大，故尖峰狀電位障壁的降低會明顯。電子親和力變化為曲線性連續時，電子親和力χ(z)及電子親和力變化率dx(z)/dz在緩變層1G之兩端面中朝z方向成為連續。
使緩變層1G之兩端面的電子親和力分別為χ1、χ2，緩變層1G之平均介電率為ε，z2-z1為d，χ1-χ2之絕對值為△χ，基本電荷量為q時，緩變層內之n型雜質濃度係當χ1>χ2時，至少在(z1+z2)/2≦z≦z2之區域中，為4ε△χ/(qd)2 以上，緩變層內之雜質濃度係當χ1<χ2時，至少在z1≦z≦(z1+z2)/2之區域中，以4ε△χ/(qd)2 以上為宜。(參照式(12-1)至式(12-4))。
此情形係藉由離子化之雜質所產生的電位而可充分地抵消因電子親和力之差所產生的電位尖峰。
如上所述，使(z1+z2)/2=z3。緩變層之z座標的值為在z之點中的電子親和力χ係以滿足式(8)、式(9)為宜。此時，電子親和力係成為使極性之逆拋物線連續之函數，沿著厚度方向而平滑地改變電子親和力，可使在界面位置相鄰接之層的電子親和力及其變化率連續。
又在上述HBT1中，於射極電極EE與射極層1E之間具有緩變層1G及電子親和力為一定的鎮流電阻層1R。此時，鎮流電阻層1R之電阻值為高溫時係增加，同時緩變層1G因吸收鄰接層間之格子不整合，故可抑制高溫時之熱亂 流，可抑制伴隨格子不整合之高電阻化。
又鎮流電阻層1R為由AlY Ga1 -Y As所構成，Al組成比Y為一定值，緩變層1G為由AlS Ga1-S As所構成，Al組成比S係以沿著接近鎮流電阻層之方向而從O至Y連續且單調地變化為佳。此時，緩變層1G與鎮流電阻層1R之組成比在界面中連續，可抑制電位尖峰的產生。
又鎮流電阻層1R中之Al組成比Y係以滿足0<Y≦0.45為佳。就鎮流電阻層1R而言，使用AlY Ga1 -Y As的情形，Al之組成比Y為在0.45以下時，係依Γ谷、L谷、X谷之順序，能帶間隙Eg會變大，Y愈接近0.45，各谷之能量準位E的間隔會變窄。亦即，在鎮流電阻中，使Al之組成比Y從0接近0.45，於高溫時，在曲率小之X谷、L谷中存有許多電子，因此，增加電子之有效質量，可有效地抑制熱亂流。
再且，上述之HBT1係在集極層1C上，依序積層基極層1B、射極層1E、隨溫度上昇而於X谷及L谷激發之電子數增加之鎮流電阻層1R、組成變化之緩變層1G及接觸層1T而成之HBT1中，於緩變層1G之電子親和力小之側的界面附近，和與此相反側之界面附近相比較，n型雜質濃度更為提高。
HBT之基本構造係藉由積層集極層1C、基極層1B、射極層1E而形成。基極層1B之能帶間隙係比射極層1E之能帶間隙還小，射極注入效率會變高。鎮流電阻層1R係在溫度上昇時，電阻會變高，抑制HBT1之熱亂流。緩變層1G 係吸收接觸層1T與鎮流電阻層1R之間的格子不整合。此處，在緩變層1G之電子親和力小之側的界面附近，因n型雜質濃度高，故藉由離子化之雜質的電位，可抵消在此界面中所產生的電位尖峰。因此，可減小動作時之HBT1的電阻值。
較佳為：射極層1E為由Alx Ga1-x As所構成，鎮流電阻層1R為由Aly Ga1-y As所構成，緩變層1G為由Als Ga1-s As所構成，Al組成比S係沿著接近鎮流電阻層之方向而從O至Y連續且單調地變化，Al組成比Y能滿足0<Y≦0.45之關係，Al組成比X能滿足X<Y。
已知AlGaAs可藉由控制Al之組成比，容易地控制能帶間隙之化合物半導體。由於Al組成比S為從O至Y連續地變化，而使能帶間隙與電子親和力變化。因為滿足0<Y≦0.45之關係，故如上述，鎮流電阻層1R之電阻值在高溫時係增加。又，鎮流電阻層1R對於射極層1E以成為電阻障壁的方式，其能帶間隙設定成大於射極層1E。Al之組成比愈大，能帶間隙愈大。亦即，鎮流電阻層1R之Al組成比Y是滿足X<Y。又，鎮流電阻層1R內之Al組成比Y即使不是一定亦可稍微有變化。
又，在上述中，係說明有關射極、基極、集極之導電型分別為n型、p型、與n型成為npn型的雙極電晶體，但此係亦可射極、基極、集極之導電型分別成為p型、n型、與p型成為pnp型的雙極電晶體。亦即，在上述之說明中，n型雜質改讀為p型雜質者，只電荷的符號與上述 相反，作為離子化之雜質，存有以受體取代供給體，尖峰狀之電位障壁朝相反方向產生，但電晶體之功能與上述相同。
如上所述，緩變層內之雜質為p型時，若使z座標的值為在z之點的p型雜質濃度當作NA (z)，在緩變層中，χ(zA)>χ(zB)時(但，z1≦zA≦z2，z1≦ZB≦z2)、以NA (zA)≧NA (zB)為佳。雜質為p型時，因只電荷之符號與n型相反，故電位變化與n型之情形相反，但電位障壁之產生態樣是相同，如上述設定，與上述同樣地，電位互相抵消，而可降低尖峰狀電位障壁。
再且，緩變層內之雜質為p型之情形，緩變層內之p型雜質濃度是當χ1>χ2時，至少在z1≦z≦(z1+z2)/2的區域中，以有4ε△χ/(qd)2 以上為佳，緩變層內之p型雜質濃度係當χ1<χ2時，至少在(z1+z2)/2≦z≦z2的區域中，以有4εΔχ/(qd)2 以上為佳。此時係藉由已離子化之p型雜質所得到的電位，可充分抵消因電子親和力之差所產生的電位尖峰。
1‧‧‧HBT
1T‧‧‧接觸層
1G‧‧‧緩變層
1R‧‧‧鎮流電阻層
1E‧‧‧射極層
1B‧‧‧基極層
1C‧‧‧集極層
1C'‧‧‧次集極層
第1圖係表示實施形態之相關HBT1的構造圖。
第2圖係為了計算緩變層1G與穩定層1R與射極層1E對電子之電阻，使HBT1之基極層1B以厚度100nm、雜質濃度5×1018 cm-3 之n型GaAs層取代，除去從接觸層1T至所取代之基極層1B為止的元件HBT1'中之射極層附近的半導體層構造(a)、顯示各半導體層中與Al組成比的深度方 向之相關性圖(b)、顯示各半導體層中n型雜質濃度Cion cm-3 對深度方向之相關性圖(c)、Γ谷中之傳導帶的下端之能量準位Ec對深度方向之相關性圖(d)。
第3圖係表示沿著z軸方向之n型雜質濃度Cion 的分布圖表(a)、與沿著z軸方向之電子濃度CELECTRON 的分布圖表(b)。
第4圖係表示緩變層1G內之組成比S的z軸方向之分布圖表。
第5圖係比較例1之相關HBT(但，與第1實施形態同樣，為了計算緩變層1G與穩定層1R與射極層1E對電子之電阻，使基極層1B以厚度100nm、雜質濃度5×1018 cm-3 之n型GaAs層取代，除去從接觸層1T至所取代之基極層1B的元件)中之射極附近的半導體層構造(a)、顯示各半導體層中之Al組成比對深度方向之關係圖(b)、顯示各半導體層中之n型雜質濃度Cion cm-3 對深度方向之關係圖(c)、Γ谷中之傳導帶的下端之能量準位Ec對深度方向之關係圖(d)。
第6圖係變形例2之相關HBT(但，與第1實施形態同樣，為了計算緩變層1G與穩定層1R與射極層1E對電子之電阻，使基極層1B以厚度100nm、雜質濃度5×1018 cm-3 之n型GaAs層取代，除去從接觸層1T至所取代之基極層1B的元件)中之射極附近的半導體層構造(a)、顯示各半導體層中之Al組成比對深度方向圖(b)、顯示各半導體層中之n型雜質濃度Cion cm-3對 深度方向圖(c)、Γ谷中之傳導帶的下 端之能量準位Ec對深度方向圖(d)。
第7圖係表示第1實施形態、比較例1、變形例2之HBT中的電阻值R之施加電壓VA圖。
第8圖係表示第2實施形態之HBT2中的射極層附近的半導體層之構造圖。
第9圖係表示基極、放射極間電壓Vbe與集極電流Ic之關係圖。
1‧‧‧HBT
1B‧‧‧基極層
1C‧‧‧集極層
1C'‧‧‧次集極層
1E‧‧‧射極層
1G‧‧‧緩變層
1R‧‧‧鎮流電阻層
1T‧‧‧接觸層

Claims (9)

  1. 一種異接合雙極電晶體，其特徵在於：具有電子親和力為連續地且單調地變化之緩變層，以垂直於前述緩變層之端面的方向作為z軸，前述緩變層之兩端面的z座標分別為z1、z2(但z1<z2)，z座標之值在z之點的電子親和力當作χ(z)時，在前述緩變層之兩端面之電子親和力χ(z)與電子親和力變化率d χ(z)/dz為朝z方向連續，且，在前述緩變層中，χ(zA)>χ(zB)之時(但，z1≦zA≦z2，z1≦zB≦z2)，在z座標之值在z之點所添加之雜質為n型時之雜質濃度當作為ND (z)時，ND (zA)≦ND (zB)，在z座標之值在z之點所添加之雜質為p型時之雜質濃度當作NA (z)時，NA (zA)≧NA (zB)。
  2. 如申請專利範圍第1項之異接合雙極電晶體，其中使前述緩變層之兩端面之電子親和力分別為χ 1、χ 2，前述緩變層之平均介電率為ε，z2-z1為d，χ 1-χ 2之絕對值為△χ，基本電荷量為q時，前述緩變層內當χ 1>χ 2時，雜質為n型時，至少在(z1+z2)/2≦z≦z2之區域中，雜質為p型時，至少在z1≦z≦(z1+z2)/2之區域中， 緩變層內之雜質濃度為4 ε△χ/(qd)2 以上，前述緩變層內當χ 1<χ 2時，雜質為n型時，至少在z1≦z≦(z1+z2)/2之區域中，雜質為p型時，至少在(z1+z2)/2≦z≦z2之區域中，緩變層內之雜質濃度為4 ε△χ/(qd)2 以上。
  3. 如申請專利範圍第2項之異接合雙極電晶體，其中，前述緩變層中z座標的值在z之點中的電子親和力χ係當z1≦z≦(z1+z2)/2時，滿足χ=2(z-z1)2 (χ 2-χ 1)/(z2-z1)2 +χ 1；當(z1+z2)/2≦z≦z2時，滿足χ=-2(z-z2)2 (χ 2-χ 1)/(z2-z1)2 +χ 2。
  4. 如申請專利範圍第1項之異接合雙極電晶體，其中，於射極電極與射極層之間具有前述緩變層及電子親和力為一定的鎮流電阻層。
  5. 如申請專利範圍第4項之異接合雙極電晶體，其中，鎮流電阻層為由AlY Ga1-Y As所構成，Al組成比Y為一定值，前述緩變層為由AlS Ga1-S As所構成，Al組成比S係沿著接近鎮流電阻層之方向而從O至Y為止連續且單調地變化。
  6. 如申請專利範圍第5項之異接合雙極電晶體，其中，鎮 流電阻層中之Al組成比Y係滿足0<Y≦0.45。
  7. 一種異接合雙極電晶體，其係於射極層與射極電極之間，具有隨溫度上昇而從Γ谷至X谷及L谷激發之電子數為增加之鎮流電阻層、與組成變化之緩變層依序積層之層結構，其特徵在於：於前述緩變層之電子親和力小之側的界面附近中，較與此相反側之界面附近，更提高n型雜質濃度。
  8. 如申請專利範圍第7項之異接合雙極電晶體，其中，前述鎮流電阻層為由AlY Ga1-Y As所構成，前述緩變層為由AlS Ga1-S As所構成，Al組成比S係沿著接近前述鎮流電阻層之方向從O至Y為止連續且單調地變化，Al組成比Y係滿足0<Y≦0.45之關係。
  9. 如申請專利範圍第8項之異接合雙極電晶體，其中，前述射極層為由AlX Ga1-X As所構成，Al組成比X係滿足X<Y。
TW097126894A 2007-07-26 2008-07-16 異接合雙極電晶體 TWI429074B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007194664A JP2009032869A (ja) 2007-07-26 2007-07-26 ヘテロ接合バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
TW200905874A TW200905874A (en) 2009-02-01
TWI429074B true TWI429074B (zh) 2014-03-01

Family

ID=40281269

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097126894A TWI429074B (zh) 2007-07-26 2008-07-16 異接合雙極電晶體

Country Status (4)

Country Link
US (1) US20100200894A1 (zh)
JP (1) JP2009032869A (zh)
TW (1) TWI429074B (zh)
WO (1) WO2009014011A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245989B2 (en) * 2011-12-19 2016-01-26 Intel Corporation High voltage field effect transistors
JP2017220584A (ja) * 2016-06-08 2017-12-14 株式会社村田製作所 半導体装置及び電力増幅回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162243A (en) * 1991-08-30 1992-11-10 Trw Inc. Method of producing high reliability heterojunction bipolar transistors
US5721437A (en) * 1993-06-08 1998-02-24 Sharp Kabushiki Kaisha Heterojunction-type bipolar transistor with ballast resistance layer
JPH11251329A (ja) * 1998-03-05 1999-09-17 Hitachi Cable Ltd 半導体ウェハ及びその製造方法
JP3594482B2 (ja) * 1998-04-02 2004-12-02 三菱電機株式会社 ヘテロ接合バイポーラトランジスタ
JP3252805B2 (ja) * 1998-08-20 2002-02-04 日本電気株式会社 バイポーラトランジスタ
JP2000260784A (ja) * 1999-03-12 2000-09-22 Sharp Corp へテロ接合バイポーラトランジスタおよびそれを用いた半導体装置、並びに、へテロ接合バイポーラトランジスタの製造方法

Also Published As

Publication number Publication date
JP2009032869A (ja) 2009-02-12
WO2009014011A1 (ja) 2009-01-29
TW200905874A (en) 2009-02-01
US20100200894A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
JPS6028268A (ja) 半導体装置
US7473922B2 (en) Infrared detector
JPH0611056B2 (ja) 高速半導体装置
US4704622A (en) Negative transconductance device
JP6494361B2 (ja) 窒化物半導体デバイス
JPH02121378A (ja) 磁界センサ
WO2012120934A1 (ja) ノーマリオフ型ヘテロ接合電界効果トランジスタ
TWI429074B (zh) 異接合雙極電晶體
JPH0821708B2 (ja) 半導体素子
Shtepliuk Resonant tunneling in the ZnO/Zn1− xCdxO/ZnO double barrier structures: Theoretical study
JPH0521762A (ja) 電界効果型トランジスタを備えた半導体装置およびその製造方法
JP2546483B2 (ja) トンネルトランジスタおよびその製造方法
JP2734260B2 (ja) トンネルトランジスタ
JPH0992847A (ja) トンネル型半導体素子
JPS5967676A (ja) 超格子負性抵抗素子
JP2740166B2 (ja) 半導体積層構造
JP2022085142A (ja) 半導体積層体
JPH0691287B2 (ja) ヘテロ接合磁気センサ
JPH0541355A (ja) 変調半導体材料およびそれを用いた半導体装置
JP2513118B2 (ja) トンネルトランジスタおよびその製造方法
JP2536710B2 (ja) 半導体レ―ザ
Fan Optimization of compositional grading in Zn (Se, Te) graded ohmic contacts to p‐type ZnSe
JPH0321033A (ja) 半導体装置
JPS63181479A (ja) 半導体装置
JPH02265251A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees