JPH0821708B2 - 半導体素子 - Google Patents

半導体素子

Info

Publication number
JPH0821708B2
JPH0821708B2 JP60255540A JP25554085A JPH0821708B2 JP H0821708 B2 JPH0821708 B2 JP H0821708B2 JP 60255540 A JP60255540 A JP 60255540A JP 25554085 A JP25554085 A JP 25554085A JP H0821708 B2 JPH0821708 B2 JP H0821708B2
Authority
JP
Japan
Prior art keywords
layer
quantum well
doped
impurity
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60255540A
Other languages
English (en)
Other versions
JPS62115780A (ja
Inventor
浩之 加納
雅文 橋本
宣彦 沢木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP60255540A priority Critical patent/JPH0821708B2/ja
Priority to US06/929,783 priority patent/US4816878A/en
Publication of JPS62115780A publication Critical patent/JPS62115780A/ja
Publication of JPH0821708B2 publication Critical patent/JPH0821708B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体素子、特に超格子構造を有する負性抵
抗素子に関するものである。
（従来の技術） 最近種々の構造および原理による超格子構造を有する
高周波素子が提案されている。その内で旧来のものに比
べてより高い周波数における高周波発振が可能な負性抵
抗素子として、最近GaAs／AlxGa(1-x)As系のヘテロ接合
を用いた超格子構造における実空間遷移を用いた負性抵
抗素子が提案されている（アプライド フイズイクス
レターズ（Applied Physics Letters）、44巻、No.11、
1054頁、1984年）。そのような素子の一例の断面構造を
第11図に示す。すなわち、その構成は半絶縁性GaAs基板
11上の、アンドープｎ−GaAs12、ｎ−Al0.36Ga0.64As1
3、超格子層14、ｎ−Al0.36Ga0.64As13、コンタクト用n
+−GaAs 15a,15bおよび２つのオーミック電極16a,16bか
らなっている。現象としては電極16aと16bに電圧を印加
してゆくと負性抵抗を示すようになる。この構造におい
て負性抵抗効果のあらわれるために最も重要な部分は超
格子層14である。この層は第12図の超格子の単位構造14
0を複数積みかさねた構造を有している。超格子の単位
構造140は80Åの低不純物ドープｎ−Al0.3Ga0.7As障壁
層141、80Åの低不純物ドープｎ−GaAsの第１の量子井
戸層142および80Åの低不純物ドープｎ−Al0.06Ga0.94A
sの第２の量子井戸層143からなっている。ここで量子井
戸層142と143の不純物濃度は同一である。
次にその動作機構を超格子の単位構造の伝導帯のバン
ド図を表わす第13図を参照して説明する。この構造では
伝導電子に対する性質の異なる２種類の量子井戸層22お
よび23（それぞれ第12図の142および143にあたる）が交
互につくられており、かつその間には障壁層21（第12図
の141にあたる）がありその厚さは相互に電子が行きき
できる程度の80Åとなっている。ここで22は２つの障壁
層21にはさまれた量子井戸層を、23は同じく２つの障壁
層21にはさまれた量子井戸層を形成している。量子井戸
層内の伝導帯は量子化され、電子の基底状態は量子井戸
層22では例えば221で表わされるエネルギーの準位とな
り量子井戸層23では231で表わされるエネルギーの準位
となり、221は231よりエネルギー的に低いため、平衡状
態では伝導電子は主に221にあり、量子井戸層22中の電
子移動度によって伝導が支配される。しかし印加電圧の
増大により電界加速された電子が221と231のエネルギー
差より大きなエネルギーを有するようになると第13図の
矢印で示すようにトンネル効果により障壁層21を通過し
て電子が量子井戸層22より量子井戸層23に移るようにな
る。
一方第14図にAlxGa(1-x)As中のAlAsモル分率と電子移
動度との関係を示すように電子移動度はGaAs中より例え
ばAl0.06Ga0.94As中の方が小さい。このため例えば第13
図における量子井戸層23の組成をAl0.06Ga0.94Asとした
場合該量子井戸層23へトンネルした電子は見かけ上移動
度が低下することになり、その結果第15図のような負性
抵抗を示す。
（発明が解決しようとする問題点） しかしながら、従来の負性抵抗素子は種々の問題点を
有している。
例えば、ポテンシャル井戸層の厚さが従来例のように
例えば80Åと薄くなってくると該井戸層内の電子の取り
得るエネルギー状態は量子化されている。これを量子井
戸と呼ぶが、異なる量子井戸の量子準位間での電子のト
ンネル現象を利用しようとするとき、井戸内での量子準
位をきめるパラメーターとして従来例では量子井戸層の
Alの含有量（Al/Asのモル分率）および層の厚さを精密
に制御する必要があった。この場合、超格子構造を作る
結晶成長法（例えば分子線エピタキシャル成長法:MBE
法）では、厚さの制御より結晶組成の制御（ここではAl
/Asのモル分率）の制御の方がむつかしい。すなわち、
例えば厚さでは単厚子層レベルまで制御ができるが結晶
組成の細かな制御は困難である。さらに従来例では２種
類の異なるAl組成を有する結晶の成長を使い分ける必要
がある。このため２種類のAl組成の精密制御には、MBE
法ではAlの基着セルが２つ必要となり制御性が悪くな
る。
また、従来例はその動作原理から考えて第13図の量子
井戸層22および23の間での電子移動度の差が大きいほう
が性能の点で好ましいことは明らかである。例えば従来
の報告例においては、GaAsとAl0.06Ga0.94As層での電子
移動度の差を用いている。しかし、これは従来報告され
ている第14図のデータからさほど大きい差を期待するこ
とができないことがわかる。また電子移動度の差を大き
くとるにはAlを含む量子井戸層のAl組成の割合を増加し
なければならない。また、この増加にともない障壁層の
Al組織の割合も増加させる必要がある。しかし、一般的
なAlxGa(1-x)AsはAl組成の割合（ｘ）が増加するほどエ
ネルギ準位の深い不純物準位が増加し素子の結晶性が劣
化する。また、障壁層のAl組成の割合（ｘ）が増加する
とAlの入らないGaAsの量子井戸層のヘテロ界面が劣化す
る。
従って、量子井戸層22の電子移動度が低下し、素子の
作動の迅速性がそこなわれることなどが考えられ、素子
製作面および該素子の性能面で問題が残されていた。
本発明は上記従来技術における問題点を解決するため
のものであり、その目的とするところは従来のものより
も高性能で且つ製作が容易な超格子構造を有する負性抵
抗素子を提供することにある。
（問題点を解決するための手段） すなわち本発明の半導体素子は、量子井戸層と該量子
井戸層より大きな禁制帯幅を有する障壁層とを交互に積
み重ね、かつ該量子井戸層および該障壁層の厚さを、上
限が電子のドウ・ブロイ波長以下で下限が量子井戸層内
に独立した量子準位を形成できる厚さとした超格子構造
を形成するにあたり、該障壁層一つを挾んで対向する該
量子井戸層二つのうち、一方の該量子井戸層内の不純物
濃度および層厚を他方の該量子井戸層内の該不純物濃度
および該層厚よりも該不純物濃度は高くし、該層厚は薄
くした構造少なくとも一つを設け、かつ該量子井戸層の
厚さ方向と直交する方向に電圧を印加した場合の抵抗が
負性抵抗を示すようにしたことを特徴とする。
すなわち、上記構造の超格子において、二つの量子井
戸層内の伝導帯の基底量子準位は量子井戸層の層厚の薄
い方がポテンシャルエネルギーが高い。従って印加電圧
の低いうちは第１の量子井戸層内にある電子により伝導
が支配され、ここでの電子移動度は不純物濃度が小さい
ため大きい。ところが印加電圧が高くなり第１の量子井
戸層内の電子が励起準位にあがり、障壁層をトンネルし
て第２の量子井戸層内に入ると、ここでは不純物濃度が
高いため電子移動度は小さくなる。従って印加電圧の増
加に対して電子移動度が見かけ上低くなったことになり
これが負性抵抗として観測される。
本発明の半導体素子の基本的な構造および動作原理を
説明する。
第５図に本発明の半導体素子の負性抵抗を示す超格子
の単位構造40を示す。ここで41は量子井戸の障壁層とな
る半導体層（例えばAl0.3Ga0.7As）で、42,43は量子井
戸層となる半導体層（例えばGaAs）で該障壁層より禁制
帯幅の小さいものである。さらに量子井戸層42中の不純
物（例えばSi）濃度が、障壁層41中のそれより多く、4
1,42,43の各層の厚さd41，d42およびd43は電子のドウ・
ブロイ波長以下でありかつ、障壁層41,量子井戸層42お
よび43内に独立した量子準位を形成できる厚さであり、
かつd43＞d42である。第６図は以上の超格子の単位構造
の伝導帯のバンド図である。d43，d42が電子のドウ・ブ
ロイ波長以下になると、量子井戸内の伝導体の電子の取
りうるエネルギー状態は量子化され、42および43の量子
井戸中ではそれぞれ421および431の基底準位および422
および432の第一励起準位などが形成される。今第５図
の電極44aおよび44b間に電圧を印加して、超格子の厚さ
方向と垂直方向（第５図の矢印Ａ方向）に電子を加速す
る場合、電圧の低い内は電子は量子井戸層43の431の準
位にいたものが電圧を増加すると電界により、432の準
位に励起される（第６図中矢印Ｂ）。そこでは層41が薄
いため41の層をトンネル（第６図中矢印Ｃ）する確率が
大きい。トンネルした電子は42の量子井戸層内では不純
物が多いため不純物散乱され電子の移動度が低下する。
こうした電子移動度の不純物濃度による変化をGaAsにつ
いて報告している例を第７図に示す。例えば不純物濃度
が１×1015cm-3台で約7000cm2/v・ｓあった電子移動度
が１×1018cm-3では約3000cm2/v・ｓと半分以下とな
る。つまり、第６図において印加電圧が低い間は伝導は
不純物濃度が少なくて電子移動度の高い量子井戸層43中
の電子により支配される。電圧を増加すると、不純物濃
度が高くて電子移動度の低い量子井戸層42中の電子の伝
導が増加する。このため見かけ上、低電圧では高い電子
移動度で走っていた電子が、トンネルがおこる程の電圧
では低電子移動度の状態に移って走っているように見え
る。本発明の超格子素子でも第15図に示す従来例と同時
の負性抵抗が実現できる。
第５図では超格子の単位構造つまり１周期分を示し
た。超格子構造は基本的には１周期構成でよいが外部へ
取り出せる信号（電流）強度を増大させるためには複数
の周期設けるのが好ましい。
ここに示したものは基本的な超格子構造についてのみ
からなっているが、素子を構成する場合は超格子を成長
させる基板半導体、オーミツク電極の低抵抗化を容易に
するための半導体層などが更に加えられるのは勿論であ
る。
第５図に示す超格子の単位構造40は障壁層41（例えば
AlxGa(1-x)As）と層厚の異なる２種類の量子井戸層42,4
3（例えばGaAs）からなっている。
この障壁層の厚さd41は量子井戸間を電子がトンネル
効果によって遷移する程度に薄いことが必要であるが、
同時に量子井戸層内に独立した量子準位を形成できる程
度には厚くする必要がある。すなわち、その厚さは30Å
＜d41＜100Åの範囲の値が望ましい。
次に２種の量子井戸層の厚さは、厚い方をd43、薄い
ほうをd42とすると、その好ましい厚さの範囲はd43＞d
42であってしかも50Å＜d43＜250Å、30Å＜d42とする
のが好ましい。また、d42はd43を決めることにより後述
する第８図に示す関係から自動的に最適値が決まる。
一方第６図の、41,42,43の各層への不純物のドーピン
グ濃度について考えると、41層はアンドープまたは低不
純物ドープｎ形、43層はアンドープまたは低い不純物濃
度（例えばSiを1015cm-3以下）で、42層は高い不純物濃
度（例えばSiを５×1017〜２×1018cm-3）にドープす
る。
本発明の超格子構造において負性抵抗の現われる動作
説明を第６図および第７図を参照して行う。本超格子構
造は例えば第６図においてGaAs層42と43およびAlxG
a(1-x)As層41とからなっている。第６図には各層の伝導
帯の下端を模式的に示してある。この伝導帯図からわか
るように41はポテンシャル障壁層であり42と43は量子井
戸層を形成している。42と43の量子井戸層の層厚d42，d
43はd42＜d43の関係を満すことが必要である。この２つ
の量子井戸層の層厚の設計条件は後で述べる。42の量子
井戸層には例えばSiがドナー不純物としてドープされて
おり、42と43層の電子移動度をそれぞれμ42，μ43とす
ると第７図から明らかなようにμ43＞μ42なる関係にな
る。
すなわち、まず定状状態では、電子は量子井戸層42と
43に形成された量子準位の中で43層の基底準位431に存
在する。この状態での電子移動度はμ43となる。次に外
部からの電圧印加などで電子が加速され、そのエネルギ
ーが431の準位から第１励起準位432までのポテンシャル
エネルギー差以上になると、電子は第６図中Ｃの方向に
障壁層41をトンネル現象で通過して42の基底準位421に
うつる。ここでの電子移動度はμ42となる。このように
印加電圧により、電子が実空間遷移して移動度の低下が
発生することとなる。これにより負性抵抗が得られる。
次にこの動作原理にもとづいて本発明の半導体素子の
超格子構造の設計を詳しく述べる。まず最初に障壁層の
障壁高さであるが、この高さΔEcにより以下に述べる設
計パラメータ値は多少変化するが、パラメータ値決定に
用いる方法および関係式はそのまま使用できる。ここで
は通常よく使われている障壁層Al0.3Ga0.7Asを用いる。
その時ΔEc0.3eVとなる。
まず第６図で示した矢印ＢおよびＣ過程で重要となる
量子準位についてその設計手法を示す。障壁層が十分に
厚いと仮定すると、量子準位は量子井戸層の層膜dwに依
存し、井戸の伝導帯底からのエネルギー差ΔEnは ΔEn≒（h2／2m*）（π・n/dw）2 但しm*は電子の有効質量、ｎは1,2,3等の整数、ｈはプ
ランクの定数。
となる。このΔE1,2とdwとの関係を第８図に示す。
この第８図を参照して量子井戸層の層厚d42およびd43
の設計手順を示す。まず最初にd43を求め次にd42を求め
る。d43としては、その量子準位における基底準位と第
１励起準位の間が室温で励起されるようでは、雑音が発
生してしまい困る。そこでこの差を室温の熱雑音エネル
ギー0.026eV以上とするためにd43＜250Åとするのがよ
い。（第８図のＤの線より左の領域）最少幅については
障壁層の層厚の議論と合せて後で述べる。
次にd42の求めかたであるが、その方法を述るため
に、今かりにd43＝150Åとする。そうすると、第８図か
ら第１励起準位が求まり図中矢印Ｅで示すようにΔＥ≒
0.1eVが求められる。そしてこのようなΔＥが基底準位
で得られるような量子井戸層の層厚は第８図で矢印Ｅを
更にたどって求めると約70Åとなる。
次に障壁層41の層厚d41であるが、この層の役割は量
子井戸を形成し量子準位を形成することとトンネル効果
により電子を43層から42層に遷移させうることにある。
前者のためにはd41は厚いほうがよく、後者のためには
薄いほうがよい。
まずトンネル効果による電子の遷移のし易さについて
考えてみる。今簡単に第９図に示すようなΔEc＝0.3e
V、厚さdBの箱形ポテンシャル障壁があるとして、そこ
を電子が通過する（トンネル）確率Ttを求めてみると、 となる。これを計算してグラフに示したものが第９図で
ありdBの増加によりトンネルの確率は急激に減少してく
ることがわかる。すなわち、dB＞50Åでは１％以下とな
っている。しかしながらこの評価では障壁両側が自由空
間であるとしており、現実には量子準位が存在し、そし
て遷移間準位がエネルギー的に近接しており強いカップ
リングが発生し遷移確率はもう少し高いものになってい
ると考えられる。しかしながら現実的にみるとdB＜100
Åが望ましいであろう。
次に障壁層41の許容最少厚さおよび量子井戸層42の最
少厚さがいかにして決まるかを述べる。今上記のような
量子井戸層および障壁層が順次くりかえされたとする
と、井戸内に形成される量子準位は第８図に示すような
単純にデイスクリートな準位とはならず、ポテンシャル
障壁間での多重反射の影響がでてきてミニバンドを形成
する。このミニバンド形成の様子の１例を第10図に示
す。これは数値計算結果である。この例ではΔEc＝0.4e
V、超格子は量子井戸層と障壁層の厚さが同一のａとな
っている。これによると、基底準位のミニバンドが300゜
Kの熱エネルギー0.026eV以上の幅をもつようになるの
が、 同様に第１励起準位のそれは となることがわかる。これらの条件より量子井戸層42お
よび障壁層41の厚みの下限としては d42，d41＞30Å と推定される。
最後にμ43＞μ42を実現するためにSiドナー散乱を使
う点について述べる。まず最初に電子移動度を議論する
前に、このような超格子構造にどのようにして伝導電子
を供給するかについて述べる。従来例では第11図に示し
たように超格子構造層全体に一様にSiを1015（個）cm-3
ドープする他に、この層をはさむAl0.36Ga0.64As層（13
層）に1017cm-3のSiをドープすることにより伝導電子を
供給している。これに対して本発明の構造では、第５図
に示す超格子構造の量子井戸層42にドープする不純物
（例えばSi）から伝導電子が供給されることになり、こ
の42層への不純物のドープは、伝導電子の供給及び42層
での電子移動度μ42の低減の２つの役割を同時に行うこ
ととなる。
まず77゜Kなどの低温における不純物濃度の違いから生
じる移動度の変化をみると、電子はフォノン相互作用が
弱くなり電子の散乱機構造は主としてドーピングした不
純物（例えばSiドナー）により決まるものと考える。す
なわち （但しμl，μiはそれぞれフォノン散乱、不純物散乱に
より決まる移動度、m*は電子の有効質量、NDはドナー密
度、Ｔは温度である） ここで温度Ｔを一定とすれば移動度は不純物ドナー密度
NDに逆比例する関係にあるため、例えば42および43層の
ドナー濃度をND42およびND43とすると となる。本発明の半導体素子の構造を分子線エピタキシ
ャル法で作製するとすれば、不純物をドープしない層で
はバックグラウンドとしてGaAsにおいてはND431014cm
-3が得られる。ここで１例として42層へのSiドープ量を
1018cm-3とすれば となる。実際は量子井戸構造の周期性に由来するフォノ
ン散乱があるためにこのような大きな差が実現できると
は思われないが、少くともAl/Asモル分率の差で生じる
移動度差（第14図に例示する）よりも大きい差が得られ
るものと考える。
次に室温における電子移動度の変化を考えると、例え
ばGaAs中でSiを1015cm-3ドープした43層とSiを1018cm-3
ドープした42層の場合では第７図から求めると となる。第７図からドナー濃度が10倍以上にならないと
電子移動度の顕著な差がでないのが判る。従って、42層
と43層のドナー濃度は最低でも10倍の差が必要である。
なお、本発明の構成上および設計上考慮すべき点を以
下に述べる。
（１）超格子構造を基板結晶上に成長させるときバッフ
ァ層（後述の第１図の82）をはじめに成長させるがこれ
は結晶成長技術や基板結晶に依存しているため無くても
よい場合もある。
（２）前記説明では超格子の構成材料をAlGaAsとGaAsの
例を示したが、これ以外の半導体例えばInGaAsPとInPの
組合せでもよい。又後述の実施例でAl0.3Ga0.17As層を
障壁層（第１図中の841）としたがこれ以外のAl組成値
でも同様な設計思想により設計できる。
（３）超格子構造の単位構造（第５図の40および第１図
の840）は今までの説明では２種類の量子井戸各１層を
含む形にしたが、間に障壁層をはさんで前記単位構造を
複数個構成してもよい。
（４）量子井戸構造における量子準位を議論した第８図
で、その量子井戸層の幅については電子波の障壁へのし
み出し効果を無視してきた。しかし、厳密にしみ出しが
あり有効幅は実際より若干広くなることに注意する必要
がある。
（実施例） 以下の実施例において本発明を更に詳細に説明する。
なお、本発明は下記実施例に限定されるものではない。
本発明の実施例を次に示す。第１図は本発明による超
格子構造を有する半導体素子の構造の断面を示す。この
構造は、このような超格子構造をつくるのに通常用いら
れている分子線エピタキシャル（MBE）装置にて作製す
る。図中81は半絶縁性GaAs（面方位:100）基板である。
82〜86までの層はMBE装置により基板81上にエピタキシ
ャル成長させた層である。82層は厚み約0.5μｍのアン
ドープｎ形GaAs層であり、この層は成長結晶層の基板か
らの影響を減少させるためのバッファ層の役目をする。
結晶成長が良好であれば省略することもできる。83層は
層厚約300ÅのアンドープAl0.3Ga0.7As層であり超格子
構造層84をつつみ込む層厚が厚い障壁層である。84層
は、その単位構造が第２図に示す840のような構造を有
する超格子構造層である。基本的には１周期のみでよい
が外部に取り出せる信号強度を増大させるため複数周期
を取るようにしてもよい（たとえば10周期）。840層内
の841は層厚70ÅのアンドープAl0.3Ga0.7As層であり障
壁層を形成する。842は70ÅのSiドープ（１×1018cm-3
程度）GaAs層、843は150ÅのアンドープGaAs層である。
第１図において85は83と同様な役割を行う層厚約300
ÅのアンドープAl0.3Ga0.7As層、86はオーミック電極形
成を容易にするためのSiドープ（５×1018cm-3程度）の
ｎ形GaAs層（層厚200Å程度）である。また87はｎ形の
オーミック電極（Au/Ge,Ni）であり、真空蒸着法にて形
成し、その後450℃程度に加熱し合金層88を形成し接触
抵抗を低減する。84層が電流が流れかつ本発明による効
果のあらわれる層であり、この部分にのみ電流を流す通
路を形成するため86層を電極形成後一部除去する。
次に電極87,87間に電圧を印加して、その電圧−電流
特性をカーブトレーサで測定した。その結果を第３図お
よび第４図に示す。本実施例の電極間隔は約2mmであ
る。
第３図に示す室温での測定結果では負性抵抗が印加電
圧約10Vから現われる。この負性抵抗の現われる印加電
圧において、測定回路系からのフイードバックがかかり
電流の変化のパターンによって発振現象が起っているの
が認められる。また、第４図に示す77゜Kでの電流−電圧
特性では負性抵抗が9Vから現われ、その電流変化率は80
％近くとなり、室温での変化率より大きくなっているこ
とがわかる。
（発明の効果） 上述のように本発明の半導体素子は、量子井戸層と障
壁層とを交互に積み重ねて超格子構造を形成するにあた
り、該障壁層一つを挾んで対向する該量子井戸層二つの
不純物濃度および層厚を互いに異ならしめ、該量子井戸
層の厚さ方向と直交する方向に電圧を印加した場合の抵
抗を負性抵抗としたものであるため、超格子の単位構造
の中の、量子井戸層の半導体の母材が本発明では一種で
よい。例えばGaAsのみでよいため、量子井戸層の半導体
の母材を二種（この場合の異種材料は、構成成分が同じ
で組成比のみが異なる場合も含む）以上使用する場合に
比べて製造が非常に簡単となり、高性能の素子を得易
く、実用上有利である。また、従来品のようにAl組成の
制御を障壁層についてのみ行なえばよいため、その難か
しさが半減する。更に、２種の量子井戸層の層厚を制御
する必要があるがこれも通常用いられる分子線エピタキ
シャル成長技術で容易に精密に制御できるため製造が容
易である。
従って、半導体素子の設計が容易であり製作上の再現
性および信頼性が向上する。また本発明では電子移動度
が異なる２種類の量子井戸層の電子移動度差を結晶の品
質をあまり低下させないで大きくとることができる。こ
れはAlxGa(1-x)As層を量子井戸層として使用しなくてよ
いからである。また、77゜Kなどの低温では、不純物散乱
により電子移動度が決まるため、本発明の半導体素子の
方が従来のものに比べて電子移動度を桁ちがいに大きく
とることができる。
【図面の簡単な説明】
第１図は本発明の半導体素子の一実施例の断面図、 第２図は第１図の超格子構造部分の拡大断面図、 第３図は本発明の半導体素子の室温での電流−電圧特性
を示すグラフ、 第４図は本発明の半導体素子の77゜Kでの電流−電圧特性
を示すグラフ、 第５図は本発明の半導体素子の原理を説明するための素
子の構造を表わす断面図であり、図中Ａは電子が加速さ
れる方向を示し、 第６図は本発明の半導体素子の原理を説明するための素
子の伝導帯のバンド図であり、図中Ｂは電子の励起され
る方向を示し、Ｃは電子のトンネル効果による移動の方
向を示し、 第７図はGaAs中の不純物濃度と電子移動度との関係を示
すグラフ、 第８図はGaAs量子井戸層の厚さと量子エネルギー準位と
の関係を示すグラフであり、図中Ｄは電子の基底準位と
第１励起準位との間のエネルギー差が室温の熱雑音エネ
ルギー以上となる領域を示す境界線であり、Ｅは量子井
戸層の厚さを求めるための順路を示し、 第９図は障壁層の厚さとトンネル確率との関係を示すグ
ラフ、 第10図は多数の量子井戸構造を形成した場合のミニバン
ドの形成される領域を示すグラフ、 第11図は従来の負性抵抗素子の一例の断面図、 第12図は第11図の超格子構造部分の拡大断面図、 第13図は超格子の単位構造の伝導体のバンド図、 第14図はAlxGa(1-x)AsのAlAsのモル分率と電子移動度と
の関係を示すグラフ、 第15図は従来の負性抵抗素子の一例を電流−電圧特性を
示すグラフである。 図中、 81……半絶縁性GaAs基板 82……アンドープGaAs層 83,85……アンドープAl0.3Ga0.7As層 84……超格子構造層 86……Siドープｎ形GaAs層 87……オーミック電極、88……合金層 840……超格子の単位構造 841……アンドープAl0.3Ga0.7As層 842……SiドープGaAs層 843……アンドープGaAs層

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】量子井戸層と該量子井戸層より大きな禁制
    帯幅を有する障壁層とを交互に積み重ね、かつ該量子井
    戸層および該障壁層の厚さを、上限が電子のドウ・ブロ
    イ波長以下で下限が量子井戸層内に独立した量子準位を
    形成できる厚さとした超格子構造を形成するにあたり、
    該障壁層一つを挟んで対向する該量子井戸層二つのう
    ち、一方の該量子井戸層内の不純物濃度および層厚を他
    方の該量子井戸層内の該不純物濃度および該層厚よりも
    該不純物濃度は高くし、該層厚は薄くした構造少なくと
    も一つを設け、該量子井戸層の厚さ方向と直交する方向
    に電圧を印加した場合の抵抗が負性抵抗を示すようにし
    たことを特徴とする半導体素子。
  2. 【請求項２】量子井戸層がGaAsよりなり、障壁層がAlxG
    a(1-x)As（式中、０＜ｘ＜１）よりなることを特徴とす
    る特許請求の範囲第１項記載の半導体素子。
  3. 【請求項３】障壁層一つを挟んで対向する二つの量子井
    戸層において、一方の該量子井戸層内の不純物濃度が他
    方の該量子井戸層内の不純物濃度の10倍以上であること
    を特徴とする特許請求の範囲第１項記載の半導体素子。
  4. 【請求項４】障壁層の厚さが30Åを越え且つ100Å未満
    であり、量子井戸層二つの厚さが各々30Åを越え且つ25
    0Å未満であることを特徴とする特許請求の範囲第１項
    記載の半導体素子。
  5. 【請求項５】超格子構造が、アンドープあるいは低不純
    物ドープｎ形Al0.3Ga0.7Asよりなる障壁層、アンドープ
    あるいは低不純物ドープｎ形GaAsよりなる量子井戸層、
    アンドープあるいは低不純物ドープｎ形Al0.3Ga0.7Asよ
    りなる障壁層、高不純物ドープｎ形GaAsよりなる量子井
    戸層およびアンドープあるいは低不純物ドープｎ形Al
    0.3Ga0.7Asよりなる障壁層を順に積み重ねた繰り返し単
    位を少なくとも一つ備えてなり、半絶縁性GaAs基板上
    に、アンドープGaAs層、アンドープAl0.3Ga0.7As層、前
    記超格子構造、アンドープあるいは低不純物ドープｎ形
    Al0.3Ga0.7As層を順に積み重ね、更に該アンドープある
    いは低不純物ドープｎ形Al0.3Ga0.7As層上に高不純物ド
    ープｎ形GaAsとその上に形成した金属層とからなるオー
    ミック電極２個を設けたことを特徴とする特許請求の範
    囲第１項記載の半導体素子。
JP60255540A 1985-11-14 1985-11-14 半導体素子 Expired - Lifetime JPH0821708B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60255540A JPH0821708B2 (ja) 1985-11-14 1985-11-14 半導体素子
US06/929,783 US4816878A (en) 1985-11-14 1986-11-13 Negative resistance semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60255540A JPH0821708B2 (ja) 1985-11-14 1985-11-14 半導体素子

Publications (2)

Publication Number Publication Date
JPS62115780A JPS62115780A (ja) 1987-05-27
JPH0821708B2 true JPH0821708B2 (ja) 1996-03-04

Family

ID=17280146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60255540A Expired - Lifetime JPH0821708B2 (ja) 1985-11-14 1985-11-14 半導体素子

Country Status (2)

Country Link
US (1) US4816878A (ja)
JP (1) JPH0821708B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140570A (ja) * 1986-12-03 1988-06-13 Hitachi Ltd 半導体装置
JPH07120782B2 (ja) * 1987-06-22 1995-12-20 日本電気株式会社 半導体装置
US4903101A (en) * 1988-03-28 1990-02-20 California Institute Of Technology Tunable quantum well infrared detector
JPH0236585A (ja) * 1988-07-27 1990-02-06 Kokusai Denshin Denwa Co Ltd <Kdd> 量子井戸構造及び量子井戸構造を用いた半導体素子
CA1299719C (en) * 1989-01-13 1992-04-28 Hui Chun Liu Semiconductor superlattice infrared source
US5036371A (en) * 1989-09-27 1991-07-30 The United States Of America As Represented By The Secretary Of The Navy Multiple quantum well device
DE69129311T2 (de) * 1990-02-26 1998-10-08 Canon Kk Photodetektor
JP2808561B2 (ja) * 1990-02-26 1998-10-08 キヤノン株式会社 光検出器及び光検出方法
GB2256746B (en) * 1991-06-12 1995-05-03 Marconi Gec Ltd Semiconductor devices
US5198659A (en) * 1992-03-23 1993-03-30 The United States Of America As Represented By The Secretary Of The Army Wide-range multicolor IR detector
US5374831A (en) * 1993-04-14 1994-12-20 The United States Of America As Represented By The Secretary Of The Army Quantum well phonon modulator
US7050327B2 (en) 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
DE10338689B4 (de) * 2003-08-22 2007-03-29 Infineon Technologies Ag Widerstandsbauelement und Verfahren zu dessen Abgleich
DE102005045900B4 (de) * 2005-09-26 2010-12-09 Siemens Ag Sekundärteil einer linearen elektrischen Maschine und Verfahren zu dessen Herstellung
US8541773B2 (en) * 2011-05-02 2013-09-24 Intel Corporation Vertical tunneling negative differential resistance devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2607940A1 (de) * 1976-02-27 1977-09-08 Max Planck Gesellschaft Mehrschichtiges halbleiterbauelement
US4163237A (en) * 1978-04-24 1979-07-31 Bell Telephone Laboratories, Incorporated High mobility multilayered heterojunction devices employing modulated doping
US4257055A (en) * 1979-07-26 1981-03-17 University Of Illinois Foundation Negative resistance heterojunction devices
JPS6028268A (ja) * 1983-07-26 1985-02-13 Agency Of Ind Science & Technol 半導体装置
US4745452A (en) * 1984-09-24 1988-05-17 Massachusetts Institute Of Technology Tunneling transfer devices
US4665412A (en) * 1985-06-19 1987-05-12 Ga Technologies Inc. Coupled heterostructure superlattice devices
FR2589630B1 (fr) * 1985-07-23 1988-06-17 Deveaud Benoit Absorbant saturable a tres faibles temps de commutation

Also Published As

Publication number Publication date
JPS62115780A (ja) 1987-05-27
US4816878A (en) 1989-03-28

Similar Documents

Publication Publication Date Title
JPH0821708B2 (ja) 半導体素子
EP0199435A2 (en) Field effect semiconductor device
JP3000476B2 (ja) 半導体装置
Nakamura et al. Modulation of one‐dimensional electron density in n‐AlGaAs/GaAs edge quantum wire transistor
JPS639388B2 (ja)
EP0678925A1 (en) Magnetic field sensor
JPH08125126A (ja) 半導体装置
JPH0684959A (ja) 高電子移動度電界効果半導体装置
JP2811753B2 (ja) 速度変調型電界効果トランジスタ
JPH0567056B2 (ja)
JPH0337735B2 (ja)
JPS62245681A (ja) 負性微分抵抗電界効果トランジスタ
JPH0687509B2 (ja) ヘテロ接合磁気センサ
JPH0691287B2 (ja) ヘテロ接合磁気センサ
JP2725033B2 (ja) 量子細線トランジスタ
JP2747316B2 (ja) 半導体装置
JPH03165576A (ja) 量子細線半導体装置およびその製造方法
JP2531095B2 (ja) 半導体素子
JP2513118B2 (ja) トンネルトランジスタおよびその製造方法
JPH035059B2 (ja)
JP2710783B2 (ja) 半導体装置
JPH0620039B2 (ja) 半導体装置の製法
JPH0697425A (ja) 量子細線超格子構造体及びその製造方法
Kubota et al. Current oscillation in modulation‐doped GaInAs/n‐GaAs strained‐layer superlattices
JPH0669520A (ja) トンネル効果型半導体装置