JP2015149378A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2015149378A JP2015149378A JP2014020990A JP2014020990A JP2015149378A JP 2015149378 A JP2015149378 A JP 2015149378A JP 2014020990 A JP2014020990 A JP 2014020990A JP 2014020990 A JP2014020990 A JP 2014020990A JP 2015149378 A JP2015149378 A JP 2015149378A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector layer
- collector
- inp
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
はじめに、本発明の実施の形態1について図1を用いて説明する。図1は、本発明の実施の形態1におけるヘテロ接合バイポーラトランジスタの構成を示す構成図である。実施の形態1では、ダブルヘテロ接合バイポーラトランジスタを例に説明する。
次に、本発明の実施の形態2について図5を用いて説明する。図5は、本発明の実施の形態2におけるヘテロ接合バイポーラトランジスタの構成を示す構成図である。実施の形態2でも、ダブルヘテロ接合バイポーラトランジスタを例に説明する。
次に、本発明の実施の形態3について図6を用いて説明する。図6は、本発明の実施の形態3におけるヘテロ接合バイポーラトランジスタの構成を示す構成図である。
Claims (3)
- 基板の上に形成されたn型のIII−V族化合物半導体からなる第1コレクタ層と、
前記第1コレクタ層の上に形成されたIII−V族化合物半導体からなる第2コレクタ層と、
前記第2コレクタ層の上に形成されたp型のIII−V族化合物半導体からなるベース層と、
n型のIII−V族化合物半導体からなり前記ベース層の上にヘテロ接合して形成されたエミッタ層と
を少なくとも備え、
前記第1コレクタ層は、前記第2コレクタ層より高い不純物濃度とされ、
前記第1コレクタ層の不純物濃度は、破壊電界未満のバイアス電圧で空乏化する範囲とされている
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項1記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1コレクタ層は、不純物濃度が5×1016cm-3以上1×1017cm-3以下とされ、かつ層厚50nm以上250nm以下とされ、
前記第2コレクタ層は、不純物濃度が1×1016cm-3以上3×1016cm-3以下とされている
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 請求項1または2記載のヘテロ接合バイポーラトランジスタにおいて、
前記第1コレクタ層は、InPから構成され、前記第2コレクタ層は、InPから構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014020990A JP2015149378A (ja) | 2014-02-06 | 2014-02-06 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014020990A JP2015149378A (ja) | 2014-02-06 | 2014-02-06 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015149378A true JP2015149378A (ja) | 2015-08-20 |
Family
ID=53892529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014020990A Pending JP2015149378A (ja) | 2014-02-06 | 2014-02-06 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015149378A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217403A (ja) * | 2001-01-15 | 2002-08-02 | Anritsu Corp | ヘテロ構造バイポーラトランジスタ及びその製造方法 |
JP2006128528A (ja) * | 2004-11-01 | 2006-05-18 | Sony Corp | ヘテロ接合型バイポーラ半導体装置及びその製造方法 |
JP2008130586A (ja) * | 2006-11-16 | 2008-06-05 | Nec Electronics Corp | ヘテロ接合バイポーラトランジスタ |
JP2013008774A (ja) * | 2011-06-23 | 2013-01-10 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
-
2014
- 2014-02-06 JP JP2014020990A patent/JP2015149378A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217403A (ja) * | 2001-01-15 | 2002-08-02 | Anritsu Corp | ヘテロ構造バイポーラトランジスタ及びその製造方法 |
JP2006128528A (ja) * | 2004-11-01 | 2006-05-18 | Sony Corp | ヘテロ接合型バイポーラ半導体装置及びその製造方法 |
JP2008130586A (ja) * | 2006-11-16 | 2008-06-05 | Nec Electronics Corp | ヘテロ接合バイポーラトランジスタ |
JP2013008774A (ja) * | 2011-06-23 | 2013-01-10 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7009225B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
US11424350B2 (en) | Heterojunction bipolar transistor | |
CN109671769B (zh) | 异质结双极晶体管 | |
TW201813088A (zh) | 異質接面雙極性電晶體 | |
JP2018101652A (ja) | バイポーラトランジスタ及びその製造方法 | |
JP4799938B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP5410856B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP5681031B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2015149378A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP6538608B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JP6096503B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2014157908A (ja) | 電界効果トランジスタ | |
JP2014183145A (ja) | ヘテロ接合バイポーラトランジスタ | |
Ohkubo et al. | High-reliability InGaP/GaAs HBTs with 153 GHz fT and 170 GHz fmax | |
JP6240061B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP5946136B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP5519542B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2003347307A (ja) | 半導体装置 | |
JP2009231594A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2017022279A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2001176881A (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH06140416A (ja) | ヘテロ接合バイポーラトランジスタ | |
Ohkubo et al. | High-reliability InGaP/GaAs HBTs with 153 GHz f^ sub T^ and 170 GHz f^ sub max^ | |
Chen et al. | Ultra low turn-on voltage and high-current InP DHBT with a pseudomorphic In 0.37 Ga 0.63 As 0.89 Sb 0.11 base |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170411 |