JP2002217403A - ヘテロ構造バイポーラトランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＨＢＴの動作速度を向上させる。 【解決手段】 ＨＢＴにおいて、コレクタ層を、コレク
タコンタクト層２５に接する第１のコレクタ層２６とベ
ース層２８に接する第２のコレクタ層２７とで構成する
とともに、メサ型のエミッタ層２９に対向する真性コレ
クタ領域とこの真性コレクタ領域の外側に位置する外部
コレクタ領域とで形成している。さらに、真性コレクタ
領域内のベース層近傍位置及び外部コレクタ領域にそれ
ぞれ空乏層３２を形成し、かつ、外部コレクタ領域に形
成された空乏層の厚さが真性コレクタ領域内に形成され
た空乏層の厚さの２倍以上でかつ３倍以下に設定してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、動作の高速化を図
ることができるヘテロ構造バイポーラトランジスタに関
する。

【０００２】

【従来の技術】ヘテロ構造バイポーラトランジスタ（He
terojunction Bipolar Transistor；ＨＢＴ以下ＨＢＴ
と略記する）は、２種類の半導体の接合を用いたバイポ
ーラトランジスタであるが、特に、エミッタにベースよ
りも大きいバンドギャップの半導体を用いたバイポーラ
トランジスタを示し、エミッタにワイドギャップ材料を
用いているので、ベースのドーピング濃度を上げても、
何ら注入効率が低下しない特徴を有する。

【０００３】代表的な２種類の半導体であるAｌＧａA
s、ＧａAｓを用いたＨＢＴの構造を図５に示す。半絶縁
性ＧａAs基板１上に、高濃度のｎ型不純物を含むＧａA
ｓからなるコレクタコンタクト層２が形成され、このコ
レクタコンタクト層２の上側に均一濃度のｎ型不純物を
含むＧａAｓからなるコレクタ層３が形成され、このコ
レクタ層３の上側に高濃度のｐ型不純物を含むＧａAsか
らなるベータ層４が形成され、このベータ層４の上側に
ｎ型不純物を含むAｌＧａAsからなるエミッタ層５が形
成され、このエミッタ層５の上側に、このエミッタ層５
に対してオーム性密着をとるための高濃度のｎ型不純物
を含むＧａAｓからなるエミッタコンタクト層６が形成
されている。

【０００４】そして、コレクタコンタクト層２上面にお
ける両端近傍にコレクタ電極７が取付けられ、ベース層
４上面における両端近傍にベース電極８が取付けられ、
さらに、エミッタコンタクト層６上面にエミッタ電極９
が形成されている。

【０００５】このような構成のＨＢＴにおいて、コレク
タ層３のうちエミッタ層５に対向する領域を真性コレク
タ領域３ａと称し、この真性コレクタ領域３ａの外側に
おけるエミッタ層５に対向しない領域を外部コレクタ領
域３ｂと称する。同様に、ベース層４のうちエミッタ層
５に対向する領域を真性ベース領域４ａと称し、この真
性ベース領域４ａの外側におけるエミッタ層５に対向し
ない領域を外部ベース領域４ｂと称する。

【０００６】そして、外部コレクタ領域３ｂは、ベース
・コレクタ接合容量Ｃ_BCを低減させるためにイオン注入
により、空乏化されて、高抵抗化されている。ベース・
コレクタ接合容量Ｃ_BCが小さくなると、ベース・コレク
タ接合容量Ｃ_BCに対する充電時間が短くなり、トランジ
スタとしての動作速度が高速化される。

【０００７】しかし、このイオン注入によりベース・コ
レクタ接合容量Ｃ_BCを低減させるために、コレクタ層の
構造を適切に設定せずに、ただやみくもに外部コレクタ
領域へイオン注入を実施したとしても、ベース・コレク
タ接合容量Ｃ_BCを効率的に低減できない。

【０００８】すなわち、コレクタ層が低濃度であれば、
イオン注入を行わなくとも、空乏層が広がっており、コ
レクタ走行時間τ_Cが大きい。逆に、コレクタ層が高濃
度であれば、ベース抵抗の増大やベース／コレクタ間の
リーク電流の増大等の不利をもたらさずに、空乏層の厚
さを増大させることは困難であった。

【０００９】なお、イオン注入を実施しない場合は、素
子を微細化するにつれてベース・コレクタ接合容量Ｃ_BC
とコレクタ走行時間τ_Cとのトレードオフが厳しくな
り、素子を微細化しても、性能が上がらないか、むしろ
性能が低下する。

【００１０】したがって、ヘテロ構造バイポーラトラン
ジスタ（ＨＢＴ）の動作速度を一定値以上に上昇させる
ことは困難であった。

【００１１】このような不都合を解消するために、図６
に示す構造のヘテロ構造バイポーラトランジスタ（ＨＢ
Ｔ）が提唱されている（特開昭６３―２３９９８３号公
報）。

【００１２】この図６に示すＨＢＴにおいては、図５に
示すＨＢＴにおけるコレクタ層３を、コレクタコンタク
ト層２に接する第１のコレクタ層１１と、ベース層４に
接する第２のコレクタ層１２とで構成している。そし
て、コレクタコンタクト層２に接する第１のコレクタ層
１１を、コレクタコンタクト層２の不純物濃度より低い
が高濃度のｎ型不純物濃度を有するＧａＡｓで形成して
いる。また、ベース層４に接する第２のコレクタ層１２
を、第１のコレクタ層１１の不純物濃度より低い低濃度
のｎ型不純物濃度を有するＧａＡｓで形成している。

【００１３】そして、高濃度のｎ型不純物濃度を有する
第１のコレクタ層１１におけるエミッタ層５に対向する
真性コレクタ領域１１ａの外側に位置する外部コレクタ
領域１１ｂはイオン注入により、ｎ型不純物の活性化率
が下げられ空乏化しており、外部コレクタ領域のベース
・コレクタ接合容量Ｃ_BCは低減されている。

【００１４】真性ベース領域４ａとコレクタコンタクト
層２との間に存在する真性コレクタ層１１ａ、１２ａに
発生するベース・コレクタ空乏層の厚みが図５のＨＢＴ
における空乏層の厚みに比較して薄くなるので、先に、
説明したように、電子のコレクタ走行時間が短縮され、
結果的にトランジスタとしての動作速度が上昇する。

【００１５】したがって、ベース・コレクタ接合容量Ｃ
_BCとコレクタ走行時間τ_Cとを同時に短縮でき、ＨＢＴ
のトランジスタとしての動作速度が上昇する。

【００１６】

【発明が解決しようとする課題】しかしながら図６に示
すヘテロ構造バイポーラトランジスタ（ＨＢＴ）におい
ては、次に示す３つの大きな問題があった。

【００１７】第１に、第1のコレクタ層（コレクタコン
タクト側）及び第2のコレクタ層（ベース側）それぞれ
の不純物濃度及び厚さが適切に設定されていない。 （ａ） :第1のコレクタ層の濃度が高すぎる場合、イオ
ン注入のドーズ量を増大させなければならない。したが
って、ベース抵抗の増大やベース／コレクタ間のりーク
電流の増大などの不利をもたらさずに、空乏層の厚さを
増大させることは困雌である。

【００１８】（ｂ） 第1のコレクタ層の濃度が低過ぎ
る場合、イオン注入を行わなくても空乏化しており、コ
レクタ走行時間τ_Cが大きく、コレクタ抵抗も増大す
る。 （ｃ） 第2のコレクタ層の濃度が高すぎる場合、真性
部の空乏層が狭く、真性コレクタの容量だけでも大きく
なる。

【００１９】（ｄ） 外部コレクタの厚さを所望にする
ためにはイオン注入のドーズ量を増大させなければなら
ず、ペース抵抗の増大やベース／コレクタ間のリーク電
流の増大などの不利をもたらすことになる。厚さが不適
切であれば、外部コレクタ容量低減の効果が小さい。

【００２０】第２に、メサ境界付近のコレクタ空乏層の
広がりが考慮されていない。 . すなわち、:イオン注入時の横方向広がりにより、メ
サ境界の近傍では、真性コレクタ部でも空乏層が広が
り、コレクタ走行時間τ_Cが増大し、かつ、高電流密度
で動作する際の空間電荷の影響が顕在化するため、高速
化を図ることができない。微細化するほど、この問題が
蹟在化する。

【００２１】第３に、従来のＩnＧaＡs系のＨＢＴで
は、ＩnＧaＡsをイオン注入によって空乏化させること
が困難であり、イオン注入による外部コレクタの容量の
低減の効果がなかった。したがって、トランジスタの基
本動作特性を劣化させずに、近年の光通信システムにお
ける信号の伝送速度に対応した十分は動作速度か得られ
なかった。

【００２２】本発明はこのような事情に鑑みてなされた
ものであり、製造時にコレクタ層を適切な構造で２層に
形成することによって、真性コレクタ領域におけるベー
ス層近傍にのみ有効な空乏層を形成でき、トランジスタ
としての動作を大幅に高速化できるヘテロ構造バイポー
ラトランジスタ及びヘテロ構造バイポーラトランジスタ
の製造方法を提供することを目的とする。

【００２３】

【課題を解決するための手段】本発明は、半絶縁体基板
上に、コレクタコンタクト層と、コレクタ層と、ベース
層と、このベース層と異なる半導体でメサ型に形成され
たエミッタ層と、エミッタコンタクト層とを成形したヘ
テロ構造バイポーラトランジスタに適用される。

【００２４】そして、コレクタ層を、メサ型のエミッタ
層に対向する真性コレクタ領域とこの真性コレクタ領域
の外側に位置する外部コレクタ領域とで形成されてい
る。さらに、真性コレクタ領域内のベース層近傍位置及
び外部コレクタ領域にそれぞれ空乏層が形成され、ま
た、外部コレクタ領域に形成された空乏層の厚さが真性
コレクタ領域内に形成された空乏層の厚さの２倍以上３
倍以下に設定している。

【００２５】このように構成されたヘテロ構造バイポー
ラトランジスタにおいては、外部コレクタ領域において
は、空乏はコレクタ層全体に広がり、真性コレクタ領域
内においては、空乏層はコレクタ層のベース層に接する
領域だけで広がる。そして、外部コレクタ領域に形成さ
れた空乏層の厚さが真性コレクタ領域内に形成された空
乏層の厚さの２倍〜３倍に設定されている。この空乏層
の厚さの比を２〜３に設定することによって、トランジ
スタの基本動作特性に悪影響を与える事なく、ベース・
コレクタ接合容量Ｃ_BCとコレクタ走行時間τ_Cとを同時
に短縮でき、動作速度が上昇する。

【００２６】また、別の発明は、上述した発明のヘテロ
構想バイポーラトランジスタにおいて、コレクタ層をコ
レクタコンタクト層に接する第１のコレクタ層とベース
層に接する第２のコレクタ層とで構成し、第１、第２の
コレクタ層をＧaＡsで形成し、ベース層をＧaＡsで形成
さしエミッタ層をＩnＧａＰで形成している。

【００２７】さらに、別の発明は、上述した発明のヘテ
ロ構想バイポーラトランジスタにおいて、第１のコレク
タ層はＩｎＰで形成し、さらに、第２のコレクタ層を、
第１のコレクタ層側から順にＩnＰ、ＩnＧaＡsＰ、Ｉn
ＧaＡsとの３つの層、又は、、ＩnＰ、ＩnＧaＡsの２つ
の層で形成している。そして、ベース層をＩｎＧaＡsで
形成し、エミッタ層をＩnＰで形成している。

【００２８】また、本発明は、半絶縁体基板上に、第１
の導電型の不純物を高濃度にドープしたコレクタコンタ
クト層と、第１の導電型の不純物をドープしたコレクタ
層と、第２の導電型の不純物を高濃度にドープしたベー
ス層と、このベース層と異なる半導体で形成され第１の
導電型の不純物をドープしたエミッタ層と、第１の導電
型の不純物を高濃度にドープしたエミッタコンタクト層
とを順次成形し、エミッタ層をメサ型に形成し、メサ型
のエミッタ層に対向する真性コレクタ領域の外側に位置
する外部コレクタ領域に対してエミッタ層側からイオン
注入を行うヘテロ構造バイポーラトランジスタの製造方
法に適用される。

【００２９】そして、上記課題を解消するために、本発
明のヘテロ構造バイポーラトランジスタの製造方法にお
いては、コレクタ層を、コレクタコンタクト層に接する
第１のコレクタ層とベース層に接しコレクタ層の厚みの
１／２以下で１／３以上の厚みを有する第２のコレクタ
層とで構成している。

【００３０】さらに、第１のコレクタ層に対してドープ
する第１の導電型の不純物の濃度は、トランジスタを動
作させるバイアス条件では空乏化せずイオン注入により
空乏化する濃度である。第２のコレクタ層は、不純物に
対してノンドープ又は低不純物濃度である。

【００３１】さらに、外部コレクタ領域に対するイオン
注入の条件は、第１のコレクタ層の不純物の活性化率を
低減させて、ベース・コレクタ間の電圧が零の場合にお
いて空乏化する条件である。

【００３２】このように構成されたヘテロ構造バイポー
ラトランジスタの製造方法によれば、エミッタ層側から
外部コレクタ領域にイオン注入が実施され、この外部コ
レクタ領域は空乏化される。真性コレクタ領域はイオン
注入されないので、真性コレクタ領域のコレクタコンタ
クト層に接する高不純靴濃度を有する第１のコレクタ層
は空乏化されない。したがって、真性コレクタ領域にお
いては、低不純物濃度である第２のコレクタ層が空洞層
として残るのみであるので、真性コレクタ領域における
空洞層の厚みを任意の厚みに設定できる。

【００３３】また、別の発明は、上述した発明のヘテロ
構造バイポーラトランジスタの製造方法において、第１
のコレクタ層に対してドープする第１の導電型の不純物
の濃度は５×１０¹⁶ｃｍ^-3以上で１．５×１０¹⁷ｃｍ^-3
以下に設定し、第２のコレクタ層の不純物濃度は、２×
１０¹⁶ｃｍ^-3以下であるに設定している。

【００３４】さらに、別の発明は、上述した発明のヘテ
ロ構造バイポーラトランジスタの製造方法において、外
部コレクタ領域に対してエミッタ層側からイオン注入を
行う際のマスクは、メサ型のエミッタ層より広く形成し
ている。

【００３５】このように、メサ型のエミッタ層より広く
マスクを形成することによって、メサ境界の外側の周辺
部にイオン注入が実行されないので、真性コレクタ部に
おけるイオン注入に起因する空乏層の広がりが抑制され
るので、コレクタ走行時間τ _Cを短縮でき、動作の高速
化を図ることができる。

【００３６】

【発明の実施の形態】以下、本発明の各実施形態を図面
を用いて説明する。 （第１実施形態）図１は、本発明の第１実施形態に係わ
るヘテロ構造バイポーラトランジスタの概略構成を示す
断面模式図である。

【００３７】半絶縁性基板１２上に、高濃度の第１の導
電型の不純物を含むコレクタコンタクト層１３が形成さ
れ、このコレクタコンタクト層１３の上側に、コレクタ
コンタクト層１３の不純物濃度より低い濃度の第１の導
電型の不純物を含むコレクタ層１４が形成されている。

【００３８】このコレクタ層１４の上側に第２の導電型
の不純物を含むベース層１５が形成され、このベース層
１５の上側に第１の導電型の不純物を含を含むエミッタ
層１６が形成され、このエミッタ層１６の上側に、この
エミッタ層１６に対してオーム性接触をとるための高濃
度の第１の導電型の不純物を含を含むエミッタコンタク
ト層１７が形成されている。

【００３９】そして、コレクタコンタクト層１３上面に
おける両端近傍にコレクタ電極１８が取付けられ、ベー
ス層１５上面における両端近傍にベース電極１９が取付
けら、さらに、エミッタコレクタ層１７上面にエミッタ
電極２０が形成されている。

【００４０】そして、コレクタ層１４において、エミッ
タ層１６に対向する領域を真性コレクタ領域２１とし、
エミッタ層１６に対向しない真性領域の外側の領域を外
部コレクタ領域２２とする。外部コレクタ層２２は、全
厚みｔ₁に亘って空乏化されている。一方、真性コレク
タ領域２１においては、ベース層１５から厚みｔ₂だけ
空乏層２１ａが形成され、コレクタコンタクト層１３か
ら厚み（ｔ₁―ｔ₂）だけ空乏化されない非空乏層２１ｂ
が形成されている。

【００４１】この第１実施形態においては、外部コレク
タ領域２２に形成された空乏層の厚さｔ₁は、真性コレ
クタ領域２１に形成された空乏層２１ａの厚さｔ₂の２
倍以上、３倍以下に設定されている。 ２ｔ₂≦ｔ₁≦３ｔ₂ この第１実施形態のＨＢＴにおいては、第１の導電型の
不純物はｎ型不純物であり、第２の導電型の不純物はｐ
型不純物であるが、第１の導電型の不純物をｐ型不純物
とし、第２の導電型の不純物をｎ型不純物としてもよ
い。

【００４２】このように構成されたＨＢＴにおいては、
前述したように、外部コレクタ領域２２を空乏化してい
るので、ベース・コレクタ接合容量Ｃ_BCを低減できる。
さらに、真性コレクタ領域２１における空乏層２１ａの
幅を、この真性コレクタ領域２１の全幅の１／２以下で
かつ１／３以上に設定しているので、トランジスタの耐
電圧等の基本動作特性に悪影響を与える事なく、コレク
タ走行時間τ_Cを短縮できる。したがって、ＨＢＴの動
作速度が上昇する。

【００４３】（第２実施形態）図２は、本発明の第２実
施形態に係わるヘテロ構想バイポーラトランジスタ（Ｈ
ＢＴ）の製造方法を説明するための一つの製造工程を示
す図である。この図２に示す製造工程は、半絶縁基板上
に、コレクタコンタクト層からエミッタコンタクト層ま
での各層を生成した後に、エミッタコンタクト層及びエ
ミッタ層をエッチングにより、メサ型の形成した状態を
示す。

【００４４】この第２実施形態の製造方法においては、
コレクタ層、ベース層にＧａＡｓを採用し、エミッタ層
にＩｎＧａＰを採用している。

【００４５】半絶縁性ＧａＡｓ基板２４上に、高濃度の
ｎ型不純物を含むＧａＡｓからなるコレクタコンタクト
層２５を形成する。

【００４６】このコレクタコンタクト層２５の上側に、
ＧａＡｓからなる厚さ３００ｎｍの第１のコレクタ層２
６を形成する。この第１のコレクタ層２６に対して濃度
１×１０¹⁷ｃｍ^-3のｎ型の不純物をドーピングする。な
お、このドープするｎ型の不純物の濃度は、このＨＢＴ
を動作させるバイアス条件では空乏化せず後述するイオ
ン注入により空乏化する濃度である。

【００４７】この第１のコレクタ層２６の上側に、Ｇａ
Ａｓからなる厚さ２００ｎｍの第２のコレクタ層２７を
形成する。なお、この第２のコレクタ層２７に対して
は、意図的に不純物のドーピングを実施しない。また
は、常に空乏化するようにｎ型又はｐ型の不純物を、第
１のコレクタ層２６より低い不純物濃度でドーピングを
実施する。

【００４８】第２のコレクタ層２７の上側に、ＧａＡｓ
からなるベース層２８を形成する。このベース層２８に
対して均一濃度のｐ型の不純物をドーピングする。

【００４９】ベース層２８の上側に、ＩｎＧａＰからな
るエミッタ層２９を生成する。このエミッタ層２９に対
してｎ型不純物をドーピングする。エミッタ層２９の上
側に、高濃度のｎ型不純物を含むＧａＡｓからなるエミ
ッタコンタクト層３０を形成する。

【００５０】次に、図２に示すように、エミッタコンタ
クト層３０及びエミッタ層２９をエッチングによりメサ
型に形成する。

【００５１】その後、エミッタコンタクト層３０及びエ
ミッタ層２９の上面とメサ型の側面を覆うフォトレジス
トによるマスク３１を取付け、図中矢印で示すように、
エミッタ層２９側から、酸素のイオン注入を実施する。
この酸素のイオン注入の条件は、加速エネルギが１５０
ｋｅＶであり、ドーズ量は２×１０¹¹ｃｍ²である。そ
して、イオン注入後４８０℃で５分間アニーリングを実
施する。そして、マスク３１を溶剤で洗い流す。

【００５２】その後、図１に示すように、ベース層２
８、第２のコレクタ層２７及び第１のコレクタ層２６の
両側をエッチングして、コレクタコンタクト層１３の両
端を露出させる。そして、図１に示すように、コレクタ
コンタクト層２５上面にコレクタ電極を取付け、ベース
層２８上面におけるエミッタメサ近傍にベース電極を取
付け、さらに、エミッタコンタクト層３０の上面にエミ
ッタ電極を取付ける。

【００５３】次に、このような構成の第２実施形態のヘ
テロ構造バイポーラトランジスタの製造方法の特徴を説
明する。

【００５４】前述した酸素のイオン注入とアニールによ
って、フォトレジストからなるマスク３１に覆われてい
ない外部コレクタ領域の第１のコレクタ層２５は活性化
したキャリアの濃度が５×１０¹⁵ｃｍ^-3以下に低下し、
ＨＢＴを動作させるバイアス条件においては、ベース／
コレクタ間の電圧が零の状態においても、ほぼ全域に亘
って空乏化し、高抵抗化する。その結果、外部ベース・
コレクタ間容量Ｃ_BCが低減する。

【００５５】この第１コレクタ層２５のマスク３１に覆
われた真性領域には空乏化されない非空乏層３２が形成
される。

【００５６】また、第２のコレクタ層２７は、元々、不
純物濃度は小さいので、イオン注入以前から空乏化状態
を維持している。したがって、マスク３１に覆われた真
性コレクタ領域全体としては、ベース層２８側に第２の
コレクタ層２７からなる空乏層３３と第１のコレクタ層
２６からなる非空乏層３２とが形成されることになる。

【００５７】したがって、第２のコレクタ層２７の厚み
を調整することによって、真性コレクタ領域の空乏層３
３の厚みを任意に設定できる。空乏層３３の厚みを真性
コレクタ領域の全幅の１／２以下で、かつ１／３以上に
薄く設定しているので、トランジスタの耐電圧等の基本
動作特性に悪影響を与える事なく、コレクタ走行時間τ
cを短縮できる。

【００５８】なお、上記条件におけるイオン注入におい
ては、ベース層２８のシート抵抗、ベース層２８とベー
ス電極との間の接触抵抗はほとんど増加しない。

【００５９】したがって、前述したように、外部ベース
・コレクタ間容量Ｃ_BC及びコレクタ走行時間τ_Cを短縮
でき、ＨＢＴの動作速度を向上できる。

【００６０】さらに、この第２実施形態の製造方法によ
れば、イオン注入を実施するためのフォトレジストによ
るマスク３１は、エミッタコンタクト層３０及びエミッ
タ層２９の上面を、この上面より広く覆う（図２の実施
形態ではメサ型の側面までも覆う）ので、図５（ｂ）に
示すように、メサ境界の外側の周辺部にイオン注入が実
行されないので、真性コレクタ部におけるイオン注入に
起因する空乏層の広がりが抑制されるので、コレクタ走
行時間τ_Cを短縮でき、動作の高速化を図ることができ
る。

【００６１】なお、図５（ａ）は、マスク３１をエミッ
タコンタクト層３０及びエミッタ層２９の上面のみを覆
う場合における第１コレクタ層２７の状態を示す。イオ
ン注入に起因する空乏層の広がりが真性コレクタ部内に
及ぶので、コレクタ走行時間τ_Cを短縮できなく、動作
の高速化を図ることが困難である。

【００６２】（第３実施形態）図３は、本発明の第３実
施形態に係わるヘテロ構想バイポーラトランジスタの製
造方法を説明するための一つの製造工程を示す図であ
る。図２に示す第２実施形態の製造方法と同一部分には
同一符号を付して重複する部分の詳細説明を省略する。

【００６３】この第３実施形態の製造方法においては、
コレクタコンタクト層、第１のコレクタ層、エミッタ層
にＩｎＰを採用し、ベース層にＩｎＧａAｓを採用する
ともに、第２コレクタ層を３つの層で構成している。

【００６４】半絶縁性ＩｎＰ基板３５上に、高濃度のｎ
型不純物を含むＩｎＰからなるコレクタコンタクト層３
６を形成する。

【００６５】このコレクタコンタクト層３６の上側に、
ＩｎＰからなる厚さ３００ｎｍの第１のコレクタ層３７
を形成する。この第１のコレクタ層３７に対して、濃度
１×１０¹⁷ｃｍ^-3のｎ型の不純物をドーピングする。な
お、このドープするｎ型の不純物の濃度は、先に説明し
た第２実施形態の製造方法と同様に、このＨＢＴを動作
させるバイアス条件では空乏化せず後述するイオン注入
により空乏化する濃度である。

【００６６】この第１のコレクタ層３７の上側に、３層
構造からなる第２のコレクタ層３８ａ、３８ｂ、３８ｃ
を形成する。最下層の第２のコレクタ層３８ａは厚さ８
０ｎｍのIｎＰで形成され、中間層の第２のコレクタ層
３８ｂは厚さ２０ｎｍのIｎＧａＡｓＰで形成され、最
上層の第２のコレクタ層３８ｃは厚さ１００ｎｍのIｎ
ＧａＡｓで形成されている。なお、IｎＧａＡｓＰにお
ける組成比は、バンドギャップエネルギが１．０５ｍＶ
になるように設定されている。

【００６７】なお、この３層構造からなる第２のコレク
タ層３８ａ、３８ｂ、３８ｃに対して意図的に不純物は
ドープしないが、Solid-State Electronics ３８巻 19
95年1708頁に記載されているようにヘテロ接合の近傍に
おいてＰ型及ｎ型の不純物をドーピングした薄層を挿入
して、伝導体不連続の影響を低減することも可能であ
る。

【００６８】ただし、Ｐ型及びｎ型の不純物のドーピン
グ濃度は、第２のコレクタ層３８ａ、３８ｂ、３８ｃ
が、全ての厚さに亘って、空乏化する条件を満たす必要
がある。

【００６９】この３層構造からなる第２のコレクタ層３
８ａ、３８ｂ、３８ｃの上側に、ＩｎＧａＡｓからなる
ベース層３９を形成する。このベース層３９に対して高
濃度のｐ型の不純物をドーピングする。

【００７０】ベース層３９の上側に、ＩｎＰからなるエ
ミッタ層４０を生成する。このエミッタ層４０に対して
ｎ型不純物をドーピングする。エミッタ層４０の上側
に、高濃度のｎ型不純物を含むＩｎＧａＡｓからなるエ
ミッタコンタクト層４１を形成する。

【００７１】次に、図３に示すように、エミッタコンタ
クト層４１及びエミッタ層４０をエッチングによりメサ
型に形成する。

【００７２】その後、エミッタコンタクト層４１及びエ
ミッタ層４０の上面を、この上面より広く覆う（図３の
実施形態ではメサ型の側面までも覆う）フォトレジスト
によるマスク３１を取付け、図中矢印で示すように、エ
ミッタ層２９側から、酸素のイオン注入を実施する。こ
の酸素のイオン注入の条件は、加速エネルギが１８０ｋ
ｅＶであり、ドーズ量は３×１０¹¹ｃｍ^-2である。そし
て、イオン注入後４８０℃で５分間アニーリングを実施
する。そして、マスク３１を溶剤で洗い流す。

【００７３】その後、図１に示すように、ベース層３
９、第２のコレクタ層３８ａ、３８ｂ、３８ｃ及び第１
のコレクタ層３７のベース・コレクタ接合を残すように
エッチングして、コレクタコンタクト層３６を露出させ
る。

【００７４】そして、図１に示すように、コレクタコン
タクト層３６上面にコレクタ電極を取付け、ベース層３
９上面にベース電極を取付け、さらに、エミッタコンタ
クト層４１の上面にエミッタ電極を取付ける。

【００７５】次に、このような第３実施形態のヘテロ構
造バイポーラトランジスタの製造方法の特徴を説明す
る。

【００７６】前述した酸素のイオン注入とアニールによ
って、マスク３１に覆われていない外部コレクタ領域の
ＩｎＰからなる第１のコレクタ層３７は活性化したキャ
リアの濃度が５×１０¹⁵ｃｍ^-3以下に低下し、ＨＢＴを
動作させるバイアス条件においては、ベース・コレクタ
間の電圧が零の状態においても、ほぼ全域に亘って空乏
化する。その結果、外部ベース・コレクタ間容量Ｃ_BCが
低減する。

【００７７】この第１コレクタ層３７のマスク３１に覆
われた真性領域には空乏化されない非空乏層３２が形成
される。

【００７８】また、３層構造からなる第２のコレクタ層
３８ａ、３８ｂ、３８ｃは、元々、不純物濃度は小さい
ので、イオン注入以前から空乏化状態を維持している。
マスク３１に覆われた真性コレクタ領域全体としては、
ベース層３９側に第２のコレクタ層３８ａ、３８ｂ、３
８ｃからなる空乏層３３と第１のコレクタ層３７からな
る非空乏層３２とが形成されることになる。

【００７９】したがって、図２に示す第２実施形態の製
造方法と同様に、外部ベース・コレクタ間容量Ｃ_BC及び
コレクタ走行時間τ_Cを短縮でき、ＨＢＴの動作速度を
向上できる。

【００８０】さらに、この第３実施形態の製造方法にお
いては、第１のコレクタ層３７をＩｎＰを採用する条件
として、第２のコレクタ層を、それぞれＩｎＰ、ＩｎＧ
ａＡｓＰ、ＩｎＧａＡｓからなる３層構造としている。

【００８１】このように、第２のコレクタ層を３層構造
とることによって、単一層（１層）構造の特性４３に比
較して、ベース層３９からコレクタ層へ移動する電子の
流れがより円滑になる。

【００８２】なお、第１のコレクタ層３７の材料と第２
のコレクタ層３８ａ、３８ｂ、３８ｃの材料とを共通の
ＩｎＧａＡｓとした場合、コレクタ電圧が小さいという
問題を抱えるのみならず、外部コレクタ領域に対するイ
オン注入によって、ベース層のシート抵抗の増大等の及
ぼさずに、第１のコレクタ層３７を空乏化できない。

【００８３】したがって、上述したように、第２のコレ
クタ層をそれぞれＩｎＰ、ＩｎＧａＡｓＰ、ＩｎＧａＡ
ｓからなる３層構造とし、第１のコレクタ層３７にＩｎ
Ｐを採用することによって、ＩｎＧａＡｓ系ＨＢＴで
も、図１に示す構造を採用することが始めて可能となっ
た。

【００８４】その結果、たとえＩｎＰ材料を採用したＨ
ＢＴであったとしても、ベース・コレクタ間の逆耐圧は
ほとんど変化しないので、図２で示した第２実施形態の
製造方法で製造されたＨＢＴと同様に、トランジスタの
耐電圧等の基本動作特性に悪影響を与える事なく、コレ
クタ走行時間τ_Cを短縮できる。したがって、ＨＢＴの
動作速度を上昇させることが可能である。

【００８５】

【発明の効果】以上説明したように、本発明のヘテロ構
造バイポーラトランジスタ及びその製造方法において
は、製造時にコレクタ層を２層に形成することによっ
て、真性コレクタ領域におけるベース層近傍にのみ有効
な最適厚み比を有する空乏層を形成でき、ヘテロ構造バ
イポーラトランジスタとしての動作特性を大幅に高速化
できる。

【００８６】さらに、製造時にコレクタ層を２層に形成
するとともに、第２コレクタ層を３層構成とすることに
より、たとえＩｎＰ材料を採用したとしても、トランジ
スタの耐電圧等の基本動作特性に悪影響を与える事な
く、コレクタ走行時間τ_Cを短縮でき、動作速度を上昇
させることが可能なヘテロ構造バイポーラトランジスタ
を実現できる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係わるヘテロ構造バイ
ポーラトランジスタの概略構成を示す断面模式図

【図２】本発明の第２実施形態に係わるヘテロ構造バイ
ポーラトランジスタの製造方法における一つの製造工程
を示す図

【図３】本発明の第３実施形態に係わるヘテロ構造バイ
ポーラトランジスタの製造方法における一つの製造工程
を示す図

【図４】本発明の第２実施形態に係わるヘテロ構造バイ
ポーラトランジスタの製造方法におけるマスク形状の効
果を説明するための図

【図５】従来のヘテロ構造バイポーラトランジスタの概
略構成を示す断面模式図

【図６】同じく従来のヘテロ構造バイポーラトランジス
タの概略構成を示す断面模式図

【符号の説明】

１２、２４、３５…半絶縁性基板 １３、２５、３６…コレクタコンタクト層 １４、２６、３７…第１のコレクタ層 ２７、３８ａ、３８ｂ、３８ｃ…第２のコレクタ層 １５、２８、３９…ベース層 １６、２９、４０…エミッタ層 １７、３０、４１…エミッタコンタクト層 １８…コレクタ電極 １９…ベース電極 ２０…エミッタ電極 ２１ａ、３３…空乏層 ２１ｂ、３２…非空乏層 ３１…マスク

───────────────────────────────────────────────────── フロントページの続き (72)発明者 天野 好章 東京都港区南麻布五丁目10番27号 アンリ ツ株式会社内 (72)発明者 大久保 幸夫 東京都港区南麻布五丁目10番27号 アンリ ツ株式会社内 (72)発明者 小路 孝志 東京都港区南麻布五丁目10番27号 アンリ ツ株式会社内 Ｆターム(参考） 5F003 AP05 BA91 BA92 BC00 BC01 BC02 BC05 BC08 BC90 BE90 BF06 BG03 BM02 BM03 BP21 BP23 BP32 BP41

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半絶縁体基板上に、コレクタコンタクト
   層と、コレクタ層と、ベース層と、このベース層と異な
   る半導体でメサ型に形成されたエミッタ層と、エミッタ
   コンタクト層とを成形したヘテロ構造バイポーラトラン
   ジスタにおいて、 前記コレクタ層は、前記メサ型のエミッタ層に対向する
   真性コレクタ領域とこの真性コレクタ領域の外側に位置
   する外部コレクタ領域とで形成され、 前記真性コレクタ領域内のベース層近傍位置及び前記外
   部コレクタ領域にそれぞれ空乏層が形成され、 前記外部コレクタ領域に形成された空乏層の厚さが前記
   真性コレクタ領域内に形成された空乏層の厚さの２倍以
   上３倍以下に設定されていることを特徴とするヘテロ構
   造バイポーラトランジスタ。
2. 【請求項２】 前記コレクタ層は、前記コレクタコンタ
   クト層に接する第１のコレクタ層と前記ベース層に接す
   る第２のコレクタ層とで構成されるとともに、前記第
   １、第２のコレクタ層はＧaＡsで形成され、 前記ベース層はＧaＡsで形成され、 前記エミッタ層はＩnＧａＰで形成されたことを特徴と
   する請求項１記載のヘテロ構造バイポーラトランジス
   タ。
3. 【請求項３】 前記第１のコレクタ層はＩnＰで形成さ
   れ、 前記第２のコレクタ層は、前記第１のコレクタ層側から
   ＩnＰ、ＩnＧaＡsＰ、ＩnＧaＡsとの３つの層、又は、
   ＩnＰ、ＩnＧaＡsの２つの層で形成され、 前記ベース層はＩｎＧaＡsで形成され、前記エミッタ層
   はＩnＰで形成されたことを特徴とする請求項１記載の
   ヘテロ構造バイポーラトランジスタ。
4. 【請求項４】 半絶縁体基板上に、第１の導電型の不純
   物を高濃度にドープしたコレクタコンタクト層と、前記
   第１の導電型の不純物をドープしたコレクタ層と、第２
   の導電型の不純物を高濃度にドープしたベース層と、こ
   のベース層と異なる半導体で形成され前記第１の導電型
   の不純物をドープしたエミッタ層と、前記第１の導電型
   の不純物を高濃度にドープしたエミッタコンタクト層と
   を順次成形し、 前記エミッタ層をメサ型に形成し、 前記メサ型のエミッタ層に対向する真性コレクタ領域の
   外側に位置する外部コレクタ領域に対してエミッタ層側
   からイオン注入を行うヘテロ構造バイポーラトランジス
   タの製造方法において、 前記コレクタ層を、前記コレクタコンタクト層に接する
   第１のコレクタ層と前記ベース層に接し前記コレクタ層
   の厚みの１／２以下で１／３以上の厚みを有する第２の
   コレクタ層とで構成し、 前記第１のコレクタ層に対してドープする第１の導電型
   の不純物の濃度は、トランジスタを動作させるバイアス
   条件では空乏化せず前記イオン注入により空乏化する濃
   度であり、 前記第２のコレクタ層は、不純物に対してノンドープ又
   は低不純物濃度であり、 前記外部コレクタ領域に対するイオン注入の条件は、第
   １のコレクタ層の不純物の活性化率を低減させて、ベー
   ス・コレクタ間の電圧が零の場合において空乏化する条
   件であることを特徴とするヘテロ構造バイポーラトラン
   ジスタの製造方法。
5. 【請求項５】 前記第１のコレクタ層に対してドープす
   る第１の導電型の不純物の濃度は５×１０¹⁶ｃｍ^-3以上
   で１．５×１０¹⁷ｃｍ^-3以下であり、 前記第２のコレクタ層の不純物濃度は、２×１０16ｃｍ
   ^-3以下であることを特徴とする請求項４記載のヘテロ構
   造バイポーラトランジスタの製造方法。
6. 【請求項６】 前記外部コレクタ領域に対してエミッタ
   層側からイオン注入を行う際のマスクは、メサ型のエミ
   ッタ層より広く形成したことを特徴とする請求項４記載
   のヘテロ構造バイポーラトランジスタの製造方法。