JPH08107116A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH08107116A JPH08107116A JP24128194A JP24128194A JPH08107116A JP H08107116 A JPH08107116 A JP H08107116A JP 24128194 A JP24128194 A JP 24128194A JP 24128194 A JP24128194 A JP 24128194A JP H08107116 A JPH08107116 A JP H08107116A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- guard ring
- conductivity type
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ヘテロ接合バイポーラトランジスタにおける
過剰ベース電流の抑制と簡便な素子の微細化とを同時に
満足できるようにすることを目的とする。 【構成】 ショットキー障壁の存在によりこれに隣接す
るエミッタ層１１はバンドが持ち上げられ、このショッ
トキー障壁が形成されている領域の内側の部分はキャリ
アが空乏化する。すなわち、エミッタ層１１のショット
キー電極下の部分がガードリングとして機能する。
過剰ベース電流の抑制と簡便な素子の微細化とを同時に
満足できるようにすることを目的とする。 【構成】 ショットキー障壁の存在によりこれに隣接す
るエミッタ層１１はバンドが持ち上げられ、このショッ
トキー障壁が形成されている領域の内側の部分はキャリ
アが空乏化する。すなわち、エミッタ層１１のショット
キー電極下の部分がガードリングとして機能する。
Description
【０００１】
【産業上の利用分野】この発明は、ＩＩＩ−Ｖ族化合物
半導体などを用いた動作速度の速いヘテロ接合バイポー
ラトランジスタの素子構造に関するものである。
半導体などを用いた動作速度の速いヘテロ接合バイポー
ラトランジスタの素子構造に関するものである。
【０００２】
【従来の技術】ＩＩＩ−Ｖ族化合物半導体を用いたヘテ
ロ接合バイポーラトランジスタ（ＨＢＴ）は、従来のＳ
ｉバイポーラトランジスタに比べて動作速度が速いこと
が特徴であり、これは、用いる半導体材料の電気的特性
が優れていることが主な理由である。ここで、高速化と
低消費電力化のために「素子の微細化」が要求される点
は、ＨＢＴにとってもＳｉバイポーラトランジスタにと
っても同様のことである。すなわち、微細化により、寄
生抵抗や寄生容量を低減しなければ、ＨＢＴの本来の高
速性を有効に発揮させることはできない。
ロ接合バイポーラトランジスタ（ＨＢＴ）は、従来のＳ
ｉバイポーラトランジスタに比べて動作速度が速いこと
が特徴であり、これは、用いる半導体材料の電気的特性
が優れていることが主な理由である。ここで、高速化と
低消費電力化のために「素子の微細化」が要求される点
は、ＨＢＴにとってもＳｉバイポーラトランジスタにと
っても同様のことである。すなわち、微細化により、寄
生抵抗や寄生容量を低減しなければ、ＨＢＴの本来の高
速性を有効に発揮させることはできない。
【０００３】素子の微細化をするときにＨＢＴにおいて
問題となるのは、「過剰ベース電流」の影響により、電
流利得が低下することである。この過剰ベース電流は、
エミッタ／ベース接合の周辺に集中するため、エミッタ
の寸法が縮小され接合周辺長が接合面積に対して相対的
に大きくなると顕著になってくる。化合物半導体を用い
たＨＢＴで最も一般的なＡｌＧａＡｓ／ＧａＡｓＨＢＴ
では、エミッタ寸法が約１０μｍ程度となると問題とな
ってくる。
問題となるのは、「過剰ベース電流」の影響により、電
流利得が低下することである。この過剰ベース電流は、
エミッタ／ベース接合の周辺に集中するため、エミッタ
の寸法が縮小され接合周辺長が接合面積に対して相対的
に大きくなると顕著になってくる。化合物半導体を用い
たＨＢＴで最も一般的なＡｌＧａＡｓ／ＧａＡｓＨＢＴ
では、エミッタ寸法が約１０μｍ程度となると問題とな
ってくる。
【０００４】ここで、過剰ベース電流の原因は、エミッ
タから注入されたキャリアの一部が、コレクタに流れ込
まずに、コレクタが形成されていないベース層上（表
面）で表面再結合することにある。特に、ＧａＡｓにお
ける表面再結合速度は大きく、単位面積当たりの再結合
率で比較しても、真性部分すなわちバルクの再結合と同
程度かあるいはより大きくなる。
タから注入されたキャリアの一部が、コレクタに流れ込
まずに、コレクタが形成されていないベース層上（表
面）で表面再結合することにある。特に、ＧａＡｓにお
ける表面再結合速度は大きく、単位面積当たりの再結合
率で比較しても、真性部分すなわちバルクの再結合と同
程度かあるいはより大きくなる。
【０００５】この再結合を抑制する一手段としては、図
４に示すように、エミッタ／ベース接合周辺のベース面
上を、エミッタ層の一部を空乏化させることで保護す
る、いわゆる「ガードリング構造」がある。図４はガー
ドリング構造をもったｎｐｎ形ＡｌＧａＡｓ／ＧａＡｓ
ＨＢＴの構成を示す断面図であり、４０は高濃度のｎ形
ＩｎＧａＡｓからなるエミッタキャップ層、４１はｎ形
ＡｌＧａＡｓからなるエミッタ層である。また、４１ａ
はエミッタ層４１を周囲に延長して形成したガードリン
グ、４２はｐ形ＧａＡｓからなるベース層、４３はｎ形
ＧａＡｓからなるコレクタ層、４４はｎ型ＧａＡｓから
なるサブコレクタ層、４５はエミッタ電極、４６はベー
ス電極、４７はコレクタ電極である。
４に示すように、エミッタ／ベース接合周辺のベース面
上を、エミッタ層の一部を空乏化させることで保護す
る、いわゆる「ガードリング構造」がある。図４はガー
ドリング構造をもったｎｐｎ形ＡｌＧａＡｓ／ＧａＡｓ
ＨＢＴの構成を示す断面図であり、４０は高濃度のｎ形
ＩｎＧａＡｓからなるエミッタキャップ層、４１はｎ形
ＡｌＧａＡｓからなるエミッタ層である。また、４１ａ
はエミッタ層４１を周囲に延長して形成したガードリン
グ、４２はｐ形ＧａＡｓからなるベース層、４３はｎ形
ＧａＡｓからなるコレクタ層、４４はｎ型ＧａＡｓから
なるサブコレクタ層、４５はエミッタ電極、４６はベー
ス電極、４７はコレクタ電極である。
【０００６】また、同図（ｂ）は同図（ａ）に示したｎ
ｐｎ形ＡｌＧａＡｓ／ＧａＡｓＨＢＴの無バイアス時の
ガードリング４１ａ部分のバンドダイアグラム、同図
（ｃ）は、バイアス（動作）時のガードリング４１ａ部
分のバンドダイアグラムを示し、４８は素子部のエミッ
タ４１のバンド形状、４９は表面準位（トラップ）であ
る。このガードリング４１ａは、ベース層４２上の表面
再結合を押さえる方法としては有効である。
ｐｎ形ＡｌＧａＡｓ／ＧａＡｓＨＢＴの無バイアス時の
ガードリング４１ａ部分のバンドダイアグラム、同図
（ｃ）は、バイアス（動作）時のガードリング４１ａ部
分のバンドダイアグラムを示し、４８は素子部のエミッ
タ４１のバンド形状、４９は表面準位（トラップ）であ
る。このガードリング４１ａは、ベース層４２上の表面
再結合を押さえる方法としては有効である。
【０００７】
【発明が解決しようとする課題】しかしながら、このガ
ードリング４１ａも完全ではない。図４（ｂ），（ｃ）
に示すように、ガードリング４１ａの表面には深いエネ
ルギー準位が高密度に存在するためフェルミ準位が固定
され、その結果生じるガードリング４１ａ表面の表面チ
ャネルに電子が流れ込むからである。ここで、この表面
チャネル形状（ガードリングのポテンシャル分布）は、
ガードリング表面の深い準位の位置と、その準位にトラ
ップされた電荷の量に左右される。
ードリング４１ａも完全ではない。図４（ｂ），（ｃ）
に示すように、ガードリング４１ａの表面には深いエネ
ルギー準位が高密度に存在するためフェルミ準位が固定
され、その結果生じるガードリング４１ａ表面の表面チ
ャネルに電子が流れ込むからである。ここで、この表面
チャネル形状（ガードリングのポテンシャル分布）は、
ガードリング表面の深い準位の位置と、その準位にトラ
ップされた電荷の量に左右される。
【０００８】典型的なＡｌＧａＡｓ／ＧａＡｓＨＢＴや
ＩｎＧａＰ／ＧａＡｓＨＢＴにおいても、ガードリング
表面の深い準位はベース層と熱平行がとられており、図
４（ｃ）にも示したように、「エミッタのバンド形状４
８の端よりもガードリング４１ａ表面の表面チャネルの
エネルギーが低くなる」ことに関しては避けられない。
ＩｎＧａＰ／ＧａＡｓＨＢＴにおいても、ガードリング
表面の深い準位はベース層と熱平行がとられており、図
４（ｃ）にも示したように、「エミッタのバンド形状４
８の端よりもガードリング４１ａ表面の表面チャネルの
エネルギーが低くなる」ことに関しては避けられない。
【０００９】この不完全さを解消するのは、第２の手段
である「広いバンドギャップｐｎ接合」によるベース層
カバー構造である。図５は、この構成を示す断面図であ
り、同図において、５０は高濃度のｎ形ＩｎＧａＡｓか
らなるエミッタキャップ層、５１はｎ形のＧａＡｓから
なるエミッタ層、５２はｐ形のＧａＡｓからなるベース
層、５３はｎ形のＧａＡｓからなるコレクタ層、５４は
ｎ形のＧａＡｓからなるサブコレクタ層、５５はエミッ
タ電極、５６はベース電極、５７はコレクタ電極、５８
は伝導形を反転した反転領域である。また図５（ｂ），
（ｃ）は、それぞれ無バイアス時とバイアス時の反転領
域５８部分のバンドダイヤグラムであり、５９は形成さ
れる素子内部のエミッタ層５１のバンド形状である。
である「広いバンドギャップｐｎ接合」によるベース層
カバー構造である。図５は、この構成を示す断面図であ
り、同図において、５０は高濃度のｎ形ＩｎＧａＡｓか
らなるエミッタキャップ層、５１はｎ形のＧａＡｓから
なるエミッタ層、５２はｐ形のＧａＡｓからなるベース
層、５３はｎ形のＧａＡｓからなるコレクタ層、５４は
ｎ形のＧａＡｓからなるサブコレクタ層、５５はエミッ
タ電極、５６はベース電極、５７はコレクタ電極、５８
は伝導形を反転した反転領域である。また図５（ｂ），
（ｃ）は、それぞれ無バイアス時とバイアス時の反転領
域５８部分のバンドダイヤグラムであり、５９は形成さ
れる素子内部のエミッタ層５１のバンド形状である。
【００１０】この場合、ベース層５２に注入された少数
キャリアは、エミッタ／ベース電圧には無関係に、広い
バンドギャップ材料で形成されるエネルギー障壁で閉じ
込められ、ベース層５２の表面やベース電極５６に流れ
込むことはない。しかしながら、この第２の手段は、エ
ミッタ層５１を不純物拡散などの方法により不純物を導
入して伝導形を反転させる必要があるため、これを製造
するためのプロセス温度が高く、かつ、拡散マスクの形
成などの工程が必要となり複雑な製造工程となる。ま
た、電極形成のセルフアライン化が比較的難しいので、
素子の微細化には必ずしも適していない。
キャリアは、エミッタ／ベース電圧には無関係に、広い
バンドギャップ材料で形成されるエネルギー障壁で閉じ
込められ、ベース層５２の表面やベース電極５６に流れ
込むことはない。しかしながら、この第２の手段は、エ
ミッタ層５１を不純物拡散などの方法により不純物を導
入して伝導形を反転させる必要があるため、これを製造
するためのプロセス温度が高く、かつ、拡散マスクの形
成などの工程が必要となり複雑な製造工程となる。ま
た、電極形成のセルフアライン化が比較的難しいので、
素子の微細化には必ずしも適していない。
【００１１】以上のことにより、上述した従来よりある
「ガードリング構造」あるいは「広いバンドギャップｐ
ｎ接合」は、過剰ベース電流の抑制と簡便な素子の微細
化とを同時に満足できるものではないという問題があっ
た。
「ガードリング構造」あるいは「広いバンドギャップｐ
ｎ接合」は、過剰ベース電流の抑制と簡便な素子の微細
化とを同時に満足できるものではないという問題があっ
た。
【００１２】この発明は、以上のような問題点を解消す
るためになされたものであり、過剰ベース電流の抑制と
簡便な素子の微細化とを同時に満足できるようにするこ
とを目的とする。
るためになされたものであり、過剰ベース電流の抑制と
簡便な素子の微細化とを同時に満足できるようにするこ
とを目的とする。
【００１３】
【課題を解決するための手段】この発明のヘテロ接合バ
イポーラトランジスタは、エミッタ層より低抵抗率で第
１導電形のエミッタキャップ層が、第１導電形のエミッ
タ層の周辺部を残すようにエミッタ層上に形成される。
そして、このエミッタ層周辺部およびエミッタキャップ
層上に形成されるエミッタ電極は、そのエミッタ層の周
辺部とショットキー接合していることを特徴とする。ま
た、この発明のヘテロ接合バイポーラトランジスタは、
第２導電形のガードリング制御層がエミッタ層上の周辺
部に形成され、エミッタ電極と接続していることを特徴
とする。また、この発明のヘテロ接合バイポーラトラン
ジスタは、上述したガードリング制御層が、エミッタキ
ャップ層を介してエミッタ電極と接続し、かつエミッタ
キャップ層とはトンネル接合をしていることを特徴とす
る。そして、この発明のヘテロ接合バイポーラトランジ
スタは、エミッタ層上に形成されたガードリング制御層
が第２導電形のベース層と電気的に接続していることを
特徴とする。
イポーラトランジスタは、エミッタ層より低抵抗率で第
１導電形のエミッタキャップ層が、第１導電形のエミッ
タ層の周辺部を残すようにエミッタ層上に形成される。
そして、このエミッタ層周辺部およびエミッタキャップ
層上に形成されるエミッタ電極は、そのエミッタ層の周
辺部とショットキー接合していることを特徴とする。ま
た、この発明のヘテロ接合バイポーラトランジスタは、
第２導電形のガードリング制御層がエミッタ層上の周辺
部に形成され、エミッタ電極と接続していることを特徴
とする。また、この発明のヘテロ接合バイポーラトラン
ジスタは、上述したガードリング制御層が、エミッタキ
ャップ層を介してエミッタ電極と接続し、かつエミッタ
キャップ層とはトンネル接合をしていることを特徴とす
る。そして、この発明のヘテロ接合バイポーラトランジ
スタは、エミッタ層上に形成されたガードリング制御層
が第２導電形のベース層と電気的に接続していることを
特徴とする。
【００１４】
【作用】エミッタ層周辺には、その中のポテンシャル分
布を電気的に制御されて空乏化され、エミッタ層中央部
のエミッタとなる部分のバンド端よりも表面のエネルギ
ー位置が高い状態となる、能動的なガードリングが形成
される。
布を電気的に制御されて空乏化され、エミッタ層中央部
のエミッタとなる部分のバンド端よりも表面のエネルギ
ー位置が高い状態となる、能動的なガードリングが形成
される。
【００１５】
【実施例】以下この発明の１実施例を図を参照して説明
する。図１は、この発明の１実施例であるＨＢＴの構成
を示す断面図とバンドギャップ図である。同図（ａ）に
おいて、１０は高濃度のｎ形ＩｎＧａＡｓからなるエミ
ッタキャップ層、１１はｎ形ＩｎＧａＰからなるエミッ
タ層、１２はｐ形ＧａＡｓからなるベース層、１３はｎ
型ＧａＡｓからなるコレクタ層、１４はｎ型ＧａＡｓか
らなるサブコレクタ層、１５はエミッタ電極、１６はベ
ース電極、１７はコレクタ電極である。
する。図１は、この発明の１実施例であるＨＢＴの構成
を示す断面図とバンドギャップ図である。同図（ａ）に
おいて、１０は高濃度のｎ形ＩｎＧａＡｓからなるエミ
ッタキャップ層、１１はｎ形ＩｎＧａＰからなるエミッ
タ層、１２はｐ形ＧａＡｓからなるベース層、１３はｎ
型ＧａＡｓからなるコレクタ層、１４はｎ型ＧａＡｓか
らなるサブコレクタ層、１５はエミッタ電極、１６はベ
ース電極、１７はコレクタ電極である。
【００１６】ここで、エミッタ電極１５は、エミッタキ
ャップ層１０に対してはオーム性電極として働き、エミ
ッタ層１１に対してはショットキー電極として働く。そ
して、このエミッタ電極１５のショットキー電極として
の部分は、エミッタ層１１の一部をはさんでベース層１
２と対向する。また、図１（ｂ），（ｃ）は、図１
（ａ）の破線ＡＡ’に沿ってみた断面のバンドダイアグ
ラムであり、それぞれ無バイアス状態とバイアス状態と
を示す。
ャップ層１０に対してはオーム性電極として働き、エミ
ッタ層１１に対してはショットキー電極として働く。そ
して、このエミッタ電極１５のショットキー電極として
の部分は、エミッタ層１１の一部をはさんでベース層１
２と対向する。また、図１（ｂ），（ｃ）は、図１
（ａ）の破線ＡＡ’に沿ってみた断面のバンドダイアグ
ラムであり、それぞれ無バイアス状態とバイアス状態と
を示す。
【００１７】いずれの状態においても、ショットキー障
壁の存在によりこれに隣接するエミッタ層１１はバンド
が持ち上げられ、このショットキー障壁が形成されてい
る領域の内側の部分はキャリアが空乏化する。すなわ
ち、エミッタ層１１のショットキー電極下の部分がガー
ドリングとして機能する。そしてこれは、そのポテンシ
ャルがエミッタ電極１５のショットキー電極としての部
分とベース層１２の２つの電位で意図的に制御されてい
るので、従来のガードリングとは別種のものであり、こ
こでは「能動的ガードリング」と呼ぶ。
壁の存在によりこれに隣接するエミッタ層１１はバンド
が持ち上げられ、このショットキー障壁が形成されてい
る領域の内側の部分はキャリアが空乏化する。すなわ
ち、エミッタ層１１のショットキー電極下の部分がガー
ドリングとして機能する。そしてこれは、そのポテンシ
ャルがエミッタ電極１５のショットキー電極としての部
分とベース層１２の２つの電位で意図的に制御されてい
るので、従来のガードリングとは別種のものであり、こ
こでは「能動的ガードリング」と呼ぶ。
【００１８】図１（ｃ）の動作状態のバンドダイアグラ
ムで、能動的ガードリング部分のバンド形状と、その内
側の素子内部のエミッタバンド形状１８を比較すると、
能動的ガードリング部分１１ａの方がポテンシャルが高
くなることが分かる。すなわち、本願発明における能動
的ガードリングは、電子に対してはポテンシャルバリア
として働き、過剰ベース電流の抑制が可能となる。そし
て、この能動ガードリングを形成するようにしても、素
子の微細化を阻害するものではない。一方、図４（ｃ）
に示した従来の場合、素子内部のエミッタ部分に比べて
ガードリング部分（４８）のバンド端が低くなるので、
素子内部からガードリングの表面チャネルへの電流パス
が存在する。
ムで、能動的ガードリング部分のバンド形状と、その内
側の素子内部のエミッタバンド形状１８を比較すると、
能動的ガードリング部分１１ａの方がポテンシャルが高
くなることが分かる。すなわち、本願発明における能動
的ガードリングは、電子に対してはポテンシャルバリア
として働き、過剰ベース電流の抑制が可能となる。そし
て、この能動ガードリングを形成するようにしても、素
子の微細化を阻害するものではない。一方、図４（ｃ）
に示した従来の場合、素子内部のエミッタ部分に比べて
ガードリング部分（４８）のバンド端が低くなるので、
素子内部からガードリングの表面チャネルへの電流パス
が存在する。
【００１９】能動ガードリングが機能する１つの必要条
件は、素子の動作状態でガードリングの内側が完全に空
乏化していることである。エミッタ層の不純物濃度が一
定の階段形エミッタ構造の場合、厚さＷGRのガードリン
グの内側が空乏化するための条件は、ＷGR≦Ｗ1＋Ｗ2＝
［（２εs ／ｑＮE ）（ΔＥC −２ｋＴ／ｑ）］0.5 ＋
［（２εs ／ｑＮE ）（φ−ｋＴ／ｑ）］0.5 で近似的
に与えられる。
件は、素子の動作状態でガードリングの内側が完全に空
乏化していることである。エミッタ層の不純物濃度が一
定の階段形エミッタ構造の場合、厚さＷGRのガードリン
グの内側が空乏化するための条件は、ＷGR≦Ｗ1＋Ｗ2＝
［（２εs ／ｑＮE ）（ΔＥC −２ｋＴ／ｑ）］0.5 ＋
［（２εs ／ｑＮE ）（φ−ｋＴ／ｑ）］0.5 で近似的
に与えられる。
【００２０】ここで、Ｗ1 はエミッタ／ベース接合の空
乏化厚膜、Ｗ2 はショットキー障壁側の空乏化層厚、Ｎ
E はエミッタ濃度、ΔＥC はエミッタ／ベース接合のバ
ンド不連続エネルギー、φはショットキー障壁の高さで
ある。なお、εs は誘電率，ｑは電子電荷であり、ま
た、２ｋＴ／ｑとｋＴ／ｑは空乏層のボケによる補正項
である。例えば、エミッタ濃度ＮE が２×１０17／ｃｍ
3 のｎｐｎ形ＩｎＧａＰ／ＧａＡｓＨＢＴの場合、最大
のＷGRは約１０００Å程度と計算される。
乏化厚膜、Ｗ2 はショットキー障壁側の空乏化層厚、Ｎ
E はエミッタ濃度、ΔＥC はエミッタ／ベース接合のバ
ンド不連続エネルギー、φはショットキー障壁の高さで
ある。なお、εs は誘電率，ｑは電子電荷であり、ま
た、２ｋＴ／ｑとｋＴ／ｑは空乏層のボケによる補正項
である。例えば、エミッタ濃度ＮE が２×１０17／ｃｍ
3 のｎｐｎ形ＩｎＧａＰ／ＧａＡｓＨＢＴの場合、最大
のＷGRは約１０００Å程度と計算される。
【００２１】一方、ＷGAを狭く（薄く）していくと、エ
ミッタ／ベース接合界面のエミッタ側のベース界面から
のバンドの立ち上がりが、「一度下がってから立ち上が
っていく」状態より「ほぼ平坦な状態から下がることな
く立ち上がっていく」（図１（ｃ）能動的ガードリング
部分１１ａ）ようになり、そして、「初めから立ち上が
っていく」ような状態となっていく。この、初めから立
ち上がっていく状態、すなわち逆電界に反転した状態で
はガードリングの機能はそれ以上向上せず、このように
ならない条件は、ＷGR≧［（２εs ／ｑＮE ）（φ−Δ
ＥC ）］0.5 で与えられる。
ミッタ／ベース接合界面のエミッタ側のベース界面から
のバンドの立ち上がりが、「一度下がってから立ち上が
っていく」状態より「ほぼ平坦な状態から下がることな
く立ち上がっていく」（図１（ｃ）能動的ガードリング
部分１１ａ）ようになり、そして、「初めから立ち上が
っていく」ような状態となっていく。この、初めから立
ち上がっていく状態、すなわち逆電界に反転した状態で
はガードリングの機能はそれ以上向上せず、このように
ならない条件は、ＷGR≧［（２εs ／ｑＮE ）（φ−Δ
ＥC ）］0.5 で与えられる。
【００２２】この条件においては、上述と同様に、ＮE
が２×１０17／ｃｍ3 の場合、最小のＷGRは７４０Åと
計算され、これが「ほぼ平坦な状態から下がることなく
立ち上がっていく」状態となり、設計上の最適値とな
る。この厚さは、通常用いられるガードリングのそれよ
りも厚く、素子作成上、また耐圧の点で、特に障害とな
ることはない。以上のことにより、例えば、エミッタ濃
度ＮE が２×１０17／ｃｍ3 のｎｐｎ形ＩｎＧａＰ／Ｇ
ａＡｓＨＢＴの場合、ＷGRは７４０Å以上１０００Å以
下とすることが良い。
が２×１０17／ｃｍ3 の場合、最小のＷGRは７４０Åと
計算され、これが「ほぼ平坦な状態から下がることなく
立ち上がっていく」状態となり、設計上の最適値とな
る。この厚さは、通常用いられるガードリングのそれよ
りも厚く、素子作成上、また耐圧の点で、特に障害とな
ることはない。以上のことにより、例えば、エミッタ濃
度ＮE が２×１０17／ｃｍ3 のｎｐｎ形ＩｎＧａＰ／Ｇ
ａＡｓＨＢＴの場合、ＷGRは７４０Å以上１０００Å以
下とすることが良い。
【００２３】実施例２．上記実施例では、能動的ガード
リング中のポテンシャルを制御するのに、ショットキー
電極を用いたが、この構成に限るものではない。エミッ
タ層と逆の導電形をもつ半導体層でショットキー電極を
置き換えることによっても可能である。図２は、この発
明の第２の実施例であるＨＢＴの構成を示す断面図とバ
ンドギャップ図である。
リング中のポテンシャルを制御するのに、ショットキー
電極を用いたが、この構成に限るものではない。エミッ
タ層と逆の導電形をもつ半導体層でショットキー電極を
置き換えることによっても可能である。図２は、この発
明の第２の実施例であるＨＢＴの構成を示す断面図とバ
ンドギャップ図である。
【００２４】図２（ａ）において、２０は高濃度のｎ形
ＩｎＧａＡｓからなるエミッタキャップ層、２１はＡｌ
ＧａＡｓ組成傾斜層を組み合わせたｎ形ＡｌＧａＡｓ／
ＩｎＧａＰからなるエミッタ層、２２はｐ形ＧａＡｓか
らなるベース層、２３はｎ型ＧａＡｓからなるコレクタ
層、２４はｎ型ＧａＡｓからなるサブコレクタ層、２５
はエミッタ電極、２６はベース電極、２７はコレクタ電
極、２８はｐ形高濃度のＧａＡｓからなるガードリング
制御層である。ここで、ガードリング制御層２８は、エ
ミッタキャップ層２０とトンネル接合で電気的に接触さ
せ、さらにエミッタ層２１の一部をはさんでベース層２
２と対向させる。
ＩｎＧａＡｓからなるエミッタキャップ層、２１はＡｌ
ＧａＡｓ組成傾斜層を組み合わせたｎ形ＡｌＧａＡｓ／
ＩｎＧａＰからなるエミッタ層、２２はｐ形ＧａＡｓか
らなるベース層、２３はｎ型ＧａＡｓからなるコレクタ
層、２４はｎ型ＧａＡｓからなるサブコレクタ層、２５
はエミッタ電極、２６はベース電極、２７はコレクタ電
極、２８はｐ形高濃度のＧａＡｓからなるガードリング
制御層である。ここで、ガードリング制御層２８は、エ
ミッタキャップ層２０とトンネル接合で電気的に接触さ
せ、さらにエミッタ層２１の一部をはさんでベース層２
２と対向させる。
【００２５】図２（ｂ），（ｃ）は図２（ａ）に示され
た破線ＡＡ’に沿って見た断面のバンドダイアグラムで
あり、それぞれ無バイアス状態と動作状態とを示す。い
ずれの状態においても、ガードリング制御層２８の存在
により、これに隣接するエミッタ層２１のガードリング
制御層２８下の部分２１ａはバンドが持ち上げられてキ
ャリアは空乏化する。そして、これは動作状態において
も、素子部のエミッタ層２１のバンド状態を示すエミッ
タバンド形状２９より高いポテンシャルとなっており、
すなわち、このエミッタ層２１のガードリング制御層２
８下の部分は、能動的ガードリングとして機能する。
た破線ＡＡ’に沿って見た断面のバンドダイアグラムで
あり、それぞれ無バイアス状態と動作状態とを示す。い
ずれの状態においても、ガードリング制御層２８の存在
により、これに隣接するエミッタ層２１のガードリング
制御層２８下の部分２１ａはバンドが持ち上げられてキ
ャリアは空乏化する。そして、これは動作状態において
も、素子部のエミッタ層２１のバンド状態を示すエミッ
タバンド形状２９より高いポテンシャルとなっており、
すなわち、このエミッタ層２１のガードリング制御層２
８下の部分は、能動的ガードリングとして機能する。
【００２６】ところで、実施例１で示した、ｎ形ＩｎＧ
ａＰに対するショットキー障壁の高さに比べて、この実
施例におけるガードリング制御層２８によるエミッタ電
極２５とのバンドギャップエネルギーは大きい。すなわ
ち、図１（ｃ）と図２（ｃ）との比較でも明らかなよう
に、上記実施例１に比較してこの実施例２の方が、さら
に電子に対するポテンシャルバリアを高くできる。この
ため、実施例２の方が、能動的ガードリングとしての効
果がより高く、過剰ベース電流の抑制をより効果的に行
え、かつ、このガードリング制御層２８の形成は、上記
実施例と同様に素子の微細化を阻害するものではない。
ａＰに対するショットキー障壁の高さに比べて、この実
施例におけるガードリング制御層２８によるエミッタ電
極２５とのバンドギャップエネルギーは大きい。すなわ
ち、図１（ｃ）と図２（ｃ）との比較でも明らかなよう
に、上記実施例１に比較してこの実施例２の方が、さら
に電子に対するポテンシャルバリアを高くできる。この
ため、実施例２の方が、能動的ガードリングとしての効
果がより高く、過剰ベース電流の抑制をより効果的に行
え、かつ、このガードリング制御層２８の形成は、上記
実施例と同様に素子の微細化を阻害するものではない。
【００２７】なお、この実施例２においては、ガードリ
ング制御層２８はエミッタキャップ層２０を介してエミ
ッタ電極２５に接続しているが、これに限るものではな
い。ガードリング制御層２８上にはエミッタキャップ層
２０を設けずに直接エミッタ電極２５を形成し、ガード
リング制御層２８とエミッタ電極２５が直接接するよう
にしても良い。
ング制御層２８はエミッタキャップ層２０を介してエミ
ッタ電極２５に接続しているが、これに限るものではな
い。ガードリング制御層２８上にはエミッタキャップ層
２０を設けずに直接エミッタ電極２５を形成し、ガード
リング制御層２８とエミッタ電極２５が直接接するよう
にしても良い。
【００２８】実施例３．上記実施例２では、形成される
能動的ガードリング中のポテンシャルを制御するのに、
エミッタ電極に電気的に接続する高濃度のｐ形ＧａＡｓ
からなるガードリング制御層を用いたが、これに限るも
のではない。能動的ガードリングの効果は、ガードリン
グ制御層をベース電極に電気的に接触させることによっ
ても得られる。
能動的ガードリング中のポテンシャルを制御するのに、
エミッタ電極に電気的に接続する高濃度のｐ形ＧａＡｓ
からなるガードリング制御層を用いたが、これに限るも
のではない。能動的ガードリングの効果は、ガードリン
グ制御層をベース電極に電気的に接触させることによっ
ても得られる。
【００２９】図３は、この発明の第３の実施例である、
ｎｐｎ形ＩｎＧａＰ／ＧａＡｓＨＢＴの構成を示す断面
図とバンドギャップ図である。同図（ａ）において、３
０は高濃度のｎ型ＧａＡｓからなるエミッタキャップ
層、３１はＩｎＧａＰからなるエミッタ層、３２はｐ形
ＧａＡｓからなるベース層、３３はｎ型ＧａＡｓからな
るコレクタ層、３４はｎ形ＧａＡｓからなるサブコレク
タ層、３５はエミッタ電極、３６はベース電極、３７は
コレクタ電極、３８は高濃度のｐ形ＩｎＧａＰからなる
ガードリング制御層である。ここで、ガードリング制御
層３８は、ベース電極３６を介してベース層３２と電気
的に接触している。
ｎｐｎ形ＩｎＧａＰ／ＧａＡｓＨＢＴの構成を示す断面
図とバンドギャップ図である。同図（ａ）において、３
０は高濃度のｎ型ＧａＡｓからなるエミッタキャップ
層、３１はＩｎＧａＰからなるエミッタ層、３２はｐ形
ＧａＡｓからなるベース層、３３はｎ型ＧａＡｓからな
るコレクタ層、３４はｎ形ＧａＡｓからなるサブコレク
タ層、３５はエミッタ電極、３６はベース電極、３７は
コレクタ電極、３８は高濃度のｐ形ＩｎＧａＰからなる
ガードリング制御層である。ここで、ガードリング制御
層３８は、ベース電極３６を介してベース層３２と電気
的に接触している。
【００３０】図３（ｂ），（ｃ）は、図３（ａ）の破線
ＡＡ’に沿って見た断面のバンドダイアグラムであり、
それぞれ無バイアス状態と動作状態を示す。この実施例
３の構成では、エミッタ層３１のガードリング制御層３
８下の能動ガードリング部分における、ベース層３２か
らガードリング制御層３８へのバンドが高くなる部分３
１ａは、バイアスの状態に関係なく、能動ガードリング
内側の素子部のエミッタ層３１のバンド状態を示すエミ
ッタバンド形状３９より高い状態となっている。
ＡＡ’に沿って見た断面のバンドダイアグラムであり、
それぞれ無バイアス状態と動作状態を示す。この実施例
３の構成では、エミッタ層３１のガードリング制御層３
８下の能動ガードリング部分における、ベース層３２か
らガードリング制御層３８へのバンドが高くなる部分３
１ａは、バイアスの状態に関係なく、能動ガードリング
内側の素子部のエミッタ層３１のバンド状態を示すエミ
ッタバンド形状３９より高い状態となっている。
【００３１】すなわち、能動ガードリングの内側はキャ
リアが空乏化し、この能動ガードリングは電子に対して
常に高いポテンシャル障壁をもつ状態となる。このた
め、能動的ガードリングとして過剰ベース電流の抑制を
効果的に行え、かつ、上記実施例と同様に、この能動ガ
ードリング形成のためのガードリング制御層３８の存在
が素子の微細化を阻害するものではない。
リアが空乏化し、この能動ガードリングは電子に対して
常に高いポテンシャル障壁をもつ状態となる。このた
め、能動的ガードリングとして過剰ベース電流の抑制を
効果的に行え、かつ、上記実施例と同様に、この能動ガ
ードリング形成のためのガードリング制御層３８の存在
が素子の微細化を阻害するものではない。
【００３２】なお、上記実施例では、ｎｐｎ形のＩｎＧ
ａＰ／ＧａＡｓＨＢＴについて説明したが、これに限る
ものではない。ｐｎｐＨＢＴにおいても同様に適用で
き、また、用いる化合物半導体材料の種類を問うもので
はない。例えば、ＩｎＰ／ＩｎＧａＡｓＨＢＴ，ＩｎＡ
ｌＡｓ／ＩｎＧａＡｓＨＢＴなどにも応用できるもので
ある。ただし、一部の材料では、ショットキー障壁が小
さいものがあるので、上記実施例２，３の構成の方が効
果的な場合がある。
ａＰ／ＧａＡｓＨＢＴについて説明したが、これに限る
ものではない。ｐｎｐＨＢＴにおいても同様に適用で
き、また、用いる化合物半導体材料の種類を問うもので
はない。例えば、ＩｎＰ／ＩｎＧａＡｓＨＢＴ，ＩｎＡ
ｌＡｓ／ＩｎＧａＡｓＨＢＴなどにも応用できるもので
ある。ただし、一部の材料では、ショットキー障壁が小
さいものがあるので、上記実施例２，３の構成の方が効
果的な場合がある。
【００３３】
【発明の効果】以上説明したように、この発明によれ
ば、エミッタ層周辺にその中のポテンシャル分布を電気
的に制御された動的なガードリングを形成するようにし
たので、素子を微細化した際の過剰ベース電流を抑制で
きるという効果がある。このため、電流利得の劣化を防
ぐので、より効率の良い電流注入が可能となり電流利得
を向上できる。また、微細化が可能になったことによ
り、寄生容量や寄生抵抗の低減がなされ、マイクロ波Ｈ
ＢＴなどの電力利得の向上や、超高速集積回路の動作速
度の向上に寄与する。
ば、エミッタ層周辺にその中のポテンシャル分布を電気
的に制御された動的なガードリングを形成するようにし
たので、素子を微細化した際の過剰ベース電流を抑制で
きるという効果がある。このため、電流利得の劣化を防
ぐので、より効率の良い電流注入が可能となり電流利得
を向上できる。また、微細化が可能になったことによ
り、寄生容量や寄生抵抗の低減がなされ、マイクロ波Ｈ
ＢＴなどの電力利得の向上や、超高速集積回路の動作速
度の向上に寄与する。
【００３４】また、この発明によれば、ＨＢＴの低電力
化にとっても有効である。この発明によるＨＢＴの真性
部分のエミッタ／ベース接合面積は、エミッタキャップ
層で規定される。このため、これを形成するリソグラフ
ィーの精度が許す範囲で、エミッタ電極の寸法とは独立
に真性エミッタ／ベース領域を任意に縮小することが可
能である。このことにより、素子の動作電流密度を下げ
ることなく、すなわち良好な動作速度を保ちながら、動
作電流を低減できる。
化にとっても有効である。この発明によるＨＢＴの真性
部分のエミッタ／ベース接合面積は、エミッタキャップ
層で規定される。このため、これを形成するリソグラフ
ィーの精度が許す範囲で、エミッタ電極の寸法とは独立
に真性エミッタ／ベース領域を任意に縮小することが可
能である。このことにより、素子の動作電流密度を下げ
ることなく、すなわち良好な動作速度を保ちながら、動
作電流を低減できる。
【図１】 この発明の１実施例であるＨＢＴの構成を示
す断面図とバンドギャップ図である。
す断面図とバンドギャップ図である。
【図２】 この発明の第２の実施例であるＨＢＴの構成
を示す断面図とバンドギャップ図である。
を示す断面図とバンドギャップ図である。
【図３】 この発明の第３の実施例である、ｎｐｎ形Ｉ
ｎＧａＰ／ＧａＡｓＨＢＴの構成を示す断面図とバンド
ギャップ図である。
ｎＧａＰ／ＧａＡｓＨＢＴの構成を示す断面図とバンド
ギャップ図である。
【図４】 ガードリング構造をもったｎｐｎ形ＡｌＧａ
Ａｓ／ＧａＡｓＨＢＴの構成を示す断面図とバンドギャ
ップ図である。
Ａｓ／ＧａＡｓＨＢＴの構成を示す断面図とバンドギャ
ップ図である。
【図５】 広いバンドギャップｐｎ接合によるベース層
カバー構造を有するＨＢＴの構成を示す断面図とバンド
ギャップ図である。
カバー構造を有するＨＢＴの構成を示す断面図とバンド
ギャップ図である。
１０…ミッタキャップ層、１１…エミッタ層、１２…ベ
ース層、１３…コレクタ層、１４…サブコレクタ層、１
５…エミッタ電極、１６…ベース電極、１７…コレクタ
電極、１８…エミッタバンド形状。
ース層、１３…コレクタ層、１４…サブコレクタ層、１
５…エミッタ電極、１６…ベース電極、１７…コレクタ
電極、１８…エミッタバンド形状。
Claims (4)
- 【請求項１】 第１導電形のコレクタ層上に形成された
第２導電形のベース層と、 前記ベース層上に形成され、前記ベース層より広い禁止
帯幅を有する第１導電形のエミッタ層と、 その周辺を露出するように前記エミッタ層上に形成さ
れ、このエミッタ層より低抵抗率で第１導電形のエミッ
タキャップ層と、 前記エミッタ層の周辺の露出部とエミッタキャップ層と
の上に形成され、前記露出部とはショットキー接合を成
すエミッタ電極とを備えていることを特徴とするヘテロ
接合バイポーラトランジスタ。 - 【請求項２】 第１導電形のコレクタ層上に形成された
第２導電形のベース層と、 前記ベース層上に形成され、前記ベース層より広い禁止
帯幅を有する第１導電形のエミッタ層と、 前記エミッタ層の上の周辺部に形成された第２導電形の
ガードリング制御層と、 前記エミッタ層上に形成され、このエミッタ層より低抵
抗率で第１導電形のエミッタキャップ層と、 前記エミッタキャップ層上に周辺部では前記ガードリン
グ制御層と接続するように形成されたエミッタ電極とを
備えていることを特徴とするヘテロ接合バイポーラトラ
ンジスタ。 - 【請求項３】 第１導電形のコレクタ層上に形成された
第２導電形のベース層と、 前記ベース層上に形成され、前記ベース層より広い禁止
帯幅を有する第１導電形のエミッタ層と、 前記エミッタ層の上の周辺部に形成され、前記ベース層
と電気的に接続された第２導電形のガードリング制御層
と、 前記ガードリング制御層およびエミッタ層上に形成さ
れ、このエミッタ層より低抵抗率で第１導電形で、前記
ガードリング制御層とトンネル接合を形成するエミッタ
キャップ層と、 前記エミッタキャップ層上に形成されたエミッタ電極と
を備えていることを特徴とするヘテロ接合バイポーラト
ランジスタ。 - 【請求項４】 第１導電形のコレクタ層上に形成された
第２導電形のベース層と、 前記ベース層上に形成され、前記ベース層より広い禁止
帯幅を有する第１導電形のエミッタ層と、 前記エミッタ層の上の周辺部に形成され、前記ベース層
と電気的に接続された第２導電形のガードリング制御層
と、 前記ガードリング制御層およびエミッタ層上に形成さ
れ、このエミッタ層より低抵抗率で第１導電形のエミッ
タキャップ層と、 前記エミッタキャップ層上に形成されたエミッタ電極と
を備えていることを特徴とするヘテロ接合バイポーラト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24128194A JPH08107116A (ja) | 1994-10-05 | 1994-10-05 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24128194A JPH08107116A (ja) | 1994-10-05 | 1994-10-05 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107116A true JPH08107116A (ja) | 1996-04-23 |
Family
ID=17071932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24128194A Pending JPH08107116A (ja) | 1994-10-05 | 1994-10-05 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08107116A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003044861A1 (en) * | 2001-11-21 | 2003-05-30 | Koninklijke Philips Electronics N.V. | Heterojunction semiconductor device and method of manufacturing such device |
| JP2006294700A (ja) * | 2005-04-06 | 2006-10-26 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
-
1994
- 1994-10-05 JP JP24128194A patent/JPH08107116A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003044861A1 (en) * | 2001-11-21 | 2003-05-30 | Koninklijke Philips Electronics N.V. | Heterojunction semiconductor device and method of manufacturing such device |
| US7109567B2 (en) | 2001-11-21 | 2006-09-19 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing such device |
| CN100372125C (zh) * | 2001-11-21 | 2008-02-27 | Nxp股份有限公司 | 异质结半导体器件 |
| JP2006294700A (ja) * | 2005-04-06 | 2006-10-26 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067858B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
| JP3573737B2 (ja) | ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路 | |
| CN109671769B (zh) | 异质结双极晶体管 | |
| US4924283A (en) | Heterojunction bipolar transistor and process for fabricating same | |
| US10374071B2 (en) | Heterojunction bipolar transistor | |
| US7304333B2 (en) | Semiconductor device | |
| US7821037B2 (en) | Heterojunction bipolar transistor | |
| US5336909A (en) | Bipolar transistor with an improved collector structure | |
| JPH06268227A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0465552B2 (ja) | ||
| EP0092645B1 (en) | Transistor and circuit including a transistor | |
| JP2003007840A (ja) | 半導体装置及び半導体装置製造方法 | |
| JPH08107116A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5420457A (en) | Lateral high-voltage PNP transistor | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4861556B2 (ja) | ヘテロ構造バイポーラトランジスタ及びその製造方法 | |
| JP3044398B2 (ja) | バイポーラトランジスタ | |
| JPH088360B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JP3655143B2 (ja) | 高耐圧半導体装置 | |
| JP3256643B2 (ja) | 半導体装置 | |
| JP2001144097A (ja) | 半導体装置 | |
| JP2011003840A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2500334B2 (ja) | 半導体装置 | |
| JP2825345B2 (ja) | 高速ターンオン素子 | |
| JPH05343435A (ja) | 半導体装置 |