JP3655143B2 - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置 Download PDFInfo
- Publication number
- JP3655143B2 JP3655143B2 JP27745499A JP27745499A JP3655143B2 JP 3655143 B2 JP3655143 B2 JP 3655143B2 JP 27745499 A JP27745499 A JP 27745499A JP 27745499 A JP27745499 A JP 27745499A JP 3655143 B2 JP3655143 B2 JP 3655143B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- layer
- active layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高耐圧半導体装置に係り、特にＳＯＩ基板上の横型バイポーラトランジスタに関する。
【０００２】
【従来の技術】
ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に横型バイポーラトランジスタを形成して高耐圧半導体装置を構成することが従来行われている。図５は、かかる従来の横型バイポーラトランジスタの断面図を示すものである。
【０００３】
図５に示すように、半導体基板５１上に埋込酸化膜５２が形成され、その上には高抵抗のｎ型活性層５３が形成されている。ｎ型活性層５３表面にはｎ型拡散層５６が形成され、このｎ型拡散層５６表面には選択的に低抵抗のｎ型ベースコンタクト層５８、ｐ型コレクタ層５９、ｐ型エミッタ層５７がそれぞれ形成されている。ｎ型ベースコンタクト層５８上にはベース電極６２ｂ、ｐ型コレクタ層５９上にはコレクタ電極６２ｃ、ｐ型エミッタ層５７上にはエミッタ電極６２ａがそれぞれ形成されている。
【０００４】
なお、６０ａはＬＯＣＯＳ酸化膜、６０ｂは熱酸化膜であり、これらの酸化膜の上には絶縁膜６１が形成されている。ｎ型活性層５３には溝５３ａが形成され、この溝５３ａの中には５４を介して多結晶シリコン層５５が埋め込まれ、素子分離領域が形成されている。
【０００５】
このような構造の横型バイポーラトランジスタでは、ｎ型拡散層５６の不純物分布は、その表面で濃度が高く、深さが深くなるにつれて濃度が低くなるようなプロファイルを形成している。このために、ｐ型エミッタ層５７から注入されたホール電流の電流密度は、表面部分よりも深い部分で高くなる。
【０００６】
したがって、ｎ型活性層５３に対して半導体基板５１の電位が変動した場合、例えば、ｎ型活性層５３に対して半導体基板５１の電位が負の値になったとき、ｎ型活性層５３の埋込酸化膜５２との界面にｐ型反転層が形成され、ホール電流の電流経路の抵抗が著しく下がってしまうために、ｈＦＥ（コレクタ電流のエミッタ−コレクタ間電圧依存性）等の特性が半導体基板５１の電位に依存してしまうという問題があった。
【０００７】
【発明が解決しようとする課題】
以上のように、ＳＯＩ基板に形成された横型バイポーラトランジスタにおいては、活性層に対して半導体基板の電位が変動した場合、活性層の埋込酸化膜との界面に反転層が形成され、ホール電流の電流経路の抵抗が著しく下がってしまうために、ｈＦＥ等の特性が半導体基板の電位に依存してしまうという問題があった。
【０００８】
本発明は、かかる実情に鑑みてなされたものであり、ｈＦＥ等の特性が半導体基板の電位に依存しない構造を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
（構成）前記課題を解決するため、本発明の第１は、表面が絶縁領域で形成される基板の上に形成された高抵抗の第１導電型活性層と、この第１導電型活性層の表面に選択的に形成された当該第１導電型活性層よりも高濃度の第１の第１導電型半導体領域と、この第１の第１導電型半導体領域の表面に選択的に形成された第２導電型のエミッタ領域と、前記第１の第１導電型半導体領域と離間して前記第１導電型活性層の表面に選択的に形成された第２導電型のコレクタ領域と、前記第１の第１導電型半導体領域と離間して前記第１導電型活性層の表面に形成された当該第１導電型活性層よりも高濃度の第２の第１導電型半導体領域と、この第２の第１導電型半導体領域の表面に選択的に形成された第１導電型のベースコンタクト領域とを具備したことを特徴とする高耐圧半導体装置を提供する。
【００１１】
また、本発明の第２は、表面が絶縁領域で形成される基板の上に形成された高抵抗の第１導電型活性層と、この第１導電型活性層の表面に選択的に形成された当該第１導電型活性層よりも高濃度の第１導電型半導体領域と、この第１導電型半導体領域の表面に選択的に互いに離間して形成された第２導電型のエミッタ領域及び第１導電型のベースコンタクト領域と、前記第１導電型半導体領域と離間して前記第１導電型活性層の表面に選択的に形成された第２導電型のコレクタ領域とを具備したことを特徴とする高耐圧半導体装置を提供する。
【００１３】
かかる各本発明において、以下の構成を備えることが望ましい。
【００１４】
（１）前記第１の第１導電型半導体領域と前記第２の第１導電型半導体領域とは、概略同じ深さ及び概略同じ表面不純物濃度で構成されていること。
【００１５】
（２）前記第１導電型半導体領域の深さは、前記第１導電型活性層の厚みよりも小さいこと。
【００１６】
（３）前記第１導電型半導体領域の深さは、１μｍ以上であること。
【００１７】
（４）前記第１導電型半導体領域の表面不純物濃度は、５×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であること。
【００１８】
（５）前記第１導電型活性層の厚みは、１０μｍ以下であること。
【００１９】
（６）前記エミッタ領域と前記コレクタ領域との間の耐圧は、１０Ｖ以上８０Ｖ以下であること。
【００２０】
（７）前記エミッタ領域は、前記ベースコンタクト領域と前記エミッタ領域との間を除き、前記コレクタ領域によって取り囲まれていること。
【００２１】
（作用）
本発明によれば、第１導電型活性層の前記絶縁領域と接する界面に、基板の電圧によって反転層が形成された場合でも、エミッタ領域の下に形成された第１導電型半導体領域により、前記反転層を介して流れるエミッタ電流を抑制して、前記第１導電型活性層の表面側をエミッタ電流が流れるようにすることができる。したがって、ホール電流が反転層を介して流れることに起因して当該電流経路におけるエミッタ電流の抵抗が著しく下がってしまうことを防止でき、ｈＦＥ等の特性が半導体基板の電位に依存する問題を抑制することが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しつつ詳細に説明する。
【００２３】
（第１の実施形態）
図１は、本発明による高耐圧半導体装置に係る第１の実施形態の構成を示す上面図及び断面図である。図１（ａ）は装置の上面図を示し、図１（ｂ）及び図１（ｃ）はそれぞれ、図１（ａ）の線分ＡＡ´、ＢＢ´における装置の断面図である。
【００２４】
図１に示すように、横型バイポーラトランジスタがＳＯＩ基板に形成されている。まず、半導体基板１上に埋込酸化膜２が形成され、その上には高抵抗のｎ型活性層３が形成されている。ｎ型活性層３表面にはｎ型拡散層６が形成され、このｎ型拡散層６表面には選択的にｐ型エミッタ層７が形成されている。また、ｎ型活性層３表面にはｎ型拡散層６と離間して、低抵抗のｎ型ベースコンタクト層８、ｐ型コレクタ層９がそれぞれ選択的に形成されている。図１（ａ）からわかるように、ｎ型ベースコンタクト層８とｐ型エミッタ層７間の部分を除いて、ｐ型エミッタ層７の周囲を取り囲むようにｐ型コレクタ層９がパターン形成されている。かかるパターン構成では、ｎ型ベースコンタクト層８とｐ型エミッタ層７間において、ベース電流がｐ型コレクタ層９によるポテンシャルの影響を受けにくくなり良好なトランジスタ特性を得ることができるからである。
【００２５】
さらに、ｎ型ベースコンタクト層８上にはベース電極１２ｂが、ｐ型コレクタ層９上にはコレクタ電極１２ｃ、１２ｄ、１２ｅが、ｐ型エミッタ層７上にはエミッタ電極１２ａがそれぞれ形成されている。コレクタ電極１２ｄ、１２ｅはともにｎ型ベースコンタクト層８に近い部分に設けられており、これによりコンタクト抵抗を低減することが可能である。
【００２６】
なお、１０ａはＬＯＣＯＳ酸化膜、１０ｂは熱酸化膜であり、これらの酸化膜の上には絶縁膜１１が形成されている。ｎ型活性層３には溝３ａが形成され、この溝３ａの中には４を介して多結晶シリコン層５が埋め込まれ、素子分離領域が形成されている。
【００２７】
かかる本実施形態の構造によれば、ｎ型拡散層６がｎ型活性層３表面に選択的に形成されてｐ型エミッタ層７の周囲のｎ型活性層３表面部分においてｎ型の不純物濃度が低くなるため、エミッタ電流（ホール電流）はｎ型活性層３の表面に近い部分を流れるようになる。このため、ｎ型活性層３の埋込酸化膜２との界面に反転層が形成された場合でも、当該反転層を介して流れるエミッタ電流を抑制して、ｎ型活性層３の表面側をエミッタ電流が流れるようにすることができる。したがって、ホール電流が上記反転層を介して流れることに起因して当該電流経路におけるエミッタ電流の抵抗が著しく下がってしまうことを防止でき、ｈＦＥ等の特性が半導体基板の電位に依存する問題を抑制することが可能となる。
【００２８】
図４は、本発明の横型バイポーラトランジスタにおけるコレクタ−エミッタ間電圧とコレクタ電流との関係を示す特性図である。また、図６は、図５に示す従来の横型バイポーラトランジスタにおけるコレクタ−エミッタ間電圧とコレクタ電流との関係を示す特性図である。
【００２９】
図４に示すように、本発明の横型バイポーラトランジスタによれば、コレクタ−エミッタ間電圧の増加に伴いコレクタ電流は良好な飽和特性を示す。一方、従来の横型バイポーラトランジスタでは、コレクタ−エミッタ間電圧が上昇すると一度飽和特性は示すが、コレクタ−エミッタ間電圧がさらに上昇すると、コレクタ電流の更なる増加が引き起こされてコレクタ電流の飽和特性は劣化してしまう。
【００３０】
以上のように、従来の横型バイポーラトランジスタにおいて、コレクタ電流の飽和特性が劣化する理由は具体的には以下の現象によるものと考えられる。即ち、ｎ型活性層５３部分が薄くなる（ＳＯＩ層が薄くなる）と、ｎ型活性層５３の埋込酸化膜５２との界面に形成されたｐ型反転層を介してエミッタ電流（ホール電流）が流れやすくなる。また、コレクタ−エミッタ間電圧が増加することに伴って、空乏層はｐ型コレクタ層５９側から伸びるとともに埋込酸化膜５２側からも伸びる。このように空乏層が伸びると、実効的なベース幅が急激に減少し、これによってあるコレクタ−エミッタ間電圧においてコレクタ電流が急増し、図６に示した飽和特性の劣化が生じてしまう。
【００３１】
これに対して、本発明の横型バイポーラトランジスタによれば、上述したようにエミッタ電流（ホール電流）はｎ型活性層３の表面に近い部分を流れるようになるため、ｎ型活性層３の埋込酸化膜２との界面に生ずる反転層を介して流れるエミッタ電流を抑制することができる。したがって、空乏層の伸びによる実効的なベース幅の変化の影響を受けにくいので、コレクタ−エミッタ間電圧が増加してもコレクタ電流の飽和特性は良好なものとなる。
【００３２】
なお、上記した現象は、ｎ型活性層３の部分が１０μｍ以下と薄くなる（ＳＯＩ層が薄くなる）と顕著になる現象である。特に、エミッタ層の周囲を取り囲むようにコレクタ層が形成されている場合には、エミッタ層の直下部分に形成される反転層に向かって、その周囲からコレクタ層及び半導体基板による空乏層が伸びてお互いにつながる結果、当該反転層を流れているエミッタ電流の遮断の効果が大きくなる。このため、かかる場合には実効的なベース幅の現象によりコレクタ電流の飽和特性が劣化するという問題は深刻である。本発明によれば、かかる場合にもコレクタ電流の飽和特性を良好に保つことが可能である。
【００３３】
（第２の実施形態）
図２は、本発明による高耐圧半導体装置に係る第２の実施形態の構成を示す上面図及び断面図である。図２（ａ）は装置の上面図を示し、図２（ｂ）は図２（ａ）の線分ＡＡ´における装置の断面図である。なお、図２（ａ）の装置のＢＢ´における断面は図１（ｃ）と同様なので省略する。また、図１と同一部分には同一の符号を付して示し詳細な説明は省略する。
【００３４】
本実施形態のおける特徴部分は、ｎ型ベースコンタクト層８の周囲にｎ型拡散層２１が形成されている点である。即ち、ｎ型拡散層２１はｎ型拡散層６と離間してｎ型活性層３の表面に選択的に形成され、このｎ型拡散層２１の表面にはｎ型ベースコンタクト層８が選択的に形成された構造となっている。
【００３５】
かかる構造により、第１の実施形態と同様な効果が得られる他、ｎ型ベースコンタクト層８とｐ型エミッタ層７との間のベース抵抗を効果的に下げることが可能となる。かかる構成においては、ｎ型拡散層６を形成する工程と同時にｎ型拡散層２１を形成することが可能であるため、工程数を増加させることなく容易にコレクタ電流の飽和特性の向上、並びにベース抵抗の減少という効果を達成することが可能となる。
【００３６】
（第３の実施形態）
図３は、本発明による高耐圧半導体装置に係る第２の実施形態の構成を示す上面図及び断面図である。図３（ａ）は装置の上面図を示し、図３（ｂ）は図３（ａ）の線分ＡＡ´における装置の断面図である。なお、図３（ａ）の装置のＢＢ´における断面は図１（ｃ）と同様なので省略する。また、図１と同一部分には同一の符号を付して示し詳細な説明は省略する。
【００３７】
本実施形態のおける特徴部分は、ｎ型ベースコンタクト層８及びｐ型エミッタ層７を含むようにｎ型拡散層３１が形成されている点である。即ち、ｎ型拡散層３１はｎ型活性層３の表面に選択的に形成され、このｎ型拡散層３１の表面にはｎ型ベースコンタクト層８及びｐ型エミッタ層７が選択的に形成された構造となっている。ｎ型拡散層３１のパターン形状はＴ字状である。ｐ型コレクタ層９は、かかるｎ型拡散層３１と離間してｎ型活性層３の表面に選択的に形成されている。
【００３８】
かかる構造によれば、ｎ型ベースコンタクト層８は、ｎ型拡散層３１を介してｐ型エミッタ層７へと接続している。このため、第１の実施形態と同様な効果が得られる他、ｎ型ベースコンタクト層８とｐ型エミッタ層７との間のベース抵抗を第２の実施形態よりも効果的に下げることが可能となる。かかる構成においても、ｎ型拡散層３１を形成するだけで、工程数を増加させることなく容易にコレクタ電流の飽和特性の向上、並びにベース抵抗の減少という効果を達成することが可能となる。
【００３９】
上記した各実施形態において、第１導電型半導体領域（ｎ型拡散層６、２１、３１）の深さは、本発明の効果を得るために１μｍ以上であることが好ましく、典型的には５μｍとした。また、かかる第１導電型半導体領域の表面不純物濃度は、５×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であることが好ましい。これは、５×１０15ｃｍ-3よりも濃度が低いと本発明の効果を達成しにくくなり、逆に５×１０16ｃｍ-3よりも濃度が高いと耐圧が劣化しやすくなるからである。さらにまた、本発明は、エミッタ領域とコレクタ領域との間の耐圧が１０Ｖ以上８０Ｖ以下であるものに対して、特に効果的に適用できる。
【００４０】
なお、本発明は限定されることはない。例えば、上記した実施形態では、第１導電型半導体領域の深さは第１導電型活性層の厚みよりも小さいが、これに限られず、第１導電型半導体領域が埋め込み絶縁膜に達する構成であってもよい。
【００４１】
また、エミッタ領域は、ベースコンタクト領域とエミッタ領域との間を除き、コレクタ領域によって取り囲まれている構成が採用されているが、エミッタ領域が完全にコレクタ領域によって取り囲まれている構成を採用することも可能である。
【００４２】
その他、本発明の趣旨を逸脱しない範囲で種々変形して実施することが可能である。
【００４３】
【発明の効果】
本発明によれば、エミッタ電流は素子の表面側を流れるようになり、半導体層の埋込絶縁膜との界面に形成される反転層の影響を受けないので、特性の良好な高耐圧バイポーラ素子を提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明による高耐圧半導体装置に係る第１の実施形態の構成を示す上面図及び断面図。
【図２】 本発明による高耐圧半導体装置に係る第２の実施形態の構成を示す上面図及び断面図。
【図３】 本発明による高耐圧半導体装置に係る第３の実施形態の構成を示す上面図及び断面図。
【図４】 本発明による高耐圧半導体装置のコレクタ−エミッタ間電圧とコレクタ電流との関係を示す特性図。
【図５】 従来例の高耐圧半導体装置の構成を示す断面図。
【図６】 従来例の高耐圧半導体装置のコレクタ−エミッタ間電圧とコレクタ電流との関係を示す特性図。
【符号の説明】
１…半導体基板
２…埋込酸化膜
３…ｎ型活性層
４…酸化膜
５…多結晶シリコン層
６…ｎ型エミッタ下拡散層（ｎ型拡散層）
７…ｐ型エミッタ層
８…ｎ型ベースコンタクト層
９…ｐ型コレクタ層
１０ａ、１０ｂ…酸化膜
１１…絶縁膜
１２ａ…エミッタ電極
１２ｂ…ベース電極
１２ｃ…コレクタ電極
２１…ｎ型ベースコンタクト下拡散層（ｎ型拡散層）
３１…ｎ型拡散層
【発明の属する技術分野】
本発明は、高耐圧半導体装置に係り、特にＳＯＩ基板上の横型バイポーラトランジスタに関する。
【０００２】
【従来の技術】
ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に横型バイポーラトランジスタを形成して高耐圧半導体装置を構成することが従来行われている。図５は、かかる従来の横型バイポーラトランジスタの断面図を示すものである。
【０００３】
図５に示すように、半導体基板５１上に埋込酸化膜５２が形成され、その上には高抵抗のｎ型活性層５３が形成されている。ｎ型活性層５３表面にはｎ型拡散層５６が形成され、このｎ型拡散層５６表面には選択的に低抵抗のｎ型ベースコンタクト層５８、ｐ型コレクタ層５９、ｐ型エミッタ層５７がそれぞれ形成されている。ｎ型ベースコンタクト層５８上にはベース電極６２ｂ、ｐ型コレクタ層５９上にはコレクタ電極６２ｃ、ｐ型エミッタ層５７上にはエミッタ電極６２ａがそれぞれ形成されている。
【０００４】
なお、６０ａはＬＯＣＯＳ酸化膜、６０ｂは熱酸化膜であり、これらの酸化膜の上には絶縁膜６１が形成されている。ｎ型活性層５３には溝５３ａが形成され、この溝５３ａの中には５４を介して多結晶シリコン層５５が埋め込まれ、素子分離領域が形成されている。
【０００５】
このような構造の横型バイポーラトランジスタでは、ｎ型拡散層５６の不純物分布は、その表面で濃度が高く、深さが深くなるにつれて濃度が低くなるようなプロファイルを形成している。このために、ｐ型エミッタ層５７から注入されたホール電流の電流密度は、表面部分よりも深い部分で高くなる。
【０００６】
したがって、ｎ型活性層５３に対して半導体基板５１の電位が変動した場合、例えば、ｎ型活性層５３に対して半導体基板５１の電位が負の値になったとき、ｎ型活性層５３の埋込酸化膜５２との界面にｐ型反転層が形成され、ホール電流の電流経路の抵抗が著しく下がってしまうために、ｈＦＥ（コレクタ電流のエミッタ−コレクタ間電圧依存性）等の特性が半導体基板５１の電位に依存してしまうという問題があった。
【０００７】
【発明が解決しようとする課題】
以上のように、ＳＯＩ基板に形成された横型バイポーラトランジスタにおいては、活性層に対して半導体基板の電位が変動した場合、活性層の埋込酸化膜との界面に反転層が形成され、ホール電流の電流経路の抵抗が著しく下がってしまうために、ｈＦＥ等の特性が半導体基板の電位に依存してしまうという問題があった。
【０００８】
本発明は、かかる実情に鑑みてなされたものであり、ｈＦＥ等の特性が半導体基板の電位に依存しない構造を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
（構成）前記課題を解決するため、本発明の第１は、表面が絶縁領域で形成される基板の上に形成された高抵抗の第１導電型活性層と、この第１導電型活性層の表面に選択的に形成された当該第１導電型活性層よりも高濃度の第１の第１導電型半導体領域と、この第１の第１導電型半導体領域の表面に選択的に形成された第２導電型のエミッタ領域と、前記第１の第１導電型半導体領域と離間して前記第１導電型活性層の表面に選択的に形成された第２導電型のコレクタ領域と、前記第１の第１導電型半導体領域と離間して前記第１導電型活性層の表面に形成された当該第１導電型活性層よりも高濃度の第２の第１導電型半導体領域と、この第２の第１導電型半導体領域の表面に選択的に形成された第１導電型のベースコンタクト領域とを具備したことを特徴とする高耐圧半導体装置を提供する。
【００１１】
また、本発明の第２は、表面が絶縁領域で形成される基板の上に形成された高抵抗の第１導電型活性層と、この第１導電型活性層の表面に選択的に形成された当該第１導電型活性層よりも高濃度の第１導電型半導体領域と、この第１導電型半導体領域の表面に選択的に互いに離間して形成された第２導電型のエミッタ領域及び第１導電型のベースコンタクト領域と、前記第１導電型半導体領域と離間して前記第１導電型活性層の表面に選択的に形成された第２導電型のコレクタ領域とを具備したことを特徴とする高耐圧半導体装置を提供する。
【００１３】
かかる各本発明において、以下の構成を備えることが望ましい。
【００１４】
（１）前記第１の第１導電型半導体領域と前記第２の第１導電型半導体領域とは、概略同じ深さ及び概略同じ表面不純物濃度で構成されていること。
【００１５】
（２）前記第１導電型半導体領域の深さは、前記第１導電型活性層の厚みよりも小さいこと。
【００１６】
（３）前記第１導電型半導体領域の深さは、１μｍ以上であること。
【００１７】
（４）前記第１導電型半導体領域の表面不純物濃度は、５×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であること。
【００１８】
（５）前記第１導電型活性層の厚みは、１０μｍ以下であること。
【００１９】
（６）前記エミッタ領域と前記コレクタ領域との間の耐圧は、１０Ｖ以上８０Ｖ以下であること。
【００２０】
（７）前記エミッタ領域は、前記ベースコンタクト領域と前記エミッタ領域との間を除き、前記コレクタ領域によって取り囲まれていること。
【００２１】
（作用）
本発明によれば、第１導電型活性層の前記絶縁領域と接する界面に、基板の電圧によって反転層が形成された場合でも、エミッタ領域の下に形成された第１導電型半導体領域により、前記反転層を介して流れるエミッタ電流を抑制して、前記第１導電型活性層の表面側をエミッタ電流が流れるようにすることができる。したがって、ホール電流が反転層を介して流れることに起因して当該電流経路におけるエミッタ電流の抵抗が著しく下がってしまうことを防止でき、ｈＦＥ等の特性が半導体基板の電位に依存する問題を抑制することが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照しつつ詳細に説明する。
【００２３】
（第１の実施形態）
図１は、本発明による高耐圧半導体装置に係る第１の実施形態の構成を示す上面図及び断面図である。図１（ａ）は装置の上面図を示し、図１（ｂ）及び図１（ｃ）はそれぞれ、図１（ａ）の線分ＡＡ´、ＢＢ´における装置の断面図である。
【００２４】
図１に示すように、横型バイポーラトランジスタがＳＯＩ基板に形成されている。まず、半導体基板１上に埋込酸化膜２が形成され、その上には高抵抗のｎ型活性層３が形成されている。ｎ型活性層３表面にはｎ型拡散層６が形成され、このｎ型拡散層６表面には選択的にｐ型エミッタ層７が形成されている。また、ｎ型活性層３表面にはｎ型拡散層６と離間して、低抵抗のｎ型ベースコンタクト層８、ｐ型コレクタ層９がそれぞれ選択的に形成されている。図１（ａ）からわかるように、ｎ型ベースコンタクト層８とｐ型エミッタ層７間の部分を除いて、ｐ型エミッタ層７の周囲を取り囲むようにｐ型コレクタ層９がパターン形成されている。かかるパターン構成では、ｎ型ベースコンタクト層８とｐ型エミッタ層７間において、ベース電流がｐ型コレクタ層９によるポテンシャルの影響を受けにくくなり良好なトランジスタ特性を得ることができるからである。
【００２５】
さらに、ｎ型ベースコンタクト層８上にはベース電極１２ｂが、ｐ型コレクタ層９上にはコレクタ電極１２ｃ、１２ｄ、１２ｅが、ｐ型エミッタ層７上にはエミッタ電極１２ａがそれぞれ形成されている。コレクタ電極１２ｄ、１２ｅはともにｎ型ベースコンタクト層８に近い部分に設けられており、これによりコンタクト抵抗を低減することが可能である。
【００２６】
なお、１０ａはＬＯＣＯＳ酸化膜、１０ｂは熱酸化膜であり、これらの酸化膜の上には絶縁膜１１が形成されている。ｎ型活性層３には溝３ａが形成され、この溝３ａの中には４を介して多結晶シリコン層５が埋め込まれ、素子分離領域が形成されている。
【００２７】
かかる本実施形態の構造によれば、ｎ型拡散層６がｎ型活性層３表面に選択的に形成されてｐ型エミッタ層７の周囲のｎ型活性層３表面部分においてｎ型の不純物濃度が低くなるため、エミッタ電流（ホール電流）はｎ型活性層３の表面に近い部分を流れるようになる。このため、ｎ型活性層３の埋込酸化膜２との界面に反転層が形成された場合でも、当該反転層を介して流れるエミッタ電流を抑制して、ｎ型活性層３の表面側をエミッタ電流が流れるようにすることができる。したがって、ホール電流が上記反転層を介して流れることに起因して当該電流経路におけるエミッタ電流の抵抗が著しく下がってしまうことを防止でき、ｈＦＥ等の特性が半導体基板の電位に依存する問題を抑制することが可能となる。
【００２８】
図４は、本発明の横型バイポーラトランジスタにおけるコレクタ−エミッタ間電圧とコレクタ電流との関係を示す特性図である。また、図６は、図５に示す従来の横型バイポーラトランジスタにおけるコレクタ−エミッタ間電圧とコレクタ電流との関係を示す特性図である。
【００２９】
図４に示すように、本発明の横型バイポーラトランジスタによれば、コレクタ−エミッタ間電圧の増加に伴いコレクタ電流は良好な飽和特性を示す。一方、従来の横型バイポーラトランジスタでは、コレクタ−エミッタ間電圧が上昇すると一度飽和特性は示すが、コレクタ−エミッタ間電圧がさらに上昇すると、コレクタ電流の更なる増加が引き起こされてコレクタ電流の飽和特性は劣化してしまう。
【００３０】
以上のように、従来の横型バイポーラトランジスタにおいて、コレクタ電流の飽和特性が劣化する理由は具体的には以下の現象によるものと考えられる。即ち、ｎ型活性層５３部分が薄くなる（ＳＯＩ層が薄くなる）と、ｎ型活性層５３の埋込酸化膜５２との界面に形成されたｐ型反転層を介してエミッタ電流（ホール電流）が流れやすくなる。また、コレクタ−エミッタ間電圧が増加することに伴って、空乏層はｐ型コレクタ層５９側から伸びるとともに埋込酸化膜５２側からも伸びる。このように空乏層が伸びると、実効的なベース幅が急激に減少し、これによってあるコレクタ−エミッタ間電圧においてコレクタ電流が急増し、図６に示した飽和特性の劣化が生じてしまう。
【００３１】
これに対して、本発明の横型バイポーラトランジスタによれば、上述したようにエミッタ電流（ホール電流）はｎ型活性層３の表面に近い部分を流れるようになるため、ｎ型活性層３の埋込酸化膜２との界面に生ずる反転層を介して流れるエミッタ電流を抑制することができる。したがって、空乏層の伸びによる実効的なベース幅の変化の影響を受けにくいので、コレクタ−エミッタ間電圧が増加してもコレクタ電流の飽和特性は良好なものとなる。
【００３２】
なお、上記した現象は、ｎ型活性層３の部分が１０μｍ以下と薄くなる（ＳＯＩ層が薄くなる）と顕著になる現象である。特に、エミッタ層の周囲を取り囲むようにコレクタ層が形成されている場合には、エミッタ層の直下部分に形成される反転層に向かって、その周囲からコレクタ層及び半導体基板による空乏層が伸びてお互いにつながる結果、当該反転層を流れているエミッタ電流の遮断の効果が大きくなる。このため、かかる場合には実効的なベース幅の現象によりコレクタ電流の飽和特性が劣化するという問題は深刻である。本発明によれば、かかる場合にもコレクタ電流の飽和特性を良好に保つことが可能である。
【００３３】
（第２の実施形態）
図２は、本発明による高耐圧半導体装置に係る第２の実施形態の構成を示す上面図及び断面図である。図２（ａ）は装置の上面図を示し、図２（ｂ）は図２（ａ）の線分ＡＡ´における装置の断面図である。なお、図２（ａ）の装置のＢＢ´における断面は図１（ｃ）と同様なので省略する。また、図１と同一部分には同一の符号を付して示し詳細な説明は省略する。
【００３４】
本実施形態のおける特徴部分は、ｎ型ベースコンタクト層８の周囲にｎ型拡散層２１が形成されている点である。即ち、ｎ型拡散層２１はｎ型拡散層６と離間してｎ型活性層３の表面に選択的に形成され、このｎ型拡散層２１の表面にはｎ型ベースコンタクト層８が選択的に形成された構造となっている。
【００３５】
かかる構造により、第１の実施形態と同様な効果が得られる他、ｎ型ベースコンタクト層８とｐ型エミッタ層７との間のベース抵抗を効果的に下げることが可能となる。かかる構成においては、ｎ型拡散層６を形成する工程と同時にｎ型拡散層２１を形成することが可能であるため、工程数を増加させることなく容易にコレクタ電流の飽和特性の向上、並びにベース抵抗の減少という効果を達成することが可能となる。
【００３６】
（第３の実施形態）
図３は、本発明による高耐圧半導体装置に係る第２の実施形態の構成を示す上面図及び断面図である。図３（ａ）は装置の上面図を示し、図３（ｂ）は図３（ａ）の線分ＡＡ´における装置の断面図である。なお、図３（ａ）の装置のＢＢ´における断面は図１（ｃ）と同様なので省略する。また、図１と同一部分には同一の符号を付して示し詳細な説明は省略する。
【００３７】
本実施形態のおける特徴部分は、ｎ型ベースコンタクト層８及びｐ型エミッタ層７を含むようにｎ型拡散層３１が形成されている点である。即ち、ｎ型拡散層３１はｎ型活性層３の表面に選択的に形成され、このｎ型拡散層３１の表面にはｎ型ベースコンタクト層８及びｐ型エミッタ層７が選択的に形成された構造となっている。ｎ型拡散層３１のパターン形状はＴ字状である。ｐ型コレクタ層９は、かかるｎ型拡散層３１と離間してｎ型活性層３の表面に選択的に形成されている。
【００３８】
かかる構造によれば、ｎ型ベースコンタクト層８は、ｎ型拡散層３１を介してｐ型エミッタ層７へと接続している。このため、第１の実施形態と同様な効果が得られる他、ｎ型ベースコンタクト層８とｐ型エミッタ層７との間のベース抵抗を第２の実施形態よりも効果的に下げることが可能となる。かかる構成においても、ｎ型拡散層３１を形成するだけで、工程数を増加させることなく容易にコレクタ電流の飽和特性の向上、並びにベース抵抗の減少という効果を達成することが可能となる。
【００３９】
上記した各実施形態において、第１導電型半導体領域（ｎ型拡散層６、２１、３１）の深さは、本発明の効果を得るために１μｍ以上であることが好ましく、典型的には５μｍとした。また、かかる第１導電型半導体領域の表面不純物濃度は、５×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であることが好ましい。これは、５×１０15ｃｍ-3よりも濃度が低いと本発明の効果を達成しにくくなり、逆に５×１０16ｃｍ-3よりも濃度が高いと耐圧が劣化しやすくなるからである。さらにまた、本発明は、エミッタ領域とコレクタ領域との間の耐圧が１０Ｖ以上８０Ｖ以下であるものに対して、特に効果的に適用できる。
【００４０】
なお、本発明は限定されることはない。例えば、上記した実施形態では、第１導電型半導体領域の深さは第１導電型活性層の厚みよりも小さいが、これに限られず、第１導電型半導体領域が埋め込み絶縁膜に達する構成であってもよい。
【００４１】
また、エミッタ領域は、ベースコンタクト領域とエミッタ領域との間を除き、コレクタ領域によって取り囲まれている構成が採用されているが、エミッタ領域が完全にコレクタ領域によって取り囲まれている構成を採用することも可能である。
【００４２】
その他、本発明の趣旨を逸脱しない範囲で種々変形して実施することが可能である。
【００４３】
【発明の効果】
本発明によれば、エミッタ電流は素子の表面側を流れるようになり、半導体層の埋込絶縁膜との界面に形成される反転層の影響を受けないので、特性の良好な高耐圧バイポーラ素子を提供することが可能となる。
【図面の簡単な説明】
【図１】 本発明による高耐圧半導体装置に係る第１の実施形態の構成を示す上面図及び断面図。
【図２】 本発明による高耐圧半導体装置に係る第２の実施形態の構成を示す上面図及び断面図。
【図３】 本発明による高耐圧半導体装置に係る第３の実施形態の構成を示す上面図及び断面図。
【図４】 本発明による高耐圧半導体装置のコレクタ−エミッタ間電圧とコレクタ電流との関係を示す特性図。
【図５】 従来例の高耐圧半導体装置の構成を示す断面図。
【図６】 従来例の高耐圧半導体装置のコレクタ−エミッタ間電圧とコレクタ電流との関係を示す特性図。
【符号の説明】
１…半導体基板
２…埋込酸化膜
３…ｎ型活性層
４…酸化膜
５…多結晶シリコン層
６…ｎ型エミッタ下拡散層（ｎ型拡散層）
７…ｐ型エミッタ層
８…ｎ型ベースコンタクト層
９…ｐ型コレクタ層
１０ａ、１０ｂ…酸化膜
１１…絶縁膜
１２ａ…エミッタ電極
１２ｂ…ベース電極
１２ｃ…コレクタ電極
２１…ｎ型ベースコンタクト下拡散層（ｎ型拡散層）
３１…ｎ型拡散層
Claims (9)
- 表面が絶縁領域で形成される基板の上に形成された高抵抗の第１導電型活性層と、この第１導電型活性層の表面に選択的に形成された当該第１導電型活性層よりも高濃度の第１の第１導電型半導体領域と、この第１の第１導電型半導体領域の表面に選択的に形成された第２導電型のエミッタ領域と、前記第１の第１導電型半導体領域と離間して前記第１導電型活性層の表面に選択的に形成された第２導電型のコレクタ領域と、前記第１の第１導電型半導体領域と離間して前記第１導電型活性層の表面に形成された当該第１導電型活性層よりも高濃度の第２の第１導電型半導体領域と、この第２の第１導電型半導体領域の表面に選択的に形成された第１導電型のベースコンタクト領域とを具備したことを特徴とする高耐圧半導体装置。
- 表面が絶縁領域で形成される基板の上に形成された高抵抗の第１導電型活性層と、この第１導電型活性層の表面に選択的に形成された当該第１導電型活性層よりも高濃度の第１導電型半導体領域と、この第１導電型半導体領域の表面に選択的に互いに離間して形成された第２導電型のエミッタ領域及び第１導電型のベースコンタクト領域と、前記第１導電型半導体領域と離間して前記第１導電型活性層の表面に選択的に形成された第２導電型のコレクタ領域とを具備したことを特徴とする高耐圧半導体装置。
- 前記第１の第１導電型半導体領域と前記第２の第１導電型半導体領域とは、同じ深さ及び同じ表面不純物濃度で構成されていることを特徴とする請求項１記載の高耐圧半導体装置。
- 前記第１導電型半導体領域の深さは、前記第１導電型活性層の厚みよりも小さいことを特徴とする請求項１乃至３のいずれか１項に記載の高耐圧半導体装置。
- 前記第１導電型半導体領域の深さは、１μｍ以上であることを特徴とする請求項１乃至４のいずれか１項に記載の高耐圧半導体装置。
- 前記第１導電型半導体領域の表面不純物濃度は、５×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であることを特徴とする請求項１乃至５のいずれか１項に記載の高耐圧半導体装置。
- 前記第１導電型活性層の厚みは、１０μｍ以下であることを特徴とする請求項１乃至６のいずれか１項に記載の高耐圧半導体装置。
- 前記エミッタ領域と前記コレクタ領域との間の耐圧は、１０Ｖ以上８０Ｖ以下であることを特徴とする請求項１乃至７のいずれか１項に記載の高耐圧半導体装置。
- 前記エミッタ領域は、前記ベースコンタクト領域と前記エミッタ領域との間を除き、前記コレクタ領域によって取り囲まれていることを特徴とする請求項１乃至８のいずれか１項に記載の高耐圧半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27745499A JP3655143B2 (ja) | 1999-09-29 | 1999-09-29 | 高耐圧半導体装置 |
| US09/670,548 US6563193B1 (en) | 1999-09-28 | 2000-09-27 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27745499A JP3655143B2 (ja) | 1999-09-29 | 1999-09-29 | 高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102387A JP2001102387A (ja) | 2001-04-13 |
| JP3655143B2 true JP3655143B2 (ja) | 2005-06-02 |
Family
ID=17583818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27745499A Expired - Fee Related JP3655143B2 (ja) | 1999-09-28 | 1999-09-29 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3655143B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5441724B2 (ja) | 2010-01-08 | 2014-03-12 | パナソニック株式会社 | Ｅｓｄ保護素子、半導体装置およびプラズマディスプレイ装置 |
| JP6137208B2 (ja) * | 2015-01-26 | 2017-05-31 | トヨタ自動車株式会社 | 半導体装置 |
-
1999
- 1999-09-29 JP JP27745499A patent/JP3655143B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001102387A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8450828B2 (en) | Semiconductor device | |
| US6246092B1 (en) | High breakdown voltage MOS semiconductor apparatus | |
| JP3602751B2 (ja) | 高耐圧半導体装置 | |
| JP4526179B2 (ja) | 半導体装置 | |
| JP3802935B2 (ja) | 高耐圧型半導体装置 | |
| JP2001144307A (ja) | Ｓｏｉ型半導体装置 | |
| EP0503605B1 (en) | Insulated gate type bipolar-transistor with overvoltage protection | |
| JP4460741B2 (ja) | 電力用半導体素子及びその製造方法 | |
| JPH06268227A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH07130996A (ja) | 高耐圧半導体素子 | |
| US6563193B1 (en) | Semiconductor device | |
| JP4177229B2 (ja) | 半導体装置とその製造方法 | |
| JP3655143B2 (ja) | 高耐圧半導体装置 | |
| JP4074074B2 (ja) | 半導体装置 | |
| JP3977518B2 (ja) | 静電誘導半導体装置 | |
| JP3515298B2 (ja) | 半導体装置 | |
| JP4029549B2 (ja) | 半導体装置 | |
| JP2002141505A (ja) | 電界効果トランジスタ | |
| JP2004288873A (ja) | 半導体装置 | |
| JP3649056B2 (ja) | 半導体装置 | |
| JP2916158B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPH0789588B2 (ja) | 横型導電変調型ｍｏｓｆｅｔ | |
| JPH07226503A (ja) | 横形絶縁ゲートバイポーラトランジスタ | |
| JP2000058869A (ja) | 半導体装置 | |
| JP3433729B2 (ja) | トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040812 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050223 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140311 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |