CN109671769B - 异质结双极晶体管 - Google Patents

异质结双极晶体管 Download PDF

Info

Publication number
CN109671769B
CN109671769B CN201811122861.1A CN201811122861A CN109671769B CN 109671769 B CN109671769 B CN 109671769B CN 201811122861 A CN201811122861 A CN 201811122861A CN 109671769 B CN109671769 B CN 109671769B
Authority
CN
China
Prior art keywords
layer
collector
collector layer
base
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811122861.1A
Other languages
English (en)
Other versions
CN109671769A (zh
Inventor
梅本康成
小屋茂树
大部功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN202210679343.XA priority Critical patent/CN115188805A/zh
Publication of CN109671769A publication Critical patent/CN109671769A/zh
Application granted granted Critical
Publication of CN109671769B publication Critical patent/CN109671769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H01L29/0826—Pedestal collectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及异质结双极晶体管。本发明提供一种能够抑制HBT的输入输出特性的线性度降低的HBT。在基板上层叠有集电极层、基极层以及发射极层。集电极层包含渐变型半导体层，该渐变型半导体层的电子亲和力从接近基极层的侧朝向远离基极层的侧增大。基极层的接近集电极层的侧的界面上的电子亲和力与渐变型半导体层的接近基极层的侧的界面上的电子亲和力相等。

Description

异质结双极晶体管
技术领域
本发明涉及异质结双极晶体管。
背景技术
作为构成便携式终端的功率扩大器模块的晶体管，主要使用异质结双极晶体管(HBT)。作为HBT所需的特性，可列举在高频区域下高效率、高增益、高输出、高耐压、低失真等诸多项目。特别是最近，要求在以高输出工作的HBT中为低失真且高性能(高效率、高增益)。
在专利文献1中，公开了以实现高效率为目的的HBT。该HBT依次具备发射极层、基极层、集电极层以及子集电极层。集电极层包含相邻的多个子区域。在各个子区域中，能带隙是固定的，或者是线性变化的。在子区域之间，集电极中的载流子行进的能带边缘是连续的。在各子区域间的界面形成有二维或者伪二维的电荷层，以补偿由子区域间的电子亲和力和能带隙的差异产生的伪电场。
集电极层的一个子区域由电子亲和力从基极层朝向子集电极层逐渐增大的渐变型半导体形成。在该子区域(渐变型半导体层)和基极层之间，配置有由电子亲和力从基极层朝向子集电极层逐渐变小的反向渐变型半导体构成的子区域(反向渐变型半导体层)。在渐变型半导体层和反向渐变型半导体层的界面，配置有二维电荷层(δ掺杂层)。其中，渐变型半导体层是指混晶半导体的构成元素的混晶比发生变化以使电子亲和力从基极层朝向子集电极层逐渐增大的半导体层。反向渐变型半导体层电子亲和力混晶半导体的构成元素的混晶比发生变化以使电子亲和力从基极层朝向子集电极层逐渐变小的半导体层。
对于该HBT而言，集电极层和基极层形成异质结，属于所谓的双异质结双极晶体管(DHBT)的范畴。在DHBT中，期待通过降低偏置电压来提高功率扩大器的效率。
在DHBT中，能够期待通过降低偏置电压来提高效率，但由于形成于反向渐变型半导体层和渐变型半导体层的界面的能垒，在电子传输中会产生被称作阻塞效应的障碍。有时会因为该阻塞效应，而不能有效发挥DHBT的效率提高的效果。在专利文献1所公开的DHBT中，在反向渐变型半导体层和渐变型半导体层的界面配置δ掺杂层来降低能垒，由此实现效率提高。
专利文献1：日本特开2000－332023号公报
通过本申请的发明人的研究，判明了在专利文献1所公开的DHBT的构造中，在高输出时输入输出特性的线性度降低(失真增加)。在高输出时输入输出特性的线性度降低的理由如下。
在专利文献1所公开的HBT中，通过配置δ掺杂层，在基极层附近的集电极层存在高浓度的区域。该高浓度的区域为使基极与集电极间电容的电压依赖性(Cbc－Vbc特性)的线性度降低的重要因素。Cbc－Vbc特性的线性度的降低导致作为表示功率扩大器的失真的一个指标的邻道泄漏功率比(ACLR)劣化。
发明内容
本发明的目的在于提供一种能够抑制HBT的输入输出特性的线性度降低的HBT。
本发明的第一观点的异质结双极晶体管，
具有层叠在基板上的集电极层、基极层以及发射极层，
上述集电极层包含渐变型半导体层，上述渐变型半导体层的电子亲和力从接近上述基极层的侧朝向远离上述基极层的侧增大，
上述基极层的接近上述集电极层的侧的界面上的电子亲和力与上述渐变型半导体层的接近上述基极层的侧的界面上的电子亲和力相等。
在基极层和集电极层的界面，不会形成针对电子的能垒。在集电极层的渐变型半导体层内，也不会形成针对电子的能垒。因此，能够抑制由阻塞效应引起的截止频率的降低。而且，无需在接近基极层的侧的集电极层内配置δ掺杂层等高浓度层。因此，能够抑制输入输出特性的线性度的降低。
本发明的第二观点的异质结双极晶体管在第一观点的异质结双极晶体管的结构的基础上，具有如下特征：
上述基极层的电子亲和力从接近上述发射极层的侧的界面朝向接近上述集电极层的侧的界面增大。
由于电子因在基极层内产生的有效电场而漂移，所以能够进一步改善高频性能、ACLR。
本发明的第三观点的异质结双极晶体管在第二观点的异质结双极晶体管的结构的基础上，具有如下特征：
上述基极层由AlGaAs形成，上述基极层的AlAs混晶比从接近上述发射极层的侧的界面朝向接近上述集电极层的侧的界面降低。
若使AlAs混晶比这样变化，则上述基极层的电子亲和力从接近发射极层的侧的界面朝向接近集电极层的侧的界面增大。
本发明的第四观点的异质结双极晶体管在第一至第三中任意一个观点的异质结双极晶体管的结构的基础上，具有如下特征：
上述集电极层中接近上述基极层的侧的一部分亦即第一部分的掺杂浓度低于远离上述基极层的侧的剩余部分亦即第二部分的掺杂浓度。
随着集电极电压的增加，耗尽层从基极集电极界面朝向集电极层迅速扩大。若耗尽层到达第一部分和第二部分的界面，则相对于集电极电压的增加抑制耗尽层的扩大。由于在耗尽层的扩大被抑制的集电极电压区域，基极与集电极间电容的集电极电压依赖性降低，所以能够提高输入输出特性的线性度。
本发明的第五观点的异质结双极晶体管在第四观点的异质结双极晶体管的结构的基础上，具有如下特征：
上述第一部分通过选自由掺杂浓度为3×1015cm－3以下的n型半导体、掺杂浓度为1×1015cm－3以下的p型半导体以及本征半导体构成的组中的至少一种半导体形成。
随着集电极电压的增加，从基极集电极界面朝向集电极层扩大的耗尽层更加迅速地到达第一部分和第二部分的界面。
本发明的第六观点的异质结双极晶体管在第四或者第五观点的异质结双极晶体管的结构的基础上，具有如下特征：
上述第二部分中接近上述第一部分的侧的一部分亦即第三部分的掺杂浓度低于远离上述第一部分的侧的剩余部分亦即第四部分的掺杂浓度。
由于第一部分和第三部分与第四部分相比被设为低浓度，所以能够提高基极与集电极间以及发射极与集电极间的耐压。由此，能够实现使用异质结双极晶体管的功率扩大器的高输出化。
本发明的第七观点的异质结双极晶体管在第六观点的异质结双极晶体管的结构的基础上，具有如下特征：
还具有子集电极层，该子集电极层配置在上述基板上，作为使电流流动到上述集电极层的路径发挥功能且由n型半导体构成，
上述集电极层配置在上述子集电极层上，上述第一部分以及上述第三部分的掺杂浓度为上述子集电极层的掺杂浓度的1/10以下。
可得到提高基极与集电极间以及发射极与集电极间的耐压的充分的效果。
本发明的第八观点的异质结双极晶体管在第七观点的异质结双极晶体管的结构的基础上，具有如下特征：
上述第四部分的掺杂浓度为上述子集电极层的掺杂浓度的0.5倍以上且1.5倍以下。
能够降低集电极电阻。结果，能够实现使用异质结双极晶体管的功率扩大器的高输出化以及效率的提高。
在基极层和集电极层的界面上，不会形成针对电子的能垒。在集电极层的渐变型半导体层内，也不会形成针对电子的能垒。因此，能够抑制由阻塞效应引起的截止频率的降低。而且，无需在接近基极层的侧的集电极层内配置δ掺杂层等高浓度层。因此，能够抑制输入输出特性的线性度的降低。
附图说明
图1是第一实施例的HBT的剖视图。
图2是与专利文献1中公开的HBT的构造类似的比较例的HBT的剖视图。
图3A是表示截止频率ft的集电极电流依赖性(ft－Ic特性)的模拟结果的图表，图3B是表示将发射极电压设为0V并将基极电压以及集电极电压设为1.3V时的HBT的导带底端的电子的能量的模拟结果的图表。
图4是第二实施例的HBT的剖视图。
图5是表示第二实施例的HBT的集电极层的在厚度方向上的AlAs混晶比x以及掺杂浓度的分布的图表。
图6是制造过程阶段中的第二实施例的HBT的剖视图。
图7是制造过程阶段中的第二实施例的HBT的剖视图。
图8是制造过程阶段中的第二实施例的HBT的剖视图。
图9是表示第二实施例的变形例的HBT的集电极层内的AlAs混晶比x的分布以及掺杂浓度的分布的图表。
图10是第三实施例的HBT的剖视图。
图11是第四实施例的HBT的剖视图。
图12是表示第四实施例的HBT的集电极层的组成分布以及掺杂浓度分布的图表。
图13是第五实施例的HBT的剖视图。
图14是表示第五实施例的HBT的集电极层的组成分布以及掺杂浓度分布的图表。
附图标记说明
20…基板；21…子集电极层；22…集电极层；23…基极层；24…发射极层；25…发射极覆盖层；26…发射极接触层；27…中间层；28…缓冲层；29…间隔层；31…集电极；32…基极；33…发射极；35…保护膜；220…下侧集电极层；221…上侧集电极层；224…第一集电极层；225…第二集电极层；226…第三集电极层；227…第四集电极层；228…第五集电极层；260…下侧发射极接触层；261…上侧发射极接触层。
具体实施方式
[第一实施例]
参照附图中的图1～图3B，对第一实施例的HBT进行说明。
图1是第一实施例的HBT的剖视图。在由半绝缘性的GaAs构成的基板20上，配置有由n型GaAs构成的子集电极层21。在子集电极层21的部分区域上，层叠有集电极层22以及基极层23。
集电极层22包括配置于接近子集电极层21的侧的下侧集电极层220和配置于下侧集电极层220上的上侧集电极层221这两层。下侧集电极层220由n型GaAs形成。上侧集电极层221由n型AlxGa1－xAs形成。被设为上侧集电极层221的AlAs混晶比x从接近基极层23的侧的界面朝向接近子集电极层21的侧的界面从0.1线性地变化到0的渐变型半导体层。在渐变型半导体层内，电子亲和力从接近基极层23的侧朝向远离基极层23的侧逐渐增大。
基极层23由p型AlxGa1－xAs形成。基极层23的AlAs混晶比x为0.1。基极层23的电子亲和力与上侧集电极层221的基极侧的界面上的电子亲和力相等。此外，即使电子亲和力产生了常温下的电子的能量亦即26meV左右的差的情况下，这样的电子亲和力的关系实质上也属于“电子亲和力相等”的范畴。
在基极层23的部分区域上，层叠有发射极层24、发射极覆盖层25以及发射极接触层26。发射极层24由n型InGaP形成。发射极覆盖层25由n型GaAs形成。发射极接触层26由n型InGaAs形成。
在子集电极层21上配置有集电极31，在基极层23上配置有基极32，在发射极接触层26上配置有发射极33。集电极31与子集电极层21形成欧姆接触。基极32与基极层23形成欧姆接触。发射极33经由发射极接触层26以及发射极覆盖层25与发射极层24形成欧姆接触。子集电极层21作为使电流流动到集电极层22的路径发挥功能。
图2是与专利文献1中公开的HBT的构造类似的比较例的HBT的剖视图。以下，针对与图1所示的第一实施例的HBT的不同点进行说明。
在该比较例中，基极层23由GaAs形成。为了避免在基极层23和集电极层22的界面上导带底端的电势的不连续，在上侧集电极层221和基极层23之间配置有反向渐变型半导体层221a。反向渐变型半导体层221a由n型AlxGa1－xAs形成。反向渐变型半导体层221a的AlAs混晶比x从接近基极层23的侧的界面朝向接近子集电极层21的侧的界面从0线性地变化到0.1。在反向渐变型半导体层221a和上侧集电极层221的界面未配置有δ掺杂层。不配置δ掺杂层是为了抑制基极与集电极间电容Cbc的电压依赖性的线性度降低。
通过模拟求出图1所示的第一实施例的HBT和图2所示的比较例的HBT的截止频率ft的集电极电流依赖性。
图3A是表示截止频率ft的集电极电流依赖性(ft－Ic特性)的模拟结果的图表。横轴用单位“mA”表示集电极电流Ic，纵轴用单位“GHz”表示截止频率ft。图3A中的粗实线以及细实线分别表示第一实施例(图1)以及比较例(图2)的HBT的截止频率ft。例如，集电极电流Ic的使用范围为80mA以下。
在比较例的情况下，在通常的集电极电流Ic的使用范围内，截止频率ft随着集电极电流Ic的增加而上升并暂时显示峰值(极大值)，之后降低。在比较例中，如上述那样，通过在反向渐变型半导体层221a和上侧集电极层221的界面上不配置δ掺杂层，抑制基极与集电极间电容Cbc的电压依赖性的线性度降低，实现ACLR的提高。然而，由于在高输出工作时ft－Ic特性的平坦性受损，所以导致ACLR提高的效果减弱。
在第一实施例的HBT的情况下，在集电极电流Ic为16mA以上80A以下的范围内，ft－Ic特性几乎是平坦的。因此，即使在高输出工作时，ACLR提高的效果也不会减弱。
接下来，参照图3B，对比较例的HBT的ft－Ic特性的平坦性受损的理由进行说明。
图3B是表示将发射极电压设为0V并将基极电压以及集电极电压设为1.3V时的HBT的导带底端的电子的能量的模拟结果的图表。横轴用单位“μm”表示HBT的厚度方向的位置，纵轴用单位“eV”表示导带底端的电子的能量。图3B的图中的粗实线以及细实线分别表示第一实施例的HBT(图1)以及比较例的HBT(图2)的导带底端的电子的能量。
在比较例的情况下，在反向渐变型半导体层221a和上侧集电极层221的界面上形成有针对导带底端的电子的能垒。若提高基极电压Vbe增加集电极电流Ic，则针对移动的电子的能垒从基极集电极界面朝向子集电极层21(图2)相对升高。结果，阻塞效应显著，反向渐变型半导体层221a内的电子的积蓄量增加。由于随着集电极电流Ic的增加，电子的积蓄量增加，所以随着集电极电流Ic的增加，截止频率ft逐渐降低。
在第一实施例的情况下，集电极层22不包含反向渐变型半导体层221a，作为渐变型半导体层的上侧集电极层221(图1)与基极层23接触。在基极集电极界面的两侧，基极层23的电子亲和力和集电极层22的电子亲和力相等，不会形成针对电子的能垒。而且，由于在集电极层22内未包含反向渐变型半导体层221a，所以在集电极层22内，也不会形成针对电子的能垒。因此，不会产生阻塞效应。由此，避免了高电流区域中的截止频率ft的降低，ft－Ic特性几乎是平坦的。
接下来，对第一实施例的HBT所具有的优异效果进行说明。在第一实施例的HBT中，在集电极层22内，不存在反向渐变型半导体层和渐变型半导体层的界面。因此，无需配置用于使形成于反向渐变型半导体层和渐变型半导体层的界面的能垒降低的δ掺杂层。由于在基极集电极界面的附近未配置δ掺杂层等高浓度层，所以能够确保基极与集电极间电容Cbc的电压依赖性的线性度。结果，能够实现ACLR的提高。
而且，由于在第一实施例的HBT中不会产生阻塞效应，所以能够确保ft－Ic特性的平坦性。结果，能够避免提高ACLR的效果减弱。
在第一实施例中，由于能够实现ACLR的提高，并且能够避免ACLR提高的效果减弱，所以能够在高输出工作时改善ACLR。在固定ACLR的情况下，能够实现HBT的效率的提高。
[第二实施例]
接下来，参照附图中的图4至图8，对第二实施例的HBT进行说明。以下，对与第一实施例的HBT(图1)共用的结构省略说明。
图4是第二实施例的HBT的剖视图。子集电极层21由Si浓度为2×1018cm－3以上6×1018cm－3以下的n型GaAs形成，其厚度为0.3μm以上且1.0μm以下。
集电极层22由从子集电极层21朝向基极层23依次层叠的第一集电极层224、第二集电极层225、第三集电极层226以及第四集电极层227这四层构成。对于从第一集电极层224到第四集电极层227的各层的厚度、材料、掺杂浓度，在下文中参照图5进行说明。
基极层23例如由C浓度为2×1019cm－3以上且5×1019cm－3以下、AlAs混晶比x为0.05的p型AlxGa1－xAs形成。基极层23的厚度例如为50nm以上且150nm以下。
发射极层24配置在基极层23的整个区域上。发射极层24例如由Si浓度为2×1017cm－3以上且5×1017cm－3以下、InP混晶比x为0.5的n型InxGa1－xP形成。
在发射极层24的部分区域上，例如，配置有由Si浓度为2×1018cm－3以上且4×1018cm－3以下的n型GaAs构成的发射极覆盖层25。发射极覆盖层25的厚度例如为50nm以上且150nm以下。
在发射极覆盖层25上，例如，配置有由Si浓度为1×1019cm－3以上且3×1019cm－3以下的n型InxGa1－xAs构成的发射极接触层26。发射极接触层26包括下侧发射极接触层260和配置在下侧发射极接触层260上的上侧发射极接触层261这两层。对于下侧发射极接触层260而言，例如，InAs混晶比x从接近基极层23的侧的界面朝向远离基极层23的侧的界面从0线性地变化到0.5。上侧发射极接触层261的InAs的混晶比x例如为0.5。下侧发射极接触层260以及上侧发射极接触层261各自的厚度例如为30nm以上且70nm以下。
发射极层24的厚度以及掺杂浓度被设定为在俯视时未配置有发射极覆盖层25的区域的发射极层24被耗尽。
集电极31配置在子集电极层21上。通过将集电极31和子集电极层21的界面合金化，集电极31与子集电极层21形成欧姆接触。集电极31例如具有层叠厚度为60nm的AuGe膜、厚度为10nm的Ni膜、厚度为200nm的Au膜、厚度为10nm的Mo膜以及厚度为1μm的Au膜而成的多层构造。
基极32配置在设置于发射极层24的开口内的基极层23上。通过将基极32和基极层23的界面合金化，基极32与基极层23形成欧姆接触。基极32例如具有层叠厚度为50nm的Ti膜、厚度为50nm的Pt膜、厚度为200nm的Au膜而成的多层构造。
发射极33配置在发射极接触层26上，经由发射极接触层26以及发射极覆盖层25与发射极层24形成欧姆接触。发射极33例如具有层叠厚度为50nm的Ti膜、厚度为50nm的Pt膜、厚度为200nm的Au膜而成的多层构造。
保护膜35覆盖从子集电极层21到发射极接触层26的半导体层、集电极31、基极32以及发射极33。保护膜35例如由SiN形成。在保护膜35上，形成金属布线。
图5是表示集电极层22的在厚度方向上的AlAs混晶比x以及掺杂浓度的分布的图表。第一集电极层224、第二集电极层225、第三集电极层226以及第四集电极层227的厚度例如分别为500nm、200nm、220nm以及400nm。
从第一集电极层224到第三集电极层226的各层由n型GaAs形成。第四集电极层227由n型AlxGa1－xAs形成。第四集电极层227是AlAs混晶比x从接近基极层23的侧的界面朝向接近子集电极层21的侧的界面从0.05线性地变化到0的渐变型半导体层。
基极层23由p型AlxGa1－xAs形成，基极层23的AlAs混晶比x与第四集电极层227的基极侧界面上的AlAs的混晶比x相等。因此，在基极集电极界面上，基极层23的电子亲和力与集电极层22的基极侧界面上的电子亲和力一致。
第一集电极层224、第二集电极层225、第三集电极层226以及第四集电极层227的Si浓度例如分别为3×1018cm－3、5×1016cm－3、1.5×1016cm－3以及3×1015cm－3。这样，集电极层22包括由最低浓度的第四集电极层227构成的第一部分、和由浓度比该第一部分的浓度高的第一集电极层224、第二集电极层225、第三集电极层226构成的第二部分。而且，第二部分包括由相对低浓度的第二集电极层225以及第三集电极层226构成的第三部分和由最高浓度的第一集电极层224构成的第四部分。
接下来，参照附图中的图6至图8，对第二实施例的HBT的制造方法进行说明。图6、图7以及图8是制造过程阶段中的HBT的剖视图。
如图6所示，在由半绝缘性的GaAs构成的基板20上，外延生长从子集电极层21到发射极接触层26的各半导体层。该生长例如能够使用有机金属化学气相沉积(MOCVD)法等。
如图7所示，在发射极接触层26的部分区域上，形成发射极33。发射极33的形成例如能够使用真空蒸镀法以及剥离法。
在形成发射极33之后，将规定图案的光致抗蚀剂膜(未图示)作为蚀刻掩模，蚀刻去除发射极接触层26以及发射极覆盖层25的不必要部分。该蚀刻也可以使用对由InGaP构成的发射极层24选择性地蚀刻由InGaAs构成的发射极接触层26以及由GaAs构成的发射极覆盖层25的蚀刻剂。在蚀刻后，去除作为蚀刻掩模利用的光致抗蚀剂膜。通过到此之前的工序，形成由发射极覆盖层25以及发射极接触层26构成的台面结构。
如图8所示，将规定图案的光致抗蚀剂膜(未图示)作为蚀刻掩模，蚀刻去除发射极层24、基极层23以及集电极层22的不必要部分。由此，形成由集电极层22、基极层23以及发射极层24构成的台面结构。在台面结构的周围，子集电极层21露出。该蚀刻的停止通过时间控制来进行。在蚀刻后，去除作为蚀刻掩模利用的光致抗蚀剂膜。
将在应形成基极32的区域设置有开口的光致抗蚀剂膜(未图示)作为蚀刻掩模，对发射极层24进行蚀刻形成开口，并在开口内使基极层23露出。在该开口内的基极层23上形成基极32。在光致抗蚀剂膜上，也堆积基极材料。基极32的形成能够使用真空蒸镀法。将光致抗蚀剂膜与堆积在其上的基极材料一起去除(剥离)。之后，通过进行合金处理，使基极32与基极层23形成欧姆接触。
如图4所示，在子集电极层21上形成集电极31。集电极31的形成能够使用真空蒸镀法以及剥离法。之后，通过进行合金处理，使集电极31与子集电极层21形成欧姆接触。在合金处理后，形成由SiN等构成的保护膜35。
接下来，对第二实施例的HBT所具有的优异效果进行说明。
在第二实施例中，也与第一实施例相同，集电极层22不包含反向渐变型半导体层，作为渐变型半导体层的第四集电极层227的基极侧界面上的电子亲和力与基极层23的电子亲和力相等。因此，在集电极层22内，不会形成针对电子的能垒。结果，由于不会产生阻塞效应，所以ft－Ic特性是平坦的。而且，由于在基极层23的附近的集电极层22未配置δ掺杂层等高浓度层，所以能够确保基极与集电极间电容Cbc的电压依赖性的线性度。
由于上述两个因素，在使用第二实施例的HBT的高频功率扩大器中，能够改善高输出工作时的ACLR、高频特性。在将ACLR固定的情况下，能够提高功率扩大器的效率。
接下来，对将集电极层22的掺杂浓度设为图5所示的分布的效果进行说明。在第二实施例中，第四集电极层227的掺杂浓度为3×1015cm－3，与通常的掺杂浓度相比非常低。而且，与基极层23的掺杂浓度相比，低约四个数量级。因此，若增大集电极电压Vce，则基极与集电极间的耗尽层朝向集电极层22内迅速扩大。在集电极电压Vce到达HBT的饱和工作区域内的集电极饱和电压的时刻，耗尽层几乎到达第三集电极层226与第四集电极层227的界面。
进一步，在第二实施例中，第三集电极层226的掺杂浓度是第四集电极层227的掺杂浓度的5倍。由于第三集电极层226的掺杂浓度相比第四集电极层227的掺杂浓度充分高，所以若耗尽层到达第三集电极层226与第四集电极层227的界面，则抑制更多的耗尽层的扩大。因此，即使在集电极电压Vce比集电极饱和电压高的区域(活性工作区域)的范围内，集电极电压Vce上升，也会抑制耗尽层的扩大。结果，改善基极与集电极间电容Cbc的电压依赖性的线性度。
为了得到改善基极与集电极间电容Cbc的电压依赖性的线性度的充分效果，优选将第四集电极层227的掺杂浓度设为3×1015cm－3以下。此外，也可以由掺杂浓度为1×1015cm－3以下的p型AlGaAs或者未掺杂的AlGaAs形成第四集电极层227。这样，第四集电极层227也可以由选自掺杂浓度为3×1015cm－3以下的n型半导体、掺杂浓度为1×1015cm－3以下的p型半导体以及本征半导体构成的组中的至少一种半导体形成。并且，优选使第三集电极层226以及第二集电极层225的掺杂浓度为1×1016cm－3以上且7×1016cm－3以下。在该掺杂浓度的范围内，优选使第二集电极层225的掺杂浓度为第三集电极层226的掺杂浓度以上。
进一步，在第二实施例中，最低浓度的第四集电极层227由渐变型半导体层构成。像这样，在作为渐变型半导体层的第四集电极层227包含于低浓度区域的结构的情况下，基极与集电极间电容Cbc的电压依赖性的线性度的改善效果更加显著。
另外，若低浓度区域存在于接近基极层23的侧，则由于克尔克效应(Kirk effect)低浓度区域内的电场减弱，所以有可能导致电子速度降低。电子速度的降低是截止频率ft降低的重要因素。在第二实施例中，由于使低浓度的第四集电极层227为渐变型半导体层，所以在第四集电极层227内产生有效电场。由于电子因该有效电场而漂移，所以能够补偿由克尔克效应引起的截止频率ft的降低。像这样，通过使低浓度的第四集电极层227为渐变型半导体层，增强功率扩大器的高频特性改善以及ACLR改善的效果。
另外，在第二实施例中，第二集电极层225、第三集电极层226以及第四集电极层227的掺杂浓度为第一集电极层224的掺杂浓度以及子集电极层21的掺杂浓度的1/10以下。由此，能够提高基极与集电极间耐压以及发射极与集电极间耐压。为了提高耐压，使第二集电极层225的厚度在100nm以上且300nm以下的范围内，并使掺杂浓度在3×1016cm－3以上且7×1016cm－3以下的范围内即可。并且，使第三集电极层226的厚度在100nm以上且300nm以下的范围内，并使掺杂浓度在1×1016cm－3以上且4×1016cm－3以下的范围内即可。并且，使第四集电极层227的厚度在300nm以上且500nm以下的范围内，并使掺杂浓度为3×1015cm－3以下即可。
第一集电极层224与子集电极层21一起构成使集电极电流Ic沿面内方向流动的并联电阻。为了降低HBT的集电极电阻，使第一集电极层224的掺杂浓度为与子集电极层21的掺杂浓度相同的程度，例如0.5倍以上且1.5倍以下即可。例如，使第一集电极层224的掺杂浓度在1×1018cm－3以上且5×1018cm－3以下的范围内即可。使第一集电极层224的厚度为与子集电极层21的厚度相同的程度即可。通过降低集电极电阻，能够实现功率扩大器的高输出化以及效率提高。
[第二实施例的变形例]
接下来，对第二实施例的变形例进行说明。
在第二实施例中，使由p型AlxGa1－xAs构成的基极层23(图4)的AlAs混晶比x在厚度方向上固定，但也可以在厚度方向上发生变化。该情况下，使电子亲和力从发射极层24朝向集电极层22逐渐增大即可。例如，使基极层23的AlAs混晶比x从发射极层24朝向集电极层22从0.07线性地变化到0.05即可。通过使电子亲和力具有这样的分布，能够使电子在基极层23内漂移。结果，能够实现截止频率ft的提高。
另外，在第二实施例中，使由AlGaAs构成的渐变型半导体层和由GaAs构成的组成均匀层的界面与掺杂浓度不连续变化的界面(第三集电极层226和第四集电极层227的界面)一致，但无需使两者必须一致。
图9是表示第二实施例的变形例的HBT的集电极层22内的AlAs混晶比x的分布以及掺杂浓度的分布的图表。如图9的虚线DL1所示，也可以将渐变型半导体层(AlGaAs层)和GaAs层的界面(AlAs混晶比x为0的位置)配置在HBT的活性工作中被耗尽的低浓度区域(第四集电极层227)内。该情况下，在HBT的活性工作中被耗尽的区域越过渐变型半导体层和GaAs层的界面而扩大到GaAs层。反之，如图9的虚线DL2所示，也可以将渐变型半导体层和GaAs层的界面配置在第三集电极层226内。该情况下，在HBT的活性工作中被耗尽的区域停留在渐变型半导体层内，在渐变型半导体层的一部分残留未被耗尽的区域。
像在图9中用虚线DL1或者DL2表示的变形例那样，通过独立地选择渐变型半导体层的厚度而不将渐变型半导体层的厚度限制为第四集电极层227的厚度，能够使电子的漂移速度最大化。另外，不仅是渐变型半导体层的厚度，还使AlAs混晶比x最佳化，从而能够使电子的漂移速度最大化。
在图9所示的虚线DL1、虚线DL2的任意结构中，在渐变型半导体层和GaAs层的界面，不会形成针对电子的能垒。
在第二实施例中，作为发射极接触层26的掺杂剂使用了Si，但为了实现更高浓度化，也可以使用Se以及Te的至少一方来作为n型掺杂剂。
在第二实施例中，分别由InGaP、AlGaAs以及AlGaAs形成了发射极层24、基极层23以及基极层23侧的部分集电极层22，但也可以由其他的化合物半导体形成。例如，作为发射极层24、基极层23以及基极层23侧的部分集电极层22的化合物半导体的组合，也可以为InGaP、GaAs以及GaInAsN的组合、混晶比不同的AlGaAs、AlGaAs和AlGaAs的组合、AlGaAs、GaAs以及GaInAsN的组合、InGaP、InGaAs以及GaInAsN的组合、InGaP、GaAsSb以及AlGaAs的组合、InGaP、GaAsSb以及GaInAsN的组合、InGaP、AlGaAs以及GaInAsN的组合、或者InGaP、GaInAsN以及GaInAsN的组合。
也可以省略第二实施例的HBT的第一集电极层224，由第二集电极层225、第三集电极层226以及第四集电极层227这三层构成集电极层22。根据该结构，也得到基极与集电极间电容Cbc的电压依赖性的线性度的改善效果以及抑制截止频率ft降低的效果。
[第三实施例]
接下来，参照图10对第三实施例的HBT进行说明。以下，对与第二实施例的HBT(图4等)共用的结构省略说明。
图10是第三实施例的HBT的剖视图。在第三实施例中，在集电极层22和基极层23之间，配置有由作为III族元素不含Al的化合物半导体构成的中间层27。中间层27例如由Si浓度为3×1015cm－3的n型GaAs形成。中间层27的厚度例如为3nm以上且10nm以下的范围内。
在第三实施例中，在使集电极层22外延生长之后，使中间层27生长并且降低生长温度。基极层23在比集电极层22的生长温度低的温度下生长。通过降低基极层23的生长温度，能够向基极层23高浓度地掺杂掺杂剂。通过提高基极层23的掺杂浓度，能够降低基极电阻。通过基极电阻的降低，能够提高功率扩大器的增益。
接下来，对第三实施例的HBT所具有的优异效果进行说明。
第四集电极层227所包含的Al具有易被氧化的性质。在第三实施例中，由于在使第四集电极层227生长之后，连续地使不包含Al的中间层27生长，所以在基板温度降低之前不会维持第四集电极层227的表面露出的状态。因此，能够抑制Al的氧化。由此，能够抑制集电极层22和基极层23的界面的结晶质量的降低。
[第四实施例]
接下来，参照图11和图12，对第四实施例的HBT进行说明。以下，对与第二实施例的HBT(图4等)共用的结构省略说明。在第四实施例中，集电极层22以及基极层23的结构与第二实施例中的这些结构不同。
图11是第四实施例的HBT的剖视图。在第四实施例中，基极层23由C浓度为2×1019cm－3以上且5×1019cm－3以下的p型GaAs形成。基极层23的厚度为50nm以上且150nm以下的范围内。
在第四实施例中，集电极层22具有从子集电极层21朝向上方层叠第一集电极层224、第五集电极层228、第二集电极层225、第三集电极层226以及第四集电极层227而成的5层构造。
图12是表示集电极层22的组成分布以及掺杂浓度分布的图表。第一集电极层224、第五集电极层228、第二集电极层225、第三集电极层226以及第四集电极层227的厚度例如分别为500nm、50nm、200nm、200nm以及400nm。从第五集电极层228到第四集电极层227的各层由Ga1－xInxAs1－yNy形成，第一集电极层224由GaAs形成。
第四集电极层227的混晶比x从接近基极层23的侧的界面朝向接近子集电极层21的侧的界面从0线性地变化到0.015，混晶比y从0线性地变化到0.005。第三集电极层226的混晶比x从接近基极层23的侧的界面朝向接近子集电极层21的侧的界面从0.015线性地变化到0.0225，混晶比y从0.005线性地变化到0.0075。第二集电极层225的混晶比x从接近基极层23的侧的界面朝向接近子集电极层21的侧的界面从0.0225线性地变化到0.03，混晶比y从0.0075线性地变化到0.01。第五集电极层228的混晶比x从接近基极层23的侧的界面朝向接近集电极层21的侧的界面从0.03线性地变化到0，混晶比y从0.01线性地变化到0。像这样，混晶比x以及混晶比y从第四集电极层227到第二集电极层225线性地变化。这些半导体层与由GaAs构成的基板20晶格匹配。
第四集电极层227的掺杂浓度为3×1015cm－3。第三集电极层226以及第二集电极层225的掺杂浓度均为5×1016cm－3。第五集电极层228以及第一集电极层224的掺杂浓度均为3×1018cm－3。
在第四实施例中，第二集电极层225、第三集电极层226以及第四集电极层227是渐变型半导体层。第五集电极层228是反向渐变型半导体层。
在第四实施例中，也得到与第二实施例相同的效果。在第四实施例中，在第五集电极层228和第一集电极层224的界面，形成针对电子的能垒。但是，由于第五集电极层228以及第一集电极层224均以高浓度掺杂，所以能够大幅度降低针对电子的传输的阻塞效应。由此，能够抑制高输出工作时的截止频率ft的降低。
[第五实施例]
接下来，参照图13和图14，对第五实施例的HBT进行说明。以下，对与第二实施例的HBT(图4等)共用的结构省略说明。在第二实施例中，作为基板20使用了GaAs基板，但在第五实施例中，作为基板20使用半绝缘性的InP基板。在基板20上生长的半导体层与InP晶格匹配。
图13是第五实施例的HBT的剖视图。在基板20和子集电极层21之间配置有由未掺杂的InP构成的厚度为10nm的缓冲层28。子集电极层21由Si浓度为5×1018cm－3的n型In0.53Ga0.47As形成。子集电极层21的厚度例如为500nm。
集电极层22与第二实施例相同地包含从第一集电极层224到第四集电极层227的4层。对于构成集电极层22的各层的组成、掺杂浓度以及厚度，在下文中参照图14进行说明。
基极层23例如由p型掺杂剂的浓度为2×1019cm－3的p型In0.87Ga0.13As0.29P0.71形成。作为p型掺杂剂，使用C、Zn或者Be。基极层23的厚度例如为50nm。
在基极层23和发射极层24之间，配置有由未掺杂的In0.87Ga0.13As0.29P0.71构成的间隔层29。间隔层29的厚度例如为5nm。
发射极层24例如由Si浓度为3×1017cm－3的n型InP形成。发射极层24的厚度例如为50nm。
在发射极层24上配置有发射极接触层26。在第五实施例中，未配置发射极覆盖层25(图4)。发射极接触层26例如由Si浓度为2×1019cm－3的n型In0.53Ga0.47As形成。发射极接触层26的厚度例如为100nm。
图14是表示集电极层22的组成分布以及掺杂浓度分布的图表。第一集电极层224、第二集电极层225、第三集电极层226以及第四集电极层227的厚度例如分别为500nm、200nm、220nm以及400nm。
第一集电极层224由n型In1－xGaxAs形成。GaAs混晶比x为0.47。第二集电极层225、第三集电极层226以及第四集电极层227由n型In1－xGaxAsyP1－y形成。第二集电极层225以及第三集电极层226的混晶比x为0.28，混晶比y为0.61。第四集电极层227的混晶比x从接近基极层23的侧的界面朝向接近子集电极层21的侧的界面从0.13线性地变化到0.28，混晶比y从0.29线性地变化到0.61。第四集电极层227是渐变型半导体层。
第一集电极层224的Si浓度为3×1018cm－3。第二集电极层225的Si浓度为5×1016cm－3。第三集电极层226的Si浓度为1.5×1016cm－3。第四集电极层227的Si浓度为3×1015cm－3。
在第五实施例中，由于集电极层22内的电子亲和力的分布、掺杂浓度的分布也与第二实施例的情况相同，所以得到与第二实施例的HBT相同的效果。为了降低集电极电阻，使第一集电极层224的掺杂浓度以及厚度为与子集电极层21的掺杂浓度以及厚度相同的程度即可。例如，将第一集电极层224的掺杂浓度设定在1×1018cm－3以上且5×1018cm－3以下的范围内，并将厚度设定为200nm以上且900nm以下的范围内即可。
为了得到与第二实施例相同的效果，将第二集电极层225的厚度设定在100nm以上且300nm以下的范围内，并将掺杂浓度设定在3×1016cm－3以上且7×1016cm－3以下的范围内即可。并且，将第三集电极层226的厚度设定在100nm以上且300nm以下的范围内，并将掺杂浓度设定在1×1016cm－3以上且4×1016cm－3以下的范围内即可。并且，将第四集电极层227的厚度设定在300nm以上且500nm以下的范围内，并将掺杂浓度设为3×1015cm－3以下即可。另外，也可以用p型掺杂剂浓度为1×1015cm－3以下的p型InGaAsP或者未掺杂的InGaAsP来形成第四集电极层227。
在第五实施例的HBT中，由于使用电子饱和速度较大的InP系的半导体，所以与第二实施例的HBT相比，能够实现高频特性的提高。例如，能够实现截止频率ft的提高。
[第五实施例的变形例]
接下来，对第五实施例的变形例的HBT进行说明。
在第五实施例中，使由InGaAsP构成的渐变型半导体层和由InGaAsP构成的组成均匀层的界面与掺杂浓度不连续变化的界面(第三集电极层226和第四集电极层227的界面)一致，但无需使两者必须一致。像在图14中用虚线DL1表示的那样，也可以将渐变型半导体层和组成均匀层的界面配置于第四集电极层227的内部。或者，也可以像虚线DL2所示的那样，将渐变型半导体层和组成均匀层的界面配置于第三集电极层226的内部。
上述的各实施例是例示性的，当然能够对在不同的实施例中示出的结构进行部分替换或者组合。对于由多个实施例的相同结构所起到的相同的作用效果，就不在每个实施例中依次提及。而且，本发明并不限制于上述的实施例。例如，对本领域技术人员而言，能够进行各种变更、改进、组合等是显而易见的。

Claims (7)

1.一种异质结双极晶体管，其中，
具有层叠在基板上的集电极层、基极层以及发射极层，
所述集电极层包含渐变型半导体层，所述渐变型半导体层的电子亲和力从接近所述基极层的侧朝向远离所述基极层的侧增大，
所述基极层的接近所述集电极层的侧的界面上的电子亲和力与所述渐变型半导体层的接近所述基极层的侧的界面上的电子亲和力相等，
所述集电极层中接近所述基极层的侧的一部分亦即第一部分的掺杂浓度低于远离所述基极层的侧的剩余部分亦即第二部分的掺杂浓度。
2.根据权利要求1所述的异质结双极晶体管，其中，
所述基极层的电子亲和力从接近所述发射极层的侧的界面朝向接近所述集电极层的侧的界面增大。
3.根据权利要求2所述的异质结双极晶体管，其中，
所述基极层由AlGaAs形成，所述基极层的AlAs混晶比从接近所述发射极层的侧的界面朝向接近所述集电极层的侧的界面降低。
4.根据权利要求1所述的异质结双极晶体管，其中，
所述第一部分通过选自由掺杂浓度为3×1015cm－3以下的n型半导体、掺杂浓度为1×1015cm－3以下的p型半导体以及本征半导体构成的组中的至少一种半导体形成。
5.根据权利要求1或4所述的异质结双极晶体管，其中，
所述第二部分中接近所述第一部分的侧的一部分亦即第三部分的掺杂浓度低于远离所述第一部分的侧的剩余部分亦即第四部分的掺杂浓度。
6.根据权利要求5所述的异质结双极晶体管，其中，
还具有子集电极层，所述子集电极层配置在所述基板上，作为使电流流动到所述集电极层的路径发挥功能且由n型半导体构成，
所述集电极层配置在所述子集电极层上，所述第一部分以及所述第三部分的掺杂浓度为所述子集电极层的掺杂浓度的1/10以下。
7.根据权利要求6所述的异质结双极晶体管，其中，
所述第四部分的掺杂浓度为所述子集电极层的掺杂浓度的0.5倍以上且1.5倍以下。
CN201811122861.1A 2017-10-13 2018-09-26 异质结双极晶体管 Active CN109671769B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210679343.XA CN115188805A (zh) 2017-10-13 2018-09-26 异质结双极晶体管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017199029A JP2019075424A (ja) 2017-10-13 2017-10-13 ヘテロ接合バイポーラトランジスタ
JP2017-199029 2017-10-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210679343.XA Division CN115188805A (zh) 2017-10-13 2018-09-26 异质结双极晶体管

Publications (2)

Publication Number Publication Date
CN109671769A CN109671769A (zh) 2019-04-23
CN109671769B true CN109671769B (zh) 2022-10-28

Family

ID=66096094

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811122861.1A Active CN109671769B (zh) 2017-10-13 2018-09-26 异质结双极晶体管
CN202210679343.XA Pending CN115188805A (zh) 2017-10-13 2018-09-26 异质结双极晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210679343.XA Pending CN115188805A (zh) 2017-10-13 2018-09-26 异质结双极晶体管

Country Status (4)

Country Link
US (2) US10777669B2 (zh)
JP (1) JP2019075424A (zh)
CN (2) CN109671769B (zh)
TW (1) TWI695504B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075424A (ja) * 2017-10-13 2019-05-16 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ
JP2021048250A (ja) * 2019-09-18 2021-03-25 株式会社村田製作所 半導体装置
US11282923B2 (en) * 2019-12-09 2022-03-22 Qorvo Us, Inc. Bipolar transistor
JP2021132100A (ja) * 2020-02-19 2021-09-09 株式会社村田製作所 高周波電力増幅素子
DE102020004051B4 (de) 2020-07-06 2022-04-07 Azur Space Solar Power Gmbh Vertikaler hochsperrender III-V Bipolartransistor
US11489057B2 (en) * 2020-08-07 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structures in semiconductor devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
CN1226750A (zh) * 1998-02-20 1999-08-25 松下电器产业株式会社 双极型晶体管及半导体装置
JP2000332023A (ja) * 1999-05-20 2000-11-30 Sharp Corp ヘテロ接合バイポーラトランジスタ
WO2000074129A1 (en) * 1999-05-31 2000-12-07 Telefonaktiebolaget Lm Ericsson Collector-up rf power transistor
CN1619830A (zh) * 2003-11-18 2005-05-25 Nec化合物半导体器件株式会社 半导体器件
US6992337B2 (en) * 2004-04-02 2006-01-31 Agilent Technologies, Inc. Gallium arsenide antimonide (GaAsSB)/indium phosphide (InP) heterojunction bipolar transistor (HBT) having reduced tunneling probability

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658916B2 (ja) 1987-08-31 1994-08-03 日本電気株式会社 ヘテロ接合バイポーラトランジスタ
JP2004214576A (ja) 2003-01-09 2004-07-29 Nippon Telegr & Teleph Corp <Ntt> ヘテロバイポーラトランジスタ
US7038256B1 (en) * 2004-12-03 2006-05-02 Northrop Grumman Corp. Low turn-on voltage, non-electron blocking double HBT structure
JP6751869B2 (ja) 2016-07-20 2020-09-09 Ｎｔｔエレクトロニクス株式会社 検波ダイオード
JP2019075424A (ja) * 2017-10-13 2019-05-16 株式会社村田製作所 ヘテロ接合バイポーラトランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631477A (en) * 1995-06-02 1997-05-20 Trw Inc. Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor
CN1226750A (zh) * 1998-02-20 1999-08-25 松下电器产业株式会社 双极型晶体管及半导体装置
JP2000332023A (ja) * 1999-05-20 2000-11-30 Sharp Corp ヘテロ接合バイポーラトランジスタ
WO2000074129A1 (en) * 1999-05-31 2000-12-07 Telefonaktiebolaget Lm Ericsson Collector-up rf power transistor
CN1619830A (zh) * 2003-11-18 2005-05-25 Nec化合物半导体器件株式会社 半导体器件
US6992337B2 (en) * 2004-04-02 2006-01-31 Agilent Technologies, Inc. Gallium arsenide antimonide (GaAsSB)/indium phosphide (InP) heterojunction bipolar transistor (HBT) having reduced tunneling probability

Also Published As

Publication number Publication date
US20190115457A1 (en) 2019-04-18
CN115188805A (zh) 2022-10-14
US11705509B2 (en) 2023-07-18
US10777669B2 (en) 2020-09-15
TWI695504B (zh) 2020-06-01
CN109671769A (zh) 2019-04-23
JP2019075424A (ja) 2019-05-16
US20200373417A1 (en) 2020-11-26
TW201929226A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
CN109671769B (zh) 异质结双极晶体管
CN113421918B (zh) 异质结双极晶体管
US10636897B2 (en) Semiconductor device having a collector layer including first-conductivity-type semiconductor layers
US11508835B2 (en) Bipolar transistor and method for producing the same
US6936871B2 (en) Heterojunction bipolar transistor with a base layer that contains bismuth
US10818781B2 (en) Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer
Loga et al. Fabrication and characterization of circular geometry InGaP/GaAs double heterojunction bipolar transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant