JP2008130586A

JP2008130586A - ヘテロ接合バイポーラトランジスタ

Info

Publication number: JP2008130586A
Application number: JP2006310076A
Authority: JP
Inventors: Shigeki Niwa; 隆樹丹羽; Naoto Kurosawa; 直人黒澤
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2006-11-16
Filing date: 2006-11-16
Publication date: 2008-06-05
Anticipated expiration: 2026-11-16
Also published as: US20080116489A1; US7821037B2; JP5160071B2

Abstract

【課題】パワーアンプの歪特性及び効率を悪化させずに耐破壊性を向上させることが可能なヘテロ接合バイポーラトランジスタを提供すること
【解決手段】本発明にかかるヘテロ接合バイポーラトランジスタは、第１導電型のサブコレクタ層２と、第１導電型不純物を含む第１のコレクタ層４１と、第１のコレクタ層４１より第１導電型不純物の濃度が高い第３のコレクタ層４３と、前記第１のコレクタ層４１より第１導電型不純物の濃度が低い第２のコレクタ層４２と、第２導電型のベース層５と、ベース層５よりもバンドギャップの広い半導体を含む第１導電型のエミッタ層６と、第１導電型のエミッタキャップ層８と、を有するものである。
【選択図】図１

Description

本発明は、ヘテロ接合バイポーラトランジスタに関し、特に詳しくは過入力かつ負荷変動させた際の耐破壊性を向上することのできるヘテロ接合バイポーラトランジスタのエピタキシャル薄膜構造に関する。

携帯電話用パワーアンプでは、過入力時にパワーアンプの出力側の負荷インピーダンスを変動させても破壊しない、高耐破壊性が求められている。例えば、＋８〜＋１３ｄＢの過入力状態において、出力を不整合状態（ＶＳＷＲ＝１５：１）にしても破壊しない耐破壊性が要求されている。さらに、近年、携帯電話の低コスト化のために、従来アンテナとパワーアンプ部の間に設けられていたアイソレータを省略するケースが増加しており、耐破壊性の重要度が高まってきている。

ヘテロ接合バイポーラトランジスタ（Hetero-junction Bipolar Transistor：ＨＢＴ）は、エミッタ・ベース接合のエミッタ禁制帯幅をベースより大きくしたヘテロ接合（異種接合）構造のバイポーラトランジスタであり、主に携帯機器（特に携帯電話）向けの電力増幅器に用いられる。このＨＢＴの耐破壊性を向上させるために、動作時の耐圧であるオン耐圧を向上させる次のような従来技術が開示されている。例えば、非特許文献１には、コレクタ層厚を増加させることによって、コレクタ・エミッタ間耐圧ＢＶceoを向上させる構造が開示されている。図１９に、非特許文献１の技術を用いたヘテロ接合バイポーラトランジスタ７１の一構成例を模式的に示す（従来技術１）。

一方、特許文献１には、コレクタ層のドーピング濃度を、ベース層側からサブコレクタ層側に向かってドーピング濃度を順次高くすることによって、オン耐圧を向上させるコレクタ構造が開示されている。例えば、３つの層を有するコレクタ層の濃度を、ベース層側からサブコレクタ層側に向かって増加させる構造が開示されている。この構造により、コレクタ内に電界がかかると、電界に応じてコレクタ内の空乏層が広がる。したがって、コレクタ内の特にサブコレクタ側での電界集中が低減され、アバランシェ破壊の発生を抑制する。特許文献１の実施例に示す不純物濃度、コレクタ層厚では、携帯電話用パワーアンプの動作電流範囲であるコレクタ電流密度Ｊｃが０〜２０ｋＡ／ｃｍ^２でのオン耐圧（動作時のコレクタ・エミッタ間耐圧）が低くなる(特許文献１の図５の"コレクタ１")。このため、特許文献１の動作原理に従いながら、一部コレクタ層厚と濃度を携帯電話パワーアンプ用に調整したヘテロ接合バイポーラトランジスタ７２の一構成例を模式的に図２０に示す（従来技術２）。

また、特許文献２には、エミッタ、ベース、コレクタ電極を同一にすることで大幅な工程削減と微細化を実現するとともに、ＨＢＴ特性の安定化を実現した半導体装置を提供するための技術が開示されている。特許文献２のヘテロ接合バイポーラトランジスタは、ｎ−ＧａＡｓ層、ｎ＋ＧａＡｓ層、及びｎ−ＧａＡｓ層の積層を含むコレクタ構造を有しており、ドーピング濃度が上部もしくは下部の半導体に対して徐々に増加もしくは減少させている。この各層の界面における濃度勾配の緩和により、電子のドリフト走行が安定化する。

特開２００６−０６０２２１特開２００６−２０３０３６ Masaya Iwamoto著、アイトリプルイー・トランザクション・オン・マイクロウエブ・セオリー・アンド・テクニックス（IEEE Transactions on Microwave Theory and Techniques）、 48巻No.12 2000年12月号 pp.2383、表3

しかしながら、これらの従来技術には次のような問題点がある。非特許文献１の構造のようにコレクタ層厚を単純に増加させた場合、Ｋｉｒｋ効果が顕著となり、コレクタ層のベース層近傍における電界が特に低くなる。これにより、ベース層からコレクタ層に注入された電子が充分加速して流れることができず、コレクタ電流が減少する。したがって、電流電圧特性の飽和領域である立ち上がり特性が悪化し、パワーアンプの効率を劣化させてしまう。

また、特許文献１は、コレクタ層に電界がかかると電界に応じてコレクタ層内の空乏層が広がることにより破壊を防ぐ構造となっている。このため、コレクタ層にかかる電圧に応じて常に空乏層幅が大きく変化し、ベース・コレクタ間容量が大きく変化する。これにより、ＡＭＰＭ歪（位相歪）の悪化を引き起こし、パワーアンプの歪特性が悪化してしまう。

本発明にかかるヘテロ接合バイポーラトランジスタは、第１導電型のサブコレクタ層と、前記サブコレクタ層の上に形成され、第１導電型不純物を含む第１のコレクタ層と、前記第１のコレクタ層の上に形成され、前記第１のコレクタ層より第１導電型不純物の濃度が高い第３のコレクタ層と、前記第３のコレクタ層の上に形成され、前記第１のコレクタ層より第１導電型不純物の濃度が低い第２のコレクタ層と、前記第２のコレクタ層の上に形成された第２導電型のベース層と、前記ベース層の上に形成され、前記ベース層よりもバンドギャップの広い半導体を含む第１導電型のエミッタ層と、前記エミッタ層の上に形成された第１導電型のエミッタキャップ層と、を有するものである。

このような構成にすることにより、通常動作時には、コレクタ層の一部が動作し、実質のコレクタ層厚を薄くすることができる。これにより、コレクタ容量変化が大幅に減少し、ＡＭＰＭ歪を抑制することができる。また、コレクタ層内の電界が高めになり、電流電圧特性における立ち上がり特性を向上することができる。さらに、過入力動作時には、コレクタ層全体が動作し、オン耐圧を向上することができる。したがって、パワーアンプの歪特性および効率を改善することができ、さらに耐破壊性を向上することができる。

本発明によれば、パワーアンプの歪特性及び効率を悪化させずに耐破壊性を向上させることが可能なヘテロ接合バイポーラトランジスタを提供することができる。

実施の形態１．
初めに、図面を参照し、本発明の実施の形態１に係るヘテロ接合バイポーラトランジスタ（ＨＢＴ）について説明する。図１は、実施の形態１に係るヘテロ接合バイポーラトランジスタ５１の積層構造を示す断面図である。

図１に示すように、半絶縁性のＧａＡｓ基板１の上にｎ＋型ＧａＡｓサブコレクタ層２が形成されている。ｎ＋型ＧａＡｓサブコレクタ層２には、例えば不純物としてシリコン（Ｓｉ）がドープされており、その濃度は１×１０^１８ｃｍ^−３以上である。サブコレクタ層２の上には、コレクタ層４が形成されている。コレクタ層４は、１×１０^１８ｃｍ^−３未満の不純物濃度を有するＧａＡｓにより形成されている。コレクタ層４の詳細については後述する。サブコレクタ層２の表面の一部はコレクタ層４から露出しており、その露出した箇所にコレクタ電極３が形成されている。コレクタ電極３はサブコレクタ層２とオーミックコンタクトされている。

コレクタ層４の上には、ｐ＋型ＧａＡｓベース層５が形成されている。このベース層５の上には、ベース層５よりもバンドギャップの広い半導体材料により形成されたｎ型ＩｎＧａＰエミッタ層６が設けられている。エミッタ層６の上には、ｎ＋型ＧａＡｓエミッタキャップ層８１の上にｎ＋型ＩｎＧａＡｓエミッタキャップ層８２が積層されたエミッタキャップ層８が形成されている。さらに、エミッタキャップ層８の上には、エミッタ電極９が形成されている。なお、エミッタキャップ層８１は、ｎ＋型ＧａＡｓの単層だけでなく、ｎ＋型ＧａＡｓとｎ−型ＧａＡｓとを組み合わせた層とすることもできる。

エミッタ層６の表面の一部はエミッタキャップ層８から露出しており、その露出した箇所にベース電極７が形成されている。ベース電極７はエミッタ層６を介してベース層５とｐ型のオーミックコンタクトがなされている。

次に、コレクタ層４の構成について説明する。コレクタ層４は、１×１０^１８ｃｍ^３未満の不純物濃度を有するＧａＡｓにより形成されている。本実施の形態では、コレクタ層４は、それぞれ不純物濃度の異なる３つの層（第１コレクタ層４１、第２コレクタ層４２、及び第３コレクタ層４３）を有する構成となっている。不純物濃度Ｎ１の第１コレクタ層４１は、サブコレクタ層２の上に形成されており、この第１コレクタ層４１の上には不純物濃度Ｎ３の第３コレクタ層４３が設けられている。さらに、第３コレクタ層４３の上には不純物濃度Ｎ２の第２コレクタ層４２が形成される。ベース層５は、この第２コレクタ層４２の上に設けられる。

ここで、本実施の形態では、コレクタ層４の不純物濃度を、Ｎ３＞Ｎ１＞Ｎ２となるように設定する。すなわち、コレクタ層４のうち、第２コレクタ層４２の不純物濃度を最も低くし、第３コレクタ層４３の不純物濃度を最も高く設定する。

本実施の形態に係るヘテロ接合バイポーラトランジスタ５１は以上のような複数の半導体層の積層構造を有しているが、その伝導帯バンドダイアグラムは図２の実線で示すようになる。図２は、通常動作時のコレクタ層４近傍における伝導帯バンドダイアグラムを示すグラフである。本実施の形態として、ここでは具体的に、第１コレクタ層４１には厚さ２００ｎｍ、不純物濃度Ｎ１が３×１０^１６ｃｍ^−３のｎ−型ＧａＡｓを用いている。第３コレクタ層４３には厚さ１００ｎｍ、不純物濃度Ｎ３として５×１０^１６ｃｍ^−３のｎ＋型ＧａＡｓ、第２コレクタ層４２には厚さ７００ｎｍ、不純物濃度Ｎ２として５×１０^１５ｃｍ^−３のｎ−型ＧａＡｓを用いている。

なお、図２には、比較のため、従来技術に関する伝導帯バンドダイアグラムを破線で併記している。従来技術１に係るヘテロ接合バイポーラトランジスタ７１は、図１９に示すようなコレクタ層厚を増加させたコレクタ構造を有している。ここでは具体的に、コレクタ層４ａには厚さ１０００ｎｍ、不純物濃度５×１０^１５ｃｍ^−３のｎ−型ＧａＡｓを用いた。また、従来技術２に係るヘテロ接合バイポーラトランジスタ７２は、特許文献１に基づき、ベース層５側からサブコレクタ層２側に向かってドーピング濃度を順次高くしたコレクタ構造を有している。特許文献１の実施例に開示されたコレクタ層厚、不純物濃度では、携帯電話用のパワーアンプの動作電流領域である、コレクタ電流密度Ｊｃが０〜２０ｋＡ／ｃｍ^２でのオン耐圧が減少している（特許文献１の図５における"標準"と"コレクタ１"を比較）。そのため、動作電流密度で高オン耐圧となるように一部コレクタ層厚と不純物濃度を調整したヘテロ接合バイポーラトランジスタ７２を図２０に示す。具体的には、第１のコレクタ層４ｂには厚さ６００ｎｍ、不純物濃度５×１０^１５ｃｍ^−３のｎ−型ＧａＡｓを用いた。そして、第２のコレクタ層４ｃには厚さ２００ｎｍ、不純物濃度１×１０^１６ｃｍ^−３のｎ−型ＧａＡｓ、第３のコレクタ層４ｄには厚さ２００ｎｍ、不純物濃度５×１０^１６ｃｍ^−３のｎ−型ＧａＡｓを用いた。

図２より分かるように、従来技術１および従来技術２では、空乏層はサブコレクタ層２との界面まで広がっている。ただし、従来技術２のコレクタ構造は従来技術１よりサブコレクタ２側で高濃度であるため、図２ではサブコレクタ側での伝導帯の傾きが減少し、電界が緩和されている。本実施の形態は、第３コレクタ層４３のドーピング濃度Ｎ３が高くなっているため、通常動作時の条件下では第３コレクタ層４３及び第１コレクタ層４１の伝導体位置が下がる。

ここで、図３に示すようなコレクタ構造を有する従来技術３を参照する。従来技術３に係るヘテロ接合バイポーラトランジスタ６３は、コレクタ層４ｅに厚さ７００ｎｍ、不純物濃度５×１０^１５ｃｍ^−３のｎ−型ＧａＡｓを用いている。つまり、従来技術３は、本実施の形態における第２コレクタ層４２のみを有した形のコレクタ構造となっている。

図２に明らかなように、本実施の形態は、従来技術３の伝導帯バンドダイアグラムにより近い形になっている。このことは、本実施の形態ではコレクタ層４内の空乏層は第３コレクタ層４３および第１コレクタ層４１には広がらず、ほぼ第２コレクタ層４２内にとどまっていることを示している。したがって、通常動作の範囲内では、第３コレクタ層４３および第１コレクタ層４１は動作せず、第２コレクタ層４２のみが動作する。すなわち、実際に動作するコレクタ層４はコレクタ層４の一部となるため、実質のコレクタ層厚を薄くすることができる。

このように、本実施の形態では、通常動作時における実質のコレクタ層厚が薄く抑えられたことにより、空乏層はこの薄い実質のコレクタ層内をより低い電圧で広がることが可能となる。したがって、コレクタ電圧振幅による空乏層幅の変化が小さくなり、ベース・コレクタ間容量変化を大幅に減少させることができる。これにより、ＡＭＰＭ歪が抑制され、パワーアンプの歪特性が改善される。

また、図４は、ｇｍモードにおける電流電圧特性を示すグラフである。一般的に、従来技術１のようにコレクタ層厚を増加させると、Ｋｉｒｋ効果によりベース層５近傍におけるコレクタ層４ａの電界が緩やかになり低下する。そして、ベース層５からコレクタ層４ａに注入された電子が充分に加速されず、コレクタ電流が減少する。これにより、従来技術１では電流電圧特性における立ち上がり特性が悪化する傾向にある。本実施の形態では、通常動作時において実質のコレクタ層厚が薄く抑えられており、図２からも明らかなようにコレクタ層４内のベース層５近傍で電界が高くなる。したがって、本実施の形態ではコレクタ電流が増加し、図４に示すように、従来技術１および従来技術２より電流電圧特性における立ち上がり特性が向上する。すなわち、本実施の形態ではパワーアンプの効率が改善される。

一方、図５は過入力動作時のコレクタ層近傍における伝導帯バンドダイアグラムを示したグラフである。高電流、高電圧がコレクタ・エミッタ間にかかると、本実施の形態では第３コレクタ層４３の伝導帯のポテンシャルが引き上げられる。すなわち、コレクタ層４内の空乏層は第３コレクタ層４３および第１コレクタ層４１に広がる。したがって、過入力状態では、第２コレクタ層４２、第３コレクタ層４３、及び第１コレクタ層４１が動作し、実際に動作するコレクタ層４はコレクタ層４全体となる。

そして、図６は、過入力動作時のコレクタ層近傍における電界分布を示したグラフである。本実施の形態は第３コレクタ層４３のドーピング濃度Ｎ３が高いため、途中で電界が押さえられる。したがって、図６から明らかなように、本実施の形態は、従来技術１および従来技術２と異なり、最も高電界になる領域の面積を効果的に減少することが可能となっている。アバランシェ崩壊の原因となる電子・ホール対生成率は高電界になると指数的に増加するため、高電界領域の減少により、より効果的にアバランシェ崩壊を抑制することが可能となる。

図７は、過入力動作時のコレクタ層近傍における電子・ホール対生成率を示したグラフである。図７において本実施の形態の示すグラフは、従来技術１および従来技術２よりその面積が小さいことが分かる。電子・ホール対生成率の積分値が１に至るとアバランシェ崩壊が発生する。すなわち、図７のグラフで示した面積の小さい本実施の形態のヘテロ接合バイポーラトランジスタ５１が、より高耐圧であることを示している。

図８は、過入力動作時のオン耐圧分布を示したグラフである。図８に示すように、本実施の形態は、従来技術１および従来技術２よりオン耐圧が全体的に向上している。上述のように、本実施の形態は第３コレクタ層４３のドーピング濃度Ｎ３が高いため、高電界となる第３コレクタ層４３および第１コレクタ層４１の電界を減少させることができる。したがって、アバランシェ崩壊しにくくなり、オン耐圧が向上する。これにより、耐破壊性が向上する。

次に、本実施の形態に係るコレクタ層４の好適な不純物濃度と厚さについて説明する。本実施の形態では、不純物濃度が、第３コレクタ層４３＞第１コレクタ層４１＞第２コレクタ層４２となるように設定している。第１コレクタ層４１は、厚さ５０〜６００ｎｍ、不純物濃度１×１０^１６〜１×１０^１８ｃｍ^−３のｎ−型ＧａＡｓが好ましい。第２コレクタ層４２は、通常動作時の実質のコレクタとなるため、層厚が１５０ｎｍ〜１０００ｎｍ、ｎ型不純物濃度が１×１０^１５〜５×１０^１６ｃｍ^−３あるいはノンドープのＧａＡｓであることが好ましい。特に第２コレクタ層４２の厚さとしては４００ｎｍ〜１０００ｎｍが好適である。第３コレクタ層４３として、厚さ２５〜４００ｎｍ、不純物濃度１×１０^１６〜２×１０^１７ｃｍ^−３のｎ＋型ＧａＡｓが好適である。なお、第３コレクタ層４３のドーピング濃度が高過ぎると、過入力状態で空乏層が第１コレクタ層４１まで広がらない。したがって、実用上第３コレクタ層４３は、不純物濃度１×１０^１７ｃｍ^−３以下、シート濃度として２×１０^１２ｃｍ^−２以下とすることが好ましい。また、第３コレクタ層４３が実質のコレクタとならないようにするため、第３コレクタ層４３の厚さは第１コレクタ層４１および第２コレクタ層４２よりも薄くする。

以上のように、本実施の形態では、不純物濃度の異なる３層のコレクタ層を有し、その不純物濃度を第３コレクタ層４３＞第１コレクタ層４１＞第２コレクタ層４２となるように設定する。これにより、通常動作時において、空乏層は第３コレクタ層４３および第１コレクタ層４２には広がらず、第２コレクタ層４２内にとどまる。すなわち、第２コレクタ層４２のみが動作し、実質のコレクタ層厚を薄くすることができる。したがって、通常動作時にはより低い電圧で空乏層が広がることができ、コレクタ容量変化が大幅に減少する。すなわち、ＡＭＰＭ歪が抑制され、パワーアンプの歪特性が改善される。また、実質のコレクタ層厚を薄く抑えたことにより、コレクタ層４内の電界が高めになる。したがって、電流電圧特性における立ち上がり特性が向上し、パワーアンプの効率が改善される。さらに、過入力動作時には、空乏層は第３コレクタ層４３および第１コレクタ層４１に広がるようになる。すなわち、コレクタ層４全体が動作する。したがって、オン耐圧を向上させることができ、耐破壊性が向上する。

実施の形態２．
図９を用いて、本実施の形態２に係るヘテロ接合バイポーラトランジスタ５２について説明する。本実施の形態では、実施の形態１と異なるコレクタ層４を有していて、それ以外の構成は実施の形態１と同様であるため説明を省略する。図９は、実施の形態２に係るヘテロ接合バイポーラトランジスタ５２の積層構造を示す断面図である。図９において、図１と同じ構成部分については同一の符号を付し、説明を省略する。

図９では、第３コレクタ層４３と第２コレクタ層４２との間に、第１ドーピング傾斜層４２３が形成されている。第１ドーピング傾斜層４２３は、第３コレクタ層４３の不純物濃度Ｎ３から第２コレクタ層４２の不純物濃度Ｎ２へと不純物濃度をなだらかに変化させたｎ型ＧａＡｓにより形成される。すなわち、第１ドーピング傾斜層４２３は、第３コレクタ層４３との界面においてＮ３、第２コレクタ層４２との界面においてＮ２、の不純物濃度をそれぞれ有する。そして、第１ドーピング傾斜層４２３は、その厚さ方向においてＮ３からＮ２へと傾斜した不純物濃度分布を有している。第１ドーピング傾斜層４２３として、厚さは１０〜２００ｎｍ程度が好ましい。

このように、本実施の形態では、第１ドーピング傾斜層４２３が第３コレクタ層４３と第２コレクタ層４２との間に形成される。これにより、電界が緩やかに変化するようになり、オン耐圧をさらに向上させることができる。すなわち、耐破壊性がさらに向上する。

実施の形態３．
図１０を用いて、本実施の形態３に係るヘテロ接合バイポーラトランジスタ５３について説明する。本実施の形態では、実施の形態１、２と異なるコレクタ層４を有していて、それ以外の構成は実施の形態１、２と同様であるため説明を省略する。図１０は、実施の形態３に係るヘテロ接合バイポーラトランジスタ５３の積層構造を示す断面図である。図１０において、図１と同じ構成部分については同一の符号を付し、説明を省略する。

図１０では、第１コレクタ層４１と第３コレクタ層４３との間に、第２ドーピング傾斜層４１３が形成されている。第２ドーピング傾斜層４１３は、第１コレクタ層４１の不純物濃度Ｎ１から第３コレクタ層４３の不純物濃度Ｎ３へと不純物濃度をなだらかに変化させたｎ型ＧａＡｓにより形成される。すなわち、第２ドーピング傾斜層４１３は、第１コレクタ層４１との界面においてＮ１、第３コレクタ層４３との界面においてＮ３、の不純物濃度をそれぞれ有する。そして、第２ドーピング傾斜層４１３は、その厚さ方向においてＮ１からＮ３へと傾斜した不純物濃度分布を有している。第２ドーピング傾斜層４１３として、厚さは１０〜２００ｎｍ程度が好ましい。本実施の形態には、第１ドーピング傾斜層４２３は形成されていない。

このように、本実施の形態では、第２ドーピング傾斜層４１３が第１コレクタ層４１と第３コレクタ層４３との間に形成される。これにより、電界が緩やかに変化するようになり、オン耐圧をさらに向上させることができる。すなわち、耐破壊性がさらに向上する。

実施の形態４．
図１１を用いて、本実施の形態４に係るヘテロ接合バイポーラトランジスタ５４について説明する。本実施の形態では、実施の形態１〜３と異なるコレクタ層４を有していて、それ以外の構成は実施の形態１〜３と同様であるため説明を省略する。図１１は、実施の形態４に係るヘテロ接合バイポーラトランジスタ５４の積層構造を示す断面図である。図１１において、図１、図９、図１０と同じ構成部分については同一の符号を付し、説明を省略する。

図１１では、第３コレクタ層４３と第２コレクタ層４２との間に、第１ドーピング傾斜層４２３が形成されている。また、第１コレクタ層４１と第３コレクタ層４３との間に、第２ドーピング傾斜層４１３が形成されている。すなわち、本実施の形態のコレクタ層４は、第１ドーピング傾斜層４２３と第２ドーピング傾斜層４１３を併有する。

このように、本実施の形態では、第１ドーピング傾斜層４２３と第２ドーピング傾斜層４１３を併有することにより、各層の界面における濃度勾配が緩和される。したがって、オン耐圧をさらに向上させることができ、耐破壊性がさらに向上する。

実施の形態５．
図１２を用いて、本実施の形態５に係るヘテロ接合バイポーラトランジスタ５５について説明する。本実施の形態では、実施の形態１〜４と異なるコレクタ層４を有していて、それ以外の構成は実施の形態１〜４と同様であるため説明を省略する。図１２は、実施の形態５に係るヘテロ接合バイポーラトランジスタ５５の積層構造を示す断面図である。図１２において、図１と同じ構成部分については同一の符号を付し、説明を省略する。

図１２では、第１コレクタ層４１と第２コレクタ層４２との間に、第３コレクタ層４３ａが形成されている。すなわち、本実施の形態のコレクタ層４は、第１コレクタ層４１、第３コレクタ層４３ａ、及び第２コレクタ層４２を備えている。ここで、第３コレクタ層４３ａは、第３コレクタ層４３と異なる不純物濃度分布を有しており、厚さ方向において図１３に示すような所定の分布で不純物が導入されている。すなわち、第３コレクタ層４３ａは、厚さ方向の中間付近に最大濃度点を有しており、第１コレクタ層４１との界面においてＮ１、第２コレクタ層４２との界面においてＮ２、の不純物濃度をそれぞれ有する。そして、その厚さ方向においてＮ１から最大濃度点を経由しＮ２へと連続的に変化させた不純物濃度を有するｎ＋型ＧａＡｓにより形成される。最大濃度点における不純物濃度は、実施の形態１に係る第３コレクタ層４３のＮ３相当であることが好ましい。具体的には、最大濃度点としては、１×１０^１６〜２×１０^１８ｃｍ^−３程度が好適である。また、第３コレクタ層４３ａとして、厚さは１０〜２００ｎｍ程度が好ましい。

以上のように、本実施の形態では、最大濃度点から第１コレクタ層４１のＮ１および第２コレクタ層４２のＮ２へとそれぞれ不純物濃度を連続的に傾斜させた第３コレクタ層４３ａが、第１コレクタ層４１と第２コレクタ層４２との間に形成される。これにより、実施の形態４と同様に、不純物濃度の最も高い領域が減り、アバランシェ崩壊がさらに抑制される。すなわち、オン耐圧をさらに向上させることができ、耐破壊性がさらに向上する。

実施の形態６．
図１４を用いて、本実施の形態６に係るヘテロ接合バイポーラトランジスタ５６について説明する。本実施の形態では、実施の形態１と異なる層を有した構造となっていて、それ以外の構成は実施の形態１と同様であるため説明を省略する。図１４は、実施の形態６に係るヘテロ接合バイポーラトランジスタ５６の積層構造を示す断面図である。図１４において、図１と同じ構成部分については同一の符号を付し、説明を省略する。

図１４では、サブコレクタ層２とコレクタ層４との間に、高バンドギャップ層１０および高ドープ層１１が挿入されている。それ以外の構成は、実施の形態１と同様である。すなわち、コレクタ層４は、実施の形態１と同様、第１コレクタ層４１、第３コレクタ層４３、及び第２コレクタ層４２を有している。高バンドギャップ層１０（第４のコレクタ層）は、サブコレクタ層２の上に第１コレクタ層４１よりもバンドギャップの広い半導体材料により形成されており、ここでは例えばｎ−型ＩｎＧａＰとする。具体的には、高バンドギャップ層１０としては、自然超格子が形成されるｏｒｄｅｒｅｄＩｎＧａＰ（Ｉｎ組成比Ｘ_Ｉｎ＝０．４５〜０．５、バンドギャップＥｇ＝１．８２〜１．８７ｅＶ）が好適である。また、高バンドギャップ層１０の上には、高ドープ層１１が形成される。この高ドープ層１１の上に、コレクタ層４が形成されている。高ドープ層１１として、厚さ５〜１０ｎｍ、不純物濃度５×１０^１７〜３×１０^１８ｃｍ^−３のｎ＋型ＧａＡｓあるいはｏｒｄｅｒｅｄＩｎＧａＰが好ましい。

以上のように、本実施の形態では、高バンドギャップ層１０および高ドープ層１１がサブコレクタ層２とコレクタ層４との間に形成されている。これにより、高バンドギャップ層１０と高ドープ層１１の間には、新たにホールバリアが形成される。高電界が発生し電子・ホール対が生成し始めると、ホールはこのホールバリアによりサブコレクタ層２側には拡散されず、第１コレクタ層４１内のホールの滞在確率が増加する。第１コレクタ層４１の不純物濃度は第３コレクタ層４３の不純物濃度よりも低いため、第１コレクタ層４１内の空間電荷量はホール滞在濃度の影響を受けやすい。したがって、ホール濃度に応じて第１コレクタ層４１の伝導帯はひき上がり、電界は高バンドギャップ層１０に集中するようになる。高バンドギャップ層１０は、高バンドギャップのためイオン化衝突係数が小さく、電界が集中してもアバランシェ崩壊しにくい。このように、高バンドギャップ層１０と、第１コレクタ層４１および第３コレクタ層４３とが組み合わさることによって新たな機構が導入され、耐破壊性が向上するようになる。

実施の形態７．
図１５を用いて、本実施の形態７に係るヘテロ接合バイポーラトランジスタ５７について説明する。本実施の形態では、実施の形態６と異なるコレクタ層４を有していて、それ以外の構成は実施の形態６と同様であるため説明を省略する。図１５は、実施の形態７に係るヘテロ接合バイポーラトランジスタ５７の積層構造を示す断面図である。図１５において、図９、図１４と同じ構成部分については同一の符号を付し、説明を省略する。

図１５では、第３コレクタ層４３と第２コレクタ層４２との間に、第１ドーピング傾斜層４２３が形成されている。第１ドーピング傾斜層４２３は、実施の形態２と同様、第３コレクタ層４３の不純物濃度Ｎ３から第２コレクタ層４２の不純物濃度Ｎ２へと不純物濃度をなだらかに変化させたｎ型ＧａＡｓにより形成される。第１ドーピング傾斜層４２３として、実施の形態２と同様、厚さは１０〜２００ｎｍ程度が好ましい。

このように、本実施の形態では、第１ドーピング傾斜層４２３が第３コレクタ層４３と第２コレクタ層４２との間に形成される。これにより、電界が緩やかに変化するようになり、オン耐圧をさらに向上させることができる。さらに、高バンドギャップ層１０および高ドープ層１１がサブコレクタ層２とコレクタ層４との間に導入されており、実施の形態６に示す効果により、オン耐圧がさらに効果的に向上する。

実施の形態８．
図１６を用いて、本実施の形態８に係るヘテロ接合バイポーラトランジスタ５８について説明する。本実施の形態では、実施の形態６、７と異なるコレクタ層４を有していて、それ以外の構成は実施の形態６、７と同様であるため説明を省略する。図１６は、実施の形態８に係るヘテロ接合バイポーラトランジスタ５８の積層構造を示す断面図である。図１６において、図１０、図１４と同じ構成部分については同一の符号を付し、説明を省略する。

図１６では、第１コレクタ層４１と第３コレクタ層４３との間に、第２ドーピング傾斜層４１３が形成されている。第２ドーピング傾斜層４１３は、実施の３と同様、第１コレクタ層４１の不純物濃度Ｎ１から第３コレクタ層４３の不純物濃度Ｎ３へと不純物濃度をなだらかに変化させたｎ型ＧａＡｓにより形成される。第２ドーピング傾斜層４１３として、実施の３と同様、厚さは１０〜２００ｎｍ程度が好ましい。本実施の形態には、第１ドーピング傾斜層４２３は形成されていない。

このように、本実施の形態では、第２ドーピング傾斜層４１３が第１コレクタ層４１と第３コレクタ層４３との間に形成される。これにより、電界が緩やかに変化するようになり、オン耐圧をさらに向上させることができる。さらに、高バンドギャップ層１０および高ドープ層１１がサブコレクタ層２とコレクタ層４との間に導入されており、実施の形態６に示す効果により、オン耐圧がさらに効果的に向上する。

実施の形態９．
図１７を用いて、本実施の形態９に係るヘテロ接合バイポーラトランジスタ５９について説明する。本実施の形態では、実施の形態６〜８と異なるコレクタ層４を有していて、それ以外の構成は実施の形態６〜８と同様であるため説明を省略する。図１７は、実施の形態９に係るヘテロ接合バイポーラトランジスタ５９の積層構造を示す断面図である。図１７において、図１１、図１４と同じ構成部分については同一の符号を付し、説明を省略する。

図１７において、第３コレクタ層４３と第２コレクタ層４２との間に、第１ドーピング傾斜層４２３が形成されている。また、第１コレクタ層４１と第３コレクタ層４３との間に、第２ドーピング傾斜層４１３が形成されている。すなわち、本実施の形態のコレクタ層４は、実施の形態４と同様、第１ドーピング傾斜層４２３と第２ドーピング傾斜層４１３を併有する。

このように、本実施の形態では、第１ドーピング傾斜層４２３と第２ドーピング傾斜層４１３を併有することにより、各層の界面における濃度勾配が緩和される。したがって、オン耐圧をさらに向上させることができる。さらに、高バンドギャップ層１０および高ドープ層１１がサブコレクタ層２とコレクタ層４との間に導入されており、実施の形態６に示す効果により、オン耐圧がさらに効果的に向上する。

実施の形態１０．
図１８を用いて、本実施の形態１０に係るヘテロ接合バイポーラトランジスタ６０について説明する。本実施の形態では、実施の形態６〜９と異なるコレクタ層４を有していて、それ以外の構成は実施の形態６〜９と同様であるため説明を省略する。図１８は、実施の形態１０に係るヘテロ接合バイポーラトランジスタ６０の積層構造を示す断面図である。図１８において、図１２、図１４と同じ構成部分については同一の符号を付し、説明を省略する。

図１８では、第１コレクタ層４１と第２コレクタ層４２との間に、第３コレクタ層４３ａが形成されている。第３コレクタ層４３ａは、実施の形態５と同様、厚さ方向において図１３に示すような所定の分布で不純物が導入されている。すなわち、第３コレクタ層４３ａは、厚さ方向の中間付近に最大濃度点を有しており、最大濃度点から第１コレクタ層４１のＮ１および第２コレクタ層４２のＮ２へとそれぞれ不純物濃度を連続的に傾斜させた不純物濃度分布を有する。最大濃度点としては、１×１０^１６〜２×１０^１８ｃｍ^−３程度が好適である。また、第３コレクタ層４３ａとして、厚さは１０〜２００ｎｍ程度が好ましい。

以上のように、本実施の形態では、最大濃度点から第１コレクタ層４１のＮ１および第２コレクタ層４２のＮ２へとそれぞれ不純物濃度を連続的に傾斜させた第３コレクタ層４３ａが、第１コレクタ層４１と第２コレクタ層４２との間に形成される。これにより、不純物濃度の最も高い領域が減り、オン耐圧をさらに向上させることができる。さらに、高バンドギャップ層１０および高ドープ層１１がサブコレクタ層２とコレクタ層４との間に導入されており、実施の形態６に示す効果により、オン耐圧がさらに効果的に向上する。

本実施の形態では、エミッタ層６はｎ型ＩｎＧａＰにより形成したが、これに限らず、ベース層５よりもバンドギャップの広い材料であればＩｎＧａＰ以外の任意の半導体を使用できる。同様に、高バンドギャップ層１０についても、ｎ−型ＩｎＧａＰに限定されず、第１コレクタ層４１よりもバンドギャップの広い材料であればＩｎＧａＰ以外の任意の半導体を使用することが可能である。

以上の説明は、本発明の実施の形態を説明するものであり、本発明が以上の実施の形態に限定されるものではない。また、当業者であれば、以上の実施の形態の各要素を、本発明の範囲において、容易に変更、追加、変換することが可能である。

実施の形態１に係るヘテロ接合バイポーラトランジスタの積層構造を示す断面図である。通常動作時のコレクタ層近傍における伝導帯バンドダイアグラムを示すグラフである。従来技術３に係るヘテロ接合バイポーラトランジスタの積層構造を示す断面図である。ｇｍモードにおける電流電圧特性を示すグラフである。過入力動作時のコレクタ層近傍における伝導帯バンドダイアグラムを示したグラフである。過入力動作時のコレクタ層近傍における電界分布を示したグラフである。過入力動作時のコレクタ層近傍における電子・ホール対生成率を示したグラフである。過入力動作時のオン耐圧分布を示したグラフである。実施の形態２に係るヘテロ接合バイポーラトランジスタの積層構造を示す断面図である。実施の形態３に係るヘテロ接合バイポーラトランジスタの積層構造を示す断面図である。実施の形態４に係るヘテロ接合バイポーラトランジスタの積層構造を示す断面図である。実施の形態５に係るヘテロ接合バイポーラトランジスタの積層構造を示す断面図である。第３ドーピング傾斜層近傍におけるドーピングプロファイルを示すグラフである。実施の形態６に係るヘテロ接合バイポーラトランジスタの積層構造を示す断面図である。実施の形態７に係るヘテロ接合バイポーラトランジスタの積層構造を示す断面図である。実施の形態８に係るヘテロ接合バイポーラトランジスタの積層構造を示す断面図である。実施の形態９に係るヘテロ接合バイポーラトランジスタの積層構造を示す断面図である。実施の形態１０に係るヘテロ接合バイポーラトランジスタの積層構造を示す断面図である。従来技術１に係るヘテロ接合バイポーラトランジスタの積層構造を示す断面図である。従来技術２に係るヘテロ接合バイポーラトランジスタの積層構造を示す断面図である。

符号の説明

１ＧａＡｓ基板、２サブコレクタ層、３コレクタ電極、
４コレクタ層、５ベース層、６エミッタ層、７ベース電極、
８エミッタキャップ層、９エミッタ電極、
１０高バンドギャップ層、１１高ドープ層、
４１第１コレクタ層、４２、第２コレクタ層、
４３、４３ａ第３コレクタ層、
５１〜６０、７１〜７３ヘテロ接合バイポーラトランジスタ、
８１、８２エミッタキャップ層、
４１３第２ドーピング傾斜層、４２３第１ドーピング傾斜層

Claims

第１導電型のサブコレクタ層と、
前記サブコレクタ層の上に形成され、第１導電型不純物を含む第１のコレクタ層と、
前記第１のコレクタ層の上に形成され、前記第１のコレクタ層より第１導電型不純物の濃度が高い第３のコレクタ層と、
前記第３のコレクタ層の上に形成され、前記第１のコレクタ層より第１導電型不純物の濃度が低い第２のコレクタ層と、
前記第２のコレクタ層の上に形成された第２導電型のベース層と、
前記ベース層の上に形成され、前記ベース層よりもバンドギャップの広い半導体を含む第１導電型のエミッタ層と、
前記エミッタ層の上に形成された第１導電型のエミッタキャップ層と、を有するヘテロ接合バイポーラトランジスタ。
前記第１のコレクタ層、前記第２のコレクタ層、及び前記第３のコレクタ層は同一の半導体材料により形成されている請求項１に記載のヘテロ接合バイポーラトランジスタ。
前記第３のコレクタ層の厚さが、前記第１のコレクタ層および前記第２のコレクタ層より薄いことを特徴とする請求項１又は２に記載のヘテロ接合バイポーラトランジスタ。
前記第２のコレクタ層の厚さは、１５０ｎｍ以上であることを特徴とする請求項１乃至３に記載のヘテロ接合バイポーラトランジスタ。
前記第２のコレクタ層の不純物濃度は、５×１０^１６ｃｍ^−３以下であることを特徴とする請求項１乃至４に記載のヘテロ接合バイポーラトランジスタ。
前記第３のコレクタ層の不純物濃度は、１×１０^１７ｃｍ^−３以下であることを特徴とする請求項１乃至５に記載のヘテロ接合バイポーラトランジスタ。
前記第３のコレクタ層の不純物シート濃度は、２×１０^１２ｃｍ^−２以下であることを特徴とする請求項１乃至６に記載のヘテロ接合バイポーラトランジスタ。
前記第２のコレクタ層と前記第３のコレクタ層との間に形成された第１のドーピング傾斜層をさらに備え、
前記第１のドーピング傾斜層は、厚さ方向において前記第２のコレクタ層の不純物濃度から前記第３のコレクタ層の不純物濃度まで徐々に増加させた不純物濃度分布を有する請求項１乃至７に記載のヘテロ接合バイポーラトランジスタ。
前記第１のコレクタ層と前記第３のコレクタ層との間に形成された第２のドーピング傾斜層をさらに備え、
前記第２のドーピング傾斜層は、厚さ方向において前記第１のコレクタ層の不純物濃度から前記第３のコレクタ層の不純物濃度まで徐々に増加させた不純物濃度分布を有する請求項１乃至８に記載のヘテロ接合バイポーラトランジスタ。
前記第３のコレクタ層は、厚さ方向の中間付近に前記第１導電型不純物の最大濃度点を含み、前記第１のコレクタ層の不純物濃度から前記最大濃度点まで徐々に増加し、かつ前記最大濃度点から前記第２のコレクタ層の不純物濃度へ徐々に減少する不純物濃度分布を有する請求項１乃至５に記載のヘテロ接合バイポーラトランジスタ。
前記最大濃度点における不純物濃度は、１×１０^１６ｃｍ^−３以上２×１０^１８ｃｍ^−３未満であることを特徴とする請求項１０に記載のヘテロ接合バイポーラトランジスタ。
前記サブコレクタ層と前記第１のコレクタ層との間に配置され、前記第１のコレクタ層よりもバンドギャップの広い半導体を含む高バンドギャップ層をさらに有する請求項１乃至１１に記載のヘテロ接合バイポーラトランジスタ。
前記高バンドギャップ層は、Ｉｎの組成比が０．４５以上０．５０未満のＩｎＧａＰにより形成されている請求項１２に記載のヘテロ接合バイポーラトランジスタ。
前記高バンドギャップ層を形成するＩｎＧａＰは、自然超格子が形成される条件において成長したＩｎＧａＰ、またはバンドギャップが１．８２〜１．８７ｅＶとなるように成長したＩｎＧａＰである請求項１３に記載のヘテロ接合バイポーラトランジスタ。
前記高バンドギャップ層と前記第１のコレクタ層との間に配置され、第１導電型不純物を５×１０^１７ｃｍ^−３以上３×１０^１８ｃｍ^−３未満含む高ドープ層をさらに有する請求項１２乃至１４に記載のヘテロ接合バイポーラトランジスタ。
前記高ドープ層は、ＧａＡｓまたは高バンドギャップ層と同一の半導体材料により形成される請求項１５に記載のヘテロ接合バイポーラトランジスタ。