JPH02291135A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPH02291135A JPH02291135A JP11251289A JP11251289A JPH02291135A JP H02291135 A JPH02291135 A JP H02291135A JP 11251289 A JP11251289 A JP 11251289A JP 11251289 A JP11251289 A JP 11251289A JP H02291135 A JPH02291135 A JP H02291135A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector layer
- collector
- electric field
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 230000005684 electric field Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 8
- 230000007704 transition Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はへテロ接合ハイポーラ１・ランジスタに関する
ものである。
ものである。
■−■化合物゛１ヘ導体、特にＡΩＧａＡｓ／ＧａＡｓ
系の半導体におけるエビタキシャル成長技術の進歩に伴
い、従来は作製できなかったヘテロ接合を釘する半導体
素子か実現されている。その中でも特にペテロ接合ハイ
ポーラ１・ランシスタでは、半絶縁性基板上に禁制帯幅
の異なる材料を成長することで素子を作製するため、設
Ｊ１の自由度か大きく、それにより高速動作か可能な素
子の実現が期待される。一般には、エミッタ層に少なく
ともベース層より禁制帯幅の大きな半導体を用いること
で、ベース層中の多数キャリアに対する阻止能力か増大
した分たけベース層中の多数キャリアを増すことにより
、ベース層が低抵抗化され、高性能化が実現されている
。
系の半導体におけるエビタキシャル成長技術の進歩に伴
い、従来は作製できなかったヘテロ接合を釘する半導体
素子か実現されている。その中でも特にペテロ接合ハイ
ポーラ１・ランシスタでは、半絶縁性基板上に禁制帯幅
の異なる材料を成長することで素子を作製するため、設
Ｊ１の自由度か大きく、それにより高速動作か可能な素
子の実現が期待される。一般には、エミッタ層に少なく
ともベース層より禁制帯幅の大きな半導体を用いること
で、ベース層中の多数キャリアに対する阻止能力か増大
した分たけベース層中の多数キャリアを増すことにより
、ベース層が低抵抗化され、高性能化が実現されている
。
ヘテロ接合ハイポーラｉ・ランジスタのより一層の高性
能化、特に信号処理能力の向上のためは、デハイス中を
キャリアか横切る走行時間の短縮を図らねばならない。
能化、特に信号処理能力の向上のためは、デハイス中を
キャリアか横切る走行時間の短縮を図らねばならない。
キャリアの走行時間は大別して、エミッタ、ベース、コ
レクタ空乏層、及びサブコレクタ層の走行時間に分けら
れる。ヘテロ接合ハイポーラ１・ランジスタでは、その
中でも特にコレクタ空乏層での走行時間の全体に対して
占める割合か大きく、これを短縮することが高性能化の
指標となる。
レクタ空乏層、及びサブコレクタ層の走行時間に分けら
れる。ヘテロ接合ハイポーラ１・ランジスタでは、その
中でも特にコレクタ空乏層での走行時間の全体に対して
占める割合か大きく、これを短縮することが高性能化の
指標となる。
その事から、従来より数種の工夫がコレクタの不純物設
ｔ１に対して試みられている。第１の従来例としては、
コレクタにＧａ ＡＳを用い、不純物添加のないｌ型層
（厚さ２００ＯＡ）と、不純物密度か２ Ｘ ｉ Ｏ
１８ｃｍ−３のｐ＋型層（厚さ２００八）を組合せる方
法かある（ ＩＥＥＥ ｒ ｌ−ランザクション・エレ
クトロン・デバイシズ」 “ＴｒａｎｓＥｌｅｃＬｒｏ
ｎＤｃｖｉｃｃｓ． ” Ｖｏｌ．３５，Ｎｏ．４，ｐ
．４０１（１９８８） ） ｏ 第２の従来例としては
、コレクタ層をｐ型層とｎ型層の二領域に分けることで
、従来構造に比較して良好な高周波特性をｉ′１る方法
がある（ＩＥＥＥｒエレクトロンφデハイス●レタース
」 “ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｌｃｔｔｃｒｓ
”Ｖｏ１９．Ｎｏ．ｌｌ．．ｐ．５７０（１９８Ｂ
）、同Ｖｏｌ．９．Ｎｏ．ＩＩ．．ｐ．５８５（１．９
８８） ）。
ｔ１に対して試みられている。第１の従来例としては、
コレクタにＧａ ＡＳを用い、不純物添加のないｌ型層
（厚さ２００ＯＡ）と、不純物密度か２ Ｘ ｉ Ｏ
１８ｃｍ−３のｐ＋型層（厚さ２００八）を組合せる方
法かある（ ＩＥＥＥ ｒ ｌ−ランザクション・エレ
クトロン・デバイシズ」 “ＴｒａｎｓＥｌｅｃＬｒｏ
ｎＤｃｖｉｃｃｓ． ” Ｖｏｌ．３５，Ｎｏ．４，ｐ
．４０１（１９８８） ） ｏ 第２の従来例としては
、コレクタ層をｐ型層とｎ型層の二領域に分けることで
、従来構造に比較して良好な高周波特性をｉ′１る方法
がある（ＩＥＥＥｒエレクトロンφデハイス●レタース
」 “ＥｌｅｃｔｒｏｎＤｅｖｉｃｅ Ｌｃｔｔｃｒｓ
”Ｖｏ１９．Ｎｏ．ｌｌ．．ｐ．５７０（１９８Ｂ
）、同Ｖｏｌ．９．Ｎｏ．ＩＩ．．ｐ．５８５（１．９
８８） ）。
しかし、第１および第２の従来例によれば、コレクタ層
のハンド措造を制御するためにｐ型層を用いているため
、カーク効果を引き起しやすくなる。また、ベース・コ
レクタ間の耐圧も一般的構造のものに比べて低くなる欠
点かある。
のハンド措造を制御するためにｐ型層を用いているため
、カーク効果を引き起しやすくなる。また、ベース・コ
レクタ間の耐圧も一般的構造のものに比べて低くなる欠
点かある。
本発明は、このような従来技術の欠点を克服した高性能
のへテロ接合ハイボーラ１・ランジスタを提供すること
を課題とする。
のへテロ接合ハイボーラ１・ランジスタを提供すること
を課題とする。
本発明に係るペテロ接合バイポーラ１・ランジス夕は、
コレクタ層がベース層の近傍で内部電界か緩和される不
純物分布を有していることを特徴とする。あるいは、コ
レクタ層がサブコレクタ層の近傍で内部電界が強調され
る不純物分布を有していることを特徴とする。
コレクタ層がベース層の近傍で内部電界か緩和される不
純物分布を有していることを特徴とする。あるいは、コ
レクタ層がサブコレクタ層の近傍で内部電界が強調され
る不純物分布を有していることを特徴とする。
本発明の構成によれば、ベース層近傍での電界緩和によ
り、電子をＬ − 「４移を起こさぜずにサブコレクタ
層へ導き得る。また、サブコレクタ層近傍での電界強調
により、電子をより加速させることが可能になる。
り、電子をＬ − 「４移を起こさぜずにサブコレクタ
層へ導き得る。また、サブコレクタ層近傍での電界強調
により、電子をより加速させることが可能になる。
以下、添付図面を参照して本発明の実施例を説明する。
第１実施例に係るヘテロ接合ハイボーラトランジスタを
第１図に示す。同図（ａ）に示す通り、ヘテロ接合バイ
ポーラトランジスタはｎ型のエミッタキャップ層１０，
ｎ型のエミッタ層２０，ｐ型のベース層３０，ｎ型のコ
レクタ層４０およびｎ型のサブコレクタ層５０を含んで
構成される。
第１図に示す。同図（ａ）に示す通り、ヘテロ接合バイ
ポーラトランジスタはｎ型のエミッタキャップ層１０，
ｎ型のエミッタ層２０，ｐ型のベース層３０，ｎ型のコ
レクタ層４０およびｎ型のサブコレクタ層５０を含んで
構成される。
エミッタ層２０は中央のエミッタ層２２と、エミッタキ
ャップ層１０に接するエミッタグレーディング層２１と
、ベース層３０に接するエミッタグレーディング層２３
を有する。エミッタキャップ層１０、ベース層３０およ
びサブコレクタ層５０の上にはエミッタ電極６］、ベー
ス電極６２およびコレクタ電極６３かそれそれオーミッ
ク接触して設けられる。
ャップ層１０に接するエミッタグレーディング層２１と
、ベース層３０に接するエミッタグレーディング層２３
を有する。エミッタキャップ層１０、ベース層３０およ
びサブコレクタ層５０の上にはエミッタ電極６］、ベー
ス電極６２およびコレクタ電極６３かそれそれオーミッ
ク接触して設けられる。
第１実施例で特徴点なことは、コレクタ層４０が不純物
密度ｎ１の第１コレクタ層４１と、不純物密度ｎ２の第
２コレクタ層４２と、不純物密度ｎ３の第３コレクタ層
４３とからなり、これら０１〜ｎ３の値かベース層３０
及びザブコレクタ層５０の不純物密度ｐ ，ｎ と
の間で、第１図Ｂ ＳＣ （Ｃ）に示す関係を有していることである。なお、第２
コレクタ層４２の不純物密度ｎ２については非ドープ状
態でもよいか、第１図（ｃ）の点線のような値になって
いてもよい。
密度ｎ１の第１コレクタ層４１と、不純物密度ｎ２の第
２コレクタ層４２と、不純物密度ｎ３の第３コレクタ層
４３とからなり、これら０１〜ｎ３の値かベース層３０
及びザブコレクタ層５０の不純物密度ｐ ，ｎ と
の間で、第１図Ｂ ＳＣ （Ｃ）に示す関係を有していることである。なお、第２
コレクタ層４２の不純物密度ｎ２については非ドープ状
態でもよいか、第１図（ｃ）の点線のような値になって
いてもよい。
この第１実施例によれば、コレクタ層４０の内部の電界
は第１図（ｂ）のようになる。すなイっち、ベース層３
〔］近傍のコレクタ層４０中て電界か緩和される。この
緩和された電界の効果により、ヘス層３０から飛び出し
た１−Ｌ了（キャリア）は［゛点よりＬ点へエネルギー
遷移することなく、尚速性を保ぢなからコレクタ層４０
を走行ずる。また、ザブコレクタ層５０の近傍の第３コ
レクタ層４′３の電界を１１Ｊぢ上げているので、サブ
コレクタ層５０の近傍で電界か強１２！ｊされる。この
ため、コレクタ層４０を走行して散乱、衝突によりエネ
ルギを失ってきた電工に加速効果かＪＪえられ、品速動
作を実現することか可能になる。
は第１図（ｂ）のようになる。すなイっち、ベース層３
〔］近傍のコレクタ層４０中て電界か緩和される。この
緩和された電界の効果により、ヘス層３０から飛び出し
た１−Ｌ了（キャリア）は［゛点よりＬ点へエネルギー
遷移することなく、尚速性を保ぢなからコレクタ層４０
を走行ずる。また、ザブコレクタ層５０の近傍の第３コ
レクタ層４′３の電界を１１Ｊぢ上げているので、サブ
コレクタ層５０の近傍で電界か強１２！ｊされる。この
ため、コレクタ層４０を走行して散乱、衝突によりエネ
ルギを失ってきた電工に加速効果かＪＪえられ、品速動
作を実現することか可能になる。
次に、第２実施例に係るヘテロ接合ハイボ−ラ１・ラン
ノスタを第２図に示す。
ノスタを第２図に示す。
この実施例で特徴点なことは、コレクタ層４０かベース
層３０側の第］コレクタ層４］と→ノ−ブコレクタ層５
０側の第２コレクタ層４２に別けられ、これらの不純物
密度ｎ ，ｎ か第２図（Ｃ）のようになっている
ことである。この実施例によれば、ベース層３０近傍の
コレクタ層４０中て屯界か緩和されることはないか、ザ
ブコレクタ層５０近傍のコレクタ層４０中で電界か強調
される。このため、走行する電子を加速して高速動作を
可能にする効果かある。なお、第］コレクタ層４］の不
純物密度ｎ については、同図（Ｃ）の点線のような値
になっていてもよい。
層３０側の第］コレクタ層４］と→ノ−ブコレクタ層５
０側の第２コレクタ層４２に別けられ、これらの不純物
密度ｎ ，ｎ か第２図（Ｃ）のようになっている
ことである。この実施例によれば、ベース層３０近傍の
コレクタ層４０中て屯界か緩和されることはないか、ザ
ブコレクタ層５０近傍のコレクタ層４０中で電界か強調
される。このため、走行する電子を加速して高速動作を
可能にする効果かある。なお、第］コレクタ層４］の不
純物密度ｎ については、同図（Ｃ）の点線のような値
になっていてもよい。
次に、第３実施例に係るヘテロ接合バイポーラトランジ
スタを第３図に示す。
スタを第３図に示す。
この実施例では、コレクタ層４０か第］コレクタ層４１
、第２コレクタ層４２および第３コレクタ層４３の３層
となり、その不純物分布は同図（Ｃ）のようになってい
る。このようにすれば、→ノ′ブコレクタ層５０の近傍
での電界か強調され、第２実施例と同様に電子の加速か
可能になる。なお、第］コレクタ層４１および第３コレ
クタ層４１３の不純物密度ｎ ，ｎ は、第３図（
Ｃ）の点線のような値になっていてもよい。
、第２コレクタ層４２および第３コレクタ層４３の３層
となり、その不純物分布は同図（Ｃ）のようになってい
る。このようにすれば、→ノ′ブコレクタ層５０の近傍
での電界か強調され、第２実施例と同様に電子の加速か
可能になる。なお、第］コレクタ層４１および第３コレ
クタ層４１３の不純物密度ｎ ，ｎ は、第３図（
Ｃ）の点線のような値になっていてもよい。
この第３実施例では、空乏層は第３コレクタ層４Ｂに達
していてもよいし、あるいは第３コレクタ層４３全体か
空乏化していてもよい。
していてもよいし、あるいは第３コレクタ層４３全体か
空乏化していてもよい。
第４実施例に係るヘテロ接合バイボーラ１・ランシスタ
を第４図に示す。
を第４図に示す。
この実施例のへテロ接合ハイボーラ１・ランシス夕は、
コレクタ層４０は第２実施例と同様に２層となっている
か、その不純物分（１』か第４図（Ｃ）のようにｎ ＞
０２となっている。このため、ザブコレクタ層５０の近
傍での電界強調は期待できないか、ベース層３０の近傍
での電界緩和か可能こなる。従って、コレクタ層４０に
入った電工をＬ−１″遷移さ仕ることなく、ザブコレク
タ層５０へ偉くことかできる。なお、第２コレクタ層４
２の不純物密度ｎ２は点線の通りでもよい。
コレクタ層４０は第２実施例と同様に２層となっている
か、その不純物分（１』か第４図（Ｃ）のようにｎ ＞
０２となっている。このため、ザブコレクタ層５０の近
傍での電界強調は期待できないか、ベース層３０の近傍
での電界緩和か可能こなる。従って、コレクタ層４０に
入った電工をＬ−１″遷移さ仕ることなく、ザブコレク
タ層５０へ偉くことかできる。なお、第２コレクタ層４
２の不純物密度ｎ２は点線の通りでもよい。
本発明は」二記実施例に限定されることなく、種々の変
形か可能である。
形か可能である。
例えば、不純物は階段的に変化するものに限らず、傾斜
的に斐化するものでもよい。また、ヘテロ接合ハイボー
ラ１・ランジスタはｎ−ｐ−ｎ型に限らず、ｉ） −
１”１ − １）型であってもよい。
的に斐化するものでもよい。また、ヘテロ接合ハイボー
ラ１・ランジスタはｎ−ｐ−ｎ型に限らず、ｉ） −
１”１ − １）型であってもよい。
次に、」二記第１〜第４実施例に係るヘテロ接合バイポ
ーラトランジスタの具体例を説明する。
ーラトランジスタの具体例を説明する。
まず、エミソタキャップ層］０は不純物密度か１．
５ｘ １ ０１８ｃｍ ”（Ｓｉ ｌ’−プ）で厚さ
か１ ０００八のｎ型Ｇａ Ａｓて形成し、エミッタ層
２０は不純物密度か５Ｘ１、０１７ｃｍ−３（Ｓｉ
ドープ）のｎ型Ａｆ！ Ｇａ Ａｓて形成する。こ
こで、Ｘ ｌ−Ｘ エミッタクレーデインク層２］は組成比ｘ＝０−０．３
であって厚さか３０〇八、エミッタ層２２はｘ−０．３
であって厚さか１００〇八、エミッタクレーディング層
２３はｘ＝０．３→０てあって厚さか３ ０ Ｏ Ａと
ずる。ベース層３０は不純物密度かｌ’） ＝ Ｉ
Ｘ １ ０１９ｃｍ” （Ｚｎ ｌ’−プ）のｐＢ 型Ｇ ｉｔ Ａ ｓてＩ’ｉ’さは１、 Ｏ Ｏ Ｏ
Ａとずる。
５ｘ １ ０１８ｃｍ ”（Ｓｉ ｌ’−プ）で厚さ
か１ ０００八のｎ型Ｇａ Ａｓて形成し、エミッタ層
２０は不純物密度か５Ｘ１、０１７ｃｍ−３（Ｓｉ
ドープ）のｎ型Ａｆ！ Ｇａ Ａｓて形成する。こ
こで、Ｘ ｌ−Ｘ エミッタクレーデインク層２］は組成比ｘ＝０−０．３
であって厚さか３０〇八、エミッタ層２２はｘ−０．３
であって厚さか１００〇八、エミッタクレーディング層
２３はｘ＝０．３→０てあって厚さか３ ０ Ｏ Ａと
ずる。ベース層３０は不純物密度かｌ’） ＝ Ｉ
Ｘ １ ０１９ｃｍ” （Ｚｎ ｌ’−プ）のｐＢ 型Ｇ ｉｔ Ａ ｓてＩ’ｉ’さは１、 Ｏ Ｏ Ｏ
Ａとずる。
コレクタ層４０はアン１・−プ（ｌ型）または８１ Ｆ
ーブ（ｎ型）のＧａ Ａｓて形成ずる。ここで、第１図
のへテロ接畠ハイボーラ１・ランジスタテ＋．ｉ、第１
コレクタ層４１はｎ ＝２Ｘ］ＯＩ７ｃｍ ”てＩ１
７Ｉさは２０ＯＡとし、第２コレクタ層４２はｎ −２
×１０１６ｃｍ−３で厚さは２５０ＯＡとし、第３コレ
クタ層４３はｎ −１． Ｘ ］ ０１７ｃｍ−”で
厚さは８０〇八とする。第２図のへテロ接合ハイボボ−
ラ１・ランンスタては、第１コｌノクタ層４１は］ ０ アンドープ又はｎ − １． Ｘ １ ０ｌｃｃｍ−
３で厚さは２５０ＯＡとし、第２コレクタ層４２はｎ２
−１． ５ｘ １ ０１７ｃ＋ｎ ”で厚さはＩＯＯ
ＯＡとする。
ーブ（ｎ型）のＧａ Ａｓて形成ずる。ここで、第１図
のへテロ接畠ハイボーラ１・ランジスタテ＋．ｉ、第１
コレクタ層４１はｎ ＝２Ｘ］ＯＩ７ｃｍ ”てＩ１
７Ｉさは２０ＯＡとし、第２コレクタ層４２はｎ −２
×１０１６ｃｍ−３で厚さは２５０ＯＡとし、第３コレ
クタ層４３はｎ −１． Ｘ ］ ０１７ｃｍ−”で
厚さは８０〇八とする。第２図のへテロ接合ハイボボ−
ラ１・ランンスタては、第１コｌノクタ層４１は］ ０ アンドープ又はｎ − １． Ｘ １ ０ｌｃｃｍ−
３で厚さは２５０ＯＡとし、第２コレクタ層４２はｎ２
−１． ５ｘ １ ０１７ｃ＋ｎ ”で厚さはＩＯＯ
ＯＡとする。
第３図のへテロ接合ハイポーラトランジスタでは、第１
コレクタ層４１はアンドープ又はｎ１＝１×１０１６ｃ
ｍ””３で厚さは２００ＯＡとし、第２コレクタ層４２
はｎ ＝ ３ Ｘ １． ０ １７ｃｍ−３で厚さは
５００八とし、第３コレクタ層４３はアンドープ又はｌ
６ −３ ｎ３一Ｉ×１０ ｃｍ で厚さは１０００八とする。
コレクタ層４１はアンドープ又はｎ１＝１×１０１６ｃ
ｍ””３で厚さは２００ＯＡとし、第２コレクタ層４２
はｎ ＝ ３ Ｘ １． ０ １７ｃｍ−３で厚さは
５００八とし、第３コレクタ層４３はアンドープ又はｌ
６ −３ ｎ３一Ｉ×１０ ｃｍ で厚さは１０００八とする。
さらに、第４図のへテロ接合バイポーラｌ・ランジスタ
では、第１コレクタ層４１は１１＝］−ｘ１０ｌ７ｃｍ
−３で厚さは１５０ＯＡとし、第２コレクタ層４２はア
ンドープ又はｈ ＝ＩＸ１．０１６ｃｍ”で厚さは２
００ＯＡとする。
では、第１コレクタ層４１は１１＝］−ｘ１０ｌ７ｃｍ
−３で厚さは１５０ＯＡとし、第２コレクタ層４２はア
ンドープ又はｈ ＝ＩＸ１．０１６ｃｍ”で厚さは２
００ＯＡとする。
サブコレクタ層５０は不純物密度０８Ｂ＝１．５ＸＩＯ
１８ｃｍ−”（Ｓｉ ドー力のｎ型Ｇａ Ａｓで形成し
、厚さは７５００Ａとする。なお、エミッタ電極６１お
よびコレクタ電極６３にはＡｕ Ｇｅ ／Ｎｉ／Ａｕを
用い、ベース電極６２にはＡｕ ＺｎあるいはＡｕＭｎ
を用いる。
１８ｃｍ−”（Ｓｉ ドー力のｎ型Ｇａ Ａｓで形成し
、厚さは７５００Ａとする。なお、エミッタ電極６１お
よびコレクタ電極６３にはＡｕ Ｇｅ ／Ｎｉ／Ａｕを
用い、ベース電極６２にはＡｕ ＺｎあるいはＡｕＭｎ
を用いる。
以上、詳細に説明した通り、本発明によれば、ペース層
近傍での電界緩和により、電子をＬ−ｒ遷移を起こさせ
ずにサブコレクタ層へ導き得る。
近傍での電界緩和により、電子をＬ−ｒ遷移を起こさせ
ずにサブコレクタ層へ導き得る。
また、サブコレクタ層近傍での電界強調により、電子を
より加速させることが可能になる。このため、高速動作
が可能なヘテロ接合バイポーラトランジスタが得られる
。
より加速させることが可能になる。このため、高速動作
が可能なヘテロ接合バイポーラトランジスタが得られる
。
第１図は本発明の第１実施例に係るヘテロ接合バイポー
ラトランジスタの説明図、第２図は本発明の第２実施例
に係るペテロ接合バイポーラトランジスタの説明図、第
３図は本発明の第３実施例に係るヘテロ接合バイポーラ
トランジスタの説明図、第４図は本発明の第４実施例に
係るヘテロ接合バイポーラトランジスタの説明図である
。 １０・・・エミッタキャップ層、２０・・・エミッタ層
、３０・・・ベース層、４０・・・コレクタ層、４１・
・・第１コレクタ層、４２・・第２コレクタ層、４３・
・・第３コレクタ層、５０・・・サブコレクタ層、６１
・・・エミッタ電極、６２・・・ベース電極、６３・・
コレクタ電極。
ラトランジスタの説明図、第２図は本発明の第２実施例
に係るペテロ接合バイポーラトランジスタの説明図、第
３図は本発明の第３実施例に係るヘテロ接合バイポーラ
トランジスタの説明図、第４図は本発明の第４実施例に
係るヘテロ接合バイポーラトランジスタの説明図である
。 １０・・・エミッタキャップ層、２０・・・エミッタ層
、３０・・・ベース層、４０・・・コレクタ層、４１・
・・第１コレクタ層、４２・・第２コレクタ層、４３・
・・第３コレクタ層、５０・・・サブコレクタ層、６１
・・・エミッタ電極、６２・・・ベース電極、６３・・
コレクタ電極。
Claims (1)
- 【特許請求の範囲】 １、基板上に第１導電型のサブコレクタ層およびコレク
タ層、第２導電型のベース層および第１導電型のエミッ
タ層が順次に積層されたヘテロ接合バイポーラトランジ
スタにおいて、 前記コレクタ層は前記ベース層の近傍で内部電界が緩和
される不純物分布を有していることを特徴とするヘテロ
接合バイポーラトランジスタ。 ２、基板上に第１導電型のサブコレクタ層およびコレク
タ層、第２導電型のベース層および第１導電型のエミッ
タ層が順次に積層されたヘテロ接合バイポーラトランジ
スタにおいて、 前記コレクタ層は前記サブコレクタ層の近傍で内部電界
が強調される不純物分布を有していることを特徴とする
ヘテロ接合バイポーラトランジスタ。 ３、前記コレクタ層は前記ベース層の近傍で前記内部電
界が緩和される不純物分布を更に有している請求項２記
載のヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11251289A JPH02291135A (ja) | 1989-05-01 | 1989-05-01 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11251289A JPH02291135A (ja) | 1989-05-01 | 1989-05-01 | ヘテロ接合バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02291135A true JPH02291135A (ja) | 1990-11-30 |
Family
ID=14588506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11251289A Pending JPH02291135A (ja) | 1989-05-01 | 1989-05-01 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02291135A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270223A (en) * | 1991-06-28 | 1993-12-14 | Texas Instruments Incorporated | Multiple layer wide bandgap collector structure for bipolar transistors |
| JP2006060221A (ja) * | 2004-08-19 | 2006-03-02 | Microlink Devices Inc | 高オン耐圧ヘテロ接合バイポーラトランジスタ |
| JP2006303222A (ja) * | 2005-04-21 | 2006-11-02 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタおよびそれを備える増幅器 |
| JP2007201513A (ja) * | 2003-06-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
| JP2008130586A (ja) * | 2006-11-16 | 2008-06-05 | Nec Electronics Corp | ヘテロ接合バイポーラトランジスタ |
| US10147809B2 (en) | 2013-07-10 | 2018-12-04 | Murata Manufacturing Co., Ltd. | Semiconductor device |
| US10923617B2 (en) | 2007-07-03 | 2021-02-16 | Microlink Devices, Inc. | Methods for fabricating thin film III-V compound solar cell |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4957776A (ja) * | 1972-06-05 | 1974-06-05 | ||
| JPS6153768A (ja) * | 1984-08-23 | 1986-03-17 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタ |
-
1989
- 1989-05-01 JP JP11251289A patent/JPH02291135A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4957776A (ja) * | 1972-06-05 | 1974-06-05 | ||
| JPS6153768A (ja) * | 1984-08-23 | 1986-03-17 | Toshiba Corp | ヘテロ接合バイポ−ラトランジスタ |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270223A (en) * | 1991-06-28 | 1993-12-14 | Texas Instruments Incorporated | Multiple layer wide bandgap collector structure for bipolar transistors |
| JP2007201513A (ja) * | 2003-06-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
| JP2006060221A (ja) * | 2004-08-19 | 2006-03-02 | Microlink Devices Inc | 高オン耐圧ヘテロ接合バイポーラトランジスタ |
| US8912631B2 (en) | 2004-08-19 | 2014-12-16 | Microlink Devices, Inc. | High on-state breakdown heterojunction bipolar transistor |
| JP2006303222A (ja) * | 2005-04-21 | 2006-11-02 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタおよびそれを備える増幅器 |
| JP2008130586A (ja) * | 2006-11-16 | 2008-06-05 | Nec Electronics Corp | ヘテロ接合バイポーラトランジスタ |
| US10923617B2 (en) | 2007-07-03 | 2021-02-16 | Microlink Devices, Inc. | Methods for fabricating thin film III-V compound solar cell |
| US11901476B2 (en) | 2007-07-03 | 2024-02-13 | Microlink Devices, Inc. | Methods for fabricating thin film III-V compound solar cell |
| US10147809B2 (en) | 2013-07-10 | 2018-12-04 | Murata Manufacturing Co., Ltd. | Semiconductor device |
| US10636897B2 (en) | 2013-07-10 | 2020-04-28 | Murata Manufacturing Co., Ltd. | Semiconductor device having a collector layer including first-conductivity-type semiconductor layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821082A (en) | Heterojunction bipolar transistor with substantially aligned energy levels | |
| JPH02291135A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4670767A (en) | Hetero-junction bipolar transistor having a high switching speed | |
| JPH0665217B2 (ja) | トランジスタ | |
| JP2002076012A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2587826B2 (ja) | バイポ−ラトランジスタとその製造方法 | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0656853B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH061783B2 (ja) | 半導体装置 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2564296B2 (ja) | 半導体装置 | |
| JP2780328B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2771214B2 (ja) | 半導体装置 | |
| JPS6052055A (ja) | 半導体装置 | |
| JP3327478B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2969778B2 (ja) | 高電子移動度複合トランジスタ | |
| JPS6381854A (ja) | 半導体装置 | |
| JPS63161670A (ja) | 半導体装置 | |
| JPH061782B2 (ja) | 半導体装置 | |
| JP2829105B2 (ja) | バイポーラトランジスタ | |
| JP3247961B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS63158873A (ja) | バリステイツクヘテロ接合バイポ−ラトランジスタ | |
| JP2777898B2 (ja) | 化合物半導体装置 | |
| JPS6390848A (ja) | 半導体装置 | |
| JPS63236358A (ja) | 半導体装置 |