JPS63158873A - バリステイツクヘテロ接合バイポ−ラトランジスタ - Google Patents
バリステイツクヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JPS63158873A JPS63158873A JP30704486A JP30704486A JPS63158873A JP S63158873 A JPS63158873 A JP S63158873A JP 30704486 A JP30704486 A JP 30704486A JP 30704486 A JP30704486 A JP 30704486A JP S63158873 A JPS63158873 A JP S63158873A
- Authority
- JP
- Japan
- Prior art keywords
- base
- emitter
- electron affinity
- region
- sections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 11
- 239000002019 doping agent Substances 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はへテロ接合バイポーラトランジスタに関し、特
にワイドバンドギャップ構造を有するバリスティックヘ
テロ接合バイポーラトランジスタに関する。
にワイドバンドギャップ構造を有するバリスティックヘ
テロ接合バイポーラトランジスタに関する。
バイポーラトランジスタは電界効果トランジスタに比べ
て電流駆動能力が大きいという優れた特色を有している
。このため、近年、ＳｉのみならずＧａＡｓなどの化合
物半導体を用いたバイポーラトランジスタの研究開発が
盛んに行なわれている。特に化合物半導体を用いたバイ
ポーラトランジスタでは、ＭＢＥあるいはＭＯＣＶＤ技
術などを用いることにより容易にエミッタ・ベース接合
にヘテロ接合を導入でき、ベース層を高濃度化しても、
エミッタ注入効率を大きく保てるなどの利点は大きい。
て電流駆動能力が大きいという優れた特色を有している
。このため、近年、ＳｉのみならずＧａＡｓなどの化合
物半導体を用いたバイポーラトランジスタの研究開発が
盛んに行なわれている。特に化合物半導体を用いたバイ
ポーラトランジスタでは、ＭＢＥあるいはＭＯＣＶＤ技
術などを用いることにより容易にエミッタ・ベース接合
にヘテロ接合を導入でき、ベース層を高濃度化しても、
エミッタ注入効率を大きく保てるなどの利点は大きい。
このような化合物半導体バイポーラトランジスタをより
高周波化、高速化するためには、例えばＮＰＮ）ランジ
スタの場合ではベース領域での電子走行時間を短縮する
ことが重要である。
高周波化、高速化するためには、例えばＮＰＮ）ランジ
スタの場合ではベース領域での電子走行時間を短縮する
ことが重要である。
従来のベース走行時間短縮を意図したベテロ接合バイポ
ーラトランジスタ（以下ＨＢＴと記す）について説明す
る。
ーラトランジスタ（以下ＨＢＴと記す）について説明す
る。
第３図は第１の従来例のエネルギーバンド図である。
この従来例はエミッタ・ベース間にアブラプトヘテロ接
合を応用したものであり、エミッタ・ベース界面には電
子親和力の差に起因する伝導帯底不連続δＥｃが生じ、
エミッタ領域からベース領域へ注入された瞬間の電子１
はδＥｃなる運動エネルギーを有する。この電子１は平
均自由行程λだけ（第３図の３の地点まで）パリスティ
ック（ｂａｌｌｉｓｔｉｃ）に飛行し、この後はベース
領域中を拡散により走行する。ベース全領域を拡散で走
行する場合に比べて、パリスティック飛行が含まれてい
るため走行時間は短縮される。しかしながら、例えばベ
ース領域がＰ＋型ＧａＡｓからなるとき＾は数十ナノメ
ータであるため、通常用いられる１１００ｎ以上のベー
ス層厚を有するＨＢＴでは走行時間を飛躍的に向上させ
ることはできない。
合を応用したものであり、エミッタ・ベース界面には電
子親和力の差に起因する伝導帯底不連続δＥｃが生じ、
エミッタ領域からベース領域へ注入された瞬間の電子１
はδＥｃなる運動エネルギーを有する。この電子１は平
均自由行程λだけ（第３図の３の地点まで）パリスティ
ック（ｂａｌｌｉｓｔｉｃ）に飛行し、この後はベース
領域中を拡散により走行する。ベース全領域を拡散で走
行する場合に比べて、パリスティック飛行が含まれてい
るため走行時間は短縮される。しかしながら、例えばベ
ース領域がＰ＋型ＧａＡｓからなるとき＾は数十ナノメ
ータであるため、通常用いられる１１００ｎ以上のベー
ス層厚を有するＨＢＴでは走行時間を飛躍的に向上させ
ることはできない。
第４図は第２の従来例のエネルギーバンド図である。
この従来例はベース領域の伝導帯底に傾斜をつけたいわ
ゆるグレイデッドバンドギャップベース（ｇｒａｄｅｄ
ｂａｎｄ−ｇａｐ ｂａｓｅ） １１１造のＨＢＴで
ある。
ゆるグレイデッドバンドギャップベース（ｇｒａｄｅｄ
ｂａｎｄ−ｇａｐ ｂａｓｅ） １１１造のＨＢＴで
ある。
この構造はベース領域を例えばＡｊ’ ｘＧａｌ−＞（
人ｓで形成したとき、Ｘをエミッタ側からコレクタ側に
かけて０．１５→０とすることにより実現される。この
構造ではベース領域のつくり付は電界により電子が加速
され、ベース走行時間が短縮される。しかしながらこの
構造では上述のｋｌ ｘＧａｌ−）（Ａｓ （ｘ ：０
．１５→０）ベース構造とした場合ベース層厚みを１５
０ｎｍとすると、つくり付は電界は約１０ｋ Ｖ ／
ｃｍとなり、伝導帯の谷間散乱が多くなるため電子速度
は大きくは上昇できない、なお第３図の構造においても
谷間散乱は存在するがその値はエミッタからパリスティ
ック電子が注入される直前の値、すなわち電界が殆ど零
（電子速度率）のときの値であるため、グレーディッド
ベース構造に比べて小さい。
人ｓで形成したとき、Ｘをエミッタ側からコレクタ側に
かけて０．１５→０とすることにより実現される。この
構造ではベース領域のつくり付は電界により電子が加速
され、ベース走行時間が短縮される。しかしながらこの
構造では上述のｋｌ ｘＧａｌ−）（Ａｓ （ｘ ：０
．１５→０）ベース構造とした場合ベース層厚みを１５
０ｎｍとすると、つくり付は電界は約１０ｋ Ｖ ／
ｃｍとなり、伝導帯の谷間散乱が多くなるため電子速度
は大きくは上昇できない、なお第３図の構造においても
谷間散乱は存在するがその値はエミッタからパリスティ
ック電子が注入される直前の値、すなわち電界が殆ど零
（電子速度率）のときの値であるため、グレーディッド
ベース構造に比べて小さい。
ＨＢＴの高速化を計るためには、ベース領域における電
子速度をできるだけ大きくする必要がある。このために
は谷間散乱の大きいグレーディッドベース構造は不向き
であり、ベースの全領域をパリスティックに電子が飛行
するように工夫する必要がある。これを実現するために
は、ベース領域の厚さをλ以下にすればよいが、このよ
うにするとベース領域の厚さが数十ナノメータ以下とな
り、ベース抵抗が増大してしまい総合的には特性はかえ
って劣化してしまう。
子速度をできるだけ大きくする必要がある。このために
は谷間散乱の大きいグレーディッドベース構造は不向き
であり、ベースの全領域をパリスティックに電子が飛行
するように工夫する必要がある。これを実現するために
は、ベース領域の厚さをλ以下にすればよいが、このよ
うにするとベース領域の厚さが数十ナノメータ以下とな
り、ベース抵抗が増大してしまい総合的には特性はかえ
って劣化してしまう。
本発明の目的はベース領域の厚さを少数キャリアの平均
自由行程より大きくしても高速動作可能なバリスティッ
クヘテロ接合バイポーラトランジスタを提供することを
目的とする。
自由行程より大きくしても高速動作可能なバリスティッ
クヘテロ接合バイポーラトランジスタを提供することを
目的とする。
本発明のバリスティックヘテロ接合バイポーラトランジ
スタは、Ｎ（又はＰ）型広バンドギヤ・ツブ・エミッタ
領域より大きい電子親和力（又は禁制帯幅と電子親和力
の和）を有するＰ（又はＮ）型ベース領域が電子（又は
正孔）の平均自由行程程度の区間長を有する複数の区間
に分割され、前記各区間内では一定であるが前記エミッ
タ領域に近い区間ほど小さな電子親和力（又は禁制帯幅
と電子親和力）を有する半導体材料からなるものである
。
スタは、Ｎ（又はＰ）型広バンドギヤ・ツブ・エミッタ
領域より大きい電子親和力（又は禁制帯幅と電子親和力
の和）を有するＰ（又はＮ）型ベース領域が電子（又は
正孔）の平均自由行程程度の区間長を有する複数の区間
に分割され、前記各区間内では一定であるが前記エミッ
タ領域に近い区間ほど小さな電子親和力（又は禁制帯幅
と電子親和力）を有する半導体材料からなるものである
。
このような本発明のへテロ接合バイポーラトランジスタ
によると、エミッタから注入された少数キャリアは平均
自由行程λだけパリスティック飛行し急速に速度が低下
するが、すぐに次の区間との間の伝導帯底不連続部を通
過し再びパリスティック飛行を開始するので、ベース領
域の厚さがλより大きくても大部分のベース領域を少数
キャリアはパリスティック飛行することができる。また
バイポーラトランジスタ構造であるので、仮にベース領
域でパリスティック飛行を停止した１部の少数キャリア
も、拡散によりコレクタ領域に達することができ、増幅
動作に寄与することができる。
によると、エミッタから注入された少数キャリアは平均
自由行程λだけパリスティック飛行し急速に速度が低下
するが、すぐに次の区間との間の伝導帯底不連続部を通
過し再びパリスティック飛行を開始するので、ベース領
域の厚さがλより大きくても大部分のベース領域を少数
キャリアはパリスティック飛行することができる。また
バイポーラトランジスタ構造であるので、仮にベース領
域でパリスティック飛行を停止した１部の少数キャリア
も、拡散によりコレクタ領域に達することができ、増幅
動作に寄与することができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の主要部を示す半導体チップ
の断面図である。
の断面図である。
この実施例は、厚さ２００ｎｍのＮ−＾ｅ Ｏ，３Ｇａ
□、７Ａｓ（ドーパント：Ｓｉ、濃度： Ｉ Ｘ １０
１９Ｃ１１−３）からなるエミツタ層１６で形成された
Ｎ型広バンドギャップ・エミッタ領域より大きい電子親
和力を有するベース領域が電子の平均自由行程程度の区
間長を有する第１ベース層１７．第２ベース層１８の２
つの区間に分割され、前述の各区間内では一定であるが
エミッタ領域に近い区間ほど小さな電子親和力を有する
半導体材料からなるものである。詳述すると半絶縁性Ｇ
ａＡｓ基板２１上にＭＢＥ法により厚さ５００ｎｍのｎ
” −ＧａＡｓ （ドーパント： Ｓｉ、濃度： ５
Ｘ １０ ”ｃｍ−’）からなるコレクタコンタクト
層２０．厚さ５００ｎｍのｎ−−ＧａＡｓ（ドーバント
ニＳｉ、濃度： ３ Ｘ １０１６Ｃ１ｌ−’）からな
るコレクタ層１９．厚さ５Ｑｎｍのｐ” −ＧａＡｓ（
ドーバンｌ−：Ｂｅ、濃度： Ｉ Ｘ １０ ”Ｃ１１
−３）からなる第２ベース層１８．厚さ５０ｎｍのｐ＋
−Ａｆ ｏ−ｔｓｃａｏ０ｇｓ＾Ｓ（ドーパント： ９
ｅ、濃度二ＩＸ １０ ｌ９Ｃ１ｌ−３＞からなる第１
ベース層１７．厚さ２００ｎｍのｎ−Ａｆ ０．３Ｇａ
Ｏ−７＾Ｓ（ドーパント＝Ｓｉ、濃度： Ｉ Ｘ １０
１０００ｍ−３）からなるエミツタ層１６、厚さ２００
ｎｍのｎ”−ＧａＡｓ（ドーパント： Ｓｉ、濃度：
５ Ｘ １０１８Ｃ１ｌ−３）からなるキャップ層５が
成長されている。ベース電極１２は第１ベース層１７の
露出された面に設けられ、コレクタ電極１３はコレクタ
コンタクト層２０の露出された面に設けられている。１
４はプロトンがイオン注入されたアイソレーション層で
ある。
□、７Ａｓ（ドーパント：Ｓｉ、濃度： Ｉ Ｘ １０
１９Ｃ１１−３）からなるエミツタ層１６で形成された
Ｎ型広バンドギャップ・エミッタ領域より大きい電子親
和力を有するベース領域が電子の平均自由行程程度の区
間長を有する第１ベース層１７．第２ベース層１８の２
つの区間に分割され、前述の各区間内では一定であるが
エミッタ領域に近い区間ほど小さな電子親和力を有する
半導体材料からなるものである。詳述すると半絶縁性Ｇ
ａＡｓ基板２１上にＭＢＥ法により厚さ５００ｎｍのｎ
” −ＧａＡｓ （ドーパント： Ｓｉ、濃度： ５
Ｘ １０ ”ｃｍ−’）からなるコレクタコンタクト
層２０．厚さ５００ｎｍのｎ−−ＧａＡｓ（ドーバント
ニＳｉ、濃度： ３ Ｘ １０１６Ｃ１ｌ−’）からな
るコレクタ層１９．厚さ５Ｑｎｍのｐ” −ＧａＡｓ（
ドーバンｌ−：Ｂｅ、濃度： Ｉ Ｘ １０ ”Ｃ１１
−３）からなる第２ベース層１８．厚さ５０ｎｍのｐ＋
−Ａｆ ｏ−ｔｓｃａｏ０ｇｓ＾Ｓ（ドーパント： ９
ｅ、濃度二ＩＸ １０ ｌ９Ｃ１ｌ−３＞からなる第１
ベース層１７．厚さ２００ｎｍのｎ−Ａｆ ０．３Ｇａ
Ｏ−７＾Ｓ（ドーパント＝Ｓｉ、濃度： Ｉ Ｘ １０
１０００ｍ−３）からなるエミツタ層１６、厚さ２００
ｎｍのｎ”−ＧａＡｓ（ドーパント： Ｓｉ、濃度：
５ Ｘ １０１８Ｃ１ｌ−３）からなるキャップ層５が
成長されている。ベース電極１２は第１ベース層１７の
露出された面に設けられ、コレクタ電極１３はコレクタ
コンタクト層２０の露出された面に設けられている。１
４はプロトンがイオン注入されたアイソレーション層で
ある。
次に、この実施例の動作について説明する。
第２図は第１図の実施例のエネルギーバンド図である。
第２図において、ｎ −Ａｆ ｏ−５Ｇａｏ−ｔ＾Ｓか
らなるエミツタ層１６、Ｐ ” ＡＪ？ ｏ−ｔ５Ｇ
ｌｏ、ｓ５＾Ｓからなる第１のベース層１７＋ Ｐ”
−ＧａＡｓからなる第２のベース層１８． ｎ−−Ｇａ
Ａｓからなるコレクタ層１９を接合したときの伝導帯底
４および価電子帯上限５の様子が示されている。図にお
いてエミッタ・ベースのアブラプトヘテロ接合による伝
導帯底不連続δＥｃは約０．１ｅＶとなる。このδＥｃ
を介して注入されたパリスティック電子１は、平均自由
行程＾だけ飛行しく図中３の位置）運動エネルギーを失
い、わずかに拡散走行した後、ｐ＋−八ｅ Ｏ−１５Ｇ
ａ０．８５ＡＳとｐ” −ＧａＡｓとのアブラプトへテ
ロ接合界面の伝導帯底不連続δＥｃ’（この場合的０．
］ｅＶ）により再びパリスティック飛行を開始し平均自
由行程λ′だけ飛行しコレクタ領域に達する。
らなるエミツタ層１６、Ｐ ” ＡＪ？ ｏ−ｔ５Ｇ
ｌｏ、ｓ５＾Ｓからなる第１のベース層１７＋ Ｐ”
−ＧａＡｓからなる第２のベース層１８． ｎ−−Ｇａ
Ａｓからなるコレクタ層１９を接合したときの伝導帯底
４および価電子帯上限５の様子が示されている。図にお
いてエミッタ・ベースのアブラプトヘテロ接合による伝
導帯底不連続δＥｃは約０．１ｅＶとなる。このδＥｃ
を介して注入されたパリスティック電子１は、平均自由
行程＾だけ飛行しく図中３の位置）運動エネルギーを失
い、わずかに拡散走行した後、ｐ＋−八ｅ Ｏ−１５Ｇ
ａ０．８５ＡＳとｐ” −ＧａＡｓとのアブラプトへテ
ロ接合界面の伝導帯底不連続δＥｃ’（この場合的０．
］ｅＶ）により再びパリスティック飛行を開始し平均自
由行程λ′だけ飛行しコレクタ領域に達する。
以上説明したように本発明はベース領域を複数の区間に
分割し、エミッタから離れた区間では電子親和力（又は
禁制帯幅と電子親和力の和）を大きくすることにより、
ベース領域の厚さを少数キャリアの平均自由行程より大
きく設定してもベース領域のほぼ全領域にわたって少数
キャリアはパリスティック飛行することができる。この
ためベース領域を厚くしてベース抵抗を下げた状態でも
ベース走行時間を大幅に低減することができＨＢＴの高
周波、高速動作が可能になる。なおベース領域でパリス
ティック飛行を停止した１部の少数キャリアも、拡散に
よりコレクタ領域に達することができ、増幅動作に寄与
することができる。
分割し、エミッタから離れた区間では電子親和力（又は
禁制帯幅と電子親和力の和）を大きくすることにより、
ベース領域の厚さを少数キャリアの平均自由行程より大
きく設定してもベース領域のほぼ全領域にわたって少数
キャリアはパリスティック飛行することができる。この
ためベース領域を厚くしてベース抵抗を下げた状態でも
ベース走行時間を大幅に低減することができＨＢＴの高
周波、高速動作が可能になる。なおベース領域でパリス
ティック飛行を停止した１部の少数キャリアも、拡散に
よりコレクタ領域に達することができ、増幅動作に寄与
することができる。
前述の実施例においてはベース領域は２つの区間に分割
されているが、区間は２つに限らずいくつでもよい。さ
らに半導体材料は互いに格子整合している＾ｌ！ＧａＡ
ｓとＧａＡｓを用いたが、材料はこれに限らず電子親和
力（又は禁制帯幅と電子親和力の和）に差のあるものな
ら何れでもよい。また本発明に用いるヘテロ接合は格子
整合系に限らず格子不整合系でもよい。
されているが、区間は２つに限らずいくつでもよい。さ
らに半導体材料は互いに格子整合している＾ｌ！ＧａＡ
ｓとＧａＡｓを用いたが、材料はこれに限らず電子親和
力（又は禁制帯幅と電子親和力の和）に差のあるものな
ら何れでもよい。また本発明に用いるヘテロ接合は格子
整合系に限らず格子不整合系でもよい。
第１図は本発明の一実施例の主要部を示す半導体チップ
の断面図、第２図は第１図の実施例のエネルギーバンド
図、第３図及び第４図はそれぞれ第１及び第２の従来例
のエネルギーバンド図である。 １．２・・・電子、３・・・パリスティック飛行から拡
散走行に移る地点、４・・・伝導帯底、５・・・価電子
帯上限、６，７．８・・・フェルミ準位、１１・・・エ
ミッタ電極、１２・・・ベース電極、１３・・・コレク
タ電極、１４・・・アイソレーション層、１５・・・キ
ャラ層、１６・・・エミッタ、１７・・・第１ベース層
、１８・・・第２ベース層、１９・・・コレクタ層、２
０・・・コレクタコンタト層、２１・・・半絶縁性Ｇａ
Ａｓ基板。 星 ｌ 贋 第 ２ ＴＭ 第 ３ 回
の断面図、第２図は第１図の実施例のエネルギーバンド
図、第３図及び第４図はそれぞれ第１及び第２の従来例
のエネルギーバンド図である。 １．２・・・電子、３・・・パリスティック飛行から拡
散走行に移る地点、４・・・伝導帯底、５・・・価電子
帯上限、６，７．８・・・フェルミ準位、１１・・・エ
ミッタ電極、１２・・・ベース電極、１３・・・コレク
タ電極、１４・・・アイソレーション層、１５・・・キ
ャラ層、１６・・・エミッタ、１７・・・第１ベース層
、１８・・・第２ベース層、１９・・・コレクタ層、２
０・・・コレクタコンタト層、２１・・・半絶縁性Ｇａ
Ａｓ基板。 星 ｌ 贋 第 ２ ＴＭ 第 ３ 回
Claims (1)
- Ｎ（又はＰ）型広バンドギャップ・エミッタ領域より大
きい電子親和力（又は禁制帯幅と電子親和力の和）を有
するＰ（又はＮ）型ベース領域が電子（又は正孔）の平
均自由行程程度の区間長を有する複数の区間に分割され
、前記各区間内では一定であるが前記エミッタ領域に近
い区間ほど小さな電子親和力（又は禁制帯幅と電子親和
力）を有する半導体材料からなることを特徴とするバリ
スティックヘテロ接合バイポーラトランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61307044A JPH067554B2 (ja) | 1986-12-22 | 1986-12-22 | バリステイツクヘテロ接合バイポ−ラトランジスタ |
| EP87119044A EP0273363B1 (en) | 1986-12-22 | 1987-12-22 | Heterojunction bipolar transistor with ballistic operation |
| US07/136,589 US4929997A (en) | 1986-12-22 | 1987-12-22 | Heterojunction bipolar transistor with ballistic operation |
| DE8787119044T DE3780284T2 (de) | 1986-12-22 | 1987-12-22 | Bipolarer heterouebergangs-transistor mit ballistischem betrieb. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61307044A JPH067554B2 (ja) | 1986-12-22 | 1986-12-22 | バリステイツクヘテロ接合バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63158873A true JPS63158873A (ja) | 1988-07-01 |
| JPH067554B2 JPH067554B2 (ja) | 1994-01-26 |
Family
ID=17964368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61307044A Expired - Lifetime JPH067554B2 (ja) | 1986-12-22 | 1986-12-22 | バリステイツクヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067554B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS642358A (en) * | 1987-06-24 | 1989-01-06 | Nec Corp | Hetero-junction bipolar transistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59227161A (ja) * | 1983-05-25 | 1984-12-20 | アメリカン・テレフォン・アンド・テレグラフ・カムパニー | バイポ−ラトランジスタ |
-
1986
- 1986-12-22 JP JP61307044A patent/JPH067554B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59227161A (ja) * | 1983-05-25 | 1984-12-20 | アメリカン・テレフォン・アンド・テレグラフ・カムパニー | バイポ−ラトランジスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS642358A (en) * | 1987-06-24 | 1989-01-06 | Nec Corp | Hetero-junction bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH067554B2 (ja) | 1994-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631477A (en) | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4395722A (en) | Heterojunction transistor | |
| EP0273363B1 (en) | Heterojunction bipolar transistor with ballistic operation | |
| JPS63158873A (ja) | バリステイツクヘテロ接合バイポ−ラトランジスタ | |
| JPH02291135A (ja) | ヘテロ接合バイポーラトランジスタ | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPH061783B2 (ja) | 半導体装置 | |
| JP2002076012A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS611051A (ja) | 半導体バイポ−ラ・トランジスタ | |
| JPH012360A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH0656853B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2855629B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6052055A (ja) | 半導体装置 | |
| JP2535565B2 (ja) | 半導体装置 | |
| JPH061782B2 (ja) | 半導体装置 | |
| JP3327478B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6390848A (ja) | 半導体装置 | |
| JPS6381854A (ja) | 半導体装置 | |
| JPH01149465A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS63161670A (ja) | 半導体装置 | |
| JPH05226358A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH04103134A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH02284431A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS63236359A (ja) | 半導体装置 |