JPH04103134A - ヘテロ接合バイポーラトランジスタ - Google Patents

ヘテロ接合バイポーラトランジスタ

Info

Publication number
JPH04103134A
JPH04103134A JP22190990A JP22190990A JPH04103134A JP H04103134 A JPH04103134 A JP H04103134A JP 22190990 A JP22190990 A JP 22190990A JP 22190990 A JP22190990 A JP 22190990A JP H04103134 A JPH04103134 A JP H04103134A
Authority
JP
Japan
Prior art keywords
type
valley
base
layer
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22190990A
Other languages
English (en)
Inventor
Toshiro Futaki
俊郎 二木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22190990A priority Critical patent/JPH04103134A/ja
Publication of JPH04103134A publication Critical patent/JPH04103134A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要コ ヘテロ接合バイポーラトランジスタに関し、低消費電力
であると共に、素子の高速化を実現することができる半
導体装置を提供することを目的とし、 エミッタがベースよりも大きいバンドギャップエネルギ
ーを有するヘテロ接合バイポーラトランジスタにおいて
、前記ベースが、伝導帯の底及び伝導帯の底よりも高エ
ネルギー側にそれぞれ第1の谷及び第2の谷を有し、か
つ前記第2の谷における電子の有効質量が、前記第1の
谷における電子の有効質量よりも小さく、前記エミッタ
が、伝導帯の底に前記第2の谷を有し、前記エミッタの
前記第2の谷を走行してきた電子が、前記エミッタと前
記ベースとの間に形成される伝導帯のエネルギースパー
クによって、前記ベースの前記第2の谷に注入されるよ
うに構成する。
[産業上の利用分野] 本発明はヘテロ接合バイポーラトランジスタに関する。
HBT(ヘテロ接合バイポーラトランジスタ)は、高速
かつ駆動能力の高い素子として注目されており、特にそ
の主流となっているAjGaAs/GaAs系のHBT
は、半導体素子中で、高速動作のトップデータを有して
いる。しかし、AjG a A s / G a A 
s系は消費電力が大きいために高集積化が望めない。従
って、消費電力の小さなH’B Tを・他の材料を用い
て作成する研究が成されている。その代表としては、I
nAj!As/InGaAs系、InP/InGaAs
系、GaAs/ G e系などがある。
[従来の技術] 従来のG a A s 、/ G e構造のNpn型H
BTのバンド構造を第3図に示す。
即ち、このHBTは、バンドギャップエネルギーEgが
、 Eg=1.42eV のN型GaAscミ・ツタF142と、Eg=O,’6
6eV のP型Geベース層44と、n型Geコレクタ層46と
から構成されている。
そしてN型GaAsエミツタ層42とP型Geベース1
44とのヘテロ接合面の伝導帯に形成されているエネル
ギースパークの高さΔEcは、ΔEc=0.06eV である、 また、P型Geベース層44の伝導帯の底にはL谷が形
成され、その上方の高エネルギー側には「谷が形成され
ている。このときのし谷とr谷とのエネルギー差、即ち
セパレーションエネルギーEr  ELは、 Br  EL=0.14eV である。
[発明が解決しようとする課B] 上記従来のHBTにおいて、N型GaAsエミツタ層4
2からP型Geベース層44へ注入される電子は、高さ
ΔEc =0 、06 eVのエネルギースパークによ
ってホットエレクトロン効果を有するが、この注入され
たホットエレクトロンはその大部分がp型Geベース層
44においてはL谷を走行する。ところが、このし谷に
おける電子の有効質量m”/m’は、 m” /m0=Q、os〜x、6 と比較的重い。この・なめ、−電子はP型Geベース層
44中を進みに<<、ベース走行時間が長くなってしま
い、従って高速化を向上させることができないという間
籾があっfS。
そこで本発明は、低消費電力であると共に、高速化を実
現することができる半導体装置を提供することを目的と
する。
[課題を解決するための手段] 上記課題は、エミッタがベースよりも大きいバンドギャ
ップエネルギーを有するヘテロ接合バイポーラトランジ
スタにおいて、前記ベースが、伝導帯の底及び伝導帯の
底よりも高エネルギーJこそれぞれ第1の谷及び第2の
谷を有し、かつ前記第2の谷における電子の有効質量が
、前記第1の谷における電子の有効質量よりも小さく、
前記エミッタが、伝導帯の底に前記第2の谷を有し、前
記エミッタの前記第2の谷を走行してきた電子が、前記
エミッタと前記ベースとの間に形成される伝導帯のエネ
ルギースパークによって、前記ベースの前記第2の谷に
注入されることを特徴とするヘテロ接合バイポーラトラ
ンジスタによって達成される。
また、上記のヘテロ接合バイポーラトランジスタにおい
て、前記エミッタがN型AJxGal−yAsで、かつ
その組成比Xが0.4程度であり、前記ベースがP型G
eであり、前記第1の谷がし谷であり、前記第2の谷が
「谷であることを特徴とするヘテロ接合バイポーラトラ
ンジスタによって達成される。
[作 用] エミッタとベースとのヘテロ接合面における伝導帯のエ
ネルギースパークの高さがベースにおける第1の谷と第
2の谷とのセパレーションエネルギーとかなり近い値で
あるため、エミッタの伝導帯の底の第2の谷を走行して
きた電子は、容易にベースの第2の谷に注入され、ベー
スにおいては第2の谷を走行することになる。そしてこ
の第2の谷における電子の有効質量は、第1の谷におけ
る電子の有効質量より小さいため、ベース走行時間は短
くなり、従って高速動作が実現される。
[実棒例] 以下、本発明を図示する実施例に基づいて具体的に説明
する。
第1図は本発明の一実施例によるHBTを示す断面図で
ある。
n+型GaAs基板12の上に、厚さ500 rim、
a11度I X 10”cm−’のn+型GaAsサブ
エミッタ層14を介して、厚さ300 nm、濃度1×
IQ17cm−3のN型A、ll xea、−、As 
<X=0.4>エミツタ層16が形成されている。なお
、このN型Aj 、Ga1−x Asエミツタ層16に
おける組成比Xを、x=0.4としたのは、N型AjG
aAsエミッタ層16における伝導帯の底に「谷が形成
されるようにするためである。
そしてこのN型AJGaAsエミッタ層16及びN型A
JGaAsエミッタ層16との接合近傍のn十型GaA
sサブエミッタ層14の周囲には、ボロンを注入して高
抵抗化した電流狭窄層18が形成されている。
また、N型AjGaAsエミッタ層16上には、Gaが
拡散された厚さ1100n、濃度cm−’のP+型Ge
ベース層20が形成されている。そしてこのp”型Ge
ベース層20と接続するP+型Ge外部ベース層22が
、電流狭窄層18上に形成されている。またP+型Ge
ベース層20の上には、厚さ500 nm、濃度3×1
0’cm−’のn型GeコレクタM24が形成され、更
にこのn型Geコレクタ層24上には、厚さ200 n
m、濃度3X1017cm−’のn+型Geコレクタコ
ンタクト層26が形成されている。
そしてn +型GaAs基板12裏面上、p“型Ge外
部ベース層22上及びn”型Geコレクタコンタクト層
26上には、それぞれエミッタ電極28、ベース電極3
0及びコレクタ$4132が形成されている。
次に、第2図を用いて動作を説明する。
第2図は第1図のN型AjGaAsエミッタ層16、p
”型Geベース層20及びn型Geコレクタ層24のエ
ネルギーバンド図である。
N型AjGaAsエミッタ層16におけるバンドギャッ
プエネルギーEgは、 Eg (Aj 0.4 Gao6As)=1.92eV
であり、伝導帯の底にはr谷が存在する。まなP“型G
eベース層20のバンドギャップエネルギーEgは、 Eg (Ge)=O166eV であり、その伝導帯の底にはL谷が存在する。そしてこ
のし谷の上方の高エネルギー側にはr谷が存在し、L谷
とr谷とのセパレーションエネルギーE、−ELは、 Er  EL =0.14 eV である。
また、第3図に示される従来のHBTにおけるN型Ga
Asエミツタ層42とp型Geベース層44とのΔEc
/ΔEgは、電子親和力から計算すると、ΔEc/ΔE
gさ0.08程度となる。
これをN型AJGaAsエミッタ層16とP”型Geベ
ース層20とのヘテロ接合に適用すると、このヘテロ接
合面に形成されるエネルギースパークの高さΔEcは、 ΔEc=0.10eV となる。従って、従来のN型GaAsエミッタ喘42と
p型Geベース層44とのヘテロ接合面でのエネルギー
スパークの高さΔEc=0.01eVと比較するとその
値は大きく、L谷とr谷のセパレーションエネルギーE
r  ELと近い値となる。
このため、N型AjGaAsエミッタ層16の「谷を走
行してきた電子は、N型AN GaAsエミツタ層16
とp +型Geベース層20との接合面に形成される高
さΔEc=0.10eVのエネルギースパークによって
P+型Geベース層20にホットエレクトロン注入され
るが、このときエネルギースパークの高さΔEc=0−
10eVとP“型Geベース層20におけるL谷とr谷
とのセパレーションエネルギーEr  EL=0.14
eVとがかなり近い値となっているため、ホットエレク
トロン注入された電子は、P+型Geベース120のF
谷に容易に注入される。そしてこのP′+型Geベース
120のF谷を走行することになる。
ところで、P′″型Geベース!@20のL谷における
電子の有効質量m、”/m’が、 m” /m’≧0.08〜1.6 であるのに対して、「谷における電子の有効質量m ”
 / m ’は1桁はど小さくなる。このため、「谷を
走行する電子のベース走行時間は、従来のし谷を走行す
るのに比べると、約1桁程度短縮される。
このように本実施例によれば、N型ANxGa−x A
s (x=0.4 )エミ・ツタ層16とP+型Geベ
ース層20とをヘテロ接合させたAjGaAs/Ge構
遺のHBTとすることにより、従来のAjGaAS/G
aAs系よりも低消費電力とすることができる。
また、p“型Geベース層20における伝導帯の底及び
伝導帯の上方の高エネルギー側にそれぞれ存在するし谷
及び「谷のセパレーションエネルギーEr  ELが0
.14eVであるのに対して、N型AJlGaAsエミ
ッタ層16とp +型Geベース層20とのヘテロ接合
面に形成されるエネルギースパークの高さΔEcがQ、
1QeVとなり、両者が比較的近い値となることにより
、N型AjGaAsエミッタ層16の伝導帯の底に形成
されている「谷を走行してきた電子は、P”型Geベー
ス層20のr谷に容易にホットエレクトロン注入される
従って、r谷を走行する電子のベース走行時間は、従来
のし谷を走行するのに比べて短縮され、HBTの高速動
作を実現することができる。
なお、上記実施例においては、ベース・コレクタ接合面
積を小さくすることによってベース・コレクタ容量Ca
Cを小さくするためにコレクタトップ構造を用いている
が、これに限定されることはなく、通常のエミッタトッ
プ構造であっても勿論よい。
[発明の効果] 以上のように本発明によれば、エミッタがベースよりも
大きいバンドギャップエネルギーを有するヘテロ接合バ
イポーラトランジスタにおいて、ベースが伝導帯の底及
び伝導帯の底よりも高エネルギー側にそれぞれ第1の谷
及び第2の谷を有し、かつ第2の谷における電子の有効
質量が第1の谷における電子の有効質量よりも小さく、
またエミッタが伝導帯の底に第2の谷を有し、エミッタ
とベースとの間に形成される伝導帯のエネルギースパー
クの高さがベースにおける第1の谷と第2の谷とのセパ
レーションエネルギーに近い値になっているため、エミ
ッタの第2の谷を走行してきた電子をベースの第2の谷
に注入することができる。
従って、ベースに注入された電子は、電子の有効質量が
相対的に小さい第2の谷を走行することになり、電子の
ベース走行時間を@締することができる。
また、エミッタ及びベースにA j X G a +−
x As (x=0.4>及びGeを用いることにより
、低消費電力とすることができる。
これにより、高速化と共に高集積化を実現することがで
きる。
【図面の簡単な説明】
第1区は本発明の一実施例によるHBTを示す断面図、 第2図は第1図に示すHBTの動作を説明するためのエ
ネルギーバンド図、 第3図は従来のHBTのエネルギーバンド図である。 図において、 12 : n”型GaAs基板、 14:n”型GaAsサブエミツタ層、16:N型Aj
、Ga、−x As (x=Qエミッタ層、 18:電流狭窄層、 20:ρ“型Geベース層、 22:P+型Ge外部ベース層、 :n型Geコレクタ層、 :n“型Geコレクタコンタクト層、 :エミッタを極、 二ベース@極、 :コレクタ電極、 −N型GaAsエミッタ層、 :P型Geベース層、 =n型Geコレクタ層。

Claims (1)

  1. 【特許請求の範囲】 1、エミッタがベースよりも大きいバンドギャップエネ
    ルギーを有するヘテロ接合バイポーラトランジスタにお
    いて、 前記ベースが、伝導帯の底及び伝導帯の底よりも高エネ
    ルギー側にそれぞれ第1の谷及び第2の谷を有し、かつ
    前記第2の谷における電子の有効質量が、前記第1の谷
    における電子の有効質量よりも小さく、 前記エミッタが、伝導帯の底に前記第2の谷を有し、 前記エミッタの前記第2の谷を走行してきた電子が、前
    記エミッタと前記ベースとの間に形成される伝導帯のエ
    ネルギースパークによって、前記ベースの前記第2の谷
    に注入される ことを特徴とするヘテロ接合バイポーラトランジスタ。 2、請求項1記載のヘテロ接合バイポーラトランジスタ
    において、 前記エミッタがN型Al_xGa_1_−_xAsで、
    かつその組成比xが0.4程度であり、 前記ベースがp型Geであり、 前記第1の谷がL谷であり、 前記第2の谷がΓ谷である ことを特徴とするヘテロ接合バイポーラトランジスタ。
JP22190990A 1990-08-23 1990-08-23 ヘテロ接合バイポーラトランジスタ Pending JPH04103134A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22190990A JPH04103134A (ja) 1990-08-23 1990-08-23 ヘテロ接合バイポーラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22190990A JPH04103134A (ja) 1990-08-23 1990-08-23 ヘテロ接合バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
JPH04103134A true JPH04103134A (ja) 1992-04-06

Family

ID=16774059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22190990A Pending JPH04103134A (ja) 1990-08-23 1990-08-23 ヘテロ接合バイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JPH04103134A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426266B1 (en) 1997-12-22 2002-07-30 Nec Corporation Manufacturing method for an inverted-structure bipolar transistor with improved high-frequency characteristics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426266B1 (en) 1997-12-22 2002-07-30 Nec Corporation Manufacturing method for an inverted-structure bipolar transistor with improved high-frequency characteristics

Similar Documents

Publication Publication Date Title
JPH0665216B2 (ja) 半導体装置
JPH0658918B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH0665217B2 (ja) トランジスタ
JPH04103134A (ja) ヘテロ接合バイポーラトランジスタ
JP2537168B2 (ja) ヘテロ接合バイポ−ラトランジスタ
JPS61121358A (ja) 高速半導体装置
JPS6242451A (ja) ヘテロ接合バイポ−ラ半導体装置
JP3030070B2 (ja) 半導体装置
JP3046320B2 (ja) 半導体装置
JP2586640B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH01231371A (ja) バイポーラトランジスタ
JP2002076012A (ja) ヘテロ接合バイポーラトランジスタ
JPH084140B2 (ja) 電界効果トランジスタ
JP2808145B2 (ja) 半導体装置
JP2855629B2 (ja) ヘテロ接合バイポーラトランジスタ
JP4222033B2 (ja) InGaP/InGaAs系のヘテロ接合バイポーラトランジスタ
JP2569616B2 (ja) 半導体装置
JPH0388369A (ja) ヘテロ構造半導体装置
JPH07263708A (ja) トンネルトランジスタ
JPH067554B2 (ja) バリステイツクヘテロ接合バイポ−ラトランジスタ
JPS61154071A (ja) 高速半導体装置
JP3247961B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH02284431A (ja) ヘテロ接合バイポーラトランジスタ
JP2551363B2 (ja) 半導体装置
JP2777898B2 (ja) 化合物半導体装置