JP2771214B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 ［概要］ 半導体装置に係り、特にホットエレクトロントランジ
スタに関し、 ベース−コレクタ間の耐圧を確保する一方で、動作速
度を高速化すると共に、電流増幅率を向上させることが
できる半導体装置を提供することを目的とし、 第１および第２の半導体層の間にバリア層を有する半
導体装置において、前記バリア層と前記第２の半導体層
との間に、前記バリア層よりも電子親和力の大きい真性
半導体層が設けられているように構成する。

［産業上の利用分野］ 本発明は半導体装置に係り、特にホットエレクトロン
トランジスタに関する。

［従来の技術］ 従来のホットエレクトロントランジスタを、第４図を
用いて説明する。

第４図（ａ）は、従来のホットエレクトロントランジ
スタの断面を示す断面図、第４図（ｂ）は、第４図
（ａ）に対応する伝導帯底のエネルギー準位Vcを示すバ
ンドダイアグラム、第４図（ｃ）は、第４図（ａ）の一
部を拡大した概念図、第４図（ｄ）は、第４図（ｃ）に
対応する伝導帯底のエネルギー準位Vcを示すバンドダイ
アグラムである。

従来のホットエレクトロントランジスタにおいては、
例えばｉ型GaAsからなる基板10上に、ｎ型GaAsからなる
コレクタ層４、ｉ型AlGaAsからなるコレクタバリア層6
a、ｎ型GaAsからなるベース層２、ｉ型AlGaAsからなる
エミッタバリア層12、およびｎ型GaAsからなるエミッタ
層14が積層され、縦積多層ヘテロ構造となっている。

このように、エミッタ層14、ベース層２、およびコレ
クタ層４にはそれぞれ例えばGaAsが用いられているのに
対して、エミッタバリア層12およびコレクタバリア層6a
には、GaAsよりも電子親和力が小さいAlGaAsが用いら
れ、第４図（ｂ）に示されるように、エネルギー障壁を
形成している。

そしてコレクタ層４、ベース層２、およびエミッタ層
14上には、それぞれコレクタ電極16、ベース電極18、お
よびエミッタ電極20が設けられている。

また、こうしたホットエレクトロントランジスタにお
いては、ベース−コレクタ間の耐圧を大きくとるには、
第４図（ｃ），（ｄ）に示されるように、ベース層２と
コレクタ層４との間に一定の電圧を印加した際の伝導帯
底のエネルギー準位Vcが緩やかな傾斜をとる必要がある
ため、コレクタバリア層6aの厚さがかなり厚く、例えば
2000Å程度になっている。

［発明が解決しようとする課題］ このように、上記従来のホットエレクトロントランジ
スタにおいては、ベース−コレクタ間の耐圧を確保する
ために、電子親和力が小さいコレクタバリア層6aの厚さ
をかなり厚くとる必要があった。

このために、ホットエレクトロンがコレクタバリア層
6aを通過するに要する時間が長くなり、トランジスタの
動作速度が遅くなるという問題があった。

また、ベース層２とコレクタ層４との間の印加電圧が
低い場合や弱いバイアス状態の場合、ホットエレクトロ
ンの輸送効率が低下し、電流増幅率が低下するという問
題もあった。

そこで本発明は、ベース−コレクタ間の耐圧を確保す
る一方で、動作速度を高速化すると共に、電流増幅率を
向上させることができる半導体装置を提供することを目
的とする。

［課題を解決するための手段］ 第１図は、本発明の原理説明図である。

第１図（ａ）に示される半導体装置は、ベース層２と
コレクタ層４との間に電子親和力の小さいコレクタバリ
ア層６を有すると共に、コレクタバリア層６とコレクタ
層４との間に、コレクタバリア層６よりも電子親和力が
大きい真性半導体層８を有している。

そしてコレクタバリア層６と真性半導体層８との合計
の厚さが、従来のコレクタバリア層の厚さと同程度とな
っている。すなわち、真性半導体８が存在する分だけ、
コレクタバリア層６の厚さは薄くなっている。

［作用］ 第１図（ａ）のベース層２とコレクタ層４との間に一
定の電圧を印加した際の伝導帯底のエネルギー準位Vcの
バンドダイアグラムを第１図（ｂ）に示す。

ベース層２とコレクタ層４との間に印加された電圧
は、キャリア濃度が低いコレクタバリア層６にかかるだ
けでなく、同様にキャリア濃度が低い真性半導体層８に
もかかる。そしてコレクタバリア層６と真性半導体層８
との合計の厚さが従来のコレクタバリア層の厚さと同程
度であるため、コレクタバリア層６にかかる電界強度、
言い替えれば伝導帯底のエネルギー準位Vcの傾斜は従来
と同程度となり、従ってベース層２との境界近傍におけ
るコレクタバリア層６のバンドの様子も、従来と同様と
なる。

そしてベース層２からコレクタ層４へ注入される電子
の数は、ベース層２との境界近傍におけるコレクタバリ
ア層６のバンドの様子で決まるため、従来と同様のベー
ス−コレクタ間の耐圧が確保される。

一方、ベース層２とコレクタ層４との間を通過するホ
ットエレクトロンは、電子親和力が小さいコレクタバリ
ア層６から電子親和力の大きい真性半導体層８に入るこ
とにより、その速度は速くなる。また、一般に電子親和
力が大きい半導体ほどキャリアの有効質量が小さくなる
ため、ホットエレクトロンの走行速度はさらに加速され
る。こうして、ホットエレクトロンがベース層２からコ
レクタ層４へ走行するに要する時間が短縮される。

また、ベース層２から従来と比べて厚さが薄いコレク
タバリア層６を通過して真性半導体層８に達したホット
エレクトロンは、散乱等によってエネルギーを失っても
コレクタ層４に達するため、ベース−コレクタ間の印加
電圧が低い場合や逆バイアス状態である場合におけるホ
ットエレクトロンの輸送効率が高くなる。

［実施例］ 以下、本発明を図示する実施例に基づいて具体的に説
明する。

第２図（ａ）は、本発明の一実施例による半導体装置
の断面を示す断面図、第２図（ｂ）は、第２図（ａ）に
対応する伝導帯底のエネルギー準位Vcを示すバンドダイ
アグラムである。

本実施例による半導体装置は、第２図（ａ）に示され
るように、例えばｉ型GaAsからなる基板10上に、ｎ型Ga
Asからなるコレクタ層４、ｉ型GaAsからなる真性半導体
層８、ｉ型AlGaAsからなるコレクタバリア層６、ｎ型Ga
Asからなるベース層２、ｉ型AlGaAsからなるエミッタバ
リア層12、およびｎ型GaAsからなるエミッタ層14が積層
され、縦積多層へテロ構造となっている。

このように、エミッタ層14、ベース層２、コレクタ層
４、および真性半導体層８はそれぞれ例えばGaAsからな
っているのに対して、エミッタバリア層12およびコレク
タバリア層6aは、それぞれGaAsよりも電子親和力が小さ
いAlGaAsからなっており、第２図（ｂ）に示されるよう
なエネルギー障壁を形成している。

そしてコレクタバリア層６の厚さは、従来のおよそ半
分の1000Åであり、また真性半導体層８の厚さも1000Å
となっており、真性半導体８の厚さの分だけコレクタバ
リア層６の厚さが従来よりも薄くなっている。

また、コレクタ層４、ベース層２、およびエミッタ層
14上には、それぞれAu/Crからなるコレクタ電極16、ベ
ース電極18、およびエミッタ電極20が設けられている。

本実施例による半導体装置において、ベース層２とコ
レクタ層４との間に電圧が印加されると、コレクタバリ
ア層６と真性半導体層８との合計の厚さ2000Åは従来の
コレクタバリア層の厚さと同程度であるため、ベース層
２との境界近傍におけるコレクタバリア層６のバンド
は、従来と同様の様子を示す。従って、従来と同様のベ
ース−コレクタ間の耐圧を確保することができる。

また、ベース層２とコレクタ層４との間を走行するホ
ットエレクトロンは、コレクタバリア層６を通過して真
性半導体層８に入ると、電子親和力が小さいｉ型AlGaAs
層から電子親和力の大きいｉ型GaAs層に移行するため、
運動エネルギーが増加し、その走行速度が速くなる。そ
してまた、電子の有効質量はAlGaAs中よりGaAs中のほう
が小さいため、その走行速度はさらに加速される。

こうして、ベース層２とコレクタ層４との間のホット
エレクトロンの走行時間を短縮することができ、従って
半導体装置の動作速度を高速化することができる。

さらにまた、ベース層２とコレクタ層４との間を走行
するホットエレクトロンは、従来と比べて厚さが半分に
薄くなったコレクタバリア層６を通過して真性半導体層
８に達しさえすれば、散乱等によってエネルギーを失っ
ても、コレクタ層４に達することができる。このためベ
ース−コレクタ間の低バイアス状態または逆バイアス状
態において、ホットエレクトロンの輸送効率を高くする
ことができる。従って、半導体装置の電流増幅率を向上
させることができる。

なお、上記実施例においては、コレクタバリア層６の
厚さを1000Å、また真性半導体層８の厚さを1000Åとし
たが、例えばコレクタバリア層６の厚さを500Å、また
真性半導体層８の厚さを1500Åとしてもよい。コレクタ
バリア層６の厚さを薄くすればするほど、半導体装置の
動作速度を高速化することができる。

そしてその限界は、コレクタバリア層６の厚さがあま
り薄くなり過ぎて、コレクタバリア層６の伝導帯底のエ
ネルギー準位Vcの傾斜は従来と同程度であっても、ベー
ス層２との境界近傍におけるコレクタバリア層６のバン
ドの様子、いわゆる三角ポテンシャルの形状が従来と変
化して、ベース層２からコレクタバリア層６へ注入され
る電子の数が急激に増加する点であり、これ以上にコレ
クタバリア層６の厚さが薄くなると、ベース−コレクタ
間の耐圧が劣化する。

また、上記実施例においては、電子親和力が小さいバ
リア層と電子親和力の大きい半導体層として、AlGaAsと
GaAsとの組み合わせを用いたが、これに限らず、InAlAs
とInGaAs、InGaAlAsとInGaAs、SiとGe、CdTeとHgCdTe
等、ほとんどすべての半導体へテロ接合を用いたバリア
構造を有する半導体装置に適用可能である。

次に、第２図に示される半導体装置の製造方法を第３
図を用いれて説明する。

ｉ型GaAsからなる基板10上に、エピタキシャル成長法
を用いて、ｎ型GaAsからなるコレクタ層４、ｉ型GaAsか
らなる厚さ1000Åの真性半導体層８、GaAsよりも電子親
和力が小さいｉ型AlGaAsからなる厚さ1000Åのコレクタ
バリア層６、ｎ型GaAsからなるベース層２、ｉ型AlGaAs
からなるエミッタバリア層12、およびｎ型GaAsからなる
エミッタ層14を順に積層し、縦積多層へテロ構造を形成
する（第３図（ａ）参照）。

次いで、エミッタ層14上に所定パターンのマスク材22
を形成し、このマスク材22をマスクとしてエミッタ層14
およびエミッタバリア層12の選択的なエッチングを行な
い、ベース層２を露出させる（第３図（ｂ）参照）。

次いで、エミッタ層14およびベース層２上に再び所定
パターンのマスク材24を形成し、このマスク材24をマス
クとしてベース層２、コレクタバリア層６、および真性
半導体層８の選択的なエッチングを行ない、コレクタ層
４を露出させる（第３図（ｃ）参照）。

次いで、コレクタ層４、ベース層２、およびエミッタ
層14上に、それぞれAu/Crからなるコレクタ電極16、ベ
ース電極18、およびエミッタ電極20を形成する（第３図
（ｄ）参照）。

このようにして、第２図に示す半導体装置を製造す
る。

［発明の効果］ 以上のように本発明によれば、ベース層とコレクタ層
との間に挟まれているコレクタバリア層と真性半導体層
との合計の厚さを従来のコレクタバリア層の厚さと同程
度とすることにより、従来と同様のベース−コレクタ間
の耐圧を確保することができる。

そして、コレクタバリア層が従来よりも薄くなってい
る分だけコレクタバリア層より電子親和力の大きい真性
半導体層が設けられていることにより、ベース−コレク
タ間を走行するホットエレクトロンの走行速度が速くな
って走行時間を短縮することができ、従って半導体装置
の動作速度を高速化することができる。

また、ベース−コレクタ間の低バイアス状態または逆
バイアス状態においてホットエレクトロンの輸送効率を
高くすることができ、従って半導体装置の電流増幅率を
向上させることができる。

【図面の簡単な説明】

第１図は、本発明の原理説明図、 第２図は、本発明の一実施例による半導体装置を示す
図、 第３図は、第２図の半導体装置の製造方法を示す工程
図、 第４図は、従来の半導体装置を説明するための図であ
る。 図において、 ２……ベース層、４……コレクタ層、6,6a……コレクタ
バリア層、８……真性半導体層、10……基板、12……エ
ミッタバリア層、14……エミッタ層、16……コレクタ電
極、18……ベース電極、20……エミッタ電極、22,24…
…マスク材。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第１および第２の半導体層（２），（４）
   の間にバリア層（６）を有する半導体装置において、 前記バリア層（６）と前記第２の半導体層（４）との間
   に、前記バリア層（６）よりも電子親和力の大きい真性
   半導体層（８）が設けられている ことを特徴とする半導体装置。