JP2007201513A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタ Download PDFInfo
- Publication number
- JP2007201513A JP2007201513A JP2007126093A JP2007126093A JP2007201513A JP 2007201513 A JP2007201513 A JP 2007201513A JP 2007126093 A JP2007126093 A JP 2007126093A JP 2007126093 A JP2007126093 A JP 2007126093A JP 2007201513 A JP2007201513 A JP 2007201513A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- collector layer
- type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
【解決手段】GaAsからなるn型のサブコレクタ層110と、サブコレクタ層110上に形成され、サブコレクタ層110よりアバランシェ係数の小さい半導体材料からなるn型の第1のコレクタ層121と、第1のコレクタ層121上に形成され、サブコレクタ層110より低い不純物濃度のn型又はi型のGaAsからなる第2のコレクタ層203と、第2のコレクタ層203上に形成され、GaAsからなるp型のベース層204と、ベース層204上に形成され、ベース層204よりバンドギャップの大きな半導体材料からなるn型のエミッタ層205とを備えるヘテロ接合バイポーラトランジスタ。
【選択図】図1
Description
図4に示されるように、InGaP/GaAsHBTは、半絶縁性のGaAs半導体基板400と、半導体基板400上にn型不純物を高濃度でドープして形成されたn+型G
aAsサブコレクタ層410と、サブコレクタ層410上の所定領域に凸部となるように形成された第1段目の層420と、第1段目の層420上の所定領域に第2段目の凸部となるように形成された第2段目の層430と、第2段目の層430上に形成された例えばTi/Pt/Auからなるエミッタ電極440と、第2段目の層430周辺の露出している第1段目の層420上にベース層422と接触するように熱拡散させて形成されたPtを含む多層メタル等であるベース電極450と、第1段目の層420周辺の露出しているサブコレクタ層410上に形成されたAuGe/Ni/Au等からなるコレクタ電極460と、イオン注入および不活性化熱処理により素子周辺領域に形成され、サブコレクタ層410から半導体基板400に達し、単位HBTを電気的に分離する素子分離領域470とから構成される。
レクタ界面において破壊の要因となるアバランシェブレークダウンが発生するが(図6(a))、電流が増大してコレクタ濃度を超える濃度の電子がコレクタに注入されると(Kirk効果)、最大電界が印加される領域がベース側からサブコレクタ側に移行し(図6(b))、更に電流を増大させると、コレクタ・サブコレクタ界面に最大電界が印加され(図6(c))、コレクタ・サブコレクタ界面においてアバランシェブレークダウンが発生することがわかる。なお、この現象については著者A.Szeによる参考図書2nd edition of Semiconductor Devicesのページ147に詳細に説明されている。
本実施の形態のHBTは、高出力化に付随して要求される高耐破壊化を満たすHBTを実現することを目的とするものであって、半絶縁性のGaAs半導体基板100と、半導体基板100上に形成され、n型不純物を5×1018cm-3の高濃度でドープして形成されるn+型GaAsサブコレクタ層110と、サブコレクタ層110上の所定領域に凸部
となるように形成された第1段目の層120a、120bと、第1段目の層120a上の所定領域に第2段目の凸部となるように形成された第2段目の層130と、第2段目の層130上の所定領域に第3段目の凸部となるように形成された第3段目の層140と、第3段目の層140上に形成されたPt/Ti/Pt/Auからなるエミッタ電極150と、第3段目の層140周辺の露出している第2段目の層130上にベース層133とオーミック接触するように熱処理して形成されたPt/Ti/Pt/Auからなるベース電極160と、第1段目の層120a周辺の露出しているサブコレクタ層110上に形成されたAuGe/Ni/Auからなるコレクタ電極170と、素子周辺領域に形成され、第1段目の層120bから半導体基板100に達し、単位HBTを電気的に分離する素子分離領域180とから構成される。
110、410 サブコレクタ層
120a、120b、420 第1段目の層
121 第1のコレクタ層
122 第1のスペーサ層
130、430 第2段目の層
131 第2のスペーサ層
132 第2のコレクタ層
133、422 ベース層
134、423 エミッタ層
140 第3段目の層
141、431 エミッタキャップ層
142、432 エミッタコンタクト層
150、440 エミッタ電極
160、450 ベース電極
170、460 コレクタ電極
180 素子分離領域
210、220、300、310、320 フォトレジスト
421 コレクタ層
Claims (13)
- GaAsからなるn型のサブコレクタ層と、
前記サブコレクタ層上に形成され、前記サブコレクタ層よりアバランシェ係数の小さい半導体材料からなる1×1017cm-3以上の不純物濃度を有するn型の第1のコレクタ層と、
前記第1のコレクタ層上に形成され、前記サブコレクタ層より低い不純物濃度のn型又はi型のGaAsからなる第2のコレクタ層と、
前記第2のコレクタ層上に形成され、GaAsからなるp型のベース層と、
前記ベース層上に形成され、前記ベース層よりバンドギャップの大きな半導体材料からなるn型のエミッタ層と、
前記第1のコレクタ層と前記第2のコレクタ層との間に形成された半導体層とを備え、
前記半導体層は、前記第1のコレクタ層と接し、前記第1のコレクタ層と同一の半導体材料からなり、1×1018cm-3以下の不純物濃度を有するn型の第1のスペーサ層と、前記第2のコレクタ層と接し、前記第2のコレクタ層と同一の半導体材料からなり、1×1018cm-3以下の不純物濃度を有するn型の第2のスペーサ層とからなり、
前記第1のコレクタ層の不純物濃度は、前記サブコレクタ層との界面から前記第2のコレクタ層の界面に向かう方向に低くなる
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - GaAsからなるn型のサブコレクタ層と、
前記サブコレクタ層上に形成され、前記サブコレクタ層よりアバランシェ係数の小さい半導体材料からなる1×1017cm-3以上の不純物濃度を有するn型の第1のコレクタ層と、
前記第1のコレクタ層上に形成され、前記サブコレクタ層より低い不純物濃度のn型又はi型のGaAsからなる第2のコレクタ層と、
前記第2のコレクタ層上に形成され、GaAsからなるp型のベース層と、
前記ベース層上に形成され、前記ベース層よりバンドギャップの大きな半導体材料からなるn型のエミッタ層と、
前記第1のコレクタ層と前記第2のコレクタ層との間に形成された半導体層とを備え、
前記半導体層は、前記第1のコレクタ層と接し、前記第1のコレクタ層と同一の半導体材料からなり、1×1018cm-3以下の不純物濃度を有するn型の第1のスペーサ層と、前記第2のコレクタ層と接し、前記第2のコレクタ層と同一の半導体材料からなり、1×1018cm-3以下の不純物濃度を有するn型の第2のスペーサ層とからなり、
前記第1のコレクタ層は、200nm未満の膜厚を有する
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 前記第1のコレクタ層は、InXGa1-XP(0.47≦x≦0.52)からなる
ことを特徴とする請求項1又は2に記載のヘテロ接合バイポーラトランジスタ。 - 前記第1のコレクタ層は、ディスオーダされた構造を有する
ことを特徴とする請求項3に記載のヘテロ接合バイポーラトランジスタ。 - 前記エミッタ層は、InXGa1-XP(0.47≦x≦0.52)からなる
ことを特徴とする請求項1〜4のいずれか1項に記載のヘテロ接合バイポーラトランジスタ。 - 前記第1のコレクタ層は、AlyGa1-yAs(0≦y≦1)からなる
ことを特徴とする請求項1又は2に記載のヘテロ接合バイポーラトランジスタ。 - 前記第1のコレクタ層のAl組成比yは、前記サブコレクタ層との界面から前記第2のコレクタ層との界面に向けて段階的に減少する
ことを特徴とする請求項6に記載のヘテロ接合バイポーラトランジスタ。 - 前記エミッタ層は、AlyGa1-yAs(0≦y≦1)からなる
ことを特徴とする請求項6又は7に記載のヘテロ接合バイポーラトランジスタ。 - 前記第1のコレクタ層は、GaPからなる
ことを特徴とする請求項1又は2に記載のヘテロ接合バイポーラトランジスタ。 - ヘテロ接合バイポーラトランジスタの製造方法であって、
半導体基板上にGaAsからなるn型のサブコレクタ層、前記サブコレクタ層よりアバランシェ係数の小さい半導体材料からなる1×1017cm-3以上の不純物濃度を有するn型の第1のコレクタ層、前記第1のコレクタ層と同一の半導体材料からなり、1×1018cm-3以下の不純物濃度を有するn型の第1のスペーサ層、1×1018cm-3以下の不純物濃度を有するn型のGaAsからなる第2のスペーサ層、前記サブコレクタ層より低い不純物濃度のn型又はi型のGaAsからなる第2のコレクタ層、GaAsからなるp型のベース層および前記ベース層よりバンドギャップの大きな半導体材料からなるn型のエミッタ層を順次積層する第1のステップと、
前記エミッタ層の所定領域を第1のエッチング液によりエッチングする第2のステップと、
前記エッチングされたエミッタ層をマスクにし、前記ベース層、第2のコレクタ層および第2のスペーサ層を第2のエッチング液によりエッチングする第3のステップと、
前記第2のエッチング液によるエッチングで露出した第1のスペーサ層および第1のコレクタ層の所定領域を第3のエッチング液によりエッチングする第4のステップとを含む
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。 - 前記第1のコレクタ層および第1のスペーサ層は、それぞれ不純物が添加されたInGaPからなり、
前記第3のステップにおける第2のエッチング液は、燐酸・過酸化水素系エッチング液であり、
前記第4のステップにおける第3のエッチング液は、水で希釈した塩酸である
ことを特徴とする請求項10に記載のヘテロ接合バイポーラトランジスタの製造方法。 - 前記ヘテロ接合バイポーラトランジスタは、さらに、エミッタキャップ層およびエミッタコンタクト層と、エミッタ電極、コレクタ電極およびベース電極とを備え、
前記第1のステップは、前記エミッタ層上に前記エミッタキャップ層およびエミッタコンタクト層を順次積層する第1のサブステップと、前記エミッタキャップ層およびエミッタコンタクト層の所定領域を第4のエッチング液によりエッチングする第2のサブステップとを含み、
ヘテロ接合バイポーラトランジスタの製造方法は、さらに、
前記第3のエッチング液によるエッチングで露出したサブコレクタ層上に前記コレクタ電極を形成する第5のステップと、
前記第4のエッチング液によるエッチングで露出したエミッタ層上に前記ベース電極を、前記エミッタコンタクト層上に前記エミッタ電極を形成し、熱処理により前記ベース電極を前記ベース層にコンタクトさせる第6のステップとを含む
ことを特徴とする請求項10又は11に記載のヘテロ接合バイポーラトランジスタの製造方法。 - 前記ヘテロ接合バイポーラトランジスタは、段形状を有し、
第2のサブステップにおいて、前記エミッタキャップ層およびエミッタコンタクト層の所定領域をエッチングすることにより前記段形状を形成する3段目の層を形成し、
前記第2のステップにおいて、前記3段目の層外端より外部に存在するエミッタ層をエッチングし、前記第3のステップにおいて、当該エッチングされたエミッタ層をマスクにして、前記ベース層、第2のコレクタ層および第2のスペーサ層をエッチングすることにより、前記段形状を形成する2段目の層を形成し、
前記第4のステップにおいて、前記2段目の層外端より外部に存在する前記第1のスペーサ層および第1のコレクタ層をエッチングすることにより、前記段形状を形成する1段目の層を形成する
ことを特徴とする請求項12に記載のヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007126093A JP4818985B2 (ja) | 2003-06-30 | 2007-05-10 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003186827 | 2003-06-30 | ||
JP2003186827 | 2003-06-30 | ||
JP2007126093A JP4818985B2 (ja) | 2003-06-30 | 2007-05-10 | ヘテロ接合バイポーラトランジスタ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003348750A Division JP2005039169A (ja) | 2003-06-30 | 2003-10-07 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007201513A true JP2007201513A (ja) | 2007-08-09 |
JP4818985B2 JP4818985B2 (ja) | 2011-11-16 |
Family
ID=38455696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007126093A Expired - Fee Related JP4818985B2 (ja) | 2003-06-30 | 2007-05-10 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4818985B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112008001321T5 (de) | 2007-05-14 | 2010-05-12 | NTN Corporation, Osaka-shi | Lagervorrichtung und Vorrichtung zum Erfassen von Lagervorspannungen |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02291135A (ja) * | 1989-05-01 | 1990-11-30 | Sumitomo Electric Ind Ltd | ヘテロ接合バイポーラトランジスタ |
JPH03192727A (ja) * | 1990-11-30 | 1991-08-22 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
JPH04723A (ja) * | 1990-04-18 | 1992-01-06 | Fujitsu Ltd | 半導体装置 |
JP2002261271A (ja) * | 2001-03-01 | 2002-09-13 | Nec Corp | 半導体装置及びその製造方法 |
JP2003163218A (ja) * | 2001-09-11 | 2003-06-06 | Sharp Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
JP2003218123A (ja) * | 2002-01-18 | 2003-07-31 | Nec Compound Semiconductor Devices Ltd | ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路 |
JP2005039169A (ja) * | 2003-06-30 | 2005-02-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
-
2007
- 2007-05-10 JP JP2007126093A patent/JP4818985B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02291135A (ja) * | 1989-05-01 | 1990-11-30 | Sumitomo Electric Ind Ltd | ヘテロ接合バイポーラトランジスタ |
JPH04723A (ja) * | 1990-04-18 | 1992-01-06 | Fujitsu Ltd | 半導体装置 |
JPH03192727A (ja) * | 1990-11-30 | 1991-08-22 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
JP2002261271A (ja) * | 2001-03-01 | 2002-09-13 | Nec Corp | 半導体装置及びその製造方法 |
JP2003163218A (ja) * | 2001-09-11 | 2003-06-06 | Sharp Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
JP2003218123A (ja) * | 2002-01-18 | 2003-07-31 | Nec Compound Semiconductor Devices Ltd | ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路 |
JP2005039169A (ja) * | 2003-06-30 | 2005-02-10 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112008001321T5 (de) | 2007-05-14 | 2010-05-12 | NTN Corporation, Osaka-shi | Lagervorrichtung und Vorrichtung zum Erfassen von Lagervorspannungen |
Also Published As
Publication number | Publication date |
---|---|
JP4818985B2 (ja) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7176099B2 (en) | Hetero-junction bipolar transistor and manufacturing method thereof | |
US7728357B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
US10636897B2 (en) | Semiconductor device having a collector layer including first-conductivity-type semiconductor layers | |
JP4524298B2 (ja) | 半導体装置の製造方法 | |
CN100369221C (zh) | 异质结双极晶体管及其制造方法 | |
US11251290B2 (en) | Bipolar transistor and method for producing the same | |
US10374071B2 (en) | Heterojunction bipolar transistor | |
JP2007335586A (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
US7001820B1 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
JP5160071B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2007005406A (ja) | ヘテロ接合バイポーラトランジスタ及び製造方法 | |
JP4818985B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
US20100171151A1 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
US10818781B2 (en) | Heterojunction bipolar transistor structure with a bandgap graded hole barrier layer | |
JP2005294804A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JPH11330087A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JPH0415927A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |