JP2003163218A - ヘテロ接合バイポーラトランジスタ及びその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタ及びその製造方法Info
- Publication number
- JP2003163218A JP2003163218A JP2002168828A JP2002168828A JP2003163218A JP 2003163218 A JP2003163218 A JP 2003163218A JP 2002168828 A JP2002168828 A JP 2002168828A JP 2002168828 A JP2002168828 A JP 2002168828A JP 2003163218 A JP2003163218 A JP 2003163218A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- collector
- base
- bipolar transistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 113
- 239000012212 insulator Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000010410 layer Substances 0.000 claims description 244
- 239000011241 protective layer Substances 0.000 claims description 74
- 238000005530 etching Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 38
- 229920001721 polyimide Polymers 0.000 claims description 27
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 21
- 239000004642 Polyimide Substances 0.000 claims description 19
- 239000002243 precursor Substances 0.000 claims description 16
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 8
- 239000009719 polyimide resin Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 5
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 3
- 230000036211 photosensitivity Effects 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims description 2
- 125000005842 heteroatom Chemical group 0.000 claims 1
- 239000002585 base Substances 0.000 description 93
- 239000010408 film Substances 0.000 description 42
- 239000000463 material Substances 0.000 description 18
- 230000003071 parasitic effect Effects 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 6
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 101100454436 Biomphalaria glabrata BG06 gene Proteins 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- -1 and among them Polymers 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】高周波特性を改善と、製造歩留まりが向上した
ヘテロ接合バイポーラトランジスタ及びその製造方法を
提供する。 【解決手段】半導体基板上に第1導電型のコレクタ層、
第２導電型のベース層及び第１導電型のエミッタ層がこ
の順に形成され、コレクタ電極、ベース電極及びエミッ
タ電極を備えたヘテロ接合バイポーラトランジスタであ
って、前記ベース層上に、ベース層の端部の外側に延設
された第１導電型の半導体保護層が形成され、該半導体
保護層上に前記ベース電極が形成されており、少なくと
も前記半導体保護層下が有機絶縁体で充填されているヘ
テロ接合バイポーラトランジスタ。
ヘテロ接合バイポーラトランジスタ及びその製造方法を
提供する。 【解決手段】半導体基板上に第1導電型のコレクタ層、
第２導電型のベース層及び第１導電型のエミッタ層がこ
の順に形成され、コレクタ電極、ベース電極及びエミッ
タ電極を備えたヘテロ接合バイポーラトランジスタであ
って、前記ベース層上に、ベース層の端部の外側に延設
された第１導電型の半導体保護層が形成され、該半導体
保護層上に前記ベース電極が形成されており、少なくと
も前記半導体保護層下が有機絶縁体で充填されているヘ
テロ接合バイポーラトランジスタ。
Description
【０００１】
【発明の属する技術分野】本発明は、ヘテロ接合バイポ
ーラトランジスタ及びその製造方法に関し、より詳細に
は、マイクロ波、ミリ波帯等の高周波電力増幅用半導体
装置であるヘテロ接合バイポーラトランジスタ及びその
製造方法に関する。
ーラトランジスタ及びその製造方法に関し、より詳細に
は、マイクロ波、ミリ波帯等の高周波電力増幅用半導体
装置であるヘテロ接合バイポーラトランジスタ及びその
製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】化合物
半導体のヘテロ接合を利用し、エミッタ層にベース層よ
り禁制帯幅の大きな半導体を用いたヘテロ接合バイポー
ラトランジスタ（ＨＢＴ）は、ベース層からエミッタ層
への少数キャリアの逆注入が抑制されるためエミッタへ
のキャリアの注入効率が高くなり、高い電流利得が得ら
れる。また、ベース層の不純物濃度を高めてベース抵抗
を下げることができるため、ベース層厚を薄層化してキ
ャリアのベース走行時間を短くし、高周波特性を高める
ことができる。携帯電話等の移動体通信機器の発展に伴
い、より高出力で、高効率の高周波増幅デバイスが求め
られており、ＨＢＴに対する期待は大きい。
半導体のヘテロ接合を利用し、エミッタ層にベース層よ
り禁制帯幅の大きな半導体を用いたヘテロ接合バイポー
ラトランジスタ（ＨＢＴ）は、ベース層からエミッタ層
への少数キャリアの逆注入が抑制されるためエミッタへ
のキャリアの注入効率が高くなり、高い電流利得が得ら
れる。また、ベース層の不純物濃度を高めてベース抵抗
を下げることができるため、ベース層厚を薄層化してキ
ャリアのベース走行時間を短くし、高周波特性を高める
ことができる。携帯電話等の移動体通信機器の発展に伴
い、より高出力で、高効率の高周波増幅デバイスが求め
られており、ＨＢＴに対する期待は大きい。
【０００３】他の多くのデバイスと同様に、寄生抵抗や
寄生容量を低減させることは、ＨＢＴにおいても特性向
上のための基本的な手法である。ＨＢＴの高周波特性を
示す基準として、遮断周波数fTと最大発振周波数fmaxが
ある。これらは次式 fmax＝（fT／8πRbCc）1/2 （１） によって表される。ここで、Rbはベース抵抗、Ccはコレ
クタ容量である。fTが一定の場合、コレクタ容量を低減
することによりfmaxを向上することができる。コレクタ
容量Ccは、次式で示すように、真性コレクタ容量Ciと寄
生コレクタ容量Cexとの和で表される。 Cc＝Ci＋Cex （２） 真性容量Ciは半導体層構造によって決定されるのに対
し、寄生コレクタ容量はデバイス構造（形状）によって
決定されるため、製造プロセスにより低減することが可
能である。
寄生容量を低減させることは、ＨＢＴにおいても特性向
上のための基本的な手法である。ＨＢＴの高周波特性を
示す基準として、遮断周波数fTと最大発振周波数fmaxが
ある。これらは次式 fmax＝（fT／8πRbCc）1/2 （１） によって表される。ここで、Rbはベース抵抗、Ccはコレ
クタ容量である。fTが一定の場合、コレクタ容量を低減
することによりfmaxを向上することができる。コレクタ
容量Ccは、次式で示すように、真性コレクタ容量Ciと寄
生コレクタ容量Cexとの和で表される。 Cc＝Ci＋Cex （２） 真性容量Ciは半導体層構造によって決定されるのに対
し、寄生コレクタ容量はデバイス構造（形状）によって
決定されるため、製造プロセスにより低減することが可
能である。
【０００４】寄生コレクタ容量を小さくするため、従来
から、外部ベース電極下の外部コレクタ層に水素又は酸
素をイオン注入し、外部コレクタ層を空乏化させる技術
がIEEETrans．Electron Devices ED34 pp．2571−2577
に示されている。しかし、この方法では、イオン注入に
よるベース層の損傷のため、ベース抵抗Rbが上昇し、結
果としてfmaxを向上させることは困難である。
から、外部ベース電極下の外部コレクタ層に水素又は酸
素をイオン注入し、外部コレクタ層を空乏化させる技術
がIEEETrans．Electron Devices ED34 pp．2571−2577
に示されている。しかし、この方法では、イオン注入に
よるベース層の損傷のため、ベース抵抗Rbが上昇し、結
果としてfmaxを向上させることは困難である。
【０００５】また、別の方法として、外部ベース下のコ
レクタ層を横方向にエッチング除去する方法が、特開平
３−１０８３９号公報、GaAs IC Symposium 1995Tech.
Digest pp．160-170、特開平８−６４６１０号公報、特
開平９−２４６２８０号公報等に示されている。この方
法によれば、外部ベース下は間隙であり、寄生容量を低
減することができる。しかし、これらの方法では、寄生
容量の低減に対しては効果があるが、その一方、ベース
電極形成とその引き出し電極の形成に関わる工程の歩留
まりが悪く、素子信頼性に問題がある。
レクタ層を横方向にエッチング除去する方法が、特開平
３−１０８３９号公報、GaAs IC Symposium 1995Tech.
Digest pp．160-170、特開平８−６４６１０号公報、特
開平９−２４６２８０号公報等に示されている。この方
法によれば、外部ベース下は間隙であり、寄生容量を低
減することができる。しかし、これらの方法では、寄生
容量の低減に対しては効果があるが、その一方、ベース
電極形成とその引き出し電極の形成に関わる工程の歩留
まりが悪く、素子信頼性に問題がある。
【０００６】本発明は、このような従来技術の課題を解
決するものであり、コレクタの寄生容量を低減しつつ、
素子信頼性が高くかつ製造歩留まりを向上させたヘテロ
接合バイポーラトランジスタ及びその製造方法を提供す
ることを目的とする。
決するものであり、コレクタの寄生容量を低減しつつ、
素子信頼性が高くかつ製造歩留まりを向上させたヘテロ
接合バイポーラトランジスタ及びその製造方法を提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】本発明によれば、半導体
基板上に第１導電型のコレクタ層、第２導電型のベース
層及び第１導電型のエミッタ層がこの順に形成され、コ
レクタ電極、ベース電極及びエミッタ電極を備えたヘテ
ロ接合バイポーラトランジスタであって、前記ベース層
上に、ベース層の端部の外側に延設された第１導電型の
半導体保護層が形成され、該半導体保護層上に前記ベー
ス電極が形成されており、前記半導体保護層下が有機絶
縁体で充填されているヘテロ接合バイポーラトランジス
タが提供される。
基板上に第１導電型のコレクタ層、第２導電型のベース
層及び第１導電型のエミッタ層がこの順に形成され、コ
レクタ電極、ベース電極及びエミッタ電極を備えたヘテ
ロ接合バイポーラトランジスタであって、前記ベース層
上に、ベース層の端部の外側に延設された第１導電型の
半導体保護層が形成され、該半導体保護層上に前記ベー
ス電極が形成されており、前記半導体保護層下が有機絶
縁体で充填されているヘテロ接合バイポーラトランジス
タが提供される。
【０００８】また、本発明によれば、半導体基板上に、
サブコレクタ層、エッチング停止層、コレクタ層、ベー
ス層、半導体保護層及びエミッタ層をこの順に積層し、
該エミッタ層の一部を前記半導体保護層表面までエッチ
ング除去するエミッタメサエッチングを行い、前記エミ
ッタ層及び一部の半導体保護層をマスクし、マスクされ
ていない半導体保護層をエッチング除去し、引き続き、
前記ベース層及びコレクタ層を、その端部の一部がエッ
チングされた半導体保護層の下方にくるようにエッチン
グ停止層までエッチング除去し、エッチングされた半導
体保護層のすべて包含するようにマスクし、マスクされ
ていないエッチング停止層をエッチング除去する工程を
含むヘテロ接合バイポーラトランジスタの製造方法が提
供される。
サブコレクタ層、エッチング停止層、コレクタ層、ベー
ス層、半導体保護層及びエミッタ層をこの順に積層し、
該エミッタ層の一部を前記半導体保護層表面までエッチ
ング除去するエミッタメサエッチングを行い、前記エミ
ッタ層及び一部の半導体保護層をマスクし、マスクされ
ていない半導体保護層をエッチング除去し、引き続き、
前記ベース層及びコレクタ層を、その端部の一部がエッ
チングされた半導体保護層の下方にくるようにエッチン
グ停止層までエッチング除去し、エッチングされた半導
体保護層のすべて包含するようにマスクし、マスクされ
ていないエッチング停止層をエッチング除去する工程を
含むヘテロ接合バイポーラトランジスタの製造方法が提
供される。
【０００９】
【発明の実施の形態】本発明のヘテロ接合バイポーラト
ランジスタは、主として、半導体基板、第１導電型のコ
レクタ層、第２導電型のベース層及び第１導電型のエミ
ッタ層がこの順に形成されて構成される。
ランジスタは、主として、半導体基板、第１導電型のコ
レクタ層、第２導電型のベース層及び第１導電型のエミ
ッタ層がこの順に形成されて構成される。
【００１０】半導体基板としては、通常、この分野のト
ランジスタに用いられる半導体であれば特に限定される
ものではなく、例えば、GaAs、AlGaAs、GaInP、AlGaIn
P、GaInAs、InP、GaInAsP、GaN、GaInN、Al2O3等の化合
物半導体、元素半導体等からなる基板を使用することが
できる。なかでも、GaAs基板が好ましい。
ランジスタに用いられる半導体であれば特に限定される
ものではなく、例えば、GaAs、AlGaAs、GaInP、AlGaIn
P、GaInAs、InP、GaInAsP、GaN、GaInN、Al2O3等の化合
物半導体、元素半導体等からなる基板を使用することが
できる。なかでも、GaAs基板が好ましい。
【００１１】第１導電型のコレクタ層、第２導電型のベ
ース層及び第１導電型のエミッタ層は、上記の化合物半
導体、元素半導体等の中から、具体的には、AlGaAs系材
料、AlGaInP系材料、GaInAsP系材料、GaInN系材料等の
中から選択して形成することができる。これらの層は、
上記材料の組成比を調整した単一層、積層層で構成され
てもよく、異なる材料からなる層を複数層組み合わせて
構成されていてもよい。なかでも、コレクタ層及びベー
ス層がGaAsからなり、エミッタ層がGaAs又はAlGaAsから
なることが好ましい。なお、第1導電型とはｐ型又はｎ
型、一方、第２導電型とはｎ型又はｐ型を意味する。こ
れらの層における不純物の濃度は、トランジスタの特
性、各層の材料、膜厚等に応じて適宜選択することがで
きる。
ース層及び第１導電型のエミッタ層は、上記の化合物半
導体、元素半導体等の中から、具体的には、AlGaAs系材
料、AlGaInP系材料、GaInAsP系材料、GaInN系材料等の
中から選択して形成することができる。これらの層は、
上記材料の組成比を調整した単一層、積層層で構成され
てもよく、異なる材料からなる層を複数層組み合わせて
構成されていてもよい。なかでも、コレクタ層及びベー
ス層がGaAsからなり、エミッタ層がGaAs又はAlGaAsから
なることが好ましい。なお、第1導電型とはｐ型又はｎ
型、一方、第２導電型とはｎ型又はｐ型を意味する。こ
れらの層における不純物の濃度は、トランジスタの特
性、各層の材料、膜厚等に応じて適宜選択することがで
きる。
【００１２】ベース層上には、ベース層の端部の外側に
延設された第１導電型の半導体保護層が形成されてい
る。ベース層の端部の外側に延設されたとは、ベース層
の存在しない領域に突出して形成されていることを意味
し、例えば、ベース層の全てを被覆し、さらにその外側
にまで延設されるような大きさであることが好ましい
が、ベース層端部の外側に延設される部分があれば、ベ
ース層の一部を被覆するのみであってもよい。なかで
も、前者の方が好ましい。半導体保護層の大きさは、半
導体保護層上に形成されるエミッタ層等が、半導体保護
層を介してベース層と十分な接触面積で積層されるとと
もに、ベース電極が短絡することがないように十分な接
触面積を確保することができるような大きさに設定され
ていることが好ましい。半導体保護層は、その上下に形
成されるベース層、エミッタ層の材料等を考慮して、上
記の半導体材料のなかから適宜選択して形成することが
できる。なかでも、コレクタ層及びベース層がGaAsから
なり、エミッタ層がGaAs又はAlGaAsからなる場合には、
半導体保護層がGaInP、AlGaAs等からなることが好まし
い。半導体保護層の膜厚は、特に限定されるものではな
く、得ようとするトランジスタの特性、第1導電型の不
純物濃度、半導体保護層の材料、加工時に機械的強度等
を考慮して適宜選択することができる。例えば、２０ｎ
ｍ〜５０ｎｍの膜厚が適当である。
延設された第１導電型の半導体保護層が形成されてい
る。ベース層の端部の外側に延設されたとは、ベース層
の存在しない領域に突出して形成されていることを意味
し、例えば、ベース層の全てを被覆し、さらにその外側
にまで延設されるような大きさであることが好ましい
が、ベース層端部の外側に延設される部分があれば、ベ
ース層の一部を被覆するのみであってもよい。なかで
も、前者の方が好ましい。半導体保護層の大きさは、半
導体保護層上に形成されるエミッタ層等が、半導体保護
層を介してベース層と十分な接触面積で積層されるとと
もに、ベース電極が短絡することがないように十分な接
触面積を確保することができるような大きさに設定され
ていることが好ましい。半導体保護層は、その上下に形
成されるベース層、エミッタ層の材料等を考慮して、上
記の半導体材料のなかから適宜選択して形成することが
できる。なかでも、コレクタ層及びベース層がGaAsから
なり、エミッタ層がGaAs又はAlGaAsからなる場合には、
半導体保護層がGaInP、AlGaAs等からなることが好まし
い。半導体保護層の膜厚は、特に限定されるものではな
く、得ようとするトランジスタの特性、第1導電型の不
純物濃度、半導体保護層の材料、加工時に機械的強度等
を考慮して適宜選択することができる。例えば、２０ｎ
ｍ〜５０ｎｍの膜厚が適当である。
【００１３】本発明のヘテロ接合バイポーラトランジス
タは、コレクタ電極、ベース電極及びエミッタ電極を備
えている。これらの電極は、導電材料で形成されていれ
ばよく、例えば、Ａｌ、Ｃｕ、Ｐｔ、Ａｕ、Ｇｅ、Ｎｉ
等の金属、Ｔｉ、Ｔａ、Ｗ等の高融点金属の単体、合
金、酸化物等の単層膜、積層膜で形成することができ
る。これらの電極は、基本的に、コレクタ電極はコレク
タ層上、ベース電極はベース層上、エミッタ電極はエミ
ッタ層上に形成されているが、必ずしも直上に形成され
ておらず、中間層、保護層、バッファ層等を介して形成
されていてもよい。また、それらの電極の一部分が各層
の外側にまで延設されていてもよい。特に、ベース電極
は、半導体保護層上に形成されており、ベース層の上方
から、ベース層の端部の外側に配置するように形成され
ていることが好ましい。これにより、上述したように、
半導体保護層上に形成されるエミッタ層等が、半導体保
護層を介してベース層と適切な接触面積で積層されると
ともに、ベース電極が短絡しないような十分な接触面積
で半導体保護層上に配置させることができる。
タは、コレクタ電極、ベース電極及びエミッタ電極を備
えている。これらの電極は、導電材料で形成されていれ
ばよく、例えば、Ａｌ、Ｃｕ、Ｐｔ、Ａｕ、Ｇｅ、Ｎｉ
等の金属、Ｔｉ、Ｔａ、Ｗ等の高融点金属の単体、合
金、酸化物等の単層膜、積層膜で形成することができ
る。これらの電極は、基本的に、コレクタ電極はコレク
タ層上、ベース電極はベース層上、エミッタ電極はエミ
ッタ層上に形成されているが、必ずしも直上に形成され
ておらず、中間層、保護層、バッファ層等を介して形成
されていてもよい。また、それらの電極の一部分が各層
の外側にまで延設されていてもよい。特に、ベース電極
は、半導体保護層上に形成されており、ベース層の上方
から、ベース層の端部の外側に配置するように形成され
ていることが好ましい。これにより、上述したように、
半導体保護層上に形成されるエミッタ層等が、半導体保
護層を介してベース層と適切な接触面積で積層されると
ともに、ベース電極が短絡しないような十分な接触面積
で半導体保護層上に配置させることができる。
【００１４】本発明のヘテロ接合バイポーラトランジス
タは、さらに、少なくとも半導体保護層下が有機絶縁体
で充填されている。つまり、半導体保護膜は、ベース層
の端部の外側に延設されているため、オーバーハング状
にベース層上に配置することとなるが、少なくともその
オーバーハング状の半導体保護膜の下方に、有機絶縁体
が埋設されている。特に、半導体保護膜の下面と、ベー
ス層及びコレクタ層の側方とが、被覆されるように、好
ましくはこれらが完全に被覆されるように、ベース層及
びコレクタ層の側方の空間内に、有機絶縁体が埋設され
ている。なお、電極への電気的な接続が確保されるなら
ば、このトランジスタの半導体保護膜から下の部分のす
べてが有機絶縁体に埋設されていてもよいし、さらに、
半導体保護膜の側面や上の部分、つまり、ヘテロ接合バ
イポーラトランジスタのほぼ全部が有機絶縁体で被覆さ
れていてもよい。有機絶縁体としては、オーバーハング
状の半導体保護膜の物理的な破損を防止し、ベース層及
びコレクタ層側面を保護しうる材料であればよく、ポジ
型の感光性を有している材料が好ましい。具体的には、
ポリイミド樹脂、アクリル樹脂、エポキシ樹脂等が挙げ
られるが、なかでもポリイミド樹脂が好ましい。また、
絶縁体の表面は、さらに無機絶縁膜で被覆されているこ
とが好ましい。無機絶縁体としては、シリコン窒化膜、
シリコン酸化膜等の当該分野で通常絶縁体として使用さ
れる材料のすべてを使用することができる。無機絶縁体
の膜厚は、例えば、５０〜２００ｎｍ程度が挙げられ
る。
タは、さらに、少なくとも半導体保護層下が有機絶縁体
で充填されている。つまり、半導体保護膜は、ベース層
の端部の外側に延設されているため、オーバーハング状
にベース層上に配置することとなるが、少なくともその
オーバーハング状の半導体保護膜の下方に、有機絶縁体
が埋設されている。特に、半導体保護膜の下面と、ベー
ス層及びコレクタ層の側方とが、被覆されるように、好
ましくはこれらが完全に被覆されるように、ベース層及
びコレクタ層の側方の空間内に、有機絶縁体が埋設され
ている。なお、電極への電気的な接続が確保されるなら
ば、このトランジスタの半導体保護膜から下の部分のす
べてが有機絶縁体に埋設されていてもよいし、さらに、
半導体保護膜の側面や上の部分、つまり、ヘテロ接合バ
イポーラトランジスタのほぼ全部が有機絶縁体で被覆さ
れていてもよい。有機絶縁体としては、オーバーハング
状の半導体保護膜の物理的な破損を防止し、ベース層及
びコレクタ層側面を保護しうる材料であればよく、ポジ
型の感光性を有している材料が好ましい。具体的には、
ポリイミド樹脂、アクリル樹脂、エポキシ樹脂等が挙げ
られるが、なかでもポリイミド樹脂が好ましい。また、
絶縁体の表面は、さらに無機絶縁膜で被覆されているこ
とが好ましい。無機絶縁体としては、シリコン窒化膜、
シリコン酸化膜等の当該分野で通常絶縁体として使用さ
れる材料のすべてを使用することができる。無機絶縁体
の膜厚は、例えば、５０〜２００ｎｍ程度が挙げられ
る。
【００１５】本発明のヘテロ接合バイポーラトランジス
タは、半導体基板、電極、第１導電型のコレクタ層、第
２導電型のベース層、第１導電型のエミッタ層、半導体
保護膜のほかに、これらの間の任意の位置に、エッチス
トップ層、中間層、バッファ層、キャップ層、平坦化
層、保護層等が単独又は組み合わせられて形成されてい
てもよい。特に、半導体基板とコレクタ層との間に、コ
レクタ層よりもキャリア濃度が高く、コレクタ層よりも
面積が大きい第1導電型のサブコレクタ層が形成されて
いてもよい。サブコレクタ層の材料は、上記の材料のな
かから適宜選択することができ、なかでも、半導体基板
と同一の材料が好ましい。この場合のキャリア濃度の差
は１０2ｃｍ-3程度が適当である。サブコレクタ層は、
その上に、コレクタ層とコレクタ電極との双方を良好な
接合／接触を得るために十分な大きさであることが好ま
しい。
タは、半導体基板、電極、第１導電型のコレクタ層、第
２導電型のベース層、第１導電型のエミッタ層、半導体
保護膜のほかに、これらの間の任意の位置に、エッチス
トップ層、中間層、バッファ層、キャップ層、平坦化
層、保護層等が単独又は組み合わせられて形成されてい
てもよい。特に、半導体基板とコレクタ層との間に、コ
レクタ層よりもキャリア濃度が高く、コレクタ層よりも
面積が大きい第1導電型のサブコレクタ層が形成されて
いてもよい。サブコレクタ層の材料は、上記の材料のな
かから適宜選択することができ、なかでも、半導体基板
と同一の材料が好ましい。この場合のキャリア濃度の差
は１０2ｃｍ-3程度が適当である。サブコレクタ層は、
その上に、コレクタ層とコレクタ電極との双方を良好な
接合／接触を得るために十分な大きさであることが好ま
しい。
【００１６】コレクタ層とサブコレクタ層と間に、例え
ば、コレクタ層よりも面積が大きく、サブコレクタ層よ
りも面積が小さい、エッチング停止層が形成されていて
もよい。エッチング停止層は、コレクタ層をエッチング
してパターニングする際に、サブコレクタ層にエッチン
グによるダメージを与えないでエッチングを終了するこ
とができるように機能し得る程度の膜厚、材料で形成さ
れていることが好ましい。例えば、上記半導体材料のな
かから適宜選択することができる。
ば、コレクタ層よりも面積が大きく、サブコレクタ層よ
りも面積が小さい、エッチング停止層が形成されていて
もよい。エッチング停止層は、コレクタ層をエッチング
してパターニングする際に、サブコレクタ層にエッチン
グによるダメージを与えないでエッチングを終了するこ
とができるように機能し得る程度の膜厚、材料で形成さ
れていることが好ましい。例えば、上記半導体材料のな
かから適宜選択することができる。
【００１７】本発明のヘテロ接合バイポーラトランジス
タによれば、半導体基板上に、サブコレクタ層、エッチ
ング停止層、コレクタ層、ベース層、半導体保護層及び
エミッタ層をこの順に積層する。これらの層は、公知の
方法、例えば、有機金属気相成長法（ＭＯＶＰＥ法）、
分子線エピタキシャル法（ＭＢＥ法）、液相成長法（Ｌ
ＰＥ法）、スパッタリング法等種々の方法により形成す
ることができる。
タによれば、半導体基板上に、サブコレクタ層、エッチ
ング停止層、コレクタ層、ベース層、半導体保護層及び
エミッタ層をこの順に積層する。これらの層は、公知の
方法、例えば、有機金属気相成長法（ＭＯＶＰＥ法）、
分子線エピタキシャル法（ＭＢＥ法）、液相成長法（Ｌ
ＰＥ法）、スパッタリング法等種々の方法により形成す
ることができる。
【００１８】エミッタ層以外の層のエミッタ層を半導体
保護層表面までエッチング除去するエミッタメサエッチ
ングを行う。エッチングは、ＲＩＥ等のドライエッチン
グ、酸、アルカリ又は混合溶液を用いたウェットエッチ
ングのいずれのエッチング法によっても形成することが
できる。
保護層表面までエッチング除去するエミッタメサエッチ
ングを行う。エッチングは、ＲＩＥ等のドライエッチン
グ、酸、アルカリ又は混合溶液を用いたウェットエッチ
ングのいずれのエッチング法によっても形成することが
できる。
【００１９】エミッタ層及び一部の半導体保護層をマス
クする。ここでのマスクは、エミッタ層の全てを被覆
し、後にベース電極が形成される半導体保護層上の層を
被覆することが必要である。マスクは、公知の方法、例
えばフォトリソグラフィ及びエッチング法により、形成
することができる。このマスクを用いて、半導体保護層
をエッチング除去する。この場合のエッチングは、上記
のいずれのエッチング法を利用してもよい。同じマスク
を用いて、引き続き、ベース層及びコレクタ層を、エッ
チングする。この場合のエッチングは、等方性エッチン
グが実現できるエッチング法であればどのようなエッチ
ング法であってもよい。このエッチングによって、ベー
ス層及びコレクタ層を、その端部の一部が半導体保護層
の下方にくるように、例えば半導体保護層よりも面積が
小さくなるように、エッチング停止層までエッチング除
去することができる。
クする。ここでのマスクは、エミッタ層の全てを被覆
し、後にベース電極が形成される半導体保護層上の層を
被覆することが必要である。マスクは、公知の方法、例
えばフォトリソグラフィ及びエッチング法により、形成
することができる。このマスクを用いて、半導体保護層
をエッチング除去する。この場合のエッチングは、上記
のいずれのエッチング法を利用してもよい。同じマスク
を用いて、引き続き、ベース層及びコレクタ層を、エッ
チングする。この場合のエッチングは、等方性エッチン
グが実現できるエッチング法であればどのようなエッチ
ング法であってもよい。このエッチングによって、ベー
ス層及びコレクタ層を、その端部の一部が半導体保護層
の下方にくるように、例えば半導体保護層よりも面積が
小さくなるように、エッチング停止層までエッチング除
去することができる。
【００２０】エッチングされた半導体保護層のすべて包
含するようにマスクする。好ましくは、サブコレクタ層
上にコレクタ電極を形成するのに十分な層を露出させる
ために、その層を残して被覆することが好ましい。この
マスクを用いて、マスクされていないエッチング停止層
をエッチング除去する。ここでのエッチングは、上記の
エッチング法のいずれを用いてもよい。なお、この発明
では、エッチング停止層は必ずしも除去しなくてもよい
が、その場合には、コレクタ電極の接続抵抗が若干増加
するため、エッチング停止層を除去することが好まし
い。
含するようにマスクする。好ましくは、サブコレクタ層
上にコレクタ電極を形成するのに十分な層を露出させる
ために、その層を残して被覆することが好ましい。この
マスクを用いて、マスクされていないエッチング停止層
をエッチング除去する。ここでのエッチングは、上記の
エッチング法のいずれを用いてもよい。なお、この発明
では、エッチング停止層は必ずしも除去しなくてもよい
が、その場合には、コレクタ電極の接続抵抗が若干増加
するため、エッチング停止層を除去することが好まし
い。
【００２１】本発明のヘテロ接合バイポーラトランジス
タの製造方法では、さらに、サブコレクタ上にコレクタ
電極を形成する。電極は、所望の導電膜をスパッタ法、
真空蒸着法等により形成し、フォトリソグラフィ及びエ
ッチング工程又はリフトオフ法等によりパターニングし
て形成することができる。得られた半導体基板上にポジ
型の感光性を有するポリイミド前駆体を塗布し、パター
ニングし、熱処理する。ポリイミド前駆体は、スピンコ
ート法等種々の方法により塗布することができる。パタ
ーニングは、上記したように、後に得られる有機絶縁体
が、半導体保護膜下の一部の物理的な破損を防止できる
位置に、好ましくは、ベース層及びコレクタ層の側面を
完全に被覆することができる位置に充填されるのであれ
ば、どのように行ってもよい。ただし、コレクタ電極へ
の電気的な接続を確保するために、コレクタ電極を埋設
しないようにパターニングすることが好ましい。例え
ば、ポジ型の感光性ポリイミド前駆体を露光し、現像す
ることにより、所望の形状にパターニングすることがで
きる。熱処理は、ポリイミド前駆体をイミド化し、乾燥
及び緻密化させるための処理であり、大気中又は窒素雰
囲気中、２５０〜３５０℃程度の温度で、３０〜１２０
分間程度行うことが適当である。これにより、少なくと
も半導体保護層下を充填するように有機絶縁体を形成す
ることができる。なお、ポリイミド前駆体をヘテロ接合
バイポーラトランジスタの全面を被覆するように、但
し、コレクタ電極、エミッタ電極及び／又はベース電極
への電気的な接続を確保するために、これらの電極の一
部を露出させるようにパターニングしてもよい。
タの製造方法では、さらに、サブコレクタ上にコレクタ
電極を形成する。電極は、所望の導電膜をスパッタ法、
真空蒸着法等により形成し、フォトリソグラフィ及びエ
ッチング工程又はリフトオフ法等によりパターニングし
て形成することができる。得られた半導体基板上にポジ
型の感光性を有するポリイミド前駆体を塗布し、パター
ニングし、熱処理する。ポリイミド前駆体は、スピンコ
ート法等種々の方法により塗布することができる。パタ
ーニングは、上記したように、後に得られる有機絶縁体
が、半導体保護膜下の一部の物理的な破損を防止できる
位置に、好ましくは、ベース層及びコレクタ層の側面を
完全に被覆することができる位置に充填されるのであれ
ば、どのように行ってもよい。ただし、コレクタ電極へ
の電気的な接続を確保するために、コレクタ電極を埋設
しないようにパターニングすることが好ましい。例え
ば、ポジ型の感光性ポリイミド前駆体を露光し、現像す
ることにより、所望の形状にパターニングすることがで
きる。熱処理は、ポリイミド前駆体をイミド化し、乾燥
及び緻密化させるための処理であり、大気中又は窒素雰
囲気中、２５０〜３５０℃程度の温度で、３０〜１２０
分間程度行うことが適当である。これにより、少なくと
も半導体保護層下を充填するように有機絶縁体を形成す
ることができる。なお、ポリイミド前駆体をヘテロ接合
バイポーラトランジスタの全面を被覆するように、但
し、コレクタ電極、エミッタ電極及び／又はベース電極
への電気的な接続を確保するために、これらの電極の一
部を露出させるようにパターニングしてもよい。
【００２２】本発明のヘテロ接合バイポーラトランジス
タにおいては、上記の工程の前、中、後の任意の時期
に、通常トランジスタを形成するために必要な工程、イ
オン注入、不純物のドーピング、熱処理、保護膜、絶縁
膜、導電膜の形成、パターニング等の工程を行ってもよ
い。
タにおいては、上記の工程の前、中、後の任意の時期
に、通常トランジスタを形成するために必要な工程、イ
オン注入、不純物のドーピング、熱処理、保護膜、絶縁
膜、導電膜の形成、パターニング等の工程を行ってもよ
い。
【００２３】以下に、本発明のヘテロ接合バイポーラト
ランジスタ及びその製造方法の実施の形態を、図面を参
照して説明する。 実施の形態１ 本発明のヘテロ接合バイポーラトランジスタ１００は、
図１に示したように、半絶縁性のＧａＡｓ基板１０１上
に、ＧａＡｓコレクタ層１０４に対しオーミック接合さ
せるための高濃度のＳｉがドーピングされたＧａＡｓサ
ブコレクタ層１０２及びサブコレクタ層１０２よりも面
積が小さいＧａＩｎＰエッチング停止層１０３を介し
て、エッチング停止層１０３よりも面積が小さいＧａＡ
ｓコレクタ層１０４とＧａＡｓベース層１０５とが積層
されている。ベース層１０５上には、ベース層１０５よ
りも面積が大きいＧａＩｎＰ半導体保護層１０６と、半
導体保護層１０６より面積が小さいＡｌＧａＡｓエミッ
タ層１０７、ＧａＡｓ第１エミッタコンタクト層１０８
及びＧａＩｎＡｓ第２エミッタコンタクト層１０９が積
層されている。
ランジスタ及びその製造方法の実施の形態を、図面を参
照して説明する。 実施の形態１ 本発明のヘテロ接合バイポーラトランジスタ１００は、
図１に示したように、半絶縁性のＧａＡｓ基板１０１上
に、ＧａＡｓコレクタ層１０４に対しオーミック接合さ
せるための高濃度のＳｉがドーピングされたＧａＡｓサ
ブコレクタ層１０２及びサブコレクタ層１０２よりも面
積が小さいＧａＩｎＰエッチング停止層１０３を介し
て、エッチング停止層１０３よりも面積が小さいＧａＡ
ｓコレクタ層１０４とＧａＡｓベース層１０５とが積層
されている。ベース層１０５上には、ベース層１０５よ
りも面積が大きいＧａＩｎＰ半導体保護層１０６と、半
導体保護層１０６より面積が小さいＡｌＧａＡｓエミッ
タ層１０７、ＧａＡｓ第１エミッタコンタクト層１０８
及びＧａＩｎＡｓ第２エミッタコンタクト層１０９が積
層されている。
【００２４】エッチング停止層１０３によってその表面
が被覆されていないサブコレクタ層１０２上には、コレ
クタ電極１１３が形成されている。半導体保護層１０６
上には、その一部がベース層１０５端部の外側まで延設
されたベース電極１１２が形成されている。第２エミッ
タコンタクト層１０９上には、エミッタ電極１１１が形
成されている。半導体保護層１０６の下面とベース層１
０５及びコレクタ層１０４の側面は、ポリイミド樹脂か
らなる有機絶縁体１１４が隙間なく充填され、その表面
は、窒化珪素（SiN）からなる無機絶縁膜１１５で被覆
されている。
が被覆されていないサブコレクタ層１０２上には、コレ
クタ電極１１３が形成されている。半導体保護層１０６
上には、その一部がベース層１０５端部の外側まで延設
されたベース電極１１２が形成されている。第２エミッ
タコンタクト層１０９上には、エミッタ電極１１１が形
成されている。半導体保護層１０６の下面とベース層１
０５及びコレクタ層１０４の側面は、ポリイミド樹脂か
らなる有機絶縁体１１４が隙間なく充填され、その表面
は、窒化珪素（SiN）からなる無機絶縁膜１１５で被覆
されている。
【００２５】このようなヘテロ接合バイポーラトランジ
スタは、以下のように形成することができる。図２
（ａ）に示したように、半絶縁性GaAs基板１０１上に、
n+型GaAsサブコレクタ層１０２（膜厚500nm、Siドーピ
ング濃度：5×1018cm-3）、n+型GaInPエッチング停止層
１０３（膜厚20nm、Siドーピング濃度：3×1018c
m-3）、n型GaAsコレクタ層１０４（膜厚700nm、Siドー
ピング濃度：3×1016cm-3）、p+型GaAsベース層１０５
（膜厚70nm、Cドーピング濃度：4×1019cm-3）、n型GaI
nP半導体保護層１０６（膜厚25nm、Siドーピング濃度：
5×1017cm-3）、n型AｌGaAsエミッタ層１０７（膜厚100
nm、Siドーピング濃度：5×1017cm-3）、n+型GaAs第１
エミッタコンタクト層１０８（膜厚50nm、Siドーピング
濃度：5×1018cm-3）及びn+型GaInAs第２エミッタコン
タクト層１０９（膜厚100nm、Siドーピング濃度：1×10
1 9cm-3）を順次、ＭＯＣＶＤ法によりエピタキシャル成
長させる。
スタは、以下のように形成することができる。図２
（ａ）に示したように、半絶縁性GaAs基板１０１上に、
n+型GaAsサブコレクタ層１０２（膜厚500nm、Siドーピ
ング濃度：5×1018cm-3）、n+型GaInPエッチング停止層
１０３（膜厚20nm、Siドーピング濃度：3×1018c
m-3）、n型GaAsコレクタ層１０４（膜厚700nm、Siドー
ピング濃度：3×1016cm-3）、p+型GaAsベース層１０５
（膜厚70nm、Cドーピング濃度：4×1019cm-3）、n型GaI
nP半導体保護層１０６（膜厚25nm、Siドーピング濃度：
5×1017cm-3）、n型AｌGaAsエミッタ層１０７（膜厚100
nm、Siドーピング濃度：5×1017cm-3）、n+型GaAs第１
エミッタコンタクト層１０８（膜厚50nm、Siドーピング
濃度：5×1018cm-3）及びn+型GaInAs第２エミッタコン
タクト層１０９（膜厚100nm、Siドーピング濃度：1×10
1 9cm-3）を順次、ＭＯＣＶＤ法によりエピタキシャル成
長させる。
【００２６】次に、図２（ｂ）に示したように、エミッ
タ形成層を残してウェットエッチングにより第２エミッ
タコンタクト層１０９、第１エミッタコンタクト層１０
８及びエミッタ層１０７を除去し、エミッタメサを形成
する。エッチャントとしては、クエン酸：過酸化水素
水：水を１０：１：１０の割合で混合した溶液を用い
る。続いて、図３（ｃ）に示したように、第２エミッタ
コンタクト層１０９上にエミッタ電極１１１、半導体保
護層１０６上にベース電極１１２をフォトリソグラフィ
法及びリフトオフ法を用いて順次形成する。エミッタ電
極１１１は、第２エミッタコンタクト層１０９上に、窒
化タングステン（WN）100nmとチタン（Ti）50nmとプラ
チナ（Pt）50nmと金（Au）100nmの積層膜を形成するこ
とにより形成する。ベース電極１１２は、半導体保護層
１０６上に、プラチナ（Pt）20nmとチタン（Ti）50nmと
プラチナ（Pt）50nmと金（Au）100nmとの積層膜を形成
することにより形成する。
タ形成層を残してウェットエッチングにより第２エミッ
タコンタクト層１０９、第１エミッタコンタクト層１０
８及びエミッタ層１０７を除去し、エミッタメサを形成
する。エッチャントとしては、クエン酸：過酸化水素
水：水を１０：１：１０の割合で混合した溶液を用い
る。続いて、図３（ｃ）に示したように、第２エミッタ
コンタクト層１０９上にエミッタ電極１１１、半導体保
護層１０６上にベース電極１１２をフォトリソグラフィ
法及びリフトオフ法を用いて順次形成する。エミッタ電
極１１１は、第２エミッタコンタクト層１０９上に、窒
化タングステン（WN）100nmとチタン（Ti）50nmとプラ
チナ（Pt）50nmと金（Au）100nmの積層膜を形成するこ
とにより形成する。ベース電極１１２は、半導体保護層
１０６上に、プラチナ（Pt）20nmとチタン（Ti）50nmと
プラチナ（Pt）50nmと金（Au）100nmとの積層膜を形成
することにより形成する。
【００２７】次に、図３（ｄ）に示したように、ベース
メサを形成するために、半導体保護層１０６上をマスキ
ングする。このとき、ベース電極１１２もすべてマスク
されるようにする。その後、半導体保護層１０６を、塩
酸を用いて、ベース層１０５及びコレクタ層１０４をエ
ミッタメサ形成時と同じクエン酸系エッチャントを用い
て、エッチング停止層１０３表面が露出し、ベース層１
０５及びコレクタ層１０４の側面が、ベース電極１１２
が形成された層の外側の端部よりも内側にくるまでエッ
チング除去する。続いて、図４（ｅ）に示したように、
少なくともコレクタ電極１１３を形成する領域を除い
て、フォトレジスト１１６でカバーする。このとき、特
に半導体保護層１０６が露出しないようにする。そし
て、エッチング停止層１０３を、塩酸を用いて除去す
る。
メサを形成するために、半導体保護層１０６上をマスキ
ングする。このとき、ベース電極１１２もすべてマスク
されるようにする。その後、半導体保護層１０６を、塩
酸を用いて、ベース層１０５及びコレクタ層１０４をエ
ミッタメサ形成時と同じクエン酸系エッチャントを用い
て、エッチング停止層１０３表面が露出し、ベース層１
０５及びコレクタ層１０４の側面が、ベース電極１１２
が形成された層の外側の端部よりも内側にくるまでエッ
チング除去する。続いて、図４（ｅ）に示したように、
少なくともコレクタ電極１１３を形成する領域を除い
て、フォトレジスト１１６でカバーする。このとき、特
に半導体保護層１０６が露出しないようにする。そし
て、エッチング停止層１０３を、塩酸を用いて除去す
る。
【００２８】その後、図５（ｆ）に示したように、金ゲ
ルマニウム（AuGe）100nmとニッケル（Ni）15nmと金（A
u）100nmとの積層膜を形成し、この積層膜をフォトリソ
グラフィ法及びリフトオフ法を用いてコレクタ電極１１
３とした。なお、この際、半導体表面及び側面が窒化シ
リコン等の無機絶縁膜で被覆されていてもよい。次い
で、図５（ｇ）に示したように、溶媒で希釈されたポジ
型の感光性ポリイミド前駆体を、サイドエッチングによ
り半導体保護層１０６よりも内側に形成されたベース層
１０５及びコレクタ層１０４の側面まで充填されるよう
に、得られた基板１０１上に塗布する。なお、この際の
ポリイミド前駆体は、熱処理後の表面が、半導体保護層
１０６表面と同じ又はそれよりも上で、かつベース電極
１１２表面より下に位置するように、その膜厚が調整さ
れる。図６（ｈ）に示したように、このポリイミド前駆
体を露光・現像する。ポリイミド前駆体はポジ型の感光
性を有するため、露光された領域のポリイミド前駆体が
現像により除去され、半導体保護層１０６下の光が及ば
ない領域を含む未露光領域にポリイミド前駆体を残すこ
とができる。その後、熱処理を行って、ポリイミド前駆
体をイミド化させて、半導体保護層１０６下の空隙にポ
リイミドからなる有機絶縁体１１４を形成する。続い
て、図６（ｉ）に示したように、ポリイミド樹脂表面
を、膜厚100nmの窒化珪素からなる無機絶縁膜１１５で
被覆して、ヘテロ接合バイポーラトランジスタ１００を
完成させる。
ルマニウム（AuGe）100nmとニッケル（Ni）15nmと金（A
u）100nmとの積層膜を形成し、この積層膜をフォトリソ
グラフィ法及びリフトオフ法を用いてコレクタ電極１１
３とした。なお、この際、半導体表面及び側面が窒化シ
リコン等の無機絶縁膜で被覆されていてもよい。次い
で、図５（ｇ）に示したように、溶媒で希釈されたポジ
型の感光性ポリイミド前駆体を、サイドエッチングによ
り半導体保護層１０６よりも内側に形成されたベース層
１０５及びコレクタ層１０４の側面まで充填されるよう
に、得られた基板１０１上に塗布する。なお、この際の
ポリイミド前駆体は、熱処理後の表面が、半導体保護層
１０６表面と同じ又はそれよりも上で、かつベース電極
１１２表面より下に位置するように、その膜厚が調整さ
れる。図６（ｈ）に示したように、このポリイミド前駆
体を露光・現像する。ポリイミド前駆体はポジ型の感光
性を有するため、露光された領域のポリイミド前駆体が
現像により除去され、半導体保護層１０６下の光が及ば
ない領域を含む未露光領域にポリイミド前駆体を残すこ
とができる。その後、熱処理を行って、ポリイミド前駆
体をイミド化させて、半導体保護層１０６下の空隙にポ
リイミドからなる有機絶縁体１１４を形成する。続い
て、図６（ｉ）に示したように、ポリイミド樹脂表面
を、膜厚100nmの窒化珪素からなる無機絶縁膜１１５で
被覆して、ヘテロ接合バイポーラトランジスタ１００を
完成させる。
【００２９】本発明のヘテロ接合バイポーラトランジス
タ１００では、ベース電極１１２は、ベース層１０５よ
りも面積の大きい半導体保護層１０６上に、ベース層１
０５外に延設されて形成されている。そのため、ベース
層１０５上に、ベース電極１１２を形成するために必要
な層の全てを確保する必要がなく、ベース層１０５上に
直接ベース電極１１２を形成する場合と比較して、より
ベース層１０５層を小さくすることができる。このた
め、寄生コレクタ容量をより低減でき、最大発振周波数
fmaxを向上させることができる。
タ１００では、ベース電極１１２は、ベース層１０５よ
りも面積の大きい半導体保護層１０６上に、ベース層１
０５外に延設されて形成されている。そのため、ベース
層１０５上に、ベース電極１１２を形成するために必要
な層の全てを確保する必要がなく、ベース層１０５上に
直接ベース電極１１２を形成する場合と比較して、より
ベース層１０５層を小さくすることができる。このた
め、寄生コレクタ容量をより低減でき、最大発振周波数
fmaxを向上させることができる。
【００３０】また、金属薄膜がその上に形成された非常
に薄い（20〜50nm）半導体保護層１０６は、機械的、熱
的な外部力に対し非常にもろいにもかかわらず、半導体
保護層１０６下をポリイミドからなる有機絶縁体１１４
で充填することにより、機械的強度が増し、金属膜と半
導体層の熱的応力の差に起因するベース電極と引き出し
金属との断線現象の発生を防止することができ、冷熱サ
イクル試験に対する耐性を向上させることができる。
に薄い（20〜50nm）半導体保護層１０６は、機械的、熱
的な外部力に対し非常にもろいにもかかわらず、半導体
保護層１０６下をポリイミドからなる有機絶縁体１１４
で充填することにより、機械的強度が増し、金属膜と半
導体層の熱的応力の差に起因するベース電極と引き出し
金属との断線現象の発生を防止することができ、冷熱サ
イクル試験に対する耐性を向上させることができる。
【００３１】しかも、有機絶縁体１１４は、希釈したポ
リイミド前駆体を用いて形成されているため、オーバー
ハング形状を形成する半導体保護層１０６直下に容易
に、かつ確実に充填させることができる。よって、ベー
ス電極１１２と引き出し電極との間の接続がスムーズに
でき、素子製造歩留まりが向上する。さらに、コレクタ
層１０４、ベース層１０５側面及びエッチング停止層１
０３の表面と側面とをポリイミド等の有機絶縁体１１２
を用いて被覆しているため、無機絶縁膜で被覆された場
合の半導体層中への水素の取り込みを防止することがで
き、素子特性の安定化を図ることができる。また、有機
絶縁体１１２の表面上を無機絶縁膜１１５で被覆するこ
とにより、さらに、１２０℃、２気圧における蒸気加圧
試験においても、ベース電極とその引き出し金属間の断
線に起因する不良の発生を防止することができる。
リイミド前駆体を用いて形成されているため、オーバー
ハング形状を形成する半導体保護層１０６直下に容易
に、かつ確実に充填させることができる。よって、ベー
ス電極１１２と引き出し電極との間の接続がスムーズに
でき、素子製造歩留まりが向上する。さらに、コレクタ
層１０４、ベース層１０５側面及びエッチング停止層１
０３の表面と側面とをポリイミド等の有機絶縁体１１２
を用いて被覆しているため、無機絶縁膜で被覆された場
合の半導体層中への水素の取り込みを防止することがで
き、素子特性の安定化を図ることができる。また、有機
絶縁体１１２の表面上を無機絶縁膜１１５で被覆するこ
とにより、さらに、１２０℃、２気圧における蒸気加圧
試験においても、ベース電極とその引き出し金属間の断
線に起因する不良の発生を防止することができる。
【００３２】さらに、半導体保護層１０６により、p+型
のベース層１０５表面がすべて被覆されていること、ベ
ース・コレクタ接合面積とべース層１０５、コレクタ層
１０４の面積が一致し、ベース層１０５のコレクタ層１
０４側の接合界面も露出していないため、ベース層１０
５表面における再結合電流の生成が抑制され、通電時の
素子信頼性を向上させることが可能となる。また、ベー
ス層１０５とコレクタ層１０４とは、同じGaAsからな
り、かつ界面に何らかの別の半導体層を含まないため、
電子走行のバリアがなく、かつ真性コレクタ容量の増加
もない。よって、最大発振周波数の向上が実現できる。
図２（ｆ）で示したように、コレクタ層１０４下のエッ
チング停止層１０３を除去する際に、フォトレジストで
半導体保護層１０６をカバーすることで、半導体保護層
１０６及びその上に形成されたベース電極１１２が塩酸
によりダメージを受けることを防ぐことができ、素子製
造歩留まりを向上させることが可能となる。
のベース層１０５表面がすべて被覆されていること、ベ
ース・コレクタ接合面積とべース層１０５、コレクタ層
１０４の面積が一致し、ベース層１０５のコレクタ層１
０４側の接合界面も露出していないため、ベース層１０
５表面における再結合電流の生成が抑制され、通電時の
素子信頼性を向上させることが可能となる。また、ベー
ス層１０５とコレクタ層１０４とは、同じGaAsからな
り、かつ界面に何らかの別の半導体層を含まないため、
電子走行のバリアがなく、かつ真性コレクタ容量の増加
もない。よって、最大発振周波数の向上が実現できる。
図２（ｆ）で示したように、コレクタ層１０４下のエッ
チング停止層１０３を除去する際に、フォトレジストで
半導体保護層１０６をカバーすることで、半導体保護層
１０６及びその上に形成されたベース電極１１２が塩酸
によりダメージを受けることを防ぐことができ、素子製
造歩留まりを向上させることが可能となる。
【００３３】実施の形態２
本発明のヘテロ接合バイポーラトランジスタは、図７に
示したように、ポリイミド樹脂からなる有機絶縁体１１
４が半導体保護層１０６下のみでなく、ヘテロ接合バイ
ポーラトランジスタの全体を覆うように形成されている
以外は、実質的に実施の形態１と同様である。このよう
なヘテロ接合バイポーラトランジスタは、実施の形態１
と同様に、各層及び電極を形成した後（図２（ａ）〜図
５（ｆ）参照）、図８（ａ）に示したように、溶媒で希
釈されたポジ型の感光性ポリイミド前駆体を、各層及び
電極を完全に被覆するように、得られた基板１０１上に
塗布する。次いで、図８（ｂ）に示したように、エミッ
タ電極１１１、ベース電極１１２又はコレクタ電極１１
３に金属配線を接続されるため、これら電極上のポリイ
ミド前駆体の一部を露光・現像して除去する。その後、
実施の形態１と同様に、ポリイミド樹脂表面を、無機絶
縁膜１１５で被覆して、図７のヘテロ接合バイポーラト
ランジスタを完成させる。
示したように、ポリイミド樹脂からなる有機絶縁体１１
４が半導体保護層１０６下のみでなく、ヘテロ接合バイ
ポーラトランジスタの全体を覆うように形成されている
以外は、実質的に実施の形態１と同様である。このよう
なヘテロ接合バイポーラトランジスタは、実施の形態１
と同様に、各層及び電極を形成した後（図２（ａ）〜図
５（ｆ）参照）、図８（ａ）に示したように、溶媒で希
釈されたポジ型の感光性ポリイミド前駆体を、各層及び
電極を完全に被覆するように、得られた基板１０１上に
塗布する。次いで、図８（ｂ）に示したように、エミッ
タ電極１１１、ベース電極１１２又はコレクタ電極１１
３に金属配線を接続されるため、これら電極上のポリイ
ミド前駆体の一部を露光・現像して除去する。その後、
実施の形態１と同様に、ポリイミド樹脂表面を、無機絶
縁膜１１５で被覆して、図７のヘテロ接合バイポーラト
ランジスタを完成させる。
【００３４】
【発明の効果】本発明によれば、ベース層上に、ベース
層よりも面積が大きい第１導電型の半導体保護層が形成
され、この半導体保護層上にベース電極が形成されてお
り、半導体保護層下であってベース層及びコレクタ層の
側方が有機絶縁体で充填されているため、ベース層を小
さくすることができ、寄生コレクタ容量をより低減する
ことが可能となり、最大発振周波数を向上させることが
できる。しかも、半導体保護層の一部の物理的な破壊を
防止し、ベース層及びコレクタ層の側面が完全に有機絶
縁体で被覆されているため、素子信頼性を大幅に向上さ
せることが可能になる。
層よりも面積が大きい第１導電型の半導体保護層が形成
され、この半導体保護層上にベース電極が形成されてお
り、半導体保護層下であってベース層及びコレクタ層の
側方が有機絶縁体で充填されているため、ベース層を小
さくすることができ、寄生コレクタ容量をより低減する
ことが可能となり、最大発振周波数を向上させることが
できる。しかも、半導体保護層の一部の物理的な破壊を
防止し、ベース層及びコレクタ層の側面が完全に有機絶
縁体で被覆されているため、素子信頼性を大幅に向上さ
せることが可能になる。
【００３５】特に、半導体保護層が２０ｎｍ〜５０ｎｍ
の膜厚を有し、ベース電極の一部がベース層上方の外側
に延設されている場合には、ベース層をより小さくする
ことができ、寄生コレクタ容量をさらに低減することが
可能となる。
の膜厚を有し、ベース電極の一部がベース層上方の外側
に延設されている場合には、ベース層をより小さくする
ことができ、寄生コレクタ容量をさらに低減することが
可能となる。
【００３６】また、本発明の製造方法によれば、コレク
タ電極の接続抵抗を低減させつつ、半導体保護層及びベ
ース電極に影響を与えないエッチング停止層を除去する
ことができるため、各層表面におけるダメージが防止さ
れ、より高周波特性に優れたヘテロ接合バイポーラトラ
ンジスタを製造することができる。
タ電極の接続抵抗を低減させつつ、半導体保護層及びベ
ース電極に影響を与えないエッチング停止層を除去する
ことができるため、各層表面におけるダメージが防止さ
れ、より高周波特性に優れたヘテロ接合バイポーラトラ
ンジスタを製造することができる。
【図１】本発明のヘテロ接合バイポーラトランジスタの
実施の形態を示す要部の概略断面図である。
実施の形態を示す要部の概略断面図である。
【図２】図１のヘテロ接合バイポーラトランジスタの製
造工程を説明するための要部の概略断面工程図である。
造工程を説明するための要部の概略断面工程図である。
【図３】図１のヘテロ接合バイポーラトランジスタの製
造工程を説明するための要部の概略断面工程図である。
造工程を説明するための要部の概略断面工程図である。
【図４】図１のヘテロ接合バイポーラトランジスタの製
造工程を説明するための要部の概略断面工程図である。
造工程を説明するための要部の概略断面工程図である。
【図５】図１のヘテロ接合バイポーラトランジスタの製
造工程を説明するための要部の概略断面工程図である。
造工程を説明するための要部の概略断面工程図である。
【図６】図１のヘテロ接合バイポーラトランジスタの製
造工程を説明するための要部の概略断面工程図である。
造工程を説明するための要部の概略断面工程図である。
【図７】本発明のヘテロ接合バイポーラトランジスタの
他の実施の形態を示す要部の概略断面図である。
他の実施の形態を示す要部の概略断面図である。
【図８】図７のヘテロ接合バイポーラトランジスタの製
造工程を説明するための要部の概略断面工程図である。
造工程を説明するための要部の概略断面工程図である。
１００ ヘテロ接合バイポーラトランジスタ
１０１ 基板
１０２ サブコレクタ層
１０３ エッチング停止層
１０４ コレクタ層
１０５ ベース層
１０６ 半導体保護層
１０７ エミッタ層
１０８ 第１エミッタコンタクト層
１０９ 第２エミッタコンタクト層
１１１ エミッタ電極
１１２ ベース電極
１１３ コレクタ電極
１１４ 有機絶縁体
１１５ 無機絶縁膜
１１６ フォトレジスト
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 藤田 耕一郎
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内
Ｆターム(参考） 4M104 AA05 AA07 BB02 BB04 BB05
BB06 BB09 BB10 BB14 BB17
BB18 BB33 CC01 DD68 FF03
FF13 FF17 FF18 GG06 HH20
5F003 AP03 AP05 BA11 BA92 BB04
BB05 BB08 BC02 BE02 BE04
BE90 BF03 BF06 BG06 BH07
BH18 BH93 BM02 BM03 BP32
BP94 BP96
Claims (12)
- 【請求項１】 半導体基板上に第1導電型のコレクタ
層、第２導電型のベース層及び第１導電型のエミッタ層
がこの順に形成され、コレクタ電極、ベース電極及びエ
ミッタ電極を備えたヘテロ接合バイポーラトランジスタ
であって、 前記ベース層上に、ベース層の端部の外側に延設された
第１導電型の半導体保護層が形成され、該半導体保護層
上に前記ベース電極が形成されており、 少なくとも前記半導体保護層下が有機絶縁体で充填され
ていることを特徴とするヘテロ接合バイポーラトランジ
スタ。 - 【請求項２】 半導体保護層の下面、ベース層及びコレ
クタ層の側面が、有機絶縁体で充填されている請求項１
に記載のヘテロ接合バイポーラトランジスタ。 - 【請求項３】 コレクタ層及びベース層がGaAsからな
り、エミッタ層がGaAs又はAlGaAsからなり、半導体保護
層がGaInPからなる請求項１又は２に記載のヘテロ接合
バイポーラトランジスタ。 - 【請求項４】 半導体保護層が２０ｎｍ〜５０ｎｍの膜
厚を有し、ベース電極の一部がベース層端部よりも外側
に延設されている請求項１〜３のいずれか１つに記載の
ヘテロ接合バイポーラトランジスタ。 - 【請求項５】 半導体基板とコレクタ層との間に、コレ
クタ層よりもキャリア濃度が高く、コレクタ層よりも面
積が大きい第１導電型のサブコレクタ層を有し、さら
に、前記コレクタ層とサブコレクタ層と間に、コレクタ
層よりも面積が大きく、サブコレクタ層よりも面積が小
さいエッチング停止層を有してなる請求項１〜４のいず
れか１つに記載のヘテロ接合バイポーラトランジスタ。 - 【請求項６】 サブコレクタ層がGaAsからなり、エッチ
ング停止層がGaInPからなる請求項５に記載のヘテロ接
合バイポーラトランジスタ。 - 【請求項７】 有機絶縁体がポリイミド樹脂からなる請
求項１〜６のいずれか１つに記載のヘテロ接合バイポー
ラトランジスタ。 - 【請求項８】 ポリイミド樹脂がポジ型の感光性を有し
ている請求項７に記載のヘテロ接合バイポーラトランジ
スタ。 - 【請求項９】 有機絶縁体の表面が、さらに無機絶縁膜
で被覆されている請求項１〜８のいずれか１つに記載の
ヘテロ接合バイポーラトランジスタ。 - 【請求項１０】 半導体基板上に、サブコレクタ層、エ
ッチング停止層、コレクタ層、ベース層、半導体保護層
及びエミッタ層をこの順に積層し、 該エミッタ層の一部を前記半導体保護層表面までエッチ
ング除去するエミッタメサエッチングを行い、 前記エミッタ層及び一部の半導体保護層をマスクし、マ
スクされていない半導体保護層をエッチング除去し、引
き続き、前記ベース層及びコレクタ層を、その端部の一
部がエッチングされた半導体保護層の下方にくるように
エッチング停止層までエッチング除去し、 エッチングされた半導体保護層のすべて包含するように
マスクし、マスクされていないエッチング停止層をエッ
チング除去する工程を含むヘテロ接合バイポーラトラン
ジスタの製造方法。 - 【請求項１１】 さらに、サブコレクタ層上にコレクタ
電極を形成し、得られた半導体基板上にポジ型の感光性
を有するポリイミド前駆体を塗布し、パターニングし、
熱処理することにより、少なくとも半導体保護層下を充
填するように有機絶縁体を形成する請求項１０に記載の
方法。 - 【請求項１２】 半導体保護層の下面、ベース層及びコ
レクタ層の側面を、有機絶縁体で被覆する請求項１１に
記載の方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002168828A JP3507828B2 (ja) | 2001-09-11 | 2002-06-10 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| DE60228916T DE60228916D1 (de) | 2001-09-11 | 2002-09-10 | Heteroübergang-Bipolartransistor und Verfahren zur Herstellung |
| EP02020240A EP1291923B1 (en) | 2001-09-11 | 2002-09-10 | Heterojunction bipolar transistor and production process therefore |
| TW091120728A TW569450B (en) | 2001-09-11 | 2002-09-11 | Heterojunction bipolar transistor and production process therefor |
| US10/238,742 US6825508B2 (en) | 2001-09-11 | 2002-09-11 | Heterojunction bipolar transistor and production process therefor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-275418 | 2001-09-11 | ||
| JP2001275418 | 2001-09-11 | ||
| JP2002168828A JP3507828B2 (ja) | 2001-09-11 | 2002-06-10 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163218A true JP2003163218A (ja) | 2003-06-06 |
| JP3507828B2 JP3507828B2 (ja) | 2004-03-15 |
Family
ID=26622014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002168828A Expired - Fee Related JP3507828B2 (ja) | 2001-09-11 | 2002-06-10 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6825508B2 (ja) |
| EP (1) | EP1291923B1 (ja) |
| JP (1) | JP3507828B2 (ja) |
| DE (1) | DE60228916D1 (ja) |
| TW (1) | TW569450B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176099B2 (en) | 2003-06-30 | 2007-02-13 | Matsushita Electric Industrial Co., Ltd. | Hetero-junction bipolar transistor and manufacturing method thereof |
| JP2007201513A (ja) * | 2003-06-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
| JP2018050049A (ja) * | 2012-06-14 | 2018-03-29 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | パワーアンプモジュールを含む関連するシステム、デバイス、および方法 |
| US11984423B2 (en) | 2011-09-02 | 2024-05-14 | Skyworks Solutions, Inc. | Radio frequency transmission line with finish plating on conductive layer |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150531A (ja) * | 2003-11-18 | 2005-06-09 | Nec Compound Semiconductor Devices Ltd | 半導体装置 |
| US7560739B2 (en) * | 2004-06-29 | 2009-07-14 | Intel Corporation | Micro or below scale multi-layered heterostructure |
| US7420227B2 (en) * | 2005-06-22 | 2008-09-02 | National Chiao Tung University | Cu-metalized compound semiconductor device |
| FR2888664B1 (fr) * | 2005-07-18 | 2008-05-02 | Centre Nat Rech Scient | Procede de realisation d'un transistor bipolaire a heterojonction |
| JP5152493B2 (ja) * | 2007-03-26 | 2013-02-27 | 国立大学法人大阪大学 | 有機電界効果トランジスター及びその製造方法 |
| JP2010021274A (ja) * | 2008-07-09 | 2010-01-28 | Mitsubishi Electric Corp | 半導体装置 |
| TWI394217B (zh) * | 2009-12-22 | 2013-04-21 | Just Innovation Corp | 雙極性電晶體的製造方法 |
| JP2019102639A (ja) * | 2017-12-01 | 2019-06-24 | 株式会社村田製作所 | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02292830A (ja) | 1989-05-02 | 1990-12-04 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH0310839A (ja) | 1989-06-08 | 1991-01-18 | Fuji Kobunshi Kk | 化粧板の製造方法 |
| JPH07273126A (ja) | 1994-03-30 | 1995-10-20 | Toshiba Corp | ヘテロ接合トランジスタ |
| US5445976A (en) | 1994-08-09 | 1995-08-29 | Texas Instruments Incorporated | Method for producing bipolar transistor having reduced base-collector capacitance |
| JPH09246280A (ja) | 1996-03-14 | 1997-09-19 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| US5711987A (en) * | 1996-10-04 | 1998-01-27 | Dow Corning Corporation | Electronic coatings |
| US6278054B1 (en) * | 1998-05-28 | 2001-08-21 | Tecstar Power Systems, Inc. | Solar cell having an integral monolithically grown bypass diode |
| KR100305593B1 (ko) * | 1998-08-25 | 2001-10-19 | 오길록 | 이종접합쌍극자소자의제조방법 |
| JP2000156382A (ja) * | 1998-11-19 | 2000-06-06 | Nec Corp | 半導体装置及びその製造方法 |
| JP3634976B2 (ja) * | 1999-03-11 | 2005-03-30 | 株式会社日立製作所 | 半導体装置，その製造方法，高周波電力増幅装置および無線通信装置 |
| JP3509682B2 (ja) | 2000-01-31 | 2004-03-22 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置 |
| US6376867B1 (en) * | 2000-08-03 | 2002-04-23 | Trw Inc. | Heterojunction bipolar transistor with reduced thermal resistance |
-
2002
- 2002-06-10 JP JP2002168828A patent/JP3507828B2/ja not_active Expired - Fee Related
- 2002-09-10 DE DE60228916T patent/DE60228916D1/de not_active Expired - Lifetime
- 2002-09-10 EP EP02020240A patent/EP1291923B1/en not_active Expired - Lifetime
- 2002-09-11 US US10/238,742 patent/US6825508B2/en not_active Expired - Fee Related
- 2002-09-11 TW TW091120728A patent/TW569450B/zh not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176099B2 (en) | 2003-06-30 | 2007-02-13 | Matsushita Electric Industrial Co., Ltd. | Hetero-junction bipolar transistor and manufacturing method thereof |
| JP2007201513A (ja) * | 2003-06-30 | 2007-08-09 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
| US11984423B2 (en) | 2011-09-02 | 2024-05-14 | Skyworks Solutions, Inc. | Radio frequency transmission line with finish plating on conductive layer |
| JP2018050049A (ja) * | 2012-06-14 | 2018-03-29 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | パワーアンプモジュールを含む関連するシステム、デバイス、および方法 |
| JP2018174338A (ja) * | 2012-06-14 | 2018-11-08 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | パワーアンプモジュールを含む関連するシステム、デバイス、および方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW569450B (en) | 2004-01-01 |
| US20030047753A1 (en) | 2003-03-13 |
| EP1291923B1 (en) | 2008-09-17 |
| US6825508B2 (en) | 2004-11-30 |
| DE60228916D1 (de) | 2008-10-30 |
| JP3507828B2 (ja) | 2004-03-15 |
| EP1291923A2 (en) | 2003-03-12 |
| EP1291923A3 (en) | 2005-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09102504A (ja) | 自己整列サブミクロンヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP4999246B2 (ja) | コレクタ−アップ・ヘテロ接合バイポーラ・トランジスタとその製造方法 | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| US6885042B2 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| JP6348451B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US6873029B2 (en) | Self-aligned bipolar transistor | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| JP2005026242A (ja) | 半導体素子及び半導体素子の製造方法 | |
| US11798995B2 (en) | Hetero-junction bipolar transistor and method for manufacturing the same | |
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2714096B2 (ja) | 半導体装置およびその製造方法 | |
| JP4558161B2 (ja) | ヘテロ接合型バイポーラトランジスタの製造方法 | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2002016076A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4157287B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| JP2005159112A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2017191865A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP3221646B2 (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |