JPH04723A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 半導体装置に係り、特にバイポーラ系のトランジスタに
関し、 高速性を保持しつつ、ベース・コレクタ間の高耐圧化を
実現することができる半導体装置を提供することを目的
とし、 ベース層と、前記ベース層に接して設けられ、前記ベー
ス層とほぼ等しいバンドギャップをもつ第１のコレクタ
層と、前記第１のコレクタ層に接して設けられ、前記第
１のコレクタ層より大きいバンドギャップをもつ第２の
コレクタ層とを有するように構成する。

［産業上の利用分野］ 本発明は半導体装置に係り、特にバイポーラ系のトラン
ジスタに関する。

［従来の技術ｊ 一般に、バイポーラトランジスタは材料としてＳｔ（シ
リコン）を用いているが、その高速化には、Ｓｉ材料に
規定される物理的な限界がある。

このため、より高速性に優れた材料を用いたバイポーラ
系のトランジスタの開発が期待されている。

かかるものとして、化合物半導体やＧｅ（ゲルマニウム
）等の材料をベースおよびコレクタに用いたベテロ接合
バイポーラトランジスタ（ＨＢＴ）等がある。

化合物半導体においては、通常、バンドギャップＥｇが
小さい材料はど高速性に優れている傾向にあり、まなＧ
ｅのバンドギャップＥｇはＳｉの約半分である。このよ
うなナローギャップの半導体をバイポーラ系のトランジ
スタのベース及びコレクタに用いる場合、高速化には非
常に有利であるか、その反面、ベース・コレクタ間の耐
圧が低下してしまい、回路動作等に支障をきたす。この
ため、高耐圧化を図ることが求められている。

従来のバイポーラトランジスタにおいては、ベース・コ
レクタ間の耐圧、即ちコレクタ耐圧は、ベースとコレク
タとのｐ−ｎ接合の降伏によって決定される。トンネル
効果とアバランシェ効果とがその重要な発生機構である
が、通常の場合、アバランシェ効果が耐圧を決定してい
る。

即ち、第３図のベース−コレクタのエネルギーバンド図
に示されるように、ベース層３２からＰｎ接合部３４に
注入された電子は、強い電界等によって高い運動エネル
ギーＥｋを受け、格子原子に衝突する。更にコレクタ層
３６に向かって走行するにしたがって、この電子の運動
エネルギーＥｋは増大し、電子を価電子帯から伝導帯へ
叩き上げるだけの大きさのエネルギー、または正孔を伝
導帯から価電子帯へ叩き上げるだけの大きさのエネルギ
ー、即ちバンドギャップＥｇ以上の大きさになると、格
子原子の結合手を切って電子−正孔対を作る。そしてま
た、その作られた電子と正孔がそれぞれ電界からエネル
ギーを得て別の電子−正孔対を作る。こうした過程か繰
り返し次々と起こることによってアバランシェ効果が発
生して、ベース・コレクタ間の耐圧が破壊される。

こうしたアバランシェ効果の発生を抑制するには、接合
部の空乏領域のバンドギャップＥｇを大きくすればよい
。

即ち、第４図のベース−コレクタのエネルギーバンド図
に示されるように、コレクタ層３８に、ベース層４０の
バンドギャップＥｇよりもワイドギャップな半導体材料
を用いる。これらベース層３８とコレクタｊｉ４０との
間には、スパイクの発生を防止するために、そのバンド
ギャップＥｇが連続的に変化する、いわゆる傾斜バンド
ギャップを有するグレーデツド層４２が設けられている
。

また、ワイドギャップなコレクタ層４０の他方は、高濃
度に不純物がドーピングされた傾斜バンドギャップのグ
レーデツド層４４を介して、同様に高濃度に不純物がド
ーピングされたナローギャップのサブコレクタ層４６に
接合さている。

ここで、ベース層３８に例えばＧｅを用いた場合には、
コレクタ層４０としては５ｉＧｅ等を用いる。また、ベ
ース層３８に例えばＩｎＧａＡｓを用いた場合には、コ
レクタ層４０としてはＩｎＡｊＡｓ等を用いる。

［発明が解決しようとする課ｉ！］ しかし、上記従来のように、コレクタ層にワイドギャッ
プの半導体材料を用いてコレクタの高耐圧化を図ろうと
すると、ナローギャップの半導体材料をベース及びコレ
クタに用いてバイポーラトランジスタの高速動作を実現
しようとする意図に反する。即ち、ベース層にしかナロ
ーギャップの半導体材料を用いないため、その分だけ高
速化は期待できなくなる。つまり、上記従来の方法によ
るコレクタの高耐圧化は、バイポーラトランジスタの高
速性を犠牲にせざるを得ないという問題があった。

また、ベース層にＩ　ｎＧａＡｓを用い、コレクタ層に
ＩｎＡｊＡｓを用いる場合には、ＩｎＡｊＡｓの「バレ
ーとしバレーとのエネルギー差ΔＥｒ−Ｌが０．２３ｅ
Ｖ程度と相対的に小さいため、ベース層からコレクタ層
に注入されオーバーシュートを起した電子が「バレーか
らＬバレーに遷移し易くなり、走行速度が低下する。従
って、速度オーバーシュート効果が期待できず、トラン
ジスタの高速性を実現することが困難であるという問題
があった。

そこで本発明は、高速性を保持しつつ、ベース・コレク
タ間の高耐圧化を実現することができる半導体装置を提
供することを目的とする。

［課題を解決するための手段］ 上記課題は、ベース層と、前記ベース層に接して設けら
れ、前記ベース層とほぼ等しいバンドギャップをもつ第
１のコレクタ層と、前記第１のコレクタ層に接して設け
られ、前記第１のコレクタ層より大きいバンドギャップ
をもつ第２のコレクタ層とを有することを特徴とする半
導体装置によって達成される。

また、上記の装置において、前記第１のコレクタ層のバ
ンドギャップが、前記ベース層から注入されて前記第１
のコレクタ層を走行する電子の運動エネルギーより大き
く、前記第１のコレクタ層と前記第２のコレクタ層との
境界において前記電子の運動エネルギーとほぼ等しくな
るように、前記第１のコレクタ層の厚さが定められてい
ることを特徴とする半導体装置によって達成される。

また、上記の装置において、前記第２のコレクタ層のバ
ンドギャップか、前記第１のコレクタ層との境界から徐
々に大きくなるように傾斜していることを特徴とする半
導体装置によって達成される。

また、上記の装置において、前記第１のコレクタ層から
注入されて前記第２のコレクタ層を走行する電子の運動
エネルギーが、前記第２のコレクタ層の各位置において
、前記第２のコレクタ層のバンドギャップとほぼ等しい
か、或いは前記第２のコレクタ層のバンドギャップより
大きいことを特徴とする半導体装置によって達成される
。

また、上記の装置において、前記第２のコレクタ層に接
して設けられ、前記第２のコレクタ層の最大のバンドギ
ャップとほぼ等しいバンドギャップをもち、前記第２の
コレクタ層より高濃度に不純物がドーピングされている
第３のコレクタ層を有することを特徴とする半導体装置
によって達成される。

［作　用］ 本発明によれば、ベース層のみならず第１のコレクタ層
もナローバンドギャップであるため、ベース層から注入
された電子は、この第１のコレクタ層を非常に高速に走
行することができる。しかも、この電子の運動エネルギ
ーＥｋが、第１のコレクタ層のバンドギャップＥｇより
小さく、第２のコレクタ層との境界においてやつとほぼ
等しくなるため、第１のコレクタ層においてアバランシ
ェ効果が起きることはない。

また、第２のコレクタ層のバンドギャップＥｇが、第１
のコレクタ層との境界から大きくなっているため、第１
のコレクタ層から第２のコレクタ層に注入された電子の
運動エネルギーＥｋが、第２のコレクタ層の各位置にお
いて、第２のコレクタ層のバンドギャップＥｇとほぼ等
しいか或いは小さくなり、従ってこの第２のコレクタ層
においてもアバランシェ効果が起きることはなく、コレ
クタの高耐圧化を実現することができる。

［実施例］ 以下、本発明を図示する実施例に基づいて具体的に説明
する。

第１図は、本発明の一実施例による半導体装置を示す断
面図である。

例えばＩｎＰからなる基板２上に、厚さ５０００Ａのｎ
′″型１ｎＧａＡｓからなるサブコレクタ層４が形成さ
れている。このサブコレクタ層４上には、厚さ５００人
のｎ＋型（Ｉ　ｎＧａＡｓ　）　１−＜　Ｉ　ｎＡｊ　
Ａｓ　）ｘからなる４元混晶のグレーデツド層６を介し
て、厚さ５００人のｎ＋型（ＩｎＧａＡｓ　）０．４　
　（Ｉ　ｎＡｊ　Ａｓ　）ｏ、ｂからなる４元混晶のワ
イドギャップコレクタ層８が形成されている。ここで、
グレーデツド層６の組成比Ｘは、サブコレクタ層４との
境界からワイドギャップコレクタ層８との境界に向かっ
てｘ＝ＯからＸ＝０．６に連続的に変化している。

また、ワイドギャップコレクタ層８上には、厚さ１５０
０人のｉ型（Ｉ　ｎＧａＡｓ）＋−ｘ　（Ｉ　ｎＡｊＡ
Ｓ）ｘからなる４元混晶の耐圧コレクタ層ｌＯが形成さ
れ、この耐圧コレクタ層１０上には、厚さ１５００人の
ｉ型Ｉ　ｎＧａＡｓからなる高速コレクタ層１２が形成
されている。そして高速コレクタ層１２上には、厚さ５
００へのＰ＋型ＩｎＧａＡｓからなるベース層１４が形
成されている。

ここで、耐圧コレクタ層１０の組成比Ｘは、耐圧コレク
タ層１０との境界からベース層１４との境界に向かって
ｘ＝０．６からｘ＝０に連続的に変化している。

また、ベース層１４上には、厚さ２０００人のｎ型Ｉｎ
ＡＪＡｓからなるエミツタ層１６が形成されている。そ
してエミツタ層１６上には、厚さ５００人のｎ＋型（Ｉ
　ｎＧａＡｓ　）　＋−ｘ　（Ｉ　ｎＡｊ　Ａ　ｓ　）
　ｘからなる４元混晶のグレーデツド層１８を介して、
厚さ５００人のｎ＋型Ｉ　ｎ　Ｇ　ａ　Ａ　ｓからなる
キャップ層２０が形成されている。

更にまた、サブコレクタ層４、ベース層１４及びキャッ
プ層２０上に、それぞれコレクタ電極２２、ベース電極
２４及びエミッタ電極２６か設けられている。

こうして、ベースがＩ　ｎＧａＡｓからなるベース層１
４により構成され、またコレクタが、ＩｎＧａＡｓから
なる高速コレクタ層１２と（ＩｎＧａＡｓ）＋−ｘ　　
（ＩｎＡｊＡｓ）ｘからなる耐圧コレクタ層１０とｎ＋
型（Ｉ　ｎＧａＡｓ　）　０．４　　（Ｉｎ　ＡＪ　Ａ
　ｓ　）　ｏ、６からなるワイドギャップコレクタ層８
とにより構成されているＨＢＴが形成されている。

次に、第２図を用いて、動作を説明する。

第２図は、第１図の半導体装置の動作状態におけるベー
ス−コレクタのバンド構造を示す工木ルギーバンド図で
ある。

Ｐ＋型Ｉ　ｎＧａＡｓからなるベース層１４及びｉ型１
　ｎＧａＡｓからなる高速コレクタ層１２のバンドギャ
ップＥｇは０．７６ｅＶである。また、ｉ型（ＩｎＧａ
Ａｓ）＋−ｘ　（ＩｎＡｊＡｓ）ｘからなる耐圧コレク
タ層１０のバンドギャップＥｇは、組成比Ｘの変化に応
じて、高速コレクタ層１２との境界における０、７６ｅ
Ｖからワイドギャップコレクタ層８との境界におけるほ
ぼ１．２ｅＶに連続的に拡大している傾斜バンドギャッ
プとなっている。

更に、ｎ２型（Ｉ　ｎＧａＡｓ　）　０．４　　（Ｉ　
ｎＡｊＡｓ）。６からなるワイドギャップコレクタ層８
のバンドギャッ７Ｅｇはほぼ１．２ｅＶであるが、ｎ＋
型に高濃度ドーピングされているため、バンドベンディ
ングしている。そしてｎ＋型（ＩｎＧａＡｓ　）＋−ｘ
　　（Ｉ　ｎＡＪ　Ａｓ　）ｘからなるグレーデツド層
６のバンドギャップＥｇは、組成比Ｘの変化に応じて、
ワイドギャップコレクタ層８との境界におけるほぼ１．
２ｅＶからサブコレクタ層４との境界における０、７６
ｅＶに連続的に減少している傾斜バンドギャップとなっ
ている。また、ｎ“型Ｉ　ｎＧａＡｓからなるサブコレ
クタ層４のバンドギャップＥｇは０．７６ｅＶである。

いま、ベース電極２４とコレクタ電極２２との間に所定
の電圧が印加された動作状態においては、ベース層１４
から電子が注入され、ワイドキャップコレクタ層８に向
かって走行する。

まず、高速コレクタ層１２において、そのバンドギャッ
プＥｇが０．７６ｅＶとナローギャップであり移動度が
大きいため、非常に高速で走行する。この間、電子が準
パリスティックに走行したとすると、伝導帯がベース層
１４から下がった分だけ、この電子は電界から運動エネ
ルギーＥｋを受は取る。このため、厚さ１５００人の高
速コレクタ層１２においては、電子の運動エネルギーＥ
ｋは常にバンドギャップＥｇ＝０．７６ｅＶよりも小さ
く、耐圧コレクタ層１０との境界において、バンドギャ
ップＥｇ＝０．７６ｅＶとほぼ等しくなる。従って、高
速コレクタ層１２において電子は、アバランシェ効果を
発生させることなく、高速に走行する。

次いで、耐圧コレクタ１１０においては、そのバンドギ
ャップＥｇが高速コレクタ層１２との境界における０、
７６ｅＶからワイドギャップコレクタ層８との境界にお
けるほぼ１．２ｅＶに連続的に拡大しているため、走行
する電子の運動エネルギーＥｋが徐々に増大するにも拘
らず、常に耐圧コレクタ層１０のバンドギャップＥｇよ
りも小さくなる。従って、ここ耐圧コレクタ層１０にお
いても、アバランシェ効果を発生させることなく走行す
る。

また、ワイドギャップコレクタ層８においては、その厚
さが５００人と薄いものの、ｎ＋型に高濃度ドーピング
されているため、ベース・コレクタ間の印加電圧による
空乏層の拡がりは、ワイドギャップコレクタ壱８中に止
まり、耐圧コレクタ層１０との境界からの距離は偏かで
ある。従って、ここワイドギャップコレクタ層８を通過
する電子に対して、ワイドギャップであることによる低
速化の効果は小さい。

このように本実施例によれば、ベース層１４のみならす
高速コレクタ層１２も高速性に優れたナローギャップの
Ｉ　ｎＧａＡｓから形成されているため、エミツタ層１
６から注入された電子はベース層１４及び高速コレクタ
層１２を非常に高速に走行することができ、トランジス
タを高速動作させることができる。

特に、高速コレクタ層１２においては、ＩｎＧａＡｓで
の電子の移動度が大きいばかりでなく、例えばＩ　ｎＡ
ｊ　Ａｓと比較すると、ｒバレーとＬバレーとのエネル
ギー差へＥ　ｒ−Ｌが０．５３ｅＶ程度と相対的に大き
いため、速度オーバーシュートの効果を期待することが
でき、更にトランジスタの高速性を実現するのに非常に
有利となる。

また、耐圧コレクタ層１０においては、その傾斜バンド
ギャップＥｇが電子の進行方向にしたがって連続的に拡
大しているため、その各位置において、走行する電子の
運動エネルギーＥｋよりも大きくなり、耐圧コレクタ層
１０を走行する電子はアバランシェ効果を起こすことな
く通過することができ、従ってコレクタの高耐圧化を実
現することができる。

そしてこの耐圧コレクタ層１０を走行する電子は、実際
には準パリスティックには走行しておらず、しバレー等
に散乱されて運動エネルギーＥｋを失っているため、電
子の進行方向にしたがって拡大しているバンドギャップ
Ｂｇの大きさ以上に耐圧を向上させることができる。

また、ワイドギャップコレクタ層８は、ｎ”型に高濃度
ドーピングされているため、空乏層の拡がりをワイドギ
ャップコレクタ層８内におさえることができるので、コ
レクタの耐圧を向上させることができると共に、ワイド
ギャップコレクタ層８を通過する電子に対して、ワイド
ギャップであることによる低速化の効果は小さい。

なお、上記実施例において、耐圧コレクタ層１０及び高
速コレクタ層１２は、共にｉ型に形成されているが、Ｐ
−型やｎ−型であってもよい、特にｐ−型の場合、その
ドーピン°グによるパンドベンディングによって、高速
性に優れた高速コレクタ層１２の厚さを更に厚くするこ
とができるため、高速化を２更に向上させる効果がある
。

また、ベース層１４及び高速コレクタ層１２には、その
材料としてＩ　ｎＧａＡｓを用いているが、例えばＧｅ
や５ｉＧｅ等を用いてもよい。

また、ワイドギャップコレクタ層８を設けなくとも、高
速化、高耐圧化という本発明の基本的な効果を奏するこ
とができる。

更に、上記実施例はＨＢＴの場合について説明したが、
本発明は、ＨＢＴに限定されず、広くバイポーラ系のト
ランジスタに適用することができる。

［発明の効果〕 以上のように本発明によれば、ベース層に接して、ベー
ス層とほぼ等しいバンドギャップをもつ第１のコレクタ
層と、この第１のコレクタ層との境界から徐々に大きく
なるように傾斜しているバンドギャップをもつ第２のコ
レクタ層とが設けられていることにより、第１のコレク
タ層もベース層と同じナローギャップとなっているため
、ベース層から注入された電子は、第１のコレクタ層を
非常に高速に走行することができる。

また、この電子の運動エネルギーか、常に第１及び第２
のコレクタ層の各位置において、第１のコレクタ層のバ
ンドギャップより小さく、または第１のコレクタ層との
境界から大きくなっている第２のコレクタ層のバンドギ
ャップとほぼ等しいか或いは小さくなっているため、ア
バランシェ効果を起こすことなく、コレクタの高耐圧化
を実現することができる。

これにより、高速性を保持しつつ、ベース・コレクタ間
の高耐圧化を実現することができると共に、かかる性能
向上により超高速で高信頼性を有し、かつ多様な回路を
構成することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例による半導体装置を示す断
面図、 第２図は、第１図の半導体装置の動作を説明するための
エネルギーバンド図、 第３図及び第４図は、それぞれ従来の半導体装置を説明
するためのエネルギーバンド図である。 ３６．４０・・・・・・コレクタ層。

Claims (1)

1. 【特許請求の範囲】 １、ベース層と、 前記ベース層に接して設けられ、前記ベース層とほぼ等
   しいバンドギャップをもつ第１のコレクタ層と、 前記第１のコレクタ層に接して設けられ、前記第１のコ
   レクタ層より大きいバンドギャップをもつ第２のコレク
   タ層と を有することを特徴とする半導体装置。 ２、請求項１記載の装置において、 前記第１のコレクタ層のバンドギャップが、前記ベース
   層から注入されて前記第１のコレクタ層を走行する電子
   の運動エネルギーより大きく、前記第１のコレクタ層と
   前記第２のコレクタ層との境界において前記電子の運動
   エネルギーとほぼ等しくなるように、前記第１のコレク
   タ層の厚さが定められている ことを特徴とする半導体装置。 ３、請求項１又は２記載の装置において、 前記第２のコレクタ層のバンドギャップが、前記第１の
   コレクタ層との境界から徐々に大きくなるように傾斜し
   ている ことを特徴とする半導体装置。 ４、請求項３記載の装置において、 前記第１のコレクタ層から注入されて前記第２のコレク
   タ層を走行する電子の運動エネルギーが、前記第２のコ
   レクタ層の各位置において、前記第２のコレクタ層のバ
   ンドギャップとほぼ等しいか、或いは前記第２のコレク
   タ層のバンドギャップより大きい ことを特徴とする半導体装置。 ５、請求項１乃至４のいずれかに記載の装置において、 前記第２のコレクタ層に接して設けられ、前記第２のコ
   レクタ層の最大のバンドギャップとほぼ等しいバンドギ
   ャップをもち、前記第２のコレクタ層より高濃度に不純
   物がドーピングされている第３のコレクタ層を有する ことを特徴とする半導体装置。