JP2018014400A - 検波ダイオード - Google Patents

検波ダイオード Download PDF

Info

Publication number
JP2018014400A
JP2018014400A JP2016142738A JP2016142738A JP2018014400A JP 2018014400 A JP2018014400 A JP 2018014400A JP 2016142738 A JP2016142738 A JP 2016142738A JP 2016142738 A JP2016142738 A JP 2016142738A JP 2018014400 A JP2018014400 A JP 2018014400A
Authority
JP
Japan
Prior art keywords
layer
barrier layer
barrier
type
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016142738A
Other languages
English (en)
Other versions
JP6751869B2 (ja
Inventor
伊藤 弘樹
Hiroki Ito
弘樹 伊藤
清水 誠
Makoto Shimizu
誠 清水
石橋 忠夫
Tadao Ishibashi
忠夫 石橋
伊藤 弘
Hiroshi Ito
弘 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Kitasato Institute
Original Assignee
NTT Electronics Corp
Kitasato Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp, Kitasato Institute filed Critical NTT Electronics Corp
Priority to JP2016142738A priority Critical patent/JP6751869B2/ja
Publication of JP2018014400A publication Critical patent/JP2018014400A/ja
Application granted granted Critical
Publication of JP6751869B2 publication Critical patent/JP6751869B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】THz周波数帯でゼロバイアス動作させるHBDにおいて、n値の増大を抑制し、検波受信動作の感度を上げてS/N特性を改善した検波ダイオードを提供する。
【解決手段】半導体基板上に、高濃度n形のカソード層、低濃度n形のバリア層、高濃度n形のアノード層が順に積層され、前記アノード層と前記バリア層との界面の前記バリア層側にヘテロバリアが形成された検波ダイオードであって、前記バリア層は、前記カソード層側からヘテロ界面に向かって電子親和力が減少するように半導体組成が調整されている。
【選択図】図3

Description

本発明は、検波ダイオードに関し、より詳細には、ミリ波帯からTHz周波数帯に及ぶ広い周波数域の電磁波信号の検波受信デバイスとして用いることができる半導体検波ダイオードに関する。
近年、テラヘルツ(THz)イメージング技術分野において、従来のショットキーバリア・ダイオード(SBD:Schottky Barrier Diode)に代わる受信デバイスとして、ヘテロバリア・ダイオード(HBD:Hetero Barrier Diode)が注目されている(例えば、非特許文献1参照)。HBDは、THz帯の動作に必要な小さな接合面積であっても、十分に低い微分抵抗値Rdを実現できる。THz帯の純抵抗広帯域アンテナとして、例えば、Bow-tieアンテナと検波ダイオードとを集積化した検波受信装置を構成する場合、ゼロバイアス動作においても、検波ダイオードと広帯域アンテナとの間で直接インピーダンス整合(例えば、アンテナインピーダンスの典型値=75Ω)を容易にとることができる。従って、HBDの適用により、S/N比が改善され、受信感度を向上することができる。インピーダンス整合回路を組み合わせる検波受信装置の場合においても、微分抵抗値Rdの設計自由度があるため、整合回路の最適化、広帯域化の面で有利となる。
H. Ito and T. Ishibashi, "Fermi-level managed barrier diode for broadband and low-noise terahertz-wave detection," Electronics Letters, Vol. 51 , Issue 18, pp. 1440 - 1442, 2015.
HBDは、ゼロバイアス(0V付近)動作であっても、その微分抵抗を適切な値に設定できる。しかしながら、ヘテロバリア高さを低くせざるを得ず、バリアの電界強度は下がってしまう。その結果、いわゆる「Image Force Barrier Lowering効果」と呼ばれる現象、すなわちバリアポテンシャルエネルギーの局所的な低下の影響が出やすいという問題があった。従来のSBDは、ヘテロバリアの高さが十分に高いので、「Image Force Barrier Lowering効果」による問題は指摘されてこなかった。すなわち,ヘテロバリア高さが低いHBDに特有の問題である。バリアポテンシャルエネルギーの局所的な低下は、ダイオードの理想係数(n値)の劣化を引き起こし(n値が1より大きくなる)、非線形性を悪化させ、検波出力の劣化、S/N比の劣化を引き起こす。
図1は、従来のHBDのヘテロ界面付近におけるバンドプロファイルの模式図である。x軸は、n+−InGaAsアノード層とn-−InPバリア層とのヘテロ界面からの距離を示し、y軸は真空準位からのエネルギーを示す。また、ECは伝導帯端エネルギーを示す。ヘテロ界面付近の電子のポテンシャル形状は、バリア層の伝導帯端の変化(図中、E0×r)だけで決まるのではなく、見かけ上アノード側の高キャリア濃度層に発生する正のイメージ電荷に伴うクーロン引力の影響を受ける。電子のヘテロ界面からの距離(r)によって変化するイメージポテンシャルは、
ΔUIF(r) = -q2/(16πεsr) (1)
で表わされ、図中破線Aで示す。ヘテロ界面に近づくほどイメージ電荷によるクーロン引力の影響が大きい。従って、電子が感じる実際のポテンシャル形状は、元のバリアポテンシャル(E0×r:図中細実線C)とイメージポテンシャルΔUIF(r)を足し合わせたポテンシャルとなり、図中太実線Bで示す。
そのため、バリアポテンシャルエネルギーのピーク位置Pは、ヘテロ界面から離れることになる。バリアの電界強度が小さいほど、バリアポテンシャルエネルギーのピーク位置Pは、ヘテロ界面からカソード側に移動するのは明らかである。結局、外部印可電圧に対するポテンシャルピークの変化は相対的に小さくなり、1/nの変化になって、非線形性の劣化を引き起こし、検波出力を低下させてしまう。
このn値の増大は、ヘテロバリア高さが高いHBDであれば、同じΔUIF(r)が存在しても、バリア層の電界が高いので、バリアポテンシャルエネルギーのピーク位置は変化しても、移動量は相対的に小さい。
図2に、従来のHBDのバンドプロファイルの一例を示す。横軸は、n+−InGaAsアノード層とn-−InPバリア層とのヘテロ界面からの距離(r)を示し、縦軸はフェルミ準位(Ef)からのエネルギーを示す。n+−InGaAsアノード層とn-−InPバリア層(厚さ500Å(オングストローム))とのヘテロ界面付近のバンドプロファイルを計算した例である。図中破線Aで元のバリアポテンシャルを、元のバリアポテンシャルにイメージポテンシャルを足し合わせたポテンシャルを図中実線Bで示す。イメージ電荷に伴うクーロン引力の影響を受け、元のバリア高さφBN0から7meV低いバリア高さφBNになっている。
一方、バリアポテンシャルエネルギーのピーク位置Pは、ヘテロ界面から90Å離れている。印可電圧に対するピーク位置の動きを見積もると、
(500−90)/500=0.82
に悪くなっている。これをn値にすると
1/0.82= 1.22
となる。このn値の増大により、計算される検波感度(室温)は、理想値の19.5A/Wから12.4A/Wに低下する。
本発明の目的は、THz周波数帯でゼロバイアス動作させるHBDにおいて、n値の増大を抑制し、検波受信動作の感度を上げてS/N特性を改善した検波ダイオードを提供することにある。
本発明は、このような目的を達成するために、一実施態様は、半導体基板上に、高濃度n形のカソード層、低濃度n形のバリア層、高濃度n形のアノード層が順に積層され、前記アノード層と前記バリア層との界面の前記バリア層側にヘテロバリアが形成された検波ダイオードであって、前記バリア層は、前記カソード層側からヘテロ界面に向かって電子親和力が減少するように半導体組成が調整されていることを特徴とする。
本発明によれば、電子がヘテロ界面付近で感じる実効的なバリアエネルギーの局所的な低下を補償して、ダイオードの理想係数(n値)を改善し、検波出力を理想値に近くすることができ、S/N特性を改善することができる。
従来のHBDのヘテロ界面付近におけるバンドプロファイルの模式図である。 従来のHBDのバンドプロファイルの一例を示す図である。 本発明の第1の実施形態にかかるHBDの構造を示す図である。 本発明の第2の実施形態にかかるHBDのバンドプロファイルを示す図である。 第2の実施形態におけるAlAs組成とバリア修正エネルギーとの関係を示す図である。 第3の実施形態におけるAlAs組成とバリア修正エネルギーとの関係を示す図である。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
(第1の実施形態)
図3に、本発明の第1の実施形態にかかるHBDの構造を示す。HBDは、半絶縁性半導体基板1(InP)の上に、n形で高不純物濃度のInGaAsカソード層2、n形で低不純物濃度のInAlGaAsバリア層3、n形で高濃度InGaAsアノード層4が順に積層されたエピタキシャル半導体層構造を有する。アノード層4とバリア層3との界面のバリア層3側にヘテロバリアが形成されている。カソード層2にはカソード電極5が形成され、アノード層4にはアノード電極6が形成されている。
このHBDを製作するには、MO−VPE法もしくはMBE法により、半絶縁性半導体基板上に、カソード層2からアノード層4まで順にエピタキシャル成長させる。次に、上面から適宜エッチング加工することにより、アノード層とバリア層からなる上部メサを形成し、さらに素子分離のための下部メサを形成して、ダブルメサ構造とする。その後、カソード電極5とアノード電極6とをパターンニングして、オーミック接触を形成する。
InAlGaAsバリア層3の電子親和力は、InGaAsアノード層4の電子親和力よりも小さいので、アノード層とバリア層とのヘテロ界面には、電子に対する非対称なポテンシャルバリアが形成される。このHBDの構造は、非線形電流電圧(I−V)特性を有するダイオードとして機能する。
図3には、HBDの積層構造の深さ方向に沿った電子親和力の分布を合わせて示している。アノード層とバリア層とのヘテロ界面付近において、カソード層側からヘテロ界面の方向に向かって電子親和力が小さくなっている。いわゆる伝導帯不連続といわれる、伝導帯端エネルギーの不連続値ΔEcが大きくなる構造となっている。第1の実施形態においては、InAlGaAsバリア層3中の半導体組成を、カソード層側からヘテロ界面の方向に向かって変化させている。具体的には、ヘテロ界面に向かって、InAlGaAsのAlAs成分をGaAs成分に対して増加させ、バンドギャップが大きくなるように設定する。
この様なバリア層のバンドプロファイルにすることにより、「Image Force Barrier Lowering効果」に伴って、電子がヘテロ界面付近で感じる実効的なバリアエネルギーの局所的な低下が補償される。ダイオードの理想係数(n値)が改善され、検波出力を理想値に近くすることができ、S/N特性を改善することができる。
第1の実施形態では、アノード層4の半導体材料をInGaAsとし、バリア層3の半導体材料をInAlGaAsとしているが、本実施形態は他の半導体材料の場合にも適用することができる。例えば、アノード層4を同じInGaAs材料とし、バリア層3をInGaAsPとしても良い。このとき、カソード層側からヘテロ界面の方向に向かって、InGaAsPのバンドギャップが大きくなるように、すなわち、InGaAsPのInP組成が増大するように、半導体組成を変化させればよい。
(第2の実施形態)
図4に、本発明の第2の実施形態にかかるHBDのバンドプロファイルを示す。図3に示した構造において、半絶縁性半導体基板1(InP)上に、InAlGaAsカソード層2(1×1018/cm3)、InPに格子整合するInAlGaAsバリア層3(厚さ500Å、キャリア濃度3×1016/cm3)、およびInPに格子整合するInGaAsアノード層4(キャリア濃度4×1018/cm3)が順に積層されたHBDである。ここで、n+−InGaAsアノード層4のフェルミレベルの位置は、伝導帯端から0.17eV高い位置にあり、ヘテロ界面近傍を除くInAlGaAsバリア層3のバンドギャップエネルギーをEg=1.032eVに設定している。従って、ヘテロ界面の伝導帯端エネルギーの不連続値ΔECが両半導体のバンドギャップの差の85%となると仮定すると、ヘテロ界面近傍を除くInGaAs/InAlGaAs界面におけるΔECは、0.24eVとなる。
InAlGaAsバリア層3中の半導体組成が一様である従来のHBDについて計算したバンドプロファイルを図中実線Aで示す。バリア高さは70meVとなる。上述したように、アノード側の高キャリア濃度層に発生する正のイメージ電荷により、実効的なバリアポテンシャルエネルギーの低下が起こり、その結果、図中破線Bとなる。ポテンシャルエネルギーの形状が平坦となると同時に、ピーク位置がヘテロ界面から遠ざかる。
第2の実施形態のHBDにおいては、InAlGaAsバリア層3中の半導体組成を調整することにより、図中実線Cで示したポテンシャルエネルギーの形状となる。従って、電子が感じる実効的なポテンシャルエネルギーの形状は、図中点線Dとなり、バリアエネルギーの局所的な低下が補償される。
InAlGaAsバリア層の半導体組成の調整について以下に説明する。InPに格子整合するInAlGaAsは、In0.53(AlyGa0.47-y)Asの組成を持つ。組成yの値を変化させることにより、AlAsとGaAsの組成成分を変えると、バンドギャップ(Eg)と電子親和力、すなわち伝導帯不連続値ΔECが変化する。簡単のため、組成yの変化に対して、バンドギャップ(Eg)は、y=0のInGaAsの値(Eg=0.75eV)から、y=0.47のInAlAsの値(Eg=1.45eV)まで線形に変化し、InGaAs/InGaAlAsヘテロ界面のΔECが、両半導体のバンドギャップの差の85%となると近似する。このとき、組成yに対するEg(y)とInGaAsに対するΔEC(y)は、それぞれ、
Eg(y) = 0.75 + 0.7(y/0.47) (eV) (2)
ΔEc(y) =[Eg(y)-0.75]×0.85 (eV) (3)
と表すことができる。また、組成yをΔECの関数として、
y(ΔEc) = [ΔEc(y)/0.85] x (0.47/0.7)
= [Eg(y)-0.75] x (0.47/0.7) (4)
と書き直すことができる。本実施形態では、バリア高さを70meVとするとバンドギャップEg=1.032eVなので、組成y=0.189となっている。
「Image Force Barrier Lowering効果」を調整するために必要となるバリア修正エネルギー(ΔECに追加するエネルギー)をEbc(r)とすると、新たな組成ybc(r)は、
ybc(r) = y(ΔEc+Ebc(r)) =[(ΔEc+Ebc(r))/0.85] x (0.47/0.7) (5)
となる。結局、必要なEbc(r)を与えるとybc(r)が求められることになる。
図5に、第2の実施形態におけるAlAs組成とバリア修正エネルギーとの関係を示す。図4の点線Dで示したポテンシャルプロファイルを実現するため、InAlGaAsバリア層のAlAs組成y(r)を、カソード側からヘテロ界面の方向に向かって増大するプロファイルとした場合の一例である。バリア修正エネルギーEbc(r)は、ヘテロ界面の近傍を除いて(1)式で決まるエネルギー(ΔUIF(r))を補償する値としており、(5)式で計算した組成値y(r)、およびそれに対応するEbc(r)を示している。ヘテロ界面から離れた位置の組成y値は0.189であり、ヘテロ界面に向かって組成y値を0.212まで増大させている。
バリア層中の半導体組成が一様である従来のHBDのn値は、バリアポテンシャルエネルギーのピーク位置で見積もると、「背景技術」で説明したように、n=1.22である。第2の実施形態によれば、バリア層のバリアポテンシャルエネルギーのピーク位置をヘテロ界面に近接させることができるので、n値は約1.02まで改善される。この改善されたn値は、ダイオードのI−V特性の劣化がほとんど起きない範囲にあるので、検波出力を理想値に近くすることができ、S/N特性を改善することができる。
第2の実施形態では、アノード層4の半導体材料をInGaAsとし、バリア層3の半導体材料をInAlGaAsとしているが、本実施形態は他の半導体材料の場合にも適用することができる。例えば、アノード層4を同じInGaAs材料とし、バリア層3をInGaAsPとしても良い。このとき、カソード層側からヘテロ界面の方向に向かって、InGaAsPのバンドギャップが大きくなるように、すなわち、InGaAsPのInGaAs成分よりInP成分が増大するように、半導体組成を変化させればよい。
(第3の実施形態)
第2の実施形態では、InP基板に格子整合するInGaAsアノード層4(In0.53Ga0.47As)と、In0.53(AlyGa0.47-y)Asバリア層3とを用いて構成したHBDであった。第3の実施形態では、InGaAsアノード層4のIn組成を増大させて、InP基板よりもわずかに格子定数が大きい格子不整合状態としたHBDである。ここで、アノード層4の材料は、In0.63Ga0.37Asとしており、バンドギャップ(Eg)は、約0.65eVとなる。従って、アノード層4の電子親和力は格子整合状態の場合よりも大きい。ヘテロ界面のΔECが、両半導体のバンドギャップの差の85%となると仮定すると、第2の実施形態と同じアノード層のドーピングを適用した場合、ヘテロバリアは(0.75−0.65)×0.85=85meV上昇することになる。
図6に、第3の実施形態におけるAlAs組成とバリア修正エネルギーとの関係を示す。第2の実施形態と同様に、InAlGaAsバリア層のAlAs組成y(r)を、カソード側からヘテロ界面の方向に向かって増大するプロファイルとした場合の一例である。ヘテロ界面から離れた位置の組成y値は0.122であり、ヘテロ界面に向かって組成y値を0.145まで増大させている。
第3の実施形態では、使用されているバリア層3の材料In0.53(AlyGa0.47-y)AsのAlAs組成が、第2の実施形態のバリア層の組成y=0.189〜0.212よりも小さい。2つの実施形態を比較すると、バリアポテンシャルエネルギーの形状は変わっていないものの電子移動度には違いが生じる。それは、In0.53(AlyGa0.47-y)Asの電子移動度は、AlAs組成が小さいほど、すなわち、InGaAsに近いほど高くなるという性質をもつからである。さらに、バリアポテンシャルエネルギーの小さなダイオードにおいては、バリア層の電子移動度が高いほど、その電子輸送状態が熱放出モードから熱拡散モードに移行しにくい。
従って、ダイオードI−V特性の観点から、バリア層の電子移動度が高い第3の実施形態の方が、第2の実施形態の場合よりも熱放出モードを保った状態で、高電流密度動作が可能となることを意味する。すなわち、第3の実施形態の方がより高いTHz入力レベルまで線形性を保ち、ダイナミックレンジが大きな検波ダイオードとして機能することが可能となる。
以上述べたように、本実施形態によれば、従来のTHz動作用に設計されたHBDで起こりやすい「n値の増大」の問題を改善することができ、より高い検波感度を実現する。さらに、より大きなダイナミックレンジを持つ検波ダイオードを実現することが可能となる。
1 半絶縁性半導体基板
2 InGaAsカソード層
3 InAlGaAsバリア層
4 InGaAsアノード層
5 カソード電極
6 アノード電極

Claims (6)

  1. 半導体基板上に、高濃度n形のカソード層、低濃度n形のバリア層、高濃度n形のアノード層が順に積層され、前記アノード層と前記バリア層との界面の前記バリア層側にヘテロバリアが形成された検波ダイオードであって、
    前記バリア層は、前記カソード層側からヘテロ界面に向かって電子親和力が減少するように半導体組成が調整されていることを特徴とする検波ダイオード。
  2. 前記カソード層、前記バリア層および前記アノード層は、前記半導体基板に格子整合する半導体材料であることを特徴とする請求項1に記載の検波ダイオード。
  3. 前記アノード層は、前記半導体基板に対して格子整合からわずかにずれた半導体材料であり、前記アノード層の電子親和力が格子整合状態の場合よりも大きいことを特長とする請求項1に記載の検波ダイオード。
  4. 前記バリア層は、n形で低不純物濃度のInAlGaAsまたはInGaAsPからなり、前記アノード層は、n形で高濃度InGaAsからなることを特徴とする請求項1に記載の検波ダイオード。
  5. 前記バリア層は、n形で低不純物濃度のInAlGaAsからなり、前記カソード層側からヘテロ界面に向かって、AlAs成分をGaAs成分に対して増加させ、バンドギャップエネルギーが大きくなるように調整されていることを特徴とする請求項1に記載の検波ダイオード。
  6. 前記バリア層は、n形で低不純物濃度のInGaAsPからなり、前記カソード層側からヘテロ界面に向かって、InGaAs成分をInP成分に対して増加させ、バンドギャップエネルギーが大きくなるように調整されていることを特徴とする請求項1に記載の検波ダイオード。
JP2016142738A 2016-07-20 2016-07-20 検波ダイオード Active JP6751869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016142738A JP6751869B2 (ja) 2016-07-20 2016-07-20 検波ダイオード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016142738A JP6751869B2 (ja) 2016-07-20 2016-07-20 検波ダイオード

Publications (2)

Publication Number Publication Date
JP2018014400A true JP2018014400A (ja) 2018-01-25
JP6751869B2 JP6751869B2 (ja) 2020-09-09

Family

ID=61021314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016142738A Active JP6751869B2 (ja) 2016-07-20 2016-07-20 検波ダイオード

Country Status (1)

Country Link
JP (1) JP6751869B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11705509B2 (en) 2017-10-13 2023-07-18 Murata Manufacturing Co., Ltd. Heterojunction bipolar transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11705509B2 (en) 2017-10-13 2023-07-18 Murata Manufacturing Co., Ltd. Heterojunction bipolar transistor

Also Published As

Publication number Publication date
JP6751869B2 (ja) 2020-09-09

Similar Documents

Publication Publication Date Title
CN111213244B (zh) 具有厚度沿晶体管宽度变化的半导体层的高电子迁移率晶体管
US20180138315A1 (en) Ternary barristor with schottky junction graphene semiconductor
US20060065952A1 (en) InAlAsSb/InGaSb and InAlPSb/InGaSb heterojunction bipolar transistors
JP6193849B2 (ja) 低ターンオン電圧を有するヘテロ接合のユニポーラ・ダイオード
US11201250B2 (en) Schottky barrier diode and method for manufacturing the same
US6787826B1 (en) Heterostructure field effect transistor
US8441037B2 (en) Semiconductor device having a thin film stacked structure
JPH0645366A (ja) 電界効果トランジスタ
JP6751869B2 (ja) 検波ダイオード
Zhong et al. Impact of the lateral width of the gate recess on the DC and RF characteristics of InAlAs/InGaAs HEMTs
JP2009060042A (ja) 半導体デバイス
Lee et al. Improvement of impact ionization effect and subthreshold current in InAlAs/InGaAs metal–oxide–semiconductor metamorphic HEMT with a liquid-phase oxidized InAlAs as gate insulator
JP2014053548A (ja) 半導体装置
JP6489701B2 (ja) 検波ダイオード
Sun et al. ALD Al2O3 passivation of Lg= 100 nm metamorphic InAlAs/InGaAs HEMTs with Si-doped Schottky layers on GaAs substrates
JP2005251820A (ja) ヘテロ接合型電界効果トランジスタ
Wang et al. Temperature dependence characteristics of In0. 53Ga0. 47As/AlAs asymmetric spacer-layer tunnel (ASPAT) diode detectors
WO2022130560A1 (ja) ヘテロ接合バイポーラトランジスタ
JP2013187345A (ja) 化合物半導体エピタキシャルウェハ及び化合物半導体装置
WO2017196835A1 (en) Heterojunction schottky gate bipolar transistor
JP2661557B2 (ja) 電界効果型半導体装置
Inoue et al. Fabrication and characterization of low barrier height InAs/Ga x In 1-x As/InAs heterostructure diodes toward millimeter-wave detection
Yu et al. Improved step-graded-channel heterostructure field-effect transistor
JP6303915B2 (ja) 化合物半導体装置及びその製造方法
WO2023107106A1 (en) Dynamic threshold voltage control of power amplifiers

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160721

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200722

R150 Certificate of patent or registration of utility model

Ref document number: 6751869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350