TWI580037B - 異質接面雙極電晶體 - Google Patents

異質接面雙極電晶體 Download PDF

Info

Publication number
TWI580037B
TWI580037B TW105127145A TW105127145A TWI580037B TW I580037 B TWI580037 B TW I580037B TW 105127145 A TW105127145 A TW 105127145A TW 105127145 A TW105127145 A TW 105127145A TW I580037 B TWI580037 B TW I580037B
Authority
TW
Taiwan
Prior art keywords
emitter
layer
base
indium content
base layer
Prior art date
Application number
TW105127145A
Other languages
English (en)
Other versions
TW201711189A (zh
Inventor
高谷信一郎
邱瑞斌
張家達
Original Assignee
穩懋半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 穩懋半導體股份有限公司 filed Critical 穩懋半導體股份有限公司
Publication of TW201711189A publication Critical patent/TW201711189A/zh
Application granted granted Critical
Publication of TWI580037B publication Critical patent/TWI580037B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

異質接面雙極電晶體
本發明係有關一種異質接面雙極電晶體，特別是由磊晶生長於一砷化鎵基板上的化合物半導體層所成於的一種偽晶型異質接面雙極電晶體形。
異質接面雙極電晶體(heterojunction bipolar transistor，以下縮寫為HBT)是一種使用不同半導體材料以在射極和基極之間形成一異質接面的雙極電晶體(bipolar junction transistor，BJT)。HBT的優點是高電流增益和低基極阻抗。此外，以化合物半導體層磊晶生長於一砷化鎵基板上所製作的HBT(以下縮寫為GaAs HBT)因為這些半導體層本身的材料特性而具有高電子遷移率，這在高頻應用上是一種很大的優勢。例如，GaAs HBT通常用於行動電話、WiFi終端機及其基地台中如射頻(RF)功率放大器和其他單晶微波積體電路(monolithic microwave integrated circuits，MMICs)。藉由使用應變(擬晶)的半導體層或具有漸變成分的半導體層對基極、射極及/或集極進行能隙工程能有效改進GaAs HBT的性能。從而降低HBT的導電電子過渡時間，使得高頻性能例如高電流增益截止頻率(以下以fT表示)和最大振盪頻率(以下以fmax表示)能獲得改進。
雙異質接面雙極電晶體(double HBT，以下縮寫為DHBT)是另一種類型的HBT，其中射極和集極兩者的能隙皆比基極寬。已知的是 一個形成於一砷化鎵基板上的InGaP/GaAs/AlGaAs DHBT能在橫跨集極和射極電壓(VCE)的低壓降和高集極電流(Ic)的偏壓區域(即膝點區域)降低基極-集電極電容Cbc。Cbc的降低導致在功率放大器中的高線性度，例如WiFi信號調制的低誤差向量幅度(error vector magnitude，EVM)(參照13th GAAS Symposium,Paris,2005,pp.205-208)。這解釋了Cbc的降低可歸因於電洞被在基極-集極接面處的價帶差阻擋。因為集極的能隙大於基極的能隙，在DHBT中的基極-集極接面處有一個價帶差，其能阻擋電洞擴散到集極，並因此降低擴散電容。然而，InGaP/GaAs/AlGaA DHBT的fT和fmax分別是30GHz和57GHz，小於典型的GaAs HBT的fT和fmax，即，在fT中為超過40GHz而在fmax中為超過100GHz。HBT的fT和fmax是與用於形成基極的材料中的電子遷移率以及用於形成集極的材料中的飽和電子速度相關。為了提高DHBT的運作速度，不可缺少的是使用具有更高電子遷移率的材料來形成基極以及使用具有更高飽和電子速度的材料來形成集極。
如上所述，InGaP/GaAs/AlGaA DHBT能降低在I-V曲線膝點區域的Cbc，這使得HBT的線性度被提高。一GaAs HBT包括一擬晶型基極層，例如InGaAs和GaAsSb，即使在集極材料是GaAs的條件下也能形成一類似DHBT的結構，因為這些材料的能隙小於GaAs的能隙。因為GaAs的電子飽和速度高於AlGaAs的電子飽和速度，所以能通過使用一個擬晶基極層和一GaAs集極層同時提高高頻性能和線性度兩者。特別是，包括一擬晶InGaAs基極層的GaAs HBT能因為InGaAs的較高的電子遷移率而實質上改善高頻性能。因此，為了獲得一個具有改進的線性度的高速GaAs HBT，本發明提出使用擬晶層來形成基極層。在使用一擬晶基極層例 如InGaAs的GaAs HBT(以下稱為擬晶GaAs HBT)中，銦含量和基極層的厚度必須被最佳化，使得基極層的厚度小於一給定的銦含量的臨界厚。隨著銦含量的增加，InGaAs的體晶格常數也會增大。在此，術語“體晶格常數”是指當材料在塊體形態時的固有晶格常數，也就是非應變形態。對於InGaAs在一GaAs基板上擬晶生長的臨界厚度是由兩種材料之間在體晶格常數的差異來決定，這種差異也被稱為晶格失配，且其為InGaAs的銦含量的一個函數。基極層的厚度必須小於臨界厚度，1)以盡可能避免在半導體層的生長過程中因為基極層和GaAs基板之間的晶格失配而形成失配位錯；2)以防止失配位錯在元件的長時間運作中增殖。
儘管有高頻操作和高線性度的潛在優勢，只要使用InGaAs作為基極仍然難以降低Vce的偏移(以下簡稱為Vceoff)。Vceoff是指在Ic-Vce特性圖中導通元件的偏移電壓，即Ic為零時的Vce，如第15圖所示。當元件被用作功率放大器時，通常希望能有較小的Vceoff。如第15圖所示，當Vceoff較小時，在電流-電壓平面上可用於放大器操作的負載線的區域也較寬。而線性度、最大輸出功率和功率附加效率也可以被改善。與正常的HBT比較時，通常假設DHBT會導致較小的Vceoff。然而，發明人發現在使用InGaP作為射極材料的GaAs HBT中使用InGaAs作為基極材料實際上會使Vceoff增加。第6D圖顯示Vceoff的二維模擬結果。在傳統的包括晶格匹配的InGaP作為射極和GaAs作為基極的GaAs HBT，Vceoff為197mV。然而，如果使用InGaAs基極，Vceoff對的10%和12%的銦含量分別增加至223mV和228mV。這是因為加在基極層中的InGaAs改變了在射極-基極接面處和集極-基極接面處的順向接面電子流之間的平衡點。第16圖顯示了使用GaAs基極(實線)和InGaAs基極(虛線)的傳導能帶邊緣(conduction band edge，ECBM)的變化。粗箭頭繪示了穿過射極-基極接面 和集極-基極接面的順向接面電子流。順向接面電子流是由對傳導電子的能障來決定。在射極-基極接面處，能障是由InGaP射極的傳導能帶邊緣來決定，對GaAs基極和InGaAs基極亦同。然而，在集極-基極接面處，所述傳導能帶邊緣能通過用於InGaAs基極的成分漸變的InGaAs層而平滑地相連。其結果是，對順向接面電子流的能障被降低，而在順向接面電子流中的不平衡因為InGaAs基極而增加。因此，使得Vceoff變大。
本發明的第一個目的是提出一種GaAs HBT，其包括一具有一種設計來降低或消除失配位錯的漸變成分的擬晶基極層，以降低基極-集極電容Cbc，同時增加DC電流增益，從而大幅改善所述HBT的DC和RF性能。
本發明的第二個目的是提出一種GaAs HBT，其包括一具有一種設計來降低偏移電壓Vceoff的成分變化的擬晶基極層。
本發明的第三個目的是提出一種GaAs HBT，其包括一擬晶於GaAs的基極層，其體晶格常數大於GaAs的體晶格常數，以及一擬晶於GaAs的射極層，其體晶格常數小於GaAs的體晶格常數。然後HBT結構上的力學不穩定性可以被降低。因此能避免失配位錯在元件的長時間運作中形成或增殖。
為達上述之第一目的，本發明提供一種HBT，其包括磊晶生長於一GaAs基板上的複數層半導體層，所述複數層半導體層在所述GaAs基板上形成一集極、在所述集極上形成一基極以及在所述基極上形成一射極，其中所述基極包括：一第一基極層，包括一銦含量i為0<i<1的砷化鎵銦IniGa1-iAs，所述銦含量i為均勻分布或以一第一斜率s1從一射極端到一集極端變化，當所述銦含量i從所述射極端到所述集極端為增加時，所述第一斜率s1被定義為正值；以及一第二基極層，係位於所述第一基極層 與所述射極之間，並包括一銦含量j為0<j<1的InjGa1-jAs，所述銦含量j以一第二斜率s2從所述射極端到所述集極端變化，當所述銦含量j從所述射極端到所述集極端為增加時，所述第二斜率s2被定義為正值；其中所述銦含量i的一平均值大於所述銦含量j的一平均值，所述第二斜率s2的一平均值為正值，且所述第一斜率s1的平均值為所述第二斜率s2的平均值的一半或更小。
於實施時，所述銦含量i為一常數。
於實施時，所述第一基極層的銦含量i介於0.03和0.2之間。
為達上述之第二目的，本發明提供一種異質接面雙極電晶體(HBT)，其包括磊晶生長於一GaAs基板上的複數層半導體層，所述複數層半導體層在所述GaAs基板上形成一集極、在所述集極上形成一基極以及在所述基極上形成一射極，其中所述基極包括：一第三基極層，包括一銦含量m為0<m<1的InmGa1-mAs；以及一第四基極層，係位於所述第三基極層與所述射極之間，並包括一銦含量n為0<n<1的InnGa1-nAs；其中所述第四基極層的銦含量n的一平均值大於在所述第三基極層內靠近所述第四基極層處的所述第三基極層的銦含量m。
於實施時，所述第四基極層的銦含量n從一第三基極層端到一射極端為增加。
於實施時，所述第三基極層的銦含量m為介於0.03和0.2之間。
於實施時，所述射極更包括一與砷化鎵晶格匹配的第一射極層，以及一介於所述第四基極層和所述第一射極層的第二射極層，其中所述第二射極層包括一銦含量v為介於0.53和0.8之間的InvGa1-vAs。
為達上述之第三目的，本發明提供一種異質接面雙極電晶體 (HBT)，其包括磊晶生長於一GaAs基板上的複數層半導體層，所述複數層半導體層在所述GaAs基板上形成一集極、在所述集極上形成一基極以及在所述基極上形成一射極，其中所述基極包括一第五基極層，其擬晶於GaAs上並具有一至少比GaAs的體晶格常數大0.15%的第一體晶格常數；以及所述射極包括一第三射極層，其係擬晶於GaAs上並具有一至少比GaAs的體晶格常數小0.15%的第二體晶格常數。
於實施時，所述第三射極層是由一銦含量x和一磷含量y皆介於0和1之間的磷砷化鎵銦InxGa1-xAs1-yPy構成，且所述銦含量x和所述磷含量y的組合滿足所述第三射極層的體晶格常數至少比GaAs的體晶格常數小0.15%的條件。
於實施時，所述第三射極層是由一銦含量x介於0.1和0.44之間的磷化鎵銦InxGa1-xP構成。
於實施時，所述第三射極層是由一銦含量x介於0.1和0.44之間的InxGa1-xP構成，而所述射極更在所述第五基極層和所述第三射極層之間包括一第四射極層，且所述第四射極層由一銦含量z介於0.53和0.8之間的InzGa1-zP構成。
於實施時，所述第三射極層是由一磷含量y介於0.03和0.5之間的磷砷化鎵GaAs1-yPy構成。
於實施時，所述第五基極層是由一銦含量o和一銻含量p皆介於0和1之間的銻砷化鎵銦InoGa1-oAs1-pSbp構成，且所述銦含量o和所述銻含量p的組合滿足所述第五基極層的體晶格常數至少比GaAs體晶格常數大0.15%的條件。
於實施時，所述第五基極層是由一銦含量o介於0.03和0.2之間的InoGa1-oAs構成。
於實施時，所述第五基極層是由一銦含量o介於0.03和0.2之間的InoGa1-oAs構成，而所述基極更在所述第五基極層和所述第三射極層之間包括一第六基極層，且所述第六基極層由具有一銦含量q的InqGa1-qAs構成，所述銦含量q的一平均值大於在所述第五基極層內靠近所述第六基極層處的所述第五基極層的銦含量o。
於實施時，所述銦含量q從一第五基極層端到一射極端為增加。
於實施時，所述第五基極層是由一銻含量p介於0.03和0.2之間的銻砷化鎵GaAs1-pSbp構成。
為對於本發明之特點與作用能有更深入之瞭解，茲藉實施例配合圖式詳述於後。
100‧‧‧GaAs HBT
110‧‧‧GaAs基板
120‧‧‧次集極
130‧‧‧集極
131、132‧‧‧集極層
140‧‧‧基極
141‧‧‧第一基極層
142‧‧‧第二基極層
150‧‧‧射極
151‧‧‧InGaAs接觸層
152‧‧‧GaAs層
153‧‧‧InGaP層
200‧‧‧GaAs HBT
210‧‧‧GaAs基板
220‧‧‧次集極
230‧‧‧集極
231、232‧‧‧集極層
240‧‧‧基極
241‧‧‧第三基極層
242‧‧‧第四基極層
250‧‧‧射極
251‧‧‧InGaAs接觸層
252‧‧‧GaAs層
253‧‧‧第一射極層
254‧‧‧第二射極層
300‧‧‧GaAs HBT
310‧‧‧GaAs基板
320‧‧‧次集極
330‧‧‧集極
340‧‧‧基極
341‧‧‧第五基極層
350‧‧‧射極
351‧‧‧第三射極層
352‧‧‧第四射極層
360‧‧‧平面n型摻雜
i、j、n、m、o、q、v、x、z‧‧‧銦含量
s1‧‧‧第一斜率
s2‧‧‧第二斜率
第1圖為根據本發明所提供的一種GaAs HBT的一個實施例的剖視圖。
第2A和2B圖分別顯示在第1圖所示的GaAs HBT的兩個實施例中的基極層沿著半導體層堆疊方向的銦含量分布。
第3A圖為根據本發明所提供的一種GaAs HBT的一個實施例的剖視圖。第3B圖顯示在第3A圖所示的GaAs HBT的一個實施例中沿著半導體層堆疊方向的銦含量分布。第3C圖顯示Cbc的二維元件模擬結果，以第3A圖所示的GaAs HBT的第二基極層的厚度tgrad的函數繪示。
第4A圖為根據本發明所提供的一種GaAs HBT的一個實施例的圖表。第4B圖顯示Cbc的測量結果，以示於第4A圖的GaAs HBT(圓形)和一基極材料為GaAs的傳統GaAs HBT(三角形)的電流Ic的函數繪 示。第4C圖顯示功率附加效率(PAE)的測量結果，以示於第4A圖的GaAs HBT(實線)和一基極材料為GaAs的GaAs HBT(虛線)的輸出功率(Pout)的函數繪示。第4D圖顯示示於第4A圖的GaAs HBT(實線)和基極材料為GaAs的GaAs HBT(虛線)使用一WiFi IEEE 802.11a調變所測得的誤差向量幅度(EVM)。
第5A圖為根據本發明所提供的一種GaAs HBT的一個實施例的剖視圖。
第5B、C和D圖分別顯示在第5A圖所示的GaAs HBT的三個實施例中的基極層沿著半導體層堆疊方向的銦含量分布。
第6A圖為根據本發明所提供的一種GaAs HBT的一個實施例的剖視圖。第6B圖顯示在第6A圖所示的GaAs HBT的一個實施例中的第三和第四基極層沿著半導體層堆疊方向的銦含量分布。第6C圖顯示在第6A圖所示的GaAs HBT的一個實施例中的第一和第二射極層沿著半導體層堆疊方向的銦含量分布。第6D圖顯示五種傳統GaAs HBT和本發明的兩個實施例的Vceoff的二維元件模擬結果。
第7A圖為根據本發明所提供的一種GaAs HBT的一個實施例的圖表。第7B圖顯示集極電流Ic的測量結果，以示於第7A圖的GaAs HBT(實線)和一基極材料為GaAs的GaAs HBT(虛線)的電流Vce的函數繪示。第7C圖顯示Cbc的測量結果，以示於第7A圖的GaAs HBT(圓形)和一基極材料為GaAs的GaAs HBT(三角形)的電流Ic的函數繪示。第7D圖顯示PAE的測量結果，以示於第7A圖的GaAs HBT(圓形)和一基極材料為GaAs的GaAs HBT(三角形)的Pout的函數繪示。
第8圖為根據本發明所提供的一種GaAs HBT的一個實施例的剖視圖。
第9A圖為根據本發明所提供的一種GaAs HBT的一個實施例的剖視圖。第9B圖顯示在第9A圖所示的GaAs HBT的一個實施例中，第三射極層沿著半導體層堆疊方向的銦含量分布及其產生的傳導能帶邊緣ECBM的變化圖。
第10A圖為根據本發明所提供的一種GaAs HBT的一個實施例的剖視圖。第10B圖顯示在第10A圖所示的GaAs HBT的一個實施例中，第三射極層沿著半導體層堆疊方向的銦含量分布及其產生的ECBM的變化圖。
第11A圖為根據本發明所提供的一種GaAs HBT的一個實施例的剖視圖。第11B圖顯示在第11A圖所示的GaAs HBT的一個實施例中，第三射極層沿著半導體層堆疊方向的銦含量分布及其產生的ECBM的變化圖。
第12A圖為根據本發明所提供的一種GaAs HBT的一個實施例的剖視圖。第12B圖顯示在第12A圖所示的GaAs HBT的一個實施例中，第三和第四射極層沿著半導體層堆疊方向的銦含量分布。
第13A圖為根據本發明所提供的一種GaAs HBT的一個實施例的圖表。第13B和13C圖為根據本發明所提供的一種GaAs HBT的實施例的圖表。第13D、13E和13F圖分別顯示示於第13A、13B和13C圖中的GaAs HBT的高溫操作壽命(HTOL)的測試結果。
第14A圖為根據本發明所提供的一種GaAs HBT的一個實施例的圖表。第14B圖為一傳統InGaAs基極擬晶型GaAs HBT的圖表。第14C圖顯示示於第14A圖中的GaAs HBT的HTOL的測試結果。第14D圖顯示示於第14B圖中的傳統GaAs HBT的HTOL的測試結果。第14E圖顯示Cbc的測量結果，以示於第14A圖的GaAs HBT(圓形)和一基極材料為 GaAs的GaAs HBT(三角形)的電流Ic的函數繪示。
第15圖為顯示Vce的偏移電壓(Vceoff)的集極電流(Ic)和射極電壓(VCE)特性圖，並繪示當元件做為一RF功率放大器操作時的負載線。
第16圖繪示了具有GaAs基極的傳統GaAs HBT和具有InGaAs基極的傳統擬晶型GaAs HBT的傳導能帶邊緣的變化。粗箭頭繪示了順向接面電子流。
本發明所提供的多個實施例將參照圖式詳述如下。
第1圖顯示本發明所提供的一種GaAs異質接面雙極電晶體(HBT)100的一個實施例。GaAs HBT 100包括一GaAs基板110和磊晶生長於GaAs基板110上的複數層半導體層。所述複數層半導體層在GaAs基板110上依序形成一次集極120、一集極130、一基極140和一射極150，其中基極140包括一第一基極層141和一第二基極層142。第一基極層141形成於集極130上，而第二基極層142則形成於第一基極層141與射極150之間。
第一基極層141包括一銦含量i為0<i<1的IniGa1-iAs，而第二基極層142包括一銦含量j為0<j<1的InjGa1-jAs。在第一基極層141的銦含量i是均勻分布或以一第一斜率s1從一射極端到一集極端變化，而在第二基極層142的銦含量j是以一第二斜率s2從射極端到集極端變化。在此，當銦含量從射極端到集極端為增加時，定義第一斜率s1和第二斜率s2為正值。在本發明中，第二基極層142被設計為具有一平均為正值的第二斜率s2，而另一方面，第一基極層141被設計為具有比第二基極層 142高的平均銦含量和比第二基極層142小的正值銦含量變化梯度。在本發明的一個較佳的實施例中，第一斜率s1的平均值為第二斜率s2的平均值的一半或更小。在一個極端的例子中，銦含量i為一常數。在另一個極端的例子中，第一斜率s1為甚至可以稍微偏向負值。在一些施例中，在第一基極層141的銦含量i是介於0.03和0.2之間。如第1圖所示，y軸方向定義為從射極端沿著複數層半導體層的堆疊方向指向集極端。
第2A和2B圖顯示銦含量i和j沿y軸的分布變化的兩個實施例。在第2A圖的實施例中，第二斜率s2的平均值為正值，而第一斜率s1的平均值為第二斜率s2的平均值的一半或更小。第2B圖顯示一極端的實施例，其中只有第二基極層142的銦含量分布具有變化梯度，而在第一基極層141的銦含量i則是均勻分布，表示第一斜率s1的平均值為0。相較於整個基極如上述第一基極層是由具有均勻銦含量分布的單一InGaAs層構成的情況，本發明所提供的基極140的總銦含量較低。所產生的結果為降低或甚至消除晶體的失配差排。因為基極層的總厚度未改變，基極薄層電阻值也不會改變。此外，由在第二基極層142的第二斜率s2施加的內建漂移電場避免電子電洞在射極/基極接面處的再結合，因此有助於提升電流增益。另一方面，具有高銦含量的第一基極層141能降低基極集極間電容Cbc，這是因為擴散電容降低，如在InGaP/GaAs/AlGaAs DHBT的研究中的提議，及/或因為基極起始電壓Vbe下降而造成的空乏電容降低。因此使元件射頻(RF)性能受到改善。
第3A圖顯示本發明所提供的另一種GaAs HBT 100的一個實施例，其中射極150是由一InGaAs接觸層151、一GaAs層152和一銦含量為0.48的晶格匹配的InGaP層153。0.48或0.49皆被認為是能使晶格常數與GaAs匹配的銦含量。在本發明中，0.48被認作是能使InGaP與GaAs 晶格匹配的銦含量。InGaP層151的厚度和摻雜濃度分別是40nm和2×1017cm-3。第二基極層142的厚度tgrad可以變化，而基極層的總厚度則固定為70nm。如第3B圖所示，在第二基極層142中的銦含量從0線性遞增到0.1，並在第一基極層141中固定為0.1。在基極/集極接面處有一薄的InGaAs集極層131，其銦含量從在基極端的0.1遞減為在集極端的0。此一薄集極層的引入是為了能平滑地連接基極和集極之間的傳導能帶邊緣。InGaAs集極層131的厚度通常是介於5到30nm。集極層132是由GaAs構成，其厚度為1μm。
對顯示於第3A圖的GaAs HBT結構在膝點區域(knee region，指低集極電壓/高集極電流區域)的基極集極間電容Cbc進行模擬。第3C圖顯示在射極尺寸為3μm×40μm×3指(3個指狀射極)、Vce=0.5V和Ic=100mA的條件下，Cbc的一個二維元件模擬結果，以第二基極層142的厚度tgrad的函數繪示。相較於整個基極層(即tgrad=70nm)為線性遞減的極端例子，當基極層的均勻分布組成部分(即第一基極層)的厚度增加時Cbc降低。當tgrad為大於0且小於70nm時能降低Cbc，同時也能降低或消除晶體的失配差排。
第4A圖顯示第3A圖所示的GaAs HBT 100的一個實施例，其中半導體層是以金屬有機物化學氣相沈積(metal-organic chemical vapor deposition)在一GaAs基板上生長一磊晶晶圓來製造。第二基極層142中的銦含量從在第一基極層端的0.07線性遞減到在射極端的0。第一基極層141中的銦含量則固定在0.07。集極層131具有從在集極端的0線性遞增到在第一基極層端的0.07的銦含量。在第4A圖和在其他顯示元件結構的圖表中，在兩個數字間的箭號表示遞增/遞減，例如0.07→0表示該層某元素的含量為從在該層底端的0.07連續遞減到在該層頂端的0。在最佳 化第一和第二基極層的厚度之後，當第一和第二基極層的厚度分別為50nm和20nm時，可達到相等於140的直流電流增益。第4B圖顯示在射極尺寸為3μm×40μm×3指且Vce=0.5V的條件下一Cbc的測量結果，以示於第4A圖的GaAs HBT(圓形)和一基極材料為GaAs的傳統GaAs HBT(三角形)的電流Ic的函數繪示。如圖所示，本發明提供的GaAs HBT的Cbc小於傳統GaAs HBT，尤其在對應於膝點區域的大電流Ic處。
對第4A圖所示的GaAs HBT的射頻性能進行評估。元件的負載拉移量測(load-pull measurement)是在頻率為0.9GHz、射極尺寸為3μm×40μm×3指、Vce為3.6V和Ic為10mA的條件下進行。第4C圖顯示以本發明(實線)和一基極材料為GaAs的GaAs HBT(虛線)的輸出功率(Pout)的函數繪示的功率附加效率(power-added efficiency，PAE)。本發明所提供的GaAs HBT在高功率區域的PAE的最大值被改進。這是因為在膝點區域降低的Cbc在高功率時降低了增益抑制。
第4D圖顯示使用一WiFi IEEE 802.11a調變運作的功率放大器的誤差向量幅度(Error Vector Magnitude，EVM)。所述EVM是針對使用第4A圖所示的GaAs HBT(實線)和一基極物質為GaAs的GaAs HBT(虛線)製作的功率放大器在頻率為5.8GHz、射極尺寸為3μm×40μm×3指、Vce為5V和Ic為23mA的條件下進行評估。使用本發明的GaAs HBT製作的功率放大器之輸出功率(Pout)在一給定的EVM 1.8%或3%範圍內增進約0.8dB，其給定的EVM滿足IEEE 802.11標準中的需求。
第5A圖顯示本發明所提供的一種GaAs HBT 200的一個實施例。GaAs HBT 200包括一GaAs基板210和磊晶生長於GaAs基板210上的複數層半導體層。所述複數層半導體層依序形成一次集極220、一集極230、一基極240和一射極250，其中基極240更包括一第三基極層241和 一第四基極層242。第三基極層241形成於集極230上，而第四基極層242則形成於第一基極層241與射極250之間。
第三基極層241是由銦含量0<m<1的InmGa1-mAs構成，而第四基極層242是由銦含量n為0<n<1的InnGa1-nAs構成。第四基極層242的銦含量n的平均值大於在該第三基極層內靠近該第四基極層處的第三基極層241的銦含量m。如第5A圖所示，y軸方向定義為從射極端沿著複數層半導體層的堆疊方向指向集極端。在一些實施例中，第四基極層242的銦含量n為從第三基極層端向射極端漸增，如第5B、5C和5D圖所示。另一方面，第三基極層241的銦含量m可為從第四基極層端向集極端均勻分布、增加或減少。某些較佳的銦含量分布變化如第5B、5C和5D圖所示。在第5B圖中，第三基極層的銦含量m為均勻分布。在第5C圖中，銦含量m為從第四基極層端向集極端增加。在第5D圖中，銦含量m先從第四基極層端增加，然後在接近集極端處變為均勻分布。第5D圖所示的第三基極層的銦含量分布變化對應在本發明另一實施例(GaAs HBT 100)中的第一和第二基極層，其組成分布變化如第2B圖所示。在本發明中，InGaAs基極被設計為在接近基極-射極接面處的銦含量高於在基極內部。在一些實施例中，第三基極層241的銦含量m為介於0.03和0.2之間。
第6A圖顯示本發明所提供的一種GaAs HBT 200的另一個實施例，其中射極250包括一InGaAs接觸層251、一GaAs層252和一第一射極層253。第一射極層253與GaAs晶格匹配，其銦含量為0.48。第一射極層253的厚度和摻雜濃度分別是40nm和2×1017cm-3。銦含量的分布變化可以被修改以形成一由高銦含量InvGa1-vP構成的第二射極層254，其具有顯示於第6C圖的銦含量v分布變化。另一方面，如第6B圖所示，包括InnGa1-nAs的第四基極層242的銦含量n從在射極端的0.12線性遞減為 在第三基極層端的0.1，而在包括InmGa1-mAs的第三基極層241的銦含量m固定為0.1。在接近基極-集極接面處有一薄集極層231，其銦含量從在基極端的0.1遞減為在集極端的0。此一薄集極層的引入是為了能平滑地連接基極和集極之間的傳導能帶邊緣。集極層231的厚度通常是介於5到30nm。集極層232包括GaAs，其厚度為1μm。
第6D圖為Vceoff的不同元件種類的二維元件模擬結果。在第6D圖中的基極和射極層參照如第6A圖所示的HBT結構。在第6D圖中的T表示每一層的厚度。第四基極層的厚度T等於零的元件相應於傳統的HBT。在傳統具有GaAs基極的HBT中，其中基極是由44nm的GaAs構成而射極是由40nm的晶格匹配的InGaP構成，其模擬的Vceoff為197mV。如基極材料以銦含量為0.1的InGaAs取代，則Vceoff增加為223mV。銦含量為0.12時，Vceoff甚至更高(228mV)。另一方面，在第6D圖所示的實施例1中，第四基極層在總基極厚度不變的條件下被引入，Vceoff下降為214mV。而在實施例2中，高銦含量InGaP的第二射極層也被引入，Vceoff則下降為181mV。須注意的是，只單獨引入第二射極層時，對第四基極層銦含量為0.1和0.12時產生的Vceoff分別為190mV和196mV。當元件同時包括第四基極層和第二射極層兩者時，Vceoff的下降最為明顯。
第7A圖顯示示於第6A圖的GaAs HBT 200的一個實施例，其中GaAs HBT是使用以金屬有機氣相沈積磊晶生長於一GaAs基板上的晶元所製成。射極250包括一InGaAs接觸層251、一GaAs層252和一第一射極層253。第四基極層242的銦含量從在第三基極層端的0.1線性遞增為在射極端的0.12。第三基極層241的銦含量則固定為0.1。第7B圖顯示一Ic的測量結果，以示於第7A圖射極尺寸為3μm×40μm×3指的GaAs HBT(實線)和一基極材料為GaAs的傳統GaAs HBT(虛線)的電流Vce 的函數繪示。本發明提供的元件的Vceoff小於傳統元件。第7C圖顯示在射極尺寸為3μm×40μm×3指且Vce=0.5V的條件下一Cbc的測量結果，以示於第7A圖的GaAs HBT(圓形)和一基極材料為GaAs的傳統GaAs HBT(三角形)的電流Ic的函數繪示。本發明提供的基極材料為InGaAs的GaAs HBT的Cbc小於傳統元件，尤其在對應於膝點區域的大電流Ic處。
對第7A圖所示的GaAs HBT的射頻性能進行評估。元件的負載拉移量測是在元件射極尺寸為3μm×40μm×3指、頻率為1.9 5GHz、Vc為3.4V和Ic為6.4mA的條件下進行。第7D圖顯示以本發明(圓形)和一基極材料為GaAs的GaAs HBT(三角形)的功率附加效率(PAE)相對輸出功率(Pout)之作圖。本發明所提供的GaAs HBT的PAE的最大值增加。這是因為在膝點區域降低的Cbc在高功率運作時減少了增益抑制。
第8圖顯示本發明所提供的一種GaAs HBT 300的一個實施例。GaAs HBT 300包括一GaAs基板310和磊晶生長於GaAs基板310上的複數層半導體層。所述複數層半導體層依序形成一次集極320、一集極330、一基極340和一射極350。基極340包括一第五基極層341，其擬晶於GaAs上並具有一至少比GaAs的體晶格常數大0.15%的第一體晶格常數。射極350包括一第三射極層351，其係擬晶於GaAs上並具有一至少比GaAs的體晶格常數小0.15%的第二體晶格常數。擬晶射極層產生一拉伸應變，以補償在擬晶基極層中的壓縮應變。因此能降低力學上的不穩定，且能避免晶體的失配差排在元件運作時形成或增殖。
在一個實施例中，第三射極層351可由一銦含量x和一磷含量y皆介於0和1之間的InxGa1-xAs1-yPy構成，並滿足第三射極層351的體晶格常數至少比GaAs的體晶格常數小0.15%的條件。
在一個實施例中，第三射極層351可由銦含量x介於0.1和 0.44之間的InxGa1-xP構成。銦含量x為0.1和0.44的InxGa1-xP分別具有比GaAs的體晶格常數小2.8%和0.3%的體晶格常數。
在一個實施例中，第三射極層351可由磷含量y介於0.03和0.5之間的GaAs1-yPy構成。GaAs1-yPy在磷含量y小於0.5時具有一直接能隙。因此能避免導電電子通過GaAs1-yPy層時的高阻抗。
在一個實施例中，第五基極層341可由一銦含量o和一銻含量p皆介於0和1之間的InoGa1-oAs1-pSbp構成，且滿足第五基極層341的體晶格常數至少比GaAs的體晶格常數大0.15%的條件。
在一個實施例中，第五基極層341可由一銦含量o介於0.03和0.2之間的InoGa1-oAs構成。銦含量o為0.03和0.2的InoGa1-oAs分別具有比GaAs的體晶格常數大0.2%和1.4%的體晶格常數。
在一個實施例中，第五基極層341可由一銻含量p介於0.03和0.2之間的GaAs1-pSbp構成。
在任一種上述射極和基極材料的組合中，在基極層中的壓縮應變皆被在射極層中的拉伸應變補償。
第9A圖顯示第8圖所示的GaAs HBT的一個實施例。在此實施例中，第三射極層351包括一高鎵含量的InxGa1-xP。高鎵含量的InxGa1-xP具有一拉伸應變，能補償在第五基極層341中的壓縮應變。銦含量x的變化橫跨第三射極層351。例如，銦含量x可以在InxGa1-xP層中漸變，其中銦含量x的最小值在InxGa1-xP層中間。定義y軸方向為從射極端沿著複數層半導體層的堆疊方向指向集極端。第9B圖顯示沿y軸漸變的銦含量x，其最小值在接近第三射極層中間處，以及沿y軸方向所繪出的傳導能帶邊緣ECBM的變化圖。在此實施例中，銦含量x為0.3或更高，如第9B圖所示。這是因為銦含量小於0.3時InGaP具有一間接能隙。因此能避 免導電電子通過InGaP層時的高阻抗。
為了使傳導能帶邊緣的變化曲線平滑，可在高鎵含量區域引入一高濃度n型摻雜。第10A圖為第8圖所示的GaAs HBT 300的一個實施例，其中一高濃度的n型摻雜360在銦含量分布最低處，即鎵含量分布最高處被引入。第10B圖顯示所產生的傳導能帶邊緣ECBM的變化圖，其銦含量分布與第9B圖所示相同，而平面n型摻雜360則位於銦含量分布最低處。相較於第9B圖所示的結果，導電電子能更平順地從射極流到基極，因此能獲得一更佳的高頻操作。
第11A圖為第8圖所示的GaAs HBT 300的另一個實施例，其中第三射極層351包括一厚的高鎵含量InxGa1-xP層，其銦含量x為0.3。第三射極層351更包括兩個平面n型摻雜360，分別位於銦含量x為0.3的InxGa1-xP層的兩端，以使傳導能帶邊緣ECBM的變化曲線平滑，如第11B圖所示。所述厚的高鎵含量InxGa1-xP層強力補償在擬晶基極層中產生的壓縮應變。能更有效地避免在元件運作時形成或增殖晶體的失配差排。
第12A圖顯示第8圖所示的GaAs HBT 300的另一個實施例。在第12A圖中，一包括InzGa1-zP的第四射極層352被引入於第三射極層351和基極340之間。在第四射極層352中，在基極端的銦含量z為大於與GaAs晶格匹配的層的銦含量，如第12B圖所示，以降低Vceoff。在這種情況下，第四射極層352引入一額外的壓縮應變。然而，此力學上的不穩定能被在第三射極層351中的高鎵含量區域的拉伸應變降低。厚的高鎵含量的InGaP所產生的強拉伸應變能補償在第五基極層341和第四射極層352兩者中的壓縮應變，因此能確保力學上的穩定性。兩個平面n型摻雜360的引入是為了使從射極到基極的傳導能帶邊緣ECBM的變化曲線平滑。
第13A、13B和13C圖顯示本發明所製作用於測試被拉伸應變的射極層補償應變的效果的GaAs HBT的半導體層結構。第13B和13C圖顯示本發明所提供的GaAs HBT的實施例。半導體層是使用以金屬有機物化學氣相沈積生長的磊晶層來製造。在第13A圖顯示的GaAs HBT中，射極包括一銦含量為0.48的晶格匹配InGaP層，和一位於晶格匹配InGaP射極和基極之間的額外的高銦含量InzGa1-zP層。高銦含量的InGaP射極層的銦含量z從在基極端的0.65遞減為在射極端的0.48。在第13B圖顯示的GaAs HBT中，銦含量分布變化與第9B圖所示者類似的高鎵含量的InxGa1-xP射極層被引入，以補償在基極和高銦含量InzGa1-zP射極中產生的壓縮應變。這兩層高鎵含量的InxGa1-xP對應於在第9A圖中的第三射極層351，而高銦含量的InzGa1-zP對應於在第12A圖中的第四射極層352。這個實施例中包括InoGa1-oAs的基極對應於第五基極層。在第13C圖顯示的GaAs HBT中，第三射極層包括一厚的高鎵含量InxGa1-xP層，以增強對壓縮應變的補償。在典型的手機功率放大器操作條件下進行高溫操作壽命(high-temperature operation lifetime，HTOL)測試。在HTOL測試中的偏壓條件為Vce=3V和Ic=20mA。受測元件的射極尺寸為2μm×20μm×2指。在測試期間的接面溫度為約210℃。對每一種元件測試45個樣品。第13D、13E和13F圖分別顯示示於第13A、13B和13C圖中的GaAs HBT的HTOL測試結果。對初始值歸一化的DC直流增益以受應力時間的函數繪示。在沒有應變補償的情況下，大量樣品在160小時的測試後顯示故障，如第13D圖所示。然而，在有應變補償的情況下，故障的數量以補償強度的程度比例降低，如第13E和13F圖所示。
第14A圖顯示第12A圖所示的GaAs HBT 300的一個實施例，其中半導體層是使用以金屬有機物化學氣相沈積生長的磊晶層製造。 第三射極層包括一銦含量x為0.3的厚的高鎵含量InxGa1-xP層和兩個平面n型摻雜區域。所述GaAs HBT更包括銦含量z為從0.65漸變到0.48的包括InzGa1-zP的第四射極層。所述基極包括一銦含量o為0.1且均勻分布的InoGa1-oAs層(第五基極層)和一銦含量q為從0.1漸變到0.12的InqGa1-qAs層(第六基極層)，其類似於第7A圖所示的第四基極層。插入第六基極層的目的是為了降低Vceoff。使用由InGaAs構成的第五基極層是為了降低Cbc，其功能類似於GaAs HBT 100和GaAs HBT 200中的InGaAs基極層。在此實施例中，由第五、第六基極層和第四射極層產生的大的壓縮應變被包括一厚高鎵含量InxGa1-xP層的第三射極層有效地補償。在一典型的手機功率放大器操作條件下對顯示於第14A圖的GaAs HBT進行HTOL測試。同時也對顯示於第14B圖根據先前技術的一種擬晶InGaAs基極的GaAs HBT進行HTOL測試。在第14B圖中，基極是由銦含量固定為0.1的InGaAs構成，而射極包括一晶格匹配的InGaP。本發明的HTOL測試結果如第14C圖所示，先前技術的HTOL測試結果則如第14D圖所示。數個先前技術的樣品在經過200小時的測試後發生故障，而根據本發明一實施例所提供的GaAs HBT即使在經過1000小時的測試後也未發生任何故障。應注意的是，在第14A圖所示的GaAs HBT的基極層中的總銦含量大於第14B圖所示的GaAs HBT的基極層中的總銦含量，即使在基極總厚度相同的條件下。此外，第14A圖所示GaAs HBT的InGaP射極在接近射極-基極接面處的銦含量較高。因此，第14A圖所示的GaAs HBT的總壓縮應變遠高於第14B圖所示GaAs HBT。但第14A圖所示的GaAs HBT仍然能通過測試。
第14E圖顯示Cbc的測量結果，以示於第14A圖的GaAs HBT(圓形)和一基極材料為GaAs的傳統GaAs HBT(三角形)的電流Ic的函數繪示。射極尺寸為3μm×40μm×3指且Vce=0.5V。如第14E圖所示， 示於第14A圖基極由InGaAs構成的GaAs HBT的Cbc遠小於基極由GaAs構成的傳統HBT，尤其在對應於膝點區域的大電流Ic處。
因此，本發明具有以下優點：
1.在包括擬晶InGaAs基極層的GaAs HBT中，其中擬晶InGaAs基極層的銦含量為從射極端到集極端以各種斜率增加，其總銦含量比具有均勻銦含量分布或線性漸變銦含量分布的單一基極層為低。其結果是，由於晶格失配而形成的失配位錯被減少或消除。在集極端具有高銦含量的第一基極層能降低Cbc，因此，RF性能得到改善。另一方面，橫跨在射極端具有較大斜率銦含量的第二基極層的漂移電場有助於DC電流增益的增加。
2.在包括擬晶InGaAs基極層的GaAs HBT中，其中擬晶InGaAs基極層在接近基極-射極接面處具有一高銦含量區域，其在Ic-Vce特性圖中的導通電壓偏移Vceoff能被降低，而在具有擬晶InGaAs基極層的傳統GaAs HBT中則否。因此能提升功率放大器的射頻性能。所述InGaAs基極也能降低CBC和提高RF性能。
3.此GaAs HBT中包括一擬晶於GaAs的基極且其體晶格常數大於GaAs體晶格常數及一擬晶於GaAs的射極且其體晶格常數小於GaAs體晶格常數。此擬晶的射極產生一拉伸應變以補償在擬晶基極層中的壓縮應變，因此能降低力學上的不穩定，且能避免晶體的失配差排在元件長時間運作時形成或增殖。
綜上所述，本發明所提供的一種異質接面雙極電晶體具有改良的的直流和射頻性能，在長時間的運作過程中具有強化的力學穩定性及較佳的高頻運作，確實可達到預期的目的。其確具產業利用之價值，爰依法提出發明專利申請。
又上述說明與圖示僅是用以說明本發明之實施例，凡熟於 此業技藝之人士，仍可做等效的局部變化與修飾，其並未脫離本發明之技術與精神。
100‧‧‧GaAs HBT
110‧‧‧GaAs基板
120‧‧‧次集極
130‧‧‧集極
140‧‧‧基極
141‧‧‧第一基極層
142‧‧‧第二基極層
150‧‧‧射極

Claims (17)

  1. 一種異質接面雙極電晶體，其包括磊晶生長於一砷化鎵基板上的複數層半導體層，該複數層半導體層在該砷化鎵基板上形成一集極、在該集極上形成一基極以及在該基極上形成一射極，其中該基極包括：一第一基極層，係包括一銦含量i為0<i<1的IniGa1-iAs，該銦含量i係為均勻分布或以一第一斜率s1從一射極端到一集極端變化，當該銦含量i從該射極端到該集極端為增加時，該第一斜率s1被定義為正值；以及一第二基極層，係位於該第一基極層與該射極之間，並包括一銦含量j為0<j<1的InjGa1-jAs，該銦含量j係以一第二斜率s2從該射極端到該集極端變化，當該銦含量j從該射極端到該集極端為增加時，該第二斜率s2被定義為正值，其中該銦含量i的一平均值大於該銦含量j的一平均值，該第二斜率s2的一平均值為正值，且該第一斜率s1的平均值為該第二斜率s2的平均值的一半或更小。
  2. 如申請專利範圍第1項所述之異質接面雙極電晶體，其中該銦含量i為一常數。
  3. 如申請專利範圍第1項所述之異質接面雙極電晶體，其中該第一基極層的該銦含量i係介於0.03和0.2之間。
  4. 一種異質接面雙極電晶體，其包括磊晶生長於一砷化鎵基板的複數層半導體層，該複數層半導體層在該砷化鎵基板上形成一集極、在該集極上形成一基極以及在該基極上形成一射極，其中該基極包括：一第三基極層，係包括一銦含量m為0<m<1的InmGa1-mAs；以及 一第四基極層，係位於該第三基極層與該射極之間，並包括一銦含量n為0<n<1的InnGa1-nAs，其中該第四基極層的銦含量n的一平均值大於在該第三基極層內靠近該第四基極層處的該第三基極層的銦含量m。
  5. 如申請專利範圍第4項所述之異質接面雙極電晶體，其中該第四基極層的銦含量n從一第三基極層端到一射極端為增加。
  6. 如申請專利範圍第4項所述之異質接面雙極電晶體，其中該第三基極層的銦含量m為介於0.03和0.2之間。
  7. 如申請專利範圍第4項所述之異質接面雙極電晶體，其中該射極更包括一與砷化鎵晶格匹配的第一射極層，以及一介於該第四基極層和該第一射極層的第二射極層，其中該第二射極層包括一銦含量v為介於0.53和0.8之間的InvGa1-vP。
  8. 一種異質接面雙極電晶體，其包括磊晶生長於一砷化鎵基板的複數層半導體層，該複數層半導體層在該砷化鎵基板上形成一集極、在該集極上形成一基極以及在該基極上形成一射極，其中該基極包括一第五基極層，其擬晶於砷化鎵上並具有一至少比砷化鎵的體晶格常數大0.15%的第一體晶格常數；以及該射極包括一第三射極層，其係擬晶於砷化鎵上並具有一至少比砷化鎵的體晶格常數小0.15%的第二體晶格常數。
  9. 如申請專利範圍第8項所述之所述之異質接面雙極電晶體，其中該第三射極層是由一銦含量x和一磷含量y皆介於0和1之間的InxGa1-xAs1-yPy構成，並滿足該第三射極層的體晶格常數至少比砷化鎵的體晶格常數小0.15%的條件。
  10. 如申請專利範圍第8項所述之所述之異質接面雙極電晶體，其中該第三射極層是由一銦含量x介於0.1和0.44之間的InxGa1-xP構成。
  11. 如申請專利範圍第10項所述之所述之異質接面雙極電晶體，其中該射極更在該第五基極層和該第三射極層之間包括一第四射極層，且該第四射極層由一銦含量z介於0.53和0.8之間的InzGa1-zP構成。
  12. 如申請專利範圍第8項所述之所述之異質接面雙極電晶體，其中該第三射極層是由一磷含量y介於0.03和0.5之間的GaAs1-yPy構成。
  13. 如申請專利範圍第8項所述之所述之異質接面雙極電晶體，其中該第五基極層是由一銦含量o和一銻含量p皆介於0和1之間的InoGa1-oAs1-pSbp構成，且該銦含量o和該銻含量p的組合滿足該第五基極層的體晶格常數至少比砷化鎵的體晶格常數大0.15%的條件。
  14. 如申請專利範圍第8項所述之異質接面雙極電晶體，其中該第五基極層是由一銦含量o介於0.03和0.2之間的InoGa1-oAs構成。
  15. 如申請專利範圍第14項所述之所述之異質接面雙極電晶體，其中該基極更在該第五基極層和該第三射極層之間包括一第六基極層，且該第六基極層由具有一銦含量q的InqGa1-qAs構成，該銦含量q的一平均值大於在該第五基極層內靠近該第六基極層處的該第五基極層的銦含量o。
  16. 如申請專利範圍第15項所述之所述之異質接面雙極電晶體，其中該銦含量q從一第五基極層端到一射極端為增加。
  17. 如申請專利範圍第8項所述之所述之異質接面雙極電晶體，其中該第五基極層是由一銻含量p介於0.03和0.2之間的GaAs1-pSbp構成。
TW105127145A 2015-09-04 2016-08-24 異質接面雙極電晶體 TWI580037B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/846,110 US10256329B2 (en) 2015-09-04 2015-09-04 Heterojunction bipolar transistor

Publications (2)

Publication Number Publication Date
TW201711189A TW201711189A (zh) 2017-03-16
TWI580037B true TWI580037B (zh) 2017-04-21

Family

ID=58190283

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105127145A TWI580037B (zh) 2015-09-04 2016-08-24 異質接面雙極電晶體

Country Status (4)

Country Link
US (1) US10256329B2 (zh)
JP (4) JP2017050521A (zh)
CN (1) CN106505100B (zh)
TW (1) TWI580037B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7403201B2 (ja) * 2019-07-19 2023-12-22 信一郎 高谷 化合物半導体ヘテロ接合バイポーラトランジスタ
CN110649088A (zh) * 2019-09-30 2020-01-03 厦门市三安集成电路有限公司 外延结构和低开启电压晶体管
US11990536B2 (en) 2021-12-31 2024-05-21 Nxp B.V. Bipolar transistors with multilayer collectors

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03124033A (ja) * 1989-10-09 1991-05-27 Fujitsu Ltd ヘテロ接合バイポーラ・トランジスタ
JP2003273118A (ja) * 2002-03-15 2003-09-26 Hitachi Cable Ltd へテロ接合バイポーラトランジスタ
JP2005150487A (ja) * 2003-11-18 2005-06-09 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
TW200603402A (en) * 2004-07-15 2006-01-16 Univ Nat Central Heterojunction bipolar transistor
TW200744206A (en) * 2006-05-30 2007-12-01 Univ Nat Cheng Kung Heterojunction bipolar transistor
TW200832699A (en) * 2007-01-18 2008-08-01 Univ Nat Central Heterojunction bipolar transistor having (In) (Al) GaAsSb/InGaAs base-collector structure
TW201212228A (en) * 2010-09-13 2012-03-16 Visual Photonics Epitaxy Co Ltd Heterojunction Bipolar Transistor structure with GaPSbAs base
TW201530759A (zh) * 2014-01-16 2015-08-01 Triquint Semiconductor Inc 用於異質接面雙極性電晶體的射極接觸磊晶結構以及歐姆接觸的形成

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04315437A (ja) * 1991-04-15 1992-11-06 Sumitomo Electric Ind Ltd ヘテロ接合バイポーラトランジスタ
JPH0669220A (ja) * 1991-10-09 1994-03-11 Furukawa Electric Co Ltd:The ヘテロ接合ＧａＡｓ系バイポーラトランジスタ
JPH06104289A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd 半導体装置およびそれを用いた増幅回路
JPH07254612A (ja) * 1994-03-14 1995-10-03 Furukawa Electric Co Ltd:The ヘテロ接合バイポーラトランジスタ
JPH0883806A (ja) * 1994-09-12 1996-03-26 Toshiba Corp ヘテロ接合バイポーラトランジスタ
JPH08241896A (ja) * 1995-03-06 1996-09-17 Toshiba Corp ヘテロ接合バイポーラトランジスタ（ｈｂｔ）
JPH09102501A (ja) * 1995-10-05 1997-04-15 Fujitsu Ltd マルチエミッタ型ヘテロバイポーラトランジスタ
JPH09246281A (ja) * 1996-03-14 1997-09-19 Toshiba Corp ヘテロ接合バイポーラトランジスタ
JPH10178021A (ja) * 1996-12-18 1998-06-30 Fujitsu Ltd ヘテロバイポーラトランジスタ及びその製造方法
JPH11121461A (ja) * 1997-10-08 1999-04-30 Fujitsu Ltd ヘテロ接合バイポーラトランジスタ
JP2001135642A (ja) * 1999-11-04 2001-05-18 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタおよびその作製方法
JP2004079679A (ja) * 2002-08-13 2004-03-11 Sumitomo Chem Co Ltd 化合物半導体及びそれを用いたバイポーラトランジスタ
JP4134715B2 (ja) * 2002-12-19 2008-08-20 住友電気工業株式会社 バイポーラトランジスタ
JP2006210452A (ja) * 2005-01-26 2006-08-10 Sony Corp 半導体装置
US20100006143A1 (en) * 2007-04-26 2010-01-14 Welser Roger E Solar Cell Devices
CN103456780A (zh) * 2012-06-01 2013-12-18 稳懋半导体股份有限公司 伪晶型高电子迁移率晶体管和异质接面双极晶体管磊晶改良结构及其加工方法
JP2015095552A (ja) * 2013-11-12 2015-05-18 日立金属株式会社 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子
JP6254046B2 (ja) * 2014-05-26 2017-12-27 住友化学株式会社 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03124033A (ja) * 1989-10-09 1991-05-27 Fujitsu Ltd ヘテロ接合バイポーラ・トランジスタ
JP2003273118A (ja) * 2002-03-15 2003-09-26 Hitachi Cable Ltd へテロ接合バイポーラトランジスタ
JP2005150487A (ja) * 2003-11-18 2005-06-09 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
TW200603402A (en) * 2004-07-15 2006-01-16 Univ Nat Central Heterojunction bipolar transistor
TW200744206A (en) * 2006-05-30 2007-12-01 Univ Nat Cheng Kung Heterojunction bipolar transistor
TW200832699A (en) * 2007-01-18 2008-08-01 Univ Nat Central Heterojunction bipolar transistor having (In) (Al) GaAsSb/InGaAs base-collector structure
TW201212228A (en) * 2010-09-13 2012-03-16 Visual Photonics Epitaxy Co Ltd Heterojunction Bipolar Transistor structure with GaPSbAs base
TW201530759A (zh) * 2014-01-16 2015-08-01 Triquint Semiconductor Inc 用於異質接面雙極性電晶體的射極接觸磊晶結構以及歐姆接觸的形成

Also Published As

Publication number Publication date
JP2017050521A (ja) 2017-03-09
JP2017195386A (ja) 2017-10-26
CN106505100B (zh) 2020-06-19
JP2017195387A (ja) 2017-10-26
JP6378398B2 (ja) 2018-08-22
US20170069739A1 (en) 2017-03-09
JP2017195388A (ja) 2017-10-26
TW201711189A (zh) 2017-03-16
CN106505100A (zh) 2017-03-15
JP6676008B2 (ja) 2020-04-08
JP6462770B2 (ja) 2019-01-30
US10256329B2 (en) 2019-04-09

Similar Documents

Publication Publication Date Title
TWI580037B (zh) 異質接面雙極電晶體
US10002950B1 (en) Bipolar transistor and method for producing the same
TW201929226A (zh) 異質接面雙極性電晶體
JP2017195388A5 (zh)
JP2017195387A5 (zh)
JP2017195386A5 (zh)
Snodgrass et al. Graded base type-II InP/GaAsSb DHBT with f T= 475 GHz
JPWO2014148194A1 (ja) ヘテロ接合バイポーラトランジスタ
Welser et al. Role of neutral base recombination in high gain AlGaAs/GaAs HBT's
US11955518B2 (en) Epitaxial structure and transistor including the same
US11201233B2 (en) Compound semiconductor heterojunction bipolar transistor
TW200308088A (en) Bipolar transistor with graded base layer
JP2021019089A5 (zh)
US6855948B2 (en) Low base-emitter voltage heterojunction bipolar transistor
JP2007116007A (ja) 半導体電力増幅器及びその製造方法
Jin et al. Current transport mechanisms and their effects on the performances of InP-based double heterojunction bipolar transistors with different base structures
Xu et al. Base charge accumulation and push-out effects on nonlinearity of Type-I InP/InGaAs/InP and Type-I/II AlInP/GaAsSb/InP double heterojunction bipolar transistors
JP2003309128A (ja) ダブルヘテロ接合バイポーラ・トランジスタ
Joe et al. High-performance InGaP/GaAs HBTs with compositionally graded bases grown by solid-source MBE
Mueller et al. TCAD Simulation of InP DHBTs With an In 53.2 Ga 46.8 As Base and InGaAsP Collector Grading
Arabhavi et al. InP/GaInP Composite-Collector for Improved Breakdown Voltage in the InP/GaAsSb DHBTs
Wu et al. A Comparative Study of DC and Microwave Characteristics of Lattice-Matched InP HBTs and Metamorphic HBTs Grown by MBE
JP2004022835A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
LIU Cut-off frequency and dc current gain of heterojunction bipolar transistors
JP2001044213A (ja) ヘテロバイポーラトランジスタ用エピタキシャルウエハ