JP5793839B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5793839B2
JP5793839B2 JP2010183616A JP2010183616A JP5793839B2 JP 5793839 B2 JP5793839 B2 JP 5793839B2 JP 2010183616 A JP2010183616 A JP 2010183616A JP 2010183616 A JP2010183616 A JP 2010183616A JP 5793839 B2 JP5793839 B2 JP 5793839B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor
ingaas
semiconductor layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010183616A
Other languages
English (en)
Other versions
JP2012043965A (ja
Inventor
高橋　剛
剛 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010183616A priority Critical patent/JP5793839B2/ja
Priority to US13/207,761 priority patent/US8669576B2/en
Publication of JP2012043965A publication Critical patent/JP2012043965A/ja
Application granted granted Critical
Publication of JP5793839B2 publication Critical patent/JP5793839B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。
微弱なミリ波を検出するために、ローノイズアンプ（ＬＮＡ）と検波器とを有するＭＭＩＣ（Monolithic Microwave Integrated Circuits）が用いられている。図１に、ローノイズアンプと検波器を有するＭＭＩＣ３００の回路図を示す。図に示されるように、アンテナ３０１により受信されたミリ波は、ローノイズアンプ３０２において増幅され、この後、検波器３０３においてＤＣ（Direct Current）電圧に変換された後、出力端子３０４より電圧Ｖｄｅｔとして出力される。
ＭＭＩＣ３００は、ローノイズアンプ３０２及び検波器３０３を有するものであるが、ミリ波の検波感度は検波器３０３により大きく左右される。一般的には、検波器３０３としてはショットキー型のダイオードが用いられることが多いが、バイアスが０Ｖ付近では十分な検波性能を得ることは困難であった。
一方、トンネルダイオードの一種としては、高周波検波とミキシングに有効なものとしてバックワードダイオードがある。
特開２０００−１１４５５１号公報 特開平９−３３１０２５号公報 特表２００３−５１８３２６号公報
ところで、ＭＭＩＣの特性を向上させるため、ショットキー型ダイオードからなる検波器に代えて、バックワードダイオードからなる検波器を用いたものが検討されている。バックワードダイオードは、基本的には、ヘテロ接合を有するダイオードであるが、バンド接合条件に特徴を有している。
具体的には、バックワードダイオードは、フラットバンド条件においては、ｐ型半導体層の伝導帯よりｎ型半導体層の伝導帯のエネルギーが低く、かつ、ｐ型半導体層の価電子帯よりｎ型半導体層の価電子帯のエネルギーが低いタイプII型のヘテロ接合を有している。また、ｐ型半導体層の価電子帯よりもｎ型半導体層の伝導帯のエネルギーが高いことを特徴とするものである。
図２に、一例として、ｎ型半導体層であるｎ＋−ＩｎＧａＡｓ層３１１、ノンドープのＩｎＡｌＡｓ層３１２、ｐ型半導体層であるｐ＋−ＧａＡｓＳｂ層３１３が積層されている構造のバックワードダイオードのエネルギーバンド図を示す。ノンドープのＩｎＡｌＡｓ層３１２はバリア層として機能するものであり、ｎ＋−ＩｎＧａＡｓ層３１１及びｐ＋−ＧａＡｓＳｂ層３１３におけるバンドギャップよりも広いバンドギャップを有している。また、ｐ型半導体層またはｎ型半導体層のいずれか一方は、ドーピング濃度が高くなるように形成されており、縮退する程度に高濃度化されている。図２に示すバックワードダイオードの場合、ｎ型半導体層であるｎ＋−ＩｎＧａＡｓ層３１１及びｐ型半導体層であるｐ＋−ＧａＡｓＳｂ層３１３には、各々ｎ型及びｐ型となる不純物元素が高濃度にドーピングされている。このバックワードダイオードでは、平衡状態においては、ｐ＋−ＧａＡｓＳｂ層３１３の価電子帯の下端とｎ＋−ＩｎＧａＡｓ層３１１の伝導帯の上端におけるエネルギーレベルが略一致した状態となっている。尚、１点鎖線で示されるＥｆはフェルミレベル（フェルミ準位）を示す。
図３には、図２に示すエネルギーバンド構造を有するバックワードダイオードにおいて印加される電圧と電流との関係を示す。図３に示されるように、このバックワードダイオードに、図４（ａ）に示すように逆方向に電圧を印加した場合、負の方向に電圧が印加されるためｐ＋−ＧａＡｓＳｂ層３１３の価電子帯よりｎ＋−ＩｎＧａＡｓ層３１１の伝導帯にトンネル電流として電子が流れる。一方、図４（ｂ）に示すように順方向に電圧を印加した場合、正の方向に電圧が印加されるため、電子及びホールに対してバリアとなり、一定の電圧が印加されるまで電流は殆ど流れない。このように、バックワードダイオードは、０Ｖ近傍において高い非線形性を示すことを特徴とするものである。
このようなバックワードダイオードにおける検波特性を向上させるため、幾つかの方法が考えられる。例えば、図５（ａ）に示すように、ＩｎＡｌＡｓ層３１２とｎ−ＩｎＧａＡｓ層３２１との間に、不純物元素を高濃度にドープしたｎ＋−ＩｎＧａＡｓ層３２４を設けた構造のバックワードダイオードが考えられる。このように、ｎ＋−ＩｎＧａＡｓ層３２４を設けることにより、ｎ＋−ＩｎＧａＡｓ層３２４における伝導帯の曲がりを急激なものとすることができ、形成される空乏層を狭くすることができる。これによりフェルミレベルにおけるエネルギー準位において禁制帯の幅が狭くなり、トンネル電流が流れやすくなる。この際、ドープされる不純物元素の濃度は、例えば、ｎ−ＩｎＧａＡｓ層３２１は１×１０１８ｃｍ−３、ｎ＋−ＩｎＧａＡｓ層３２４は８×１０１８ｃｍ−３である。尚、形成されるｎ＋−ＩｎＧａＡｓ層３２４の厚さは、空乏層の厚さ程度であることが好ましい。
また、別の方法としては、図５（ｂ）に示すように、ＩｎＡｌＡｓ層３１２とｎ−ＩｎＧａＡｓ層３２１との間に、ｎ−ＩｎＧａＡｓ層３２１よりもバンドギャップの狭いバンド調整層３２５を設けた構造のバックワードダイオードが考えられる。このバンド調整層３２５は、ｎ−ＩｎＧａＡｓ層３２１より伝導帯の上端における高さが低い材料である。例えば、ｎ−ＩｎＧａＡｓ層３２１にＩｎ０．５３Ｇａ０．４７Ａｓを用いた場合、バンド調整層３２５は、ｎ−ＩｎＧａＡｓ層３２１よりバンドギャップの狭いＩｎｘＧａ１−ｘＡｓ（ｘ＞０．５３）を用いる。これにより、バンド調整層３２５における伝導帯の曲がりを急激なものとすることなく、バンド調整層３２５において伝導帯が低下する分、トンネル電流を流れやすくすることができる。尚、ＩｎｘＧａ１−ｘＡｓは、ｘの値が大きくなると臨界膜厚が薄くなるため、ｘの値は０．５３＜ｘ＜０．７程度であることが好ましく、また、バンド調整層３２５の厚さは１０ｎｍ程度であることが好ましい。
ところで、図６に示されるように、ｎ＋−ＩｎＧａＡｓ層３３１における不純物元素の濃度を５×１０１８ｃｍ−３〜１×１０１９ｃｍ−３と高濃度となるように形成した場合、形成される空乏層の幅Ｗ１が狭くなるため、ｐｎ接合による接合容量が大きくなる。尚、図６（ａ）は、このバックワードダイオードにおけるエネルギーバンド図であり、図６（ｂ）は、ドープされているドナー及びアクセプタとなる不純物元素の濃度を示す図である。ＮＤはドナーとなる不純物元素を示すものであり、ＮＡはアクセプタとなる不純物元素を示すものである。
このため、検波できる周波数が高く、トンネル電流が流れやすい構造のバックワードダイオードが求められており、言い換えるならば、検波できる周波数が高く、トンネル電流が流れやすい構造の半導体装置及び半導体装置の製造方法が求められている。
本実施の形態の一観点によれば、第１の導電型の第１の半導体層と、前記第１の半導体層に接して形成された第２の半導体層と、前記第２の半導体層に接して形成された第２の導電型の第３の半導体層と、を有し、前記第１の半導体層において、前記第１の半導体層と前記第２の半導体層との界面より所定の距離離れた位置には第１の半導体領域が形成されており、前記第１の半導体領域における不純物濃度は、前記第１の半導体領域を除く前記第１の半導体層における不純物濃度よりも高いものであって、前記第１の半導体領域における不純物濃度は、５×１０ １８ ｃｍ −３ 以上であることを特徴とする。
また、本実施の形態の他の一観点によれば、第１の導電型の第１の半導体層と、前記第１の半導体層に接して形成された第２の半導体層と、前記第２の半導体層に接して形成された第２の導電型の第３の半導体層と、を有し、前記第１の半導体層において、前記第１の半導体層と前記第２の半導体層との界面より所定の距離離れた位置には第１の半導体領域が形成されており、前記第３の半導体層において、前記第３の半導体層と前記第２の半導体層との界面より所定の距離離れた位置には第２の半導体領域が形成されており、前記第１の半導体領域における不純物濃度は、前記第１の半導体領域を除く前記第１の半導体層における不純物濃度よりも高いものであって、前記第２の半導体領域における不純物濃度は、前記第２の半導体領域を除く前記第３の半導体層における不純物濃度よりも高いものであって、前記第１の半導体領域における不純物濃度は、５×１０ １８ ｃｍ −３ 以上であり、前記第２の半導体領域における不純物濃度は、５×１０ １８ ｃｍ −３ 以上であることを特徴とする。
また、本実施の形態の他の一観点によれば、半導体基板上に、第１の導電型の第１の半導体層の第１層を形成する工程と、前記第１の半導体層の前記第１層上に、前記第１層における不純物濃度よりも高い不純物濃度を有する第１の半導体領域を形成する工程と、前記第１の半導体領域上に、第１の導電型の前記第１の半導体層の第２層を形成する工程と、前記第１の半導体層の前記第２層上に第２の半導体層を形成する工程と、前記第２の半導体層上に第２の導電型の第３の半導体層を形成する工程と、前記第３の半導体層に接続される一方のダイオード電極と、前記第１の半導体層の前記第１層に接続される他方のダイオード電極とを形成する工程と、を有し、前記第１の半導体領域における不純物濃度は、５×１０ １８ ｃｍ −３ 以上であることを特徴とする。
開示の半導体装置及び半導体装置の製造方法によれば、検波できる周波数を高くすることができるとともにトンネル電流を流れやすくすることができる。
ＭＭＩＣの回路図 バックワードダイオードのエネルギーバンド図 バックワードダイオードにおける電圧−電流特性図 電圧を印加した状態のバックワードダイオードのエネルギーバンド図 他の構造のバックワードダイオードのエネルギーバンド図 バックワードダイオードの説明図 他の構造のバックワードダイオードの説明図 第１の実施の形態におけるバックワードダイオードの構造図 第１の実施の形態におけるバックワードダイオードの説明図 第１の実施の形態における他のバックワードダイオードのエネルギーバンド図（１） 第１の実施の形態における他のバックワードダイオードのエネルギーバンド図（２） 第２の実施の形態におけるバックワードダイオードの製造工程図（１） 第２の実施の形態におけるバックワードダイオードの製造工程図（２） 第３の実施の形態におけるバックワードダイオードの製造工程図（１） 第３の実施の形態におけるバックワードダイオードの製造工程図（２） 第３の実施の形態におけるバックワードダイオードの製造工程図（３） 第４の実施の形態におけるバックワードダイオードの製造工程図（１） 第４の実施の形態におけるバックワードダイオードの製造工程図（２） 第４の実施の形態におけるバックワードダイオードの製造工程図（３） 第４の実施の形態におけるバックワードダイオードの製造工程図（４） 第４の実施の形態におけるバックワードダイオードの製造工程図（５） 第５の実施の形態におけるバックワードダイオードの構造図 第５の実施の形態におけるバックワードダイオードのエネルギーバンド図
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
第１の実施の形態について説明する。最初に、遮断周波数とｐｎ接合における接合容量との関係について説明する。遮断周波数と接合容量との関係は、数１に示す式で表わされる。尚、ｆｃは遮断周波数、Ｒｓは抵抗成分、Ｃｊはｐｎ接合における接合容量を示す。
Figure 0005793839
Ｒｓは、コンタクト抵抗や半導体内部の抵抗である。数１に示されるように、ｐｎ接合における接合容量Ｃｊが大きくなると、遮断周波数ｆｃが低下する。従って、検波できる周波数を高くするためには、即ち、遮断周波数ｆｃを高くするためには、ｐｎ接合における接合容量Ｃｊを低くする必要がある。
ところで、ｐｎ接合における接合容量Ｃｊを低くする方法としては、図７に示すようにｎ−ＩｎＧａＡｓ層３４１における不純物元素の濃度が１×１０１７ｃｍ−３〜５×１０１８ｃｍ−３と低濃度となるように形成したバックワードダイオードが考えられる。しかしながら、このようなバックワードダイオードでは、空乏層の幅Ｗ２が広くなってしまい、接合容量Ｃｊを低くすることはできるものの、ｎ−ＩｎＧａＡｓ層３４１における伝導帯エネルギー（Ｅｃ）が上昇してしまう。これにより、インターバンドトンネリングの確率が著しく減少し、検波感度が低下してしまう。尚、図７（ａ）は、このバックワードダイオードにおけるエネルギーバンド図であり、図７（ｂ）は、ドープされているドナー及びアクセプタとなる不純物元素の濃度を示す図である。
次に、第１の実施の形態における半導体装置であるバックワードダイオードについて説明する。図８に本実施の形態におけるバックワードダイオードの構造を示す。本実施の形態におけるバックワードダイオードは、ＩｎＰ基板１０上に、不図示のバッファー層、ｎ＋−ＩｎＧａＡｓコンタクト層２０を介し、ｎ−ＩｎＧａＡｓ層１１、ノンドープのＩｎＡｌＡｓ層１２、ｐ＋−ＧａＡｓＳｂ層１３が積層されている。尚、ＩｎＡｌＡｓ層１２におけるバンドギャップは、ｎ−ＩｎＧａＡｓ層１１及びｐ＋−ＧａＡｓＳｂ層１３におけるバンドギャップよりも広い。また、本実施の形態において、ｎ−ＩｎＧａＡｓ層１１は第１の半導体層であり、ノンドープのＩｎＡｌＡｓ層１２は第２の半導体層であり、ｐ＋−ＧａＡｓＳｂ層１３は第３の半導体層となるものである。
また、ｎ−ＩｎＧａＡｓ層１１内には、ＩｎＡｌＡｓ層１２とｎ−ＩｎＧａＡｓ層１１との界面より、３ｎｍ〜１５ｎｍ離れた位置に、不純物元素であるＳｉがシートドープされた高濃度領域１４が形成されている。ｎ＋−ＩｎＧａＡｓコンタクト層２０は、不純物が高濃度にドープされ導電性を有している。また、ｐ＋−ＧａＡｓＳｂ層１３の表面には一方のダイオード電極となる電極２１が形成されており、ｎ＋−ＩｎＧａＡｓコンタクト層２０の表面には一方のダイオード電極となる電極２２が形成されている。尚、ｎ−ＩｎＧａＡｓ層１１では、不純物元素が低濃度にドープされており、ｐ＋−ＧａＡｓＳｂ層１３では、不純物元素が高濃度にドープされている。図９（ａ）は、本実施の形態におけるバックワードダイオードにおけるエネルギーバンド図であり、図９（ｂ）は、ドープされているドナー及びアクセプタとなる不純物元素の濃度を示す図である。
本実施の形態におけるバックワードダイオードでは、ＩｎＡｌＡｓ層１２とｎ−ＩｎＧａＡｓ層１１との界面より３ｎｍ〜１５ｎｍ離れた位置に、高濃度領域１４が形成されている。従って、この高濃度領域１４において伝導帯エネルギーが低下するため、トンネル電流が流れやすくなる。また、高濃度領域１４は極めて狭い領域に形成されるため、空乏層の幅Ｗ３は広く形成され、接合容量は低くなり、遮断周波数を高くすることができる。これにより、本実施の形態におけるバックワードダイオードでは、トンネル電流を低下させることなく、検波できる周波数を高くすることが可能となる。
尚、上述のとおり、高濃度領域１４は、ｎ−ＩｎＧａＡｓ層１１において、ＩｎＡｌＡｓ層１２とｎ−ＩｎＧａＡｓ層１１との界面より３ｎｍ〜１５ｎｍ離れた領域に形成されることが好ましい。１０ｎｍを越えるとトンネル電流が流れにくくなり、高濃度領域１４が１５ｎｍを越えた位置に形成されると、殆どトンネル電流が流れなくなってしまうからである。即ち、トンネル効果は、波動関数に基づく電子の漏れによるものであるが、１０ｎｍを越えると、この漏れが生じる確率が極めて低くなり、トンネル効果が生じにくくなるからである。
また、高濃度領域１４は、ＩｎＡｌＡｓ層１２とｎ−ＩｎＧａＡｓ層１１との界面より、あまり近い位置に形成されることは好ましくない。よって、ＩｎＡｌＡｓ層１２とｎ−ＩｎＧａＡｓ層１１との界面より、３ｎｍ以上離れた位置に高濃度領域１４が形成されることが好ましい。ＩｎＡｌＡｓ層１２とｎ−ＩｎＧａＡｓ層１１との界面より、あまり近い位置に形成されると、ｎ−ＩｎＧａＡｓ層１１における伝導帯において急激にエネルギーが低くなる領域を形成することが困難となるからである。
また、形成される高濃度領域１４は、狭ければ狭いほど好ましく、２ｎｍ以下、更には、１ｎｍ以下であることが好ましい。また、高濃度領域１４は、ｎ−ＩｎＧａＡｓ層１１における不純物濃度よりも急激に濃度が高い状態となっていることが好ましい。このように、高濃度領域１４を狭い領域に高濃度で形成することにより、ｎ−ＩｎＧａＡｓ層１１における伝導帯において、より急激にエネルギーが低くなる領域を形成することができ、接合容量を増やすことなくトンネル電流を流しやすくすることができるからである。
従って、本実施の形態におけるバックワードダイオードにおいては、ｎ−ＩｎＧａＡｓ層１１における不純物濃度に対し、高濃度領域１４における不純物濃度が高くなるように形成されている。更に、ｎ−ＩｎＧａＡｓ層１１における伝導帯において、より急激にエネルギーが低くなる領域を形成し、接合容量を増やすことなくトンネル電流を流しやすくするためには、ｎ−ＩｎＧａＡｓ層１１における不純物濃度に対し、高濃度領域１４における不純物濃度が、２倍以上、５倍以上、更には、１０倍以上高い値で形成されていることが好ましい。
上述のとおり、図９では、第２の半導体層として、第１の半導体層であるｎ−ＩｎＧａＡｓ層１１及び第３の半導体層であるｐ＋−ＧａＡｓＳｂ層１３よりもバンドギャップの広いノンドープのＩｎＡｌＡｓ層１２を形成した場合について説明した。しかしながら、本実施の形態におけるバックワードダイオードでは、図１０に示すように、第２の半導体層を第１の半導体層の真性半導体であるノンドープのＩｎＧａＡｓ層１２ａにより形成したものとすることも可能である。また、図１１に示すように、第２の半導体層を第３の半導体層の真性半導体であるノンドープの−ＧａＡｓＳｂ層１２ｂにより形成したものとすることも可能である。尚、図１１には、第３の半導体層であるｐ＋−ＧａＡｓＳｂ層１３にＺｎをシートドープすることにより高濃度領域１５が形成されている。
本実施の形態におけるバックワードダイオードでは、ｐｎ接合における接合容量を低下させることができ、遮断周波数を高くすることができるとともに、電子のインターバンドトンネリングが容易になるため検波感度も向上させることができる。また、ＩｎＰ基板上に作製するため結晶欠陥が生じにくく、特性の高いＨＥＭＴ（High Electron Mobility Transistor）等のアンプとの集積化が容易となる。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、半導体装置及び半導体装置の製造方法である。図１２及び図１３に基づき、本実施の形態における半導体装置の製造方法であるバックワードダイオードの製造方法について説明する。
最初に、図１２（ａ）に示すように、半絶縁性のＩｎＰ基板１１０上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によるエピタキシャル成長により半導体層を積層形成する。具体的には、ＩｎＰ基板１１０上に、ｉ−ＩｎＡｌＡｓバッファー層１１１、ｎ＋−ＩｎＧａＡｓコンタクト層１１２、ｎ−ＩｎＧａＡｓ第１層１１３、Ｓｉシートドープ層１１４、ｎ−ＩｎＧａＡｓ第２層１１５、ｉ−ＩｎＡｌＡｓバリア層１１６、ｐ＋−ＧａＡｓＳｂ層１１７を積層形成する。
ｉ−ＩｎＡｌＡｓバッファー層１１１は、Ｉｎ０．５２Ａｌ０．４８Ａｓを含む層であり、約３００ｎｍの厚さで形成されている。
ｎ＋−ＩｎＧａＡｓコンタクト層１１２は、Ｉｎ０．５３Ｇａ０．４７Ａｓを含む層であり、不純物元素としてＳｉ（シリコン）が、１×１０１９ｃｍ−３の濃度でドープされており、約２００ｎｍの厚さで形成されている。
ｎ−ＩｎＧａＡｓ第１層１１３は、Ｉｎ０．５３Ｇａ０．４７Ａｓを含む層であり、不純物元素としてＳｉが、５×１０１７ｃｍ−３の濃度でドープされており、約５０ｎｍの厚さで形成されている。
Ｓｉシートドープ層１１４は、Ｓｉがシート状に添加された層であり、いわゆるシートドーピングにより形成されている。シートドーピングを行う際のＳｉの密度は、１×１０１２ｃｍ−２である。このシートドーピングを行なうことにより高濃度領域が形成されるが、形成される高濃度領域における不純物濃度は、５×１０１８ｃｍ−３以上であり、形成される高密度領域の厚さは、拡散等の影響により２ｎｍ以下、また、１ｎｍ以下の厚さとなる。
ｎ−ＩｎＧａＡｓ第２層１１５は、Ｉｎ０．５３Ｇａ０．４７Ａｓを含む層であり、不純物元素としてＳｉが、５×１０１７ｃｍ−３の濃度でドープされており、約５ｎｍの厚さで形成されている。
ｉ−ＩｎＡｌＡｓバリア層１１６は、Ｉｎ０．５２Ａｌ０．４８Ａｓを含む層であり、約３ｎｍの厚さで形成される。尚、ｉ−ＩｎＡｌＡｓバリア層１１６におけるバンドギャップは、ｎ−ＩｎＧａＡｓ第１層１１３、ｎ−ＩｎＧａＡｓ第２層１１５及びｐ＋−ＧａＡｓＳｂ層１１７におけるバンドギャップよりも広い。
ｐ＋−ＧａＡｓＳｂ層１１７は、ＧａＡｓ０．５１Ｓｂ０．４９を含む層であり、不純物元素としてＺｎ（亜鉛）が、２×１０１９ｃｍ−３の濃度でドープされており、厚さは５０ｎｍ形成されている。
尚、上述したＩｎ０．５２Ａｌ０．４８Ａｓ、Ｉｎ０．５３Ｇａ０．４７Ａｓ及びＧａＡｓ０．５１Ｓｂ０．４９は、すべてＩｎＰと格子整合する組成である。
次に、図１２（ｂ）に示すように、ウエットエッチングによりｎ＋−ＩｎＧａＡｓコンタクト層１１２の表面の一部を露出させる。具体的には、ｐ＋−ＧａＡｓＳｂ層１１７の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより不図示のレジストパターンを形成する。この後、ウエットエッチングにより、レジストパターンの形成されていない領域におけるｎ−ＩｎＧａＡｓ第１層１１３、Ｓｉシートドープ層１１４、ｎ−ＩｎＧａＡｓ第２層１１５、ｉ−ＩｎＡｌＡｓバリア層１１６、ｐ＋−ＧａＡｓＳｂ層１１７を除去する。更に、この後、不図示のレジストパターンを有機溶剤等により除去する。ウエットエッチングを行う際に用いられるエッチング液は、例えば、リン酸と過酸化水素水の混合液が用いられる。これにより、ｎ−ＩｎＧａＡｓ第１層１１３、Ｓｉシートドープ層１１４、ｎ−ＩｎＧａＡｓ第２層１１５、ｉ−ＩｎＡｌＡｓバリア層１１６、ｐ＋−ＧａＡｓＳｂ層１１７をメサ状に形成することができる。よって、ｎ＋−ＩｎＧａＡｓコンタクト層１１２の表面の一部を露出させることができる。
次に、図１３（ａ）に示すように、素子分離領域１２０を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層１１２の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域１２０が形成される部分に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンの形成されていない領域におけるｎ＋−ＩｎＧａＡｓコンタクト層１１２をウエットエッチングにより除去し、更に、この後、不図示のレジストパターンを有機溶剤等により除去する。ウエットエッチングを行う際に用いられるエッチング液としては、例えば、リン酸と過酸化水素水の混合液を用いる。これによりｎ＋−ＩｎＧａＡｓコンタクト層１１２の一部が除去することができ素子分離領域１２０が形成される。
次に、図１３（ｂ）に示すように、バックワードダイオードにおける電極１２１及び１２２を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層１１２の表面が露出している側に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、電極１２１及び１２２が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴｉ（チタン）が１０ｎｍ、Ｐｔ（白金）が３０ｎｍ、Ａｕ（金）が３００ｎｍ積層された金属膜を成膜した後、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。尚、上記金属膜を成膜することにより、ｎ＋−ＩｎＧａＡｓコンタクト層１１２及びｐ＋−ＧａＡｓＳｂ層１１７においてオーミックコンタクトされる電極１２１及び１２２が形成される。尚、電極１２１及び１２２は本実施の形態におけるバックワードダイオードにおける電極であり、電極１２１は一方のダイオード電極となり、電極１２２は他方のダイオード電極となる。
以上により、本実施の形態におけるバックワードダイオードを製造することができる。尚、本実施の形態におけるｎ−ＩｎＧａＡｓ第１層１１３及びｎ−ＩｎＧａＡｓ第２層１１５は、第１の実施の形態におけるｎ−ＩｎＧａＡｓ層１１に相当するものである。また、ｉ−ＩｎＡｌＡｓバリア層１１６は、第１の実施の形態におけるノンドープのＩｎＡｌＡｓ層１２に相当するものであり、ｐ＋−ＧａＡｓＳｂ層１１７は、第１の実施の形態におけるｐ＋−ＧａＡｓＳｂ層１３に相当するものである。また、第１の実施の形態における高濃度領域１４は、Ｓｉシートドープ層１１４により形成される高濃度領域に相当するものである。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、半導体装置及び半導体装置の製造方法である。図１４から図１６に基づき、本実施の形態における半導体装置の製造方法であるバックワードダイオードの製造方法について説明する。
最初に、図１４（ａ）に示すように、半絶縁性のＩｎＰ基板１１０上に、ＭＯＣＶＤ法によりエピタキシャル成長させることにより半導体層を積層形成する。具体的には、ＩｎＰ基板１１０上に、ｉ−ＩｎＡｌＡｓバッファー層１１１、ｎ＋−ＩｎＧａＡｓコンタクト層１１２、ｎ−ＩｎＰエッチングストッパ層１３１、ｎ−ＩｎＧａＡｓ第１層１１３、Ｓｉシートドープ層１１４、ｎ−ＩｎＧａＡｓ第２層１１５、ｉ−ＩｎＡｌＡｓバリア層１１６、ｐ＋−ＧａＡｓＳｂ層１１７、ｎ−ＩｎＧａＡｓ層１３２、ｎ＋−ＩｎＧａＡｓコンタクト層１３３を積層形成する。
ｎ−ＩｎＰエッチングストッパ層１３１は、ＩｎＰを含む層であり、不純物元素としてＳｉが、５×１０１８ｃｍ−３の濃度でドープされており、約５ｎｍの厚さで形成されている。
ｎ−ＩｎＧａＡｓ層１３２は、Ｉｎ０．８Ｇａ０．２Ａｓを含む層であり、不純物元素としてＳｉが、５×１０１８ｃｍ−３の濃度でドープされており、約１０ｎｍの厚さで形成されている。尚、ｎ−ＩｎＧａＡｓ層１３２は、ｐ＋−ＧａＡｓＳｂ層１１７とオーミックコンタクトさせるために設けられているものである。
ｎ＋−ＩｎＧａＡｓコンタクト層１３３は、Ｉｎ０．５３Ｇａ０．４７Ａｓを含む層であり、不純物元素としてＳｉが、１×１０１９ｃｍ−３の濃度でドープされており、約１００ｎｍの厚さで形成されている。
次に、図１４（ｂ）に示すように、ＷＳｉ層１３４を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層１３３上に、スパッタリングによりＷＳｉ膜を形成し、ＷＳｉ膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ＷＳｉ層１３４の形成される領域に不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域におけるＷＳｉ膜をＣＦ４またはＳＦ６等のガスを用いてＲＩＥ（Reactive Ion Etching）等のドライエッチングにより除去し、ＷＳｉ層１３４を形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図１５（ａ）に示すように、ウエットエッチングによりＷＳｉ層１３４の形成されていない領域の半導体層を除去し、ｎ−ＩｎＰエッチングストッパ層１３１の表面の一部を露出させる。具体的には、ＷＳｉ層１３４をマスクとして、ウエットエッチングを行なう。これにより、ｎ−ＩｎＧａＡｓ第１層１１３、Ｓｉシートドープ層１１４、ｎ−ＩｎＧａＡｓ第２層１１５、ｉ−ＩｎＡｌＡｓバリア層１１６、ｐ＋−ＧａＡｓＳｂ層１１７、ｎ−ＩｎＧａＡｓ層１３２、ｎ＋−ＩｎＧａＡｓコンタクト層１３３の一部を除去する。このようにしてｎ−ＩｎＧａＡｓ第１層１１３、Ｓｉシートドープ層１１４、ｎ−ＩｎＧａＡｓ第２層１１５、ｉ−ＩｎＡｌＡｓバリア層１１６、ｐ＋−ＧａＡｓＳｂ層１１７、ｎ−ＩｎＧａＡｓ層１３２、ｎ＋−ＩｎＧａＡｓコンタクト層１３３をメサ状に形成する。尚、ウエットエッチングを行う際に用いられるエッチング液としては、例えば、リン酸と過酸化水素水の混合液を用いる。リン酸と過酸化水素水の混合液によるウエットエッチングでは、ＩｎＰはエッチングされないため、ｎ−ＩｎＰエッチングストッパ層１３１の表面が露出している状態でエッチングはストップする。この際、適度にオーバーエッチング時間を設けることによりエッチングされている半導体層を更にサイドエッチングすることができる。これによりｎ−ＩｎＧａＡｓ第１層１１３、Ｓｉシートドープ層１１４、ｎ−ＩｎＧａＡｓ第２層１１５、ｉ−ＩｎＡｌＡｓバリア層１１６、ｐ＋−ＧａＡｓＳｂ層１１７、ｎ−ＩｎＧａＡｓ層１３２、ｎ＋−ＩｎＧａＡｓコンタクト層１３３の側面をエッチングすることができる。
次に、図１５（ｂ）に示すように、塩酸によるウエットエッチングにより、露出しているｎ−ＩｎＰエッチングストッパ層１３１、即ち、図１５（ａ）においてｎ−ＩｎＧａＡｓ第１層１１３等が除去された領域のｎ−ＩｎＰエッチングストッパ層１３１を除去する。塩酸によるウエットエッチングでは、ＩｎＧａＡｓは殆どエッチングされないため、ｎ＋−ＩｎＧａＡｓコンタクト層１１２の表面が露出している状態で、エッチングはストップする。
次に、図１６（ａ）に示すように、素子分離領域１２０を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層１１２の表面が露出している面に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域１２０が形成される部分に開口部を有する不図示のレジストパターンを形成する。この後、このレジストパターンの形成されていない領域におけるｎ＋−ＩｎＧａＡｓコンタクト層１１２をウエットエッチングにより除去し、更に、その後、不図示のレジストパターンを有機溶剤等により除去する。ウエットエッチングを行う際に用いられるエッチング液としては、例えば、リン酸と過酸化水素水の混合液を用いる。これによりｎ＋−ＩｎＧａＡｓコンタクト層１１２の一部が除去され素子分離領域１２０が形成される。
次に、図１６（ｂ）に示すように、電極１４１、１４２及び１４３を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層１１２の表面が露出している面に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、電極１４１、１４２及び１４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。尚、電極１４２及び１４３は、セルフアラインにより形成されるため、電極１４１と電極１４２とが形成される領域の間及び電極１４１と電極１４３とが形成される領域の間には、レジストパターンは形成されない。この後、真空蒸着によりＴｉ（チタン）が１０ｎｍ、Ｐｔ（白金）が３０ｎｍ、Ａｕ（金）が３００ｎｍ積層された金属膜を成膜した後、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成された金属膜をリフトオフにより除去する。この際、電極１４２及び１４３は、ＷＳｉ層１３４によるセルフアラインにより形成されるため、ｎ＋−ＩｎＧａＡｓコンタクト層１１２を介した抵抗成分を抑制することができる。即ち、一般的には、電極１４２及び１４３を形成する場合、リフトオフにより形成するが、この場合、電極１４２及び１４３が形成される位置の位置合せを高い精度で正確に行うことは極めて困難である。このため、ある程度余裕をもった所定の距離離れた位置に形成する必要がある。しかしながら、ＷＳｉ層１３４によるセルフアラインにより電極１４２及び１４３を形成することにより、電極１４２及び１４３は、ｎ−ＩｎＰエッチングストッパ層１３１より一定の距離離れた位置に略正確に形成されるため、ｎ＋−ＩｎＧａＡｓコンタクト層１１２を介した抵抗成分を一定にすることができ、余裕を考慮する必要がないため、抵抗成分を抑制することができる。
以上により、本実施の形態における半導体装置を製造することができる。尚、上記以外の内容については、第２の実施の形態と同様である。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、半導体装置及び半導体装置の製造方法である。図１７から図２１に基づき、本実施の形態における半導体装置であるバックワードダイオードとＨＥＭＴ（High Electron Mobility Transistor）を集積させたＭＭＩＣの製造方法について説明する。
最初に、図１７（ａ）に示すように、半絶縁性のＩｎＰ基板１１０上に、ＭＯＣＶＤ法によりエピタキシャル成長させることにより半導体層を積層形成する。具体的には、ＩｎＰ基板１１０上に、ｉ−ＩｎＡｌＡｓバッファー層１１１、ｉ−ＩｎＧａＡｓチャネル層１５１、ｎ−ＩｎＡｌＡｓ供給層１５２、ｉ−ＩｎＰエッチングストッパ層１５３、ｎ＋−ＩｎＧａＡｓコンタクト層１５４、ｎ−ＩｎＰエッチングストッパ層１３１、ｎ−ＩｎＧａＡｓ第１層１１３、Ｓｉシートドープ層１１４、ｎ−ＩｎＧａＡｓ第２層１１５、ｉ−ＩｎＡｌＡｓバリア層１１６、ｐ＋−ＧａＡｓＳｂ層１１７、ｎ−ＩｎＧａＡｓ層１３２、ｎ＋−ＩｎＧａＡｓコンタクト層１３３を積層形成する。
ｉ−ＩｎＧａＡｓチャネル層１５１は、約１５ｎｍの厚さで形成されている。
ｎ−ＩｎＡｌＡｓ供給層１５２は、Ｓｉ等のｎ型となる不純物元素がドープされており、約８ｎｍの厚さで形成されている。
ｎ−ＩｎＰエッチングストッパ層１３１は、Ｓｉ等のｎ型となる不純物元素がドープされており、約５ｎｍの厚さで形成されている。
ｎ＋−ＩｎＧａＡｓコンタクト層１５４は、不純物元素としてＳｉが、１×１０１９ｃｍ−３の濃度でドープされており、約５０ｎｍの厚さで形成されている。
尚、ＩｎＰ基板１１０上に形成される半導体層のうち、ｉ−ＩｎＧａＡｓチャネル層１５１、ｎ−ＩｎＡｌＡｓ供給層１５２、ｉ−ＩｎＰエッチングストッパ層１５３、ｎ＋−ＩｎＧａＡｓコンタクト層１５４によりＨＥＭＴが形成される半導体層である。また、ｎ−ＩｎＧａＡｓ第１層１１３、Ｓｉシートドープ層１１４、ｎ−ＩｎＧａＡｓ第２層１１５、ｉ−ＩｎＡｌＡｓバリア層１１６、ｐ＋−ＧａＡｓＳｂ層１１７によりバックワードダイオードが形成される半導体層である。
次に、図１７（ｂ）に示すように、ｎ−ＩｎＰエッチングストッパ層１３１の表面の一部が露出するまでウエットエッチングを行なう。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層１３３の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより不図示のレジストパターンを形成する。この後、このレジストパターンをマスクとして、ウエットエッチングを行なう。これにより、ｎ−ＩｎＧａＡｓ第１層１１３、Ｓｉシートドープ層１１４、ｎ−ＩｎＧａＡｓ第２層１１５、ｉ−ＩｎＡｌＡｓバリア層１１６、ｐ＋−ＧａＡｓＳｂ層１１７、ｎ−ＩｎＧａＡｓ層１３２、ｎ＋−ＩｎＧａＡｓコンタクト層１３３の一部を除去する。ウエットエッチングを行う際に用いられるエッチング液としては、例えば、リン酸と過酸化水素水の混合液を用いる。このエッチング液では、ＩｎＰはエッチングされないため、ｎ−ＩｎＰエッチングストッパ層１３１の表面が露出している状態でエッチングはストップする。これによりｎ−ＩｎＧａＡｓ第１層１１３、Ｓｉシートドープ層１１４、ｎ−ＩｎＧａＡｓ第２層１１５、ｉ−ＩｎＡｌＡｓバリア層１１６、ｐ＋−ＧａＡｓＳｂ層１１７、ｎ−ＩｎＧａＡｓ層１３２、ｎ＋−ＩｎＧａＡｓコンタクト層１３３をメサ状に形成する。
次に、図１８（ａ）に示すように、塩酸によるウエットエッチングにより、露出しているｎ−ＩｎＰエッチングストッパ層１３１、即ち、図１７（ｂ）においてｎ−ＩｎＧａＡｓ第１層１１３等が除去された領域のｎ−ＩｎＰエッチングストッパ層１３１を除去する。塩酸によるウエットエッチングでは、ＩｎＧａＡｓは殆どエッチングされないため、ｎ＋−ＩｎＧａＡｓコンタクト層１５４の表面が露出している状態で、エッチングはストップする。
次に、図１８（ｂ）に示すように、素子分離領域１６０を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層１５４の表面が露出している面に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域１６０が形成される部分に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域におけるｉ−ＩｎＧａＡｓチャネル層１５１、ｎ−ＩｎＡｌＡｓ供給層１５２、ｉ−ＩｎＰエッチングストッパ層１５３、ｎ＋−ＩｎＧａＡｓコンタクト層１５４をウエットエッチングにより除去する。尚、この後、レジストパターンは有機溶剤等により除去する。ウエットエッチングに用いられるエッチング液としては、ｉ−ＩｎＧａＡｓチャネル層１５１、ｎ−ＩｎＡｌＡｓ供給層１５２、ｎ＋−ＩｎＧａＡｓコンタクト層１５４のエッチングを行う際には、例えば、リン酸と過酸化水素水の混合液を用いる。また、ｉ−ＩｎＰエッチングストッパ層１５３のエッチングを行う際には、例えば、塩酸とリン酸の混合液を用いる。これにより素子分離領域１６０を形成することができ、バックワードダイオードにおける素子分離と、ＨＥＭＴにおける素子分離とを同時に行なうことができる。この後、不図示のレジストパターンは除去される。このように、素子分離領域１６０を形成することにより、バックワードダイオード領域１６１と、ＨＥＭＴ領域１６２とが形成される。
次に、図１９（ａ）に示すように、バックワードダイオードにおける一方のダイオード電極１７１及び他方のダイオード電極１７２、ＨＥＭＴにおけるソース電極１７３及びドレイン電極１７４を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層１５４の表面が露出している面に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。このレジストパターンは、バックワードダイオードにおける一方のダイオード電極１７１及び他方のダイオード電極１７２、ＨＥＭＴにおけるソース電極１７３及びドレイン電極１７４が形成される領域に開口部を有するものである。この後、真空蒸着によりＴｉ（チタン）が１０ｎｍ、Ｐｔ（白金）が３０ｎｍ、Ａｕ（金）が３００ｎｍ積層された金属膜を成膜した後、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。これによりバックワードダイオードにおける一方のダイオード電極１７１及び他方のダイオード電極１７２、ＨＥＭＴにおけるソース電極１７３、ドレイン電極１７４を同時に形成することができる。
次に、図１９（ｂ）に示すように、ＨＥＭＴ領域１６２において、ｎ＋−ＩｎＧａＡｓコンタクト層１５４の一部を除去することによりリセス部１７５を形成する。具体的には、ｎ＋−ＩｎＧａＡｓコンタクト層１５４の表面が露出している面に電子線露光用レジストを塗布し、電子線描画装置等の電子線露光装置により、リセス部１７５が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、クエン酸と過酸化水素との混合液を含むエッチング液を用いて、レジストパターンの形成されていない領域のｎ＋−ＩｎＧａＡｓコンタクト層１５４をウエットエッチングにより除去する。尚、このエッチング液では、ＩｎＰはエッチングされないため、ｉ−ＩｎＰエッチングストッパ層１５３の表面が露出した状態でエッチングはストップする。この後、レジストパターンを有機溶剤等により除去する。
次に、図２０（ａ）に示すように、ＨＥＭＴ領域１６２において、形成されたリセス部１７５にゲート電極１７６を形成する。具体的には、リセス部１７５が形成されている面に電子線露光用レジストを塗布し、電子線描画装置等の電子線露光装置によりゲート電極１７６が形成される領域に開口部を有するレジストパターンを形成する。この後、真空蒸着によりＴｉ（チタン）が１０ｎｍ、Ｐｔ（白金）が３０ｎｍ、Ａｕ（金）が５００ｎｍ積層された金属膜を成膜した後、有機溶剤に浸漬等させることにより、不図示のレジストパターン上に形成されている金属膜をリフトオフにより除去する。これによりＨＥＭＴにおけるゲート電極１７６を形成する。
次に、図２０（ｂ）に示すように、一方のダイオード電極１７１及び他方のダイオード電極１７２、ＨＥＭＴにおけるソース電極１７３及びドレイン電極１７４が形成されている面に、層間絶縁膜１８０を形成する。この層間絶縁膜１８０は、ＢＣＢ（Bmenzocyclobutene）またはポリイミドにより形成される。
次に、図２１（ａ）に示すように、一方のダイオード電極１７１及び他方のダイオード電極１７２、ＨＥＭＴにおけるソース電極１７３及びドレイン電極１７４上における層間絶縁膜１８０の一部を除去する。これによりコンタクトホール１８１、１８２、１８３及び１８４を形成する。具体的には、層間絶縁膜１８０の表面にフォトレジストを塗布し、露光装置による露光、現像を行なうことによりコンタクトホール１８１、１８２、１８３及び１８４が形成される領域に開口を有するレジストパターンを形成する。この後、このレジストパターンをマスクとして、バックワードダイオードにおける一方のダイオード電極１７１及び他方のダイオード電極１７２、ＨＥＭＴにおけるソース電極１７３及びドレイン電極１７４の表面が露出するまでドライエッチングを行なう。これにより、コンタクトホール１８１、１８２、１８３及び１８４を形成する。
次に、図２１（ｂ）に示すように、コンタクトホール１８１、１８２、１８３及び１８４に、Ａｕ等メッキにより配線電極１９１、１９２、１９３及び１９４を形成する。具体的には、バックワードダイオードにおける一方のダイオード電極１７１及び他方のダイオード電極１７２、ＨＥＭＴにおけるソース電極１７３及びドレイン電極１７４の各々に電気的に接続される配線電極１９１、１９２、１９３及び１９４を形成する。この後、一方のダイオード電極１７１に接続されている配線電極１９１及びソース電極１７３に接続されている配線電極１９３を接地する。また、他方のダイオード電極１７２に接続されている配線電極１９２とドレイン電極１７４に接続されている配線電極１９４とを接続し、出力端子１９５に接続する。
これにより、本実施の形態における半導体装置であるバックワードダイオードとＨＥＭＴを集積化したＭＭＩＣを作製することができる。尚、上記以外の内容については、第２及び第３の実施の形態と同様である。
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は半導体装置であるバックワードダイオードであり、第１の実施の形態とは異なる構造のものである。図２２に本実施の形態におけるバックワードダイオードの構造を示す。本実施の形態におけるバックワードダイオードは、高濃度領域をｎ−ＩｎＧａＡｓ領域とｐ−ＧａＡｓＳｂ領域の双方に設けた構造のものである。
本実施の形態におけるバックワードダイオードは、ＩｎＰ基板２１０上に、不図示のバッファー層、ｎ＋−ＩｎＧａＡｓコンタクト層２２０を介し、ｎ−ＩｎＧａＡｓ第１層２１１、Ｓｉシートドープ層２１２、ｎ−ＩｎＧａＡｓ第２層２１３、ｉ−ＩｎＡｌＡｓ層２１４、ｐ−ＧａＡｓＳｂ第１層２１５、Ｚｎシートドープ層２１６、ｐ−ＧａＡｓＳｂ第２層２１７が積層されている。尚、ｎ−ＩｎＧａＡｓ第１層２１１、Ｓｉシートドープ層２１２、ｎ−ＩｎＧａＡｓ第２層２１３により、ｎ−ＩｎＧａＡｓ領域２３１が形成される。また、ｐ−ＧａＡｓＳｂ第１層２１５、Ｚｎシートドープ層２１６、ｐ−ＧａＡｓＳｂ第２層２１７によりｐ−ＧａＡｓＳｂ領域２３２が形成される。更に、Ｓｉシートドープ層２１２によりｎ−ＩｎＧａＡｓ領域２３１における高濃度領域が形成され、Ｚｎシートドープ層２１６によりｐ−ＧａＡｓＳｂ領域２３２が形成される。ｎ＋−ＩｎＧａＡｓコンタクト層２２０は、不純物が高濃度にドープされ導電性を有している。また、ｐ−ＧａＡｓＳｂ第２層２１７の表面に一方のダイオード電極となる電極２２１が形成され、ｎ＋−ＩｎＧａＡｓコンタクト層２２０の表面には他方のダイオード電極となる電極２２２が形成されている。
図２３に、本実施の形態におけるバックワードダイオードのエネルギーバンド図を示す。このバックワードダイオードは、上述したｎ−ＩｎＧａＡｓ第１層２１１、Ｓｉシートドープ層２１２、ｎ−ＩｎＧａＡｓ第２層２１３、ｉ−ＩｎＡｌＡｓ層２１４、ｐ−ＧａＡｓＳｂ第１層２１５、Ｚｎシートドープ層２１６、ｐ−ＧａＡｓＳｂ第２層２１７が積層されている構造のものである。
ｎ−ＩｎＧａＡｓ第１層２１１及びｎ−ＩｎＧａＡｓ第２層２１３は、ともに不純物元素としてＳｉが５×１０１７ｃｍ−３の濃度（低濃度）でドープされている。また、ｎ−ＩｎＧａＡｓ第１層２１１は約５０ｎｍ、ｎ−ＩｎＧａＡｓ第２層２１３は約５ｎｍの厚さで形成されている。
Ｓｉシートドープ層２１２は、Ｓｉがシート状に添加された層であり、いわゆるシートドーピングにより形成されている。シートドーピングを行う際のＳｉの密度は、１×１０１２ｃｍ−２である。このシートドーピングを行なうことにより高濃度領域が形成されるが、形成される高濃度領域における不純物濃度は、５×１０１８ｃｍ−３以上であり、形成される高密度領域の厚さは、拡散等の影響により２ｎｍ以下、また、１ｎｍ以下の厚さとなる。
ｉ−ＩｎＡｌＡｓ層２１４は、約３ｎｍの厚さで形成されている。尚、ｉ−ＩｎＡｌＡｓ層２１４におけるバンドギャップは、ｎ−ＩｎＧａＡｓ第１層２１１、ｎ−ＩｎＧａＡｓ第２層２１３、ｐ−ＧａＡｓＳｂ第１層２１５及びｐ−ＧａＡｓＳｂ第２層２１７におけるバンドギャップよりも広い。
ｐ−ＧａＡｓＳｂ第１層２１５及びｐ−ＧａＡｓＳｂ第２層２１７は、ともに不純物元素としてＺｎが１×１０１８ｃｍ−３の濃度（低濃度）でドープされている。また、ｐ−ＧａＡｓＳｂ第１層２１５は約５ｎｍ、ｐ−ＧａＡｓＳｂ第２層２１７は約５０ｎｍの厚さで形成されている。
Ｚｎシートドープ層２１６は、Ｚｎがシート状に添加された層であり、いわゆるシートドーピングにより形成されている。シートドーピングを行う際のＺｎの密度は、１×１０１２ｃｍ−２である。このシートドーピングを行なうことにより高濃度領域が形成されるが、形成される高濃度領域における不純物濃度は、５×１０１８ｃｍ−３以上であり、形成される高密度領域の厚さは、拡散等の影響により２ｎｍ以下、また、１ｎｍ以下の厚さとなる。
本実施の形態におけるバックワードダイオードは、ｉ−ＩｎＡｌＡｓ層２１４を介した両側に高濃度領域が形成されている構造のものである。このように、ｉ−ＩｎＡｌＡｓ層２１４を介した両側に高濃度領域を形成することにより、一方の側に高濃度領域を形成した場合と比べて、より一層容量を低くすることができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
第１の導電型の第１の半導体層と、
前記第１の半導体層に接して形成された第２の半導体層と、
前記第２の半導体層に接して形成された第２の導電型の第３の半導体層と、
を有し、
前記第１の半導体層において、前記第１の半導体層と前記第２の半導体層との界面より所定の距離離れた位置には第１の半導体領域が形成されており、
前記第１の半導体領域における不純物濃度は、前記第１の半導体領域を除く前記第１の半導体層における不純物濃度よりも高いものであることを特徴とする半導体装置。
（付記２）
第１の導電型の第１の半導体層と、
前記第１の半導体層に接して形成された第２の半導体層と、
前記第２の半導体層に接して形成された第２の導電型の第３の半導体層と、
を有し、
前記第１の半導体層において、前記第１の半導体層と前記第２の半導体層との界面より所定の距離離れた位置には第１の半導体領域が形成されており、
前記第３の半導体層において、前記第３の半導体層と前記第２の半導体層との界面より所定の距離離れた位置には第２の半導体領域が形成されており、
前記第１の半導体領域における不純物濃度は、前記第１の半導体領域を除く前記第１の半導体層における不純物濃度よりも高いものであって、
前記第２の半導体領域における不純物濃度は、前記第２の半導体領域を除く前記第３の半導体層における不純物濃度よりも高いものであることを特徴とする半導体装置。
（付記３）
前記所定の距離は、３ｎｍ以上、１５ｎｍ以下であることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層は、ＩｎＰ基板上に形成されるものであることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記第１の導電型はｎ型であって、前記第２の導電型はｐ型であることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記第１の半導体層は、ＩｎＧａＡｓにより形成されているものであることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記第３の半導体層は、ＧａＡｓＳｂにより形成されているものであることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記第１の半導体領域は、不純物元素をシートドーピングすることにより形成されたものであることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層は、半導体基板上方に形成されるものであって、
前記半導体基板上方には、さらにＨＥＭＴが形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記ＨＥＭＴは、前記半導体基板上方に形成される第４の半導体層と、前記第４の半導体層上方に形成される第１の導電型の第５の半導体層を含み、
前記第５の半導体層上方には、前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層が形成されているものであることを特徴とする付記９に記載の半導体装置。
（付記１１）
前記第４の半導体層はＩｎＧａＡｓにより形成されているものであることを特徴とする付記１０に記載の半導体装置。
（付記１２）
前記第５の半導体層はＩｎＡｌＡｓにより形成されているものであることを特徴とする付記１０または１１に記載の半導体装置。
（付記１３）
半導体基板上に、第１の導電型の第１の半導体層の第１層を形成する工程と、
前記第１の半導体層の前記第１層上に、前記第１層における不純物濃度よりも高い不純物濃度を有する第１の半導体領域を形成する工程と、
前記第１の半導体領域上に、第１の導電型の前記第１の半導体層の第２層を形成する工程と、
前記第１の半導体層の前記第２層上に第２の半導体層を形成する工程と、
前記第２の半導体層上に第２の導電型の第３の半導体層を形成する工程と、
前記第３の半導体層に接続される一方のダイオード電極と、前記第１の半導体層の前記第１層に接続される他方のダイオード電極とを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１４）
前記第１の半導体領域は、前記第１の半導体層に添加される不純物元素をシートドーピングすることにより形成されるものであることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５）
前記第１の半導体層の前記第１層を形成する前に、前記半導体基板上に導電性を有する導電性半導体層を形成する工程を有し、
前記第３の半導体層を形成した後、前記一方のダイオード電極及び前記他方のダイオード電極を形成する前に、前記第３の半導体層、前記第２の半導体層、前記第１の半導体層の前記第１層及び前記第２層の一部を除去し、前記導電性半導体層の表面を露出させる工程を有し、
前記第１の半導体層の前記第１層に接続される他方のダイオード電極は、前記導電性半導体層の表面に形成されるものであることを特徴とする付記１３または１４に記載の半導体装置の製造方法。
（付記１６）
前記第３の半導体層を形成した後、前記導電性半導体層の表面を露出させる工程の前に、前記第３の半導体層上の所定の領域にシリサイド層を形成する工程を有し、
前記導電性半導体層の表面を露出させる工程は、前記シリサイド層をマスクとしてウエットエッチングにより、前記ウエットエッチングされた後の前記第１の半導体層の幅は、前記シリサイド層の幅よりも狭くなるように行なわれるものであって、
前記導電性半導体層の表面を露出させる工程の後、真空蒸着により金属膜を成膜することにより、前記一方のダイオード電極及び前記他方のダイオード電極を同時に形成することを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）
前記導電性半導体層を形成する工程と、前記第１の半導体層の第１層を形成する工程との間に、
前記第３の半導体層、前記第２の半導体層、前記第１の半導体層の前記第１層及び前記第２層をエッチングすることができるエッチング液では、エッチングされない材料により形成されるエッチストップ層を形成する工程を有することを特徴とする付記１５または１６に記載の半導体装置の製造方法。
（付記１８）
前記導電性半導体層を形成する工程の前に、前記半導体基板上に第４の半導体層を形成する工程と、
前記第４の半導体層上に第１の導電型の第５の半導体層を形成する工程を有し、
前記第４の半導体層及び前記第５の半導体層によりＨＥＭＴが形成されるものであることを特徴とする付記１５から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
前記ＨＥＭＴが形成される領域における前記導電性半導体層上には、前記ＨＥＭＴのドレイン電極及びソース電極が形成されるものであることを特徴とする付記１８に記載の半導体装置の製造方法。
（付記２０）
前記ＨＥＭＴの前記ドレイン電極及び前記ソース電極は、前記一方のダイオード電極及び他方のダイオード電極を形成する工程において、同時に形成されるものであることを特徴とする付記１９に記載の半導体装置の製造方法。
１０ ＩｎＰ基板
１１ ｎ−ＩｎＧａＡｓ層
１２ ＩｎＡｌＡｓ層
１３ ｐ＋−ＧａＡｓＳｂ層
１４ 高濃度領域
２０ ｎ＋−ＩｎＧａＡｓコンタクト層
２１ 電極
２２ 電極
１１０ ＩｎＰ基板
１１１ ｉ−ＩｎＡｌＡｓバッファー層
１１２ ｎ＋−ＩｎＧａＡｓコンタクト層
１１３ ｎ−ＩｎＧａＡｓ第１層
１１４ Ｓｉシートドープ層
１１５ ｎ−ＩｎＧａＡｓ第２層
１１６ ｉ−ＩｎＡｌＡｓバリア層
１１７ ｐ＋−ＧａＡｓＳｂ層
１２０ 素子分離領域
１２１ 電極（一方のダイオード電極）
１２２ 電極（他方のダイオード電極）

Claims (4)

  1. 第１の導電型の第１の半導体層と、
    前記第１の半導体層に接して形成された第２の半導体層と、
    前記第２の半導体層に接して形成された第２の導電型の第３の半導体層と、
    を有し、
    前記第１の半導体層において、前記第１の半導体層と前記第２の半導体層との界面より所定の距離離れた位置には第１の半導体領域が形成されており、
    前記第３の半導体層において、前記第３の半導体層と前記第２の半導体層との界面より所定の距離離れた位置には第２の半導体領域が形成されており、
    前記第１の半導体領域における不純物濃度は、前記第１の半導体領域を除く前記第１の半導体層における不純物濃度よりも高いものであって、
    前記第２の半導体領域における不純物濃度は、前記第２の半導体領域を除く前記第３の半導体層における不純物濃度よりも高いものであって、
    前記第１の半導体領域における不純物濃度は、５×１０１８ｃｍ−３以上であり、
    前記第２の半導体領域における不純物濃度は、５×１０１８ｃｍ−３以上であることを特徴とする半導体装置。
  2. 前記所定の距離は、３ｎｍ以上、１５ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層は、半導体基板上方に形成されるものであって、
    前記半導体基板上方には、さらにＨＥＭＴが形成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記ＨＥＭＴは、前記半導体基板上方に形成される第４の半導体層と、前記第４の半導体層上方に形成される第１の導電型の第５の半導体層を含み、
    前記第５の半導体層上方には、前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層が形成されているものであることを特徴とする請求項３に記載の半導体装置。
JP2010183616A 2010-08-19 2010-08-19 半導体装置 Active JP5793839B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010183616A JP5793839B2 (ja) 2010-08-19 2010-08-19 半導体装置
US13/207,761 US8669576B2 (en) 2010-08-19 2011-08-11 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010183616A JP5793839B2 (ja) 2010-08-19 2010-08-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2012043965A JP2012043965A (ja) 2012-03-01
JP5793839B2 true JP5793839B2 (ja) 2015-10-14

Family

ID=45593369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010183616A Active JP5793839B2 (ja) 2010-08-19 2010-08-19 半導体装置

Country Status (2)

Country Link
US (1) US8669576B2 (ja)
JP (1) JP5793839B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131650A (ja) * 2011-12-21 2013-07-04 Fujitsu Ltd 半導体装置及びその製造方法
KR101458566B1 (ko) * 2013-05-21 2014-11-07 재단법인대구경북과학기술원 정류소자 및 그의 제조 방법
JP6107508B2 (ja) 2013-07-25 2017-04-05 富士通株式会社 化合物半導体装置及びその製造方法
US9620605B2 (en) 2015-05-15 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method
JP6623863B2 (ja) * 2016-03-14 2019-12-25 富士通株式会社 半導体装置及び半導体回路
JP6631458B2 (ja) * 2016-09-29 2020-01-15 富士通株式会社 電子デバイス及びその製造方法
JP6788190B2 (ja) * 2016-12-02 2020-11-25 富士通株式会社 トンネル型半導体素子
JP6981289B2 (ja) * 2017-06-16 2021-12-15 富士通株式会社 化合物半導体装置及びその製造方法、並びに受信機
JP6978669B2 (ja) * 2017-11-28 2021-12-08 富士通株式会社 化合物半導体装置及びその製造方法、並びに受信装置及び発電装置
JP7331672B2 (ja) * 2019-12-09 2023-08-23 富士通株式会社 半導体デバイス、これを用いた無線受信器、及び半導体デバイスの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3677350B2 (ja) 1996-06-10 2005-07-27 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
JPH11214676A (ja) * 1998-01-22 1999-08-06 Oki Electric Ind Co Ltd 半導体装置
JP2000114551A (ja) 1998-10-01 2000-04-21 Sharp Corp 半導体トンネル素子とその製造方法、及び、集積回路
JP3656456B2 (ja) * 1999-04-21 2005-06-08 日亜化学工業株式会社 窒化物半導体素子
US6635907B1 (en) 1999-11-17 2003-10-21 Hrl Laboratories, Llc Type II interband heterostructure backward diodes
JP2004179379A (ja) * 2002-11-27 2004-06-24 Matsushita Electric Ind Co Ltd バリットダイオード
JP5446532B2 (ja) * 2009-07-14 2014-03-19 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8669576B2 (en) 2014-03-11
US20120043587A1 (en) 2012-02-23
JP2012043965A (ja) 2012-03-01

Similar Documents

Publication Publication Date Title
JP5793839B2 (ja) 半導体装置
US8306495B1 (en) Semiconductor device
US4829347A (en) Process for making indium gallium arsenide devices
US9269784B2 (en) Gallium arsenide based device having a narrow band-gap semiconductor contact layer
US20070145412A1 (en) Heterojunction bipolar transistor and manufacturing method thereof
US9136401B2 (en) Compound semiconductor device and method of manufacturing the same
US7144765B2 (en) Semiconductor device with Schottky electrode including lanthanum and boron, and manufacturing method thereof
US20060237743A1 (en) Heterojunction bipolar transistor and method for fabricating the same
JP3376078B2 (ja) 高電子移動度トランジスタ
JP2599131B2 (ja) 集積光検出器−増幅器装置
JP2006080152A (ja) 電界効果型半導体装置
JP6024317B2 (ja) 半導体装置
US7301181B2 (en) Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum
JP2010016089A (ja) 電界効果トランジスタ、その製造方法、及び半導体装置
US8441037B2 (en) Semiconductor device having a thin film stacked structure
US6278144B1 (en) Field-effect transistor and method for manufacturing the field effect transistor
KR102266960B1 (ko) 쇼트키 다이오드 및 이의 제조 방법
JP5790262B2 (ja) 半導体装置
US20060261372A1 (en) Heterojunction bipolar transistor and manufacturing method thereof
JP5446532B2 (ja) 化合物半導体装置及びその製造方法
JPH0750781B2 (ja) 化合物半導体集積回路装置
JP2695832B2 (ja) ヘテロ接合型電界効果トランジスタ
Kumar Single-Gate (SG) InAs-based HEMT Architecture for THz Applications
KR20210058620A (ko) 이종접합 바이폴라 트랜지스터
JPH0818036A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150727

R150 Certificate of patent or registration of utility model

Ref document number: 5793839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150