CN109524522B - 一种GaN基发光二极管外延片及其制备方法 - Google Patents

一种GaN基发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN109524522B
CN109524522B CN201811352408.XA CN201811352408A CN109524522B CN 109524522 B CN109524522 B CN 109524522B CN 201811352408 A CN201811352408 A CN 201811352408A CN 109524522 B CN109524522 B CN 109524522B
Authority
CN
China
Prior art keywords
layer
composite
sublayer
type
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811352408.XA
Other languages
English (en)
Other versions
CN109524522A (zh
Inventor
陶章峰
乔楠
余雪平
程金连
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201811352408.XA priority Critical patent/CN109524522B/zh
Publication of CN109524522A publication Critical patent/CN109524522A/zh
Application granted granted Critical
Publication of CN109524522B publication Critical patent/CN109524522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种GaN基发光二极管外延片及其制备方法,属于GaN基发光二极管领域。发光二极管外延片包括:衬底、在衬底上顺次沉积的缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、P型电子阻挡层、高温P型GaN层、以及P型欧姆接触层,P型电子阻挡层包括顺次层叠在低温P型GaN层上的第一复合层、第二复合层和第三复合层,第一复合层包括至少一个第一复合子层,第一复合子层包括AlN层和P型掺杂InGaN层,第二复合子层包括AlInN层和MgN层,第三复合层包括至少一个第三复合子层,第三复合子层包括InN层和P型掺杂AlGaN层,第一复合层、第二复合层和第三复合层中,各层的Al组分含量各不相同且各层的In组分含量各不相同。

Description

一种GaN基发光二极管外延片及其制备方法
技术领域
本发明涉及GaN基发光二极管领域,特别涉及一种GaN基发光二极管外延片及其制备方法。
背景技术
GaN(氮化镓)基LED(Light Emitting Diode,发光二极管)一般包括外延片和在外延片上制备的电极。外延片通常包括:衬底、以及顺次层叠在衬底上的缓冲层、非掺杂GaN层、N型GaN层、MQW(Multiple Quantum Well,多量子阱)层、AlGaN电子阻挡层、P型GaN层和欧姆接触层。当有电流通过时,N型GaN层等N型区的电子和P型GaN层等P型区的空穴进入MQW有源区并且复合,发出可见光。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:P型区的空穴一般通过掺杂Mg且由Mg发生碰撞离化得到。P型区中,由于AlGaN电子阻挡层具有较低的Mg受主离化率,能提供的空穴数量比较有限,因此,P型区的空穴主要由P型GaN层提供。但是,受制于其低电导率和较高的Mg受主激活能,P型GaN层能提供的空穴数量不是特别多,这大大阻碍了LED的发光效率和光输出功率进一步提升。
发明内容
本发明实施例提供了一种GaN基发光二极管外延片及其制备方法,能够增加电子阻挡层所提供的空穴数量,进而增加P型区提供的空穴数量。所述技术方案如下:
第一方面,提供了一种GaN基发光二极管外延片,所述发光二极管外延片包括:
衬底、在所述衬底上顺次沉积的缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、P型电子阻挡层、高温P型GaN层、以及P型欧姆接触层,所述P型电子阻挡层包括顺次层叠在所述低温P型GaN层上的第一复合层、第二复合层和第三复合层,所述第一复合层包括至少一个第一复合子层,所述第一复合子层包括AlN层和P型掺杂InGaN层,靠近所述低温P型GaN层的第一复合子层中的AlN层与所述低温P型GaN层接触,所述第二复合层包括至少一个第二复合子层,所述第二复合子层包括AlInN层和MgN层,所述第二复合子层中的AlInN层比所述第二复合子层中的MgN层更靠近所述低温P型GaN层,所述第三复合层包括至少一个第三复合子层,所述第三复合子层包括InN层和P型掺杂AlGaN层,所述第三复合子层中的InN层比所述第三复合子层中的P型掺杂AlGaN层更靠近所述低温P型GaN层,所述第一复合层、所述第二复合层和所述第三复合层中,各层的Al组分含量各不相同且各层的In组分含量各不相同。
可选地,所述第一复合层、所述第二复合层和所述第三复合层中,各层的Al组分含量顺次递减且各层的In组分含量顺次递增。
可选地,所述第一复合子层中的AlN层为Alx1N层,所述第一复合子层中的P型掺杂InGaN层为Iny1GaN层,x1=1,y1=0.3,
所述第二复合子层中的AlInN层为Alx2Iny2N层,x2=0.5,y2=0.5,
所述第三复合子层中的InN层为Iny3N层,所述第三复合子层中的P型掺杂AlGaN层为Alx3GaN层,x3=0.3,y3=1。
可选地,所述P型掺杂InGaN层、以及所述P型掺杂AlGaN层均为Mg掺杂且Mg掺杂浓度大于1*1019cm-3
可选地,所述第一复合层包括3~5个层叠的第一复合子层,
所述第二复合层包括1~3个层叠的第二复合子层,
所述第三复合层包括1~3个层叠的第三复合子层。
可选地,所述P型电子阻挡层的厚度为50~100nm。
第二方面,提供了一种GaN基发光二极管外延片的制备方法,所述方法包括:
提供衬底;
在所述衬底上顺次沉积缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、P型电子阻挡层、高温P型GaN层、以及P型欧姆接触层,所述P型电子阻挡层包括顺次层叠在所述低温P型GaN层上的第一复合层、第二复合层和第三复合层,所述第一复合层包括至少一个第一复合子层,所述第一复合子层包括AlN层和P型掺杂InGaN层,靠近所述低温P型GaN层的第一复合子层中的AlN层与所述低温P型GaN层接触,所述第二复合层包括至少一个第二复合子层,所述第二复合子层包括AlInN层和MgN层,所述第二复合子层中的AlInN层比所述第二复合子层中的MgN层更靠近所述低温P型GaN层,所述第三复合层包括至少一个第三复合子层,所述第三复合子层包括InN层和P型掺杂AlGaN层,所述第三复合子层中的InN层比所述第三复合子层中的P型掺杂AlGaN层更靠近所述低温P型GaN层,所述第一复合层、所述第二复合层和所述第三复合层中,各层的Al组分含量各不相同且各层的In组分含量各不相同。
可选地,所述P型电子阻挡层的生长温度为800~900℃,生长压力为100Torr~200Torr。
可选地,所述第一复合层、所述第二复合层和所述第三复合层中,各层的Al组分含量顺次递减且各层的In组分含量顺次递增。
可选地,所述第一复合子层中的AlN层为Alx1N层,所述第一复合子层中的P型掺杂InGaN层为Iny1GaN层,x1=1,y1=0.3,
所述第二复合子层中的AlInN层为Alx2Iny2N层,x2=0.5,y2=0.5,
所述第三复合子层中的InN层为Iny3N层,所述第三复合子层中的P型掺杂AlGaN层为Alx3GaN层,x3=0.3,y3=1。
本发明实施例提供的技术方案带来的有益效果是:通过P型电子阻挡层包括顺次层叠在所述低温P型GaN层上的第一复合层、第二复合层和第三复合层,各层的Al组分含量各不相同且各层的In组分含量各不相同;同时,所述第一复合层包括至少一个第一复合子层,第一复合子层包括AlN层和P型掺杂InGaN层,所述第二复合层包括至少一个第二复合子层,第二复合子层包括AlInN层和MgN层,所述第三复合层包括至少一个第三复合子层,第三复合子层包括InN层和P型掺杂AlGaN层;即,第一复合层、第二复合层和第三复合层互为loop(循环)异质结构,并且,各层均掺杂有Mg组分,这样,三段不同Al和In含量的loop异质结构具有不同的极化量,会导致被束缚的不平衡负电荷的产生,这样Mg受主就会被离化成空穴去中和这些被束缚的不平衡极化电荷,进而使得P型电子阻挡层中空穴数量得到增加,最终增加P型区提供的空穴数量,从而改善LED的发光效率和光输出功率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种GaN基发光二极管外延片的结构示意图;
图2是本发明实施例提供的一种GaN基发光二极管外延片的制备方法的流程图;
图3是本发明实施例提供的一种GaN基发光二极管外延片的制备方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图1示出了本发明实施例提供的一种GaN基发光二极管外延片。参见图1,该发光二极管外延片包括:衬底1、以及在衬底1上顺次沉积的缓冲层2、非掺杂GaN层3、N型掺杂GaN层4、低温应力释放层5、多量子阱层6、低温P型GaN层7、P型电子阻挡层8、高温P型GaN层9和P型欧姆接触层10。所述P型电子阻挡层8包括顺次层叠在所述低温P型GaN层7上的第一复合层81、第二复合层82和第三复合层83。所述第一复合层81包括至少一个第一复合子层81a,所述第一复合子层81a包括AlN层81b和P型掺杂InGaN层81c,靠近所述低温P型GaN层7的第一复合子层81a中的AlN层81b与所述低温P型GaN层7接触。所述第二复合层82包括至少一个第二复合子层82a,所述第二复合子层82a包括AlInN层82b和MgN层82c,靠近所述低温P型GaN层7的第二复合子层82a中的AlInN层82b比第二复合子层82a中的MgN层82c更靠近所述低温P型GaN层7。所述第三复合层83包括至少一个第三复合子层83a,所述第三复合子层83a包括InN层83b和P型掺杂AlGaN层83c,靠近所述低温P型GaN层7的第三复合子层83a中的InN层83b比第三复合子层83a中的P型掺杂AlGaN层83c更靠近所述低温P型GaN层7。所述第一复合层81、所述第二复合层82和所述第三复合层83中,各层的Al组分含量各不相同且各层的In组分含量各不相同。
通过P型电子阻挡层8包括顺次层叠在所述低温P型GaN层7上的第一复合层81、第二复合层82和第三复合层83,各层的Al组分含量各不相同且各层的In组分含量各不相同;同时,所述第一复合层81包括至少一个第一复合子层81a,第一复合子层81a包括AlN层81b和P型掺杂InGaN层81c,所述第二复合层82包括至少一个第二复合子层82a,第二复合子层82a包括AlInN层82b和MgN层82c,所述第三复合层83包括至少一个第三复合子层83a,第三复合子层83a包括InN层83b和P型掺杂AlGaN层83c;即,第一复合层81、第二复合层82和第三复合层83互为loop异质结构,并且,各层均掺杂有Mg组分,这样,三段不同Al和In含量的loop异质结构具有不同的极化量,将导致被束缚的不平衡负电荷的产生,这样Mg受主就会被离化成空穴去中和这些被束缚的不平衡极化电荷,进而使得P型电子阻挡层8中空穴数量得到增加,最终增加P型区提供的空穴数量,从而改善了LED的发光效率和光输出功率。
并且,通过P型电子阻挡层8中分三段loop异质结构引入不同含量的Al,能够基于Al组分含量的调节而在异质结形成前高后低的导带电子势能,有利于阻挡电子溢流;通过P型电子阻挡层8中分三段loop异质结构引入不同含量In,能够基于In组分含量的调节而在异质结形成前低后高的价带空穴势能,提高空穴向有源区的迁移率并改善空穴的注入效率,也能够改善LED的发光效率和光输出功率。
此外,第二复合子层82a中的MgN层82c和第三复合子层83a中的InN层83b,均具有表面粗化的作用,利于LED器件的出光。
示例性地,衬底1为蓝宝石衬底;缓冲层2用于减小N型GaN层4与衬底1之间的晶格失配的问题,可以为GaN层或AlN层,缓冲层2的厚度可以是20至40nm;非掺杂GaN层3用于减小N型GaN层4与衬底1之间的晶格失配的问题,其厚度可以是1~5μm;N型掺杂GaN层4用于提供足够的电子,其厚度可以是2~3μm;低温应力释放层5可以为插入有InGaN/GaN周期性结构的GaN层,其厚度可以是134~310nm;多量子阱层6可以是5~12个周期的InGaN/GaN多量子阱层,也可以是InGaAs阱层与GaAs垒层交替生长的结构或者其他结构,厚度可以是100nm~150nm;低温P型GaN层7用于提供空穴及保护量子阱层6,其厚度可以是200-300nm;高温P型GaN层9可提供更多的空穴进入多量子阱层6进行复合,有利于提高由外延片制作得到的发光二极管的芯片的发光效率,其厚度可以是100~200nm;P型欧姆接触层10有利于外延片的后续制作,可以是GaN或者InGaN层,其厚度可以是50~100nm。
下面详细介绍P型电子阻挡层8的结构。
示例性地,所述第一复合层81、所述第二复合层82和所述第三复合层83中,各层的Al组分含量顺次递减且各层的In组分含量顺次递增。这样,通过在P型电子阻挡层8中采用在生长方向由高到低的Al含量和由低到高的In含量极化掺杂技术,会形成前高后低的导带电子势能、和前低后高的价带空穴势能,前高后低的导带电子势能有利于阻挡电子溢流,而前低后高的空穴势能有利于加速空穴从P层往N型层迁移,从而有利于提高空穴和电子的辐射复合概率,从而改善了LED的发光效率和光输出功率。
示例性地,所述第一复合子层81a中的AlN层81b为Alx1N层,所述第一复合子层81a中的P型掺杂InGaN层81c为Iny1GaN层,x1=1,y1=0.3;所述第二复合子层82a中的AlInN层82b为Alx2Iny2N层,x2=0.5,y2=0.5;所述第三复合子层83a中的InN层83b为Iny3N层,所述第三复合子层83a中的P型掺杂AlGaN层83c为Alx3GaN层,x3=0.3,y3=1。经过试验证明,在此情形下,采用该外延片制得的LED的发光效率和光输出功率最大。
示例性地,所述P型掺杂InGaN层81c、以及所述P型掺杂AlGaN层83c均为Mg掺杂且Mg掺杂浓度大于1*1019cm-3
示例性地,所述第一复合层包括3~5个层叠的第一复合子层,所述第二复合层包括1~3个层叠的第二复合子层,所述第三复合层包括1~3个层叠的第三复合子层。
示例性地,所述P型电子阻挡层的厚度为50~100nm。
图2示出了本发明实施例提供的一种GaN基发光二极管外延片的制备方法。参见图2,该方法流程包括如下步骤。
步骤101、提供衬底。
步骤102、在衬底上顺次沉积缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、P型电子阻挡层、高温P型GaN层、以及P型欧姆接触层。
其中,所述P型电子阻挡层包括顺次层叠在所述低温P型GaN层上的第一复合层、第二复合层和第三复合层。所述第一复合层包括至少一个第一复合子层,所述第一复合子层包括AlN层和P型掺杂InGaN层,靠近所述低温P型GaN层的第一复合子层中的AlN层与所述低温P型GaN层接触。所述第二复合层包括至少一个第二复合子层,所述第二复合子层包括AlInN和MgN层,靠近所述低温P型GaN层的第二复合子层中的AlInN比第二复合子层中的MgN层更靠近所述低温P型GaN层。所述第三复合层包括至少一个第三复合子层,所述第三复合子层包括InN层和P型掺杂AlGaN层,靠近所述低温P型GaN层的第三复合子层中的InN层比第三复合子层中的P型掺杂AlGaN层更靠近所述低温P型GaN层。所述第一复合层、所述第二复合层和所述第三复合层中,各层的Al组分含量各不相同且各层的In组分含量各不相同。
可以采用图2示出的方法制备得到图1示出的发光二极管外延片。
本发明实施例通过P型电子阻挡层包括顺次层叠在所述低温P型GaN层上的第一复合层、第二复合层和第三复合层,各层的Al组分含量各不相同且各层的In组分含量各不相同;同时,所述第一复合层包括至少一个第一复合子层,第一复合子层包括AlN层和P型掺杂InGaN层,所述第二复合层包括至少一个第二复合子层,第二复合子层包括AlInN层和MgN层,所述第三复合层包括至少一个第三复合子层,第三复合子层包括InN层和P型掺杂AlGaN层;即,第一复合层、第二复合层和第三复合层互为loop异质结构,并且,各层均掺杂有Mg组分,这样,三段不同Al和In含量的loop异质结构具有不同的极化量,会导致被束缚的不平衡负电荷的产生,这样Mg受主就会被离化成空穴去中和这些被束缚的不平衡极化电荷,进而使得P型电子阻挡层中空穴数量得到增加,最终增加P型区提供的空穴数量,从而改善了LED的发光效率和光输出功率。
图3示出了本发明实施例提供的一种GaN基发光二极管外延片的制备方法。可以采用图3示出的方法制备得到图1示出的发光二极管外延片。参见图3,该方法流程包括如下步骤。
步骤201、提供衬底。
示例性地,衬底可以是(0001)晶向蓝宝石衬底(Al2O3)。
步骤202、对衬底进行退火处理。
其中,退火处理方式取决于缓冲层的生长方式。当采用PVD(Physical VaporDeposition,物理气相沉积)方法沉积缓冲层时,退火处理方式包括:将衬底放置到PVD设备的反应腔内,并对反应腔进行抽真空,抽真空的同时开始对蓝宝石衬底进行加热升温。当本底真空抽至低于1*10-7Torr时,将加热温度稳定在350~750℃,对蓝宝石衬底进行烘烤,烘烤时间为2~12分钟。当采用MOCVD(Metal-orgaNc Chemical Vapor Deposition,金属有机化合物化学气相沉淀)方法沉积缓冲层时,退火处理方式包括:将衬底放置到MOCVD设备的反应腔内,然后在氢气气氛中退火处理10分钟,清洁衬底表面,退火温度在1000℃与1100℃之间,退火压力为200Torr~500Torr,然后进行氮化处理。
步骤203、在衬底上沉积缓冲层。
其中,缓冲层可以是GaN缓冲层,也可以是AlN缓冲层。
当缓冲层是GaN缓冲层时,采用MOCVD方法生长缓冲层,包括:首先,将MOCVD设备的反应腔内温度调整至400℃-600℃,生长15至35nm厚的GaN缓冲层,生长压力区间为200Torr-600Torr。其次,缓冲层原位退火处理,温度在1000℃-1200℃,时间在5分钟至10分钟之间,压力为200Torr-600Torr。
当缓冲层是AlN缓冲层时,采用PVD方法生长缓冲层,包括:将PVD设备的反应腔内温度调整至400-600℃,调整溅射功率为3000~5000W,调整压力为400~600torr,生长20至40nm厚的AlN缓冲层。
需要说明的是,外延层中的非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、电子阻挡层、高温P型GaN层、以及P型欧姆接触层均可以采用MOCVD方法生长。在采用MOCVD方法生长时,可采用三甲基镓或三乙基镓作为镓源,高纯氮气作为氮源,三甲基铟作为铟源,三甲基铝作为铝源,N型掺杂剂选用硅烷,P型掺杂剂选用二茂镁。
当采用PVD方法沉积缓冲层且采用MOCVD生长剩余的外延层时,步骤203还可以包括:采用MOCVD设备对缓冲层进行退火处理。具体地,在退火温度为1000℃-1200℃、退火压力为400Torr-600Torr的条件下,对缓冲层进行原位退火处理,退火时长为5-10min。
步骤204、在缓冲层上沉积非掺杂GaN层。
示例性地,非掺杂GaN层的生长温度为1000℃-1100℃,生长厚度在1微米左右,生长压力在100Torr至200Torr之间。
步骤205、在非掺杂GaN层上沉积N型掺杂GaN层。
示例性地,N型GaN层的厚度在2-3微米之间,生长温度在1100℃-1150℃,生长压力在200Torr左右,N型掺杂GaN层的掺杂元素为Si,Si掺杂浓度在1×1018cm-3-1×1019cm-3之间。
步骤206、在N型掺杂GaN层上沉积低温应力释放层。
示例性地,低温应力释放层包括依次生长的第一N型GaN子层、2~10个周期的InGaN/GaN周期性结构、以及第二N型GaN子层。其中,第一N型GaN子层、2~10个周期的InGaN/GaN周期性结构、以及第二N型GaN子层的厚度依次为50nm、2nm/20nm、40nm。生长温度为800-900℃,生长压力为100-500Torr。
步骤207、在低温应力释放层上沉积多量子阱层。
示例性地,多量子阱层为5~12个周期的InGaN/GaN多量子阱层,其中,每个周期的InGaN层的厚度为2-4nm,生长温度为740-840℃,生长压力为100-500Torr;每个周期的GaN层的厚度为10~20nm,生长温度为850-950℃,生长压力为100-500Torr。
步骤208、在多量子阱层上生长低温P型GaN层。
示例性地,低温P型GaN层的厚度为200-300nm,生长温度为700-800℃,生长压力在200-300Torr。
步骤209、在低温P型GaN层上沉积P型电子阻挡层。
示例性地,所述P型电子阻挡层包括顺次层叠在所述低温P型GaN层上的第一复合层、第二复合层和第三复合层。所述第一复合层包括至少一个第一复合子层,所述第一复合子层包括AlN层和P型掺杂InGaN层,靠近所述低温P型GaN层的第一复合子层中的AlN层与所述低温P型GaN层接触。所述第二复合层包括至少一个第二复合子层,所述第二复合子层包括AlInN和MgN层,靠近所述低温P型GaN层的第二复合子层中的AlInN比第二复合子层中的MgN层更靠近所述低温P型GaN层。所述第三复合层包括至少一个第三复合子层,所述第三复合子层包括InN层和P型掺杂AlGaN层,靠近所述低温P型GaN层的第三复合子层中的InN层比第三复合子层中的P型掺杂AlGaN层更靠近所述低温P型GaN层。所述第一复合层、所述第二复合层和所述第三复合层中,各层的Al组分含量各不相同且各层的In组分含量各不相同。
示例性地,所述第一复合层、所述第二复合层和所述第三复合层中,各层的Al组分含量顺次递减且各层的In组分含量顺次递增。
示例性地,所述第一复合子层中的AlN层为Alx1N层,所述第一复合子层中的P型掺杂InGaN层为Iny1GaN层,x1=1,y1=0.3;所述第二复合子层中的AlInN为Alx2Iny2N层,x2=0.5,y2=0.5;所述第三复合子层中的InN层为Iny3N层,所述第三复合子层中的P型掺杂AlGaN层为Alx3GaN层,x3=0.3,y3=1。将Al含量和In含量设置成以上范围,能够在异质结形成不同的极化量从而形成前高后低的导带电子势能和前低后高的价带空穴势能,前高后低的导带电子势能有利于阻挡电子溢流,而且前低后高的价带空穴势能有利于空穴迁移率的提高,改善空穴的注入效率,从而改善LED的辐射复合率。
示例性地,所述P型掺杂InGaN层、以及所述P型掺杂AlGaN层均为Mg掺杂且Mg掺杂浓度大于1*1019cm-3
示例性地,所述第一复合层包括3~5个层叠的第一复合子层,所述第二复合层包括1~3个层叠的第二复合子层,所述第三复合层包括1~3个层叠的第三复合子层。
示例性地,所述P型电子阻挡层的厚度为50~100nm。将厚度设置在以上范围能够更好的阻挡电子溢流和改善空穴的迁移率,同时也避免因为厚度过厚影响出光效率降低。
示例性地,所述P型电子阻挡层的生长温度为800~900℃,生长压力为100Torr~200Torr。将生长温度设置为以上范围,比传统的电子阻挡层生长温度低,有利于减少高温生长对有源区量子阱的破坏。
具体地,P型电子阻挡层的在制备过程可包括:在800~900℃的温度条件及100Torr~200Torr的生长压力条件下,向MOCVD设备的反应室内通入适量的NH3,并通入适量的TMAl生长AlN层,生长时间可以为20秒;之后停止通入TMAl,且通入TMIn、Mg源和TMGa,生长P型InGaN层,生长时间可以为10秒;反复循环生长AlN层和P型InGaN层n1次,完成生长第一个loop结构;紧接着继续通入适量的NH3,关闭Mg源并通入适量的TMAl和TMIn生长AlInN层,生长时间可以是20秒;之后停止通入TMAl和TMIn,仅通入Mg源生长MgN层,生长时间可以是10秒;反复生长AlInN层和MgN层n2次,完成第二个loop结构的生长;最后继续通入适量的NH3,停止通入Mg源,且通入TMIn生长InN层,生长时间可以为20秒,之后停止通入TMIn,且通入Mg源、TMAl和TMGa源,生长P型AlGaN层,生长时间可以为10秒,反复生长InN层和P型AlGaN层n3次,完成第三个loop结构的生长。整个电子阻挡层生长完毕。
步骤210、在P型电子阻挡层上沉积高温P型GaN层。
其中,高温P型GaN层的生长温度可为950~1000℃,其生长压力可为200Torr,厚度可为100~200nm。
步骤211、在高温P型GaN层上沉积P型欧姆接触层。
示例性地,P型欧姆接触层为GaN或者InGaN层,其厚度为100nm至500nm之间,生长温度区间为950℃-1000℃,生长压力区间为200Torr-500Torr。
示例性地,P型欧姆接触层生长结束后,将MOCVD设备的反应腔内温度降低,在氮气气氛中退火处理,退火温度区间为650℃-850℃,退火处理5到15分钟,降至室温,完成外延生长。外延片生长结束之后对其进行退火能够激活低温P型GaN层及高温P型GaN层中的Mg原子,提高低温P型GaN层及高温P型GaN层中的空穴浓度,有利于提高发光二极管的发光效率。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种GaN基发光二极管外延片,其特征在于,所述发光二极管外延片包括:
衬底、在所述衬底上顺次沉积的缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、P型电子阻挡层、高温P型GaN层、以及P型欧姆接触层,所述P型电子阻挡层包括顺次层叠在所述低温P型GaN层上的第一复合层、第二复合层和第三复合层,所述第一复合层包括至少一个第一复合子层,所述第一复合子层包括AlN层和P型掺杂InGaN层,靠近所述低温P型GaN层的第一复合子层中的AlN层与所述低温P型GaN层接触,所述第二复合层包括至少一个第二复合子层,所述第二复合子层包括AlInN层和MgN层,所述第二复合子层中的AlInN层比所述第二复合子层中的MgN层更靠近所述低温P型GaN层,所述第三复合层包括至少一个第三复合子层,所述第三复合子层包括InN层和P型掺杂AlGaN层,所述第三复合子层中的InN层比所述第三复合子层中的P型掺杂AlGaN层更靠近所述低温P型GaN层,所述第一复合层、所述第二复合层和所述第三复合层中,各层的Al组分含量各不相同且各层的In组分含量各不相同。
2.根据权利要求1所述的外延片,其特征在于,所述第一复合层、所述第二复合层和所述第三复合层中,各层的Al组分含量顺次递减且各层的In组分含量顺次递增。
3.根据权利要求2所述的外延片,其特征在于,
所述第一复合子层中的AlN层为Alx1N层,所述第一复合子层中的P型掺杂InGaN层为Iny1GaN层,x1=1,y1=0.3,
所述第二复合子层中的AlInN层为Alx2Iny2N层,x2=0.5,y2=0.5,
所述第三复合子层中的InN层为Iny3N层,所述第三复合子层中的P型掺杂AlGaN层为Alx3GaN层,x3=0.3,y3=1。
4.根据权利要求1所述的外延片,其特征在于,所述P型掺杂InGaN层、以及所述P型掺杂AlGaN层均为Mg掺杂且Mg掺杂浓度大于1×1019cm-3
5.根据权利要求1所述的外延片,其特征在于,所述第一复合层包括3~5个层叠的第一复合子层,
所述第二复合层包括1~3个层叠的第二复合子层,
所述第三复合层包括1~3个层叠的第三复合子层。
6.根据权利要求5所述的外延片,其特征在于,所述P型电子阻挡层的厚度为50~100nm。
7.一种GaN基发光二极管外延片的制备方法,其特征在于,所述方法包括:
提供衬底;
在所述衬底上顺次沉积缓冲层、非掺杂GaN层、N型掺杂GaN层、低温应力释放层、多量子阱层、低温P型GaN层、P型电子阻挡层、高温P型GaN层、以及P型欧姆接触层,所述P型电子阻挡层包括顺次层叠在所述低温P型GaN层上的第一复合层、第二复合层和第三复合层,所述第一复合层包括至少一个第一复合子层,所述第一复合子层包括AlN层和P型掺杂InGaN层,靠近所述低温P型GaN层的第一复合子层中的AlN层与所述低温P型GaN层接触,所述第二复合层包括至少一个第二复合子层,所述第二复合子层包括AlInN层和MgN层,所述第二复合子层中的AlInN层比所述第二复合子层中的MgN层更靠近所述低温P型GaN层,所述第三复合层包括至少一个第三复合子层,所述第三复合子层包括InN层和P型掺杂AlGaN层,所述第三复合子层中的InN层比所述第三复合子层中的P型掺杂AlGaN层更靠近所述低温P型GaN层,所述第一复合层、所述第二复合层和所述第三复合层中,各层的Al组分含量各不相同且各层的In组分含量各不相同。
8.根据权利要求7所述的方法,其特征在于,所述P型电子阻挡层的生长温度为800~900℃,生长压力为100Torr~200Torr。
9.根据权利要求7所述的方法,其特征在于,所述第一复合层、所述第二复合层和所述第三复合层中,各层的Al组分含量顺次递减且各层的In组分含量顺次递增。
10.根据权利要求9所述的方法,其特征在于,所述第一复合子层中的AlN层为Alx1N层,所述第一复合子层中的P型掺杂InGaN层为Iny1GaN层,x1=1,y1=0.3,
所述第二复合子层中的AlInN层为Alx2Iny2N层,x2=0.5,y2=0.5,
所述第三复合子层中的InN层为Iny3N层,所述第三复合子层中的P型掺杂AlGaN层为Alx3GaN层,x3=0.3,y3=1。
CN201811352408.XA 2018-11-14 2018-11-14 一种GaN基发光二极管外延片及其制备方法 Active CN109524522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811352408.XA CN109524522B (zh) 2018-11-14 2018-11-14 一种GaN基发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811352408.XA CN109524522B (zh) 2018-11-14 2018-11-14 一种GaN基发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN109524522A CN109524522A (zh) 2019-03-26
CN109524522B true CN109524522B (zh) 2021-04-06

Family

ID=65777582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811352408.XA Active CN109524522B (zh) 2018-11-14 2018-11-14 一种GaN基发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN109524522B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137319A (zh) * 2019-05-21 2019-08-16 芜湖德豪润达光电科技有限公司 Led外延结构及其制作方法
CN113161457B (zh) * 2021-01-26 2022-05-13 华灿光电(苏州)有限公司 紫外发光二极管外延片及其制造方法
CN113284996B (zh) * 2021-03-31 2022-08-12 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN114335275B (zh) * 2021-12-29 2023-10-03 材料科学姑苏实验室 紫外发光二极管外延片、其制备方法及应用
CN116072784B (zh) * 2023-03-29 2023-06-02 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、led
CN116741905B (zh) * 2023-08-11 2023-10-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140072606A (ko) * 2012-12-05 2014-06-13 엘지이노텍 주식회사 발광소자
WO2017116048A1 (ko) * 2015-12-29 2017-07-06 엘지이노텍(주) 발광소자 및 이를 포함하는 발광소자 패키지
CN107134514A (zh) * 2017-05-10 2017-09-05 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN107799636A (zh) * 2017-10-27 2018-03-13 厦门乾照光电股份有限公司 一种紫外led及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140072606A (ko) * 2012-12-05 2014-06-13 엘지이노텍 주식회사 발광소자
WO2017116048A1 (ko) * 2015-12-29 2017-07-06 엘지이노텍(주) 발광소자 및 이를 포함하는 발광소자 패키지
CN107134514A (zh) * 2017-05-10 2017-09-05 华灿光电股份有限公司 一种发光二极管的外延片及其制造方法
CN107799636A (zh) * 2017-10-27 2018-03-13 厦门乾照光电股份有限公司 一种紫外led及其制作方法

Also Published As

Publication number Publication date
CN109524522A (zh) 2019-03-26

Similar Documents

Publication Publication Date Title
CN109524522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109904288B (zh) 氮化镓基发光二极管外延片及其制造方法
CN108336203B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN106098882B (zh) 一种发光二极管外延片及其制备方法
CN109786529B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109802020B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109509817B (zh) 一种发光二极管外延片及其制备方法
CN109545925B (zh) 一种GaN基发光二极管外延片及其制备方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109671813B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109786530B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109065679B (zh) 一种发光二极管外延片及其制造方法
CN114944443A (zh) 一种欧姆接触层、发光二极管外延片及其制备方法
CN109904066B (zh) GaN基发光二极管外延片的制备方法
CN110047982B (zh) 发光二极管、外延片及其制备方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN109545922B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109473516B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109309150B (zh) 一种氮化镓基发光二极管外延片及其制作方法
US20080315212A1 (en) Method for fabricating a p-type semiconductor structure
CN109786522B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109560171B (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant