CN116581215B - 发光二极管外延片及其制作方法 - Google Patents

发光二极管外延片及其制作方法 Download PDF

Info

Publication number
CN116581215B
CN116581215B CN202310833898.XA CN202310833898A CN116581215B CN 116581215 B CN116581215 B CN 116581215B CN 202310833898 A CN202310833898 A CN 202310833898A CN 116581215 B CN116581215 B CN 116581215B
Authority
CN
China
Prior art keywords
layer
well layer
quantum well
thickness
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310833898.XA
Other languages
English (en)
Other versions
CN116581215A (zh
Inventor
印从飞
张彩霞
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310833898.XA priority Critical patent/CN116581215B/zh
Publication of CN116581215A publication Critical patent/CN116581215A/zh
Application granted granted Critical
Publication of CN116581215B publication Critical patent/CN116581215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管外延片及其制作方法，涉及半导体光电器件领域。发光二极管外延片包括衬底和依次设于衬底上的缓冲层、本征GaN层、N型GaN层、应力释放层、第一多量子阱层、第二多量子阱层、电子阻挡层和P型GaN层；第一多量子阱层为第一阱层和第一垒层交替层叠形成的周期性结构；第一阱层为InwB1‑wN层和InαGa1‑αN层交替层叠形成的周期性结构，第一垒层为第一Si掺GaN层；第二多量子阱层为第二阱层和第二垒层交替层叠形成的周期性结构，第二阱层为InxB1‑xN层和InβGa1‑βN层交替层叠形成的周期性结构，第二垒层为GaN层。实施本发明，可提升发光二极管的发光效率、波长均匀性。

Description

发光二极管外延片及其制作方法
技术领域
本发明涉及半导体光电器件领域，尤其涉及一种发光二极管外延片及其制作方法。
背景技术
GaN基蓝绿LED外延层多生长于异质衬底上（如SiC、Si或蓝宝石），衬底与外延层之间的晶格失配和热失配会导致应力的累积并向有源区延伸。并且，量子阱（InGaN）与量子垒（GaN）之间也存在较大晶格失配，因此有源区在应力的作用下，会产生很强的极化场。在极化场的作用，有源区能带发生倾斜，电子和空穴被分离到量子阱的不同侧，载流子波函数的重叠减少，从而降低了载流子复合发光的概率，导致LED发光效率的降低，波长均匀性降低。
发明内容
本发明所要解决的技术问题在于，提供一种发光二极管外延片及其制作方法，其可提升发光二极管的发光效率、波长均匀性。
为了解决上述问题，本发明公开了一种发光二极管外延片，其包括衬底和依次设于所述衬底上的缓冲层、本征GaN层、N型GaN层、应力释放层、第一多量子阱层、第二多量子阱层、电子阻挡层和P型GaN层；
其中，所述第一多量子阱层为第一阱层和第一垒层交替层叠形成的周期性结构；所述第一阱层为InwB1-wN层和InαGa1-αN层交替层叠形成的周期性结构，所述第一垒层为第一Si掺GaN层；
所述第二多量子阱层为第二阱层和第二垒层交替层叠形成的周期性结构，所述第二阱层为InxB1-xN层和InβGa1-βN层交替层叠形成的周期性结构，所述第二垒层为GaN层；
其中，w≤x，α与β相等或不等。
作为上述技术方案的改进，w＜x，w的取值范围为0.2~0.3，x的取值范围为0.22~0.35；
α与β相等，其取值范围均为0.2~0.4。
作为上述技术方案的改进，所述第一多量子阱层的周期数为2~12，第二多量子阱层的周期数为1，所述第一阱层的周期数为2~4，所述第二阱层的周期数为1~3；
所述InwB1-wN层的厚度为0.1nm~0.2nm，所述InαGa1-αN层的厚度为0.8nm~1.2nm；
所述第一Si掺GaN层的厚度为12nm~20nm，Si掺杂浓度为2.5×1016cm-3~5×1017cm-3；
所述InxB1-xN层的厚度为0.1nm~0.2nm，所述InβGa1-βN层的厚度为0.8nm~1.2nm；
所述GaN层的厚度为12nm~20nm。
作为上述技术方案的改进，还包括依次层叠于所述第一多量子阱层、第二多量子阱层之间的第三多量子阱层和第四多量子阱层；
其中，所述第三多量子阱层为第三阱层和第三垒层交替层叠形成的周期性结构；所述第三阱层为InyB1-yN层和InγGa1-γN层交替层叠形成的周期性结构，所述第三垒层为第二Si掺GaN层；
所述第四多量子阱层为第四阱层和第四垒层交替层叠形成的周期性结构，所述第四阱层为InzB1-zN层和InδGa1-δN层交替层叠形成的周期性结构，所述第四垒层为第三Si掺GaN层；
其中，w＞y＞z，α、γ、δ相等或不等。
作为上述技术方案的改进，w的取值范围为0.2~0.3，y的取值范围为0.18~0.3，z的取值范围为0.1~0.25；
α、γ、δ相等，其取值范围均为0.2~0.4。
作为上述技术方案的改进，所述第三阱层、第四阱层的周期数与所述第一阱层的周期数相同，均为2~4；
所述第一阱层、第三阱层、第四阱层的周期数比所述第二阱层的周期数多1。
作为上述技术方案的改进，所述InwB1-wN层的厚度＞所述InyB1-yN层的厚度＞所述InzB1-zN层的厚度；
所述InwB1-wN层的厚度为0.1nm~0.2nm，所述InyB1-yN层的厚度为0.08nm~0.18nm，所述InzB1-zN层的厚度为0.06nm~0.16nm。
作为上述技术方案的改进，所述InαGa1-αN层、InγGa1-γN层、InδGa1-δN层的厚度相同，均为0.8nm~1.2nm；
所述第一Si掺GaN层、第二Si掺GaN层、第三Si掺GaN层的厚度相同，均为12nm~20nm；
所述第一Si掺GaN层、第二Si掺GaN层、第三Si掺GaN层的Si掺杂浓度相同，均为2.5×1016cm-3~5×1017cm-3。
相应的，本发明还公开了一种发光二极管外延片的制作方法，用于制作上述的发光二极管外延片，其包括：
提供衬底，在所述衬底上依次生长缓冲层、本征GaN层、N型GaN层、应力释放层、第一多量子阱层、第二多量子阱层、电子阻挡层和P型GaN层；
其中，所述第一多量子阱层为第一阱层和第一垒层交替层叠形成的周期性结构；所述第一阱层为InwB1-wN层和InαGa1-αN层交替层叠形成的周期性结构，所述第一垒层为第一Si掺GaN层；
所述第二多量子阱层为第二阱层和第二垒层交替层叠形成的周期性结构，所述第二阱层为InxB1-xN层和InβGa1-βN层交替层叠形成的周期性结构，所述第二垒层为GaN层；
其中，w≤x，α与β相等或不等；
所述第一阱层、第二阱层的生长温度为700℃~800℃，生长压力为100torr~150torr；
所述第一垒层、第二垒层的生长温度为850℃~900℃，生长压力为100torr~300torr。
作为上述技术方案的改进，还包括依次层叠于所述第一多量子阱层、第二多量子阱层之间的第三多量子阱层和第四多量子阱层；所述第三多量子阱层包括第三阱层和第三垒层；所述第四多量子阱层包括第四阱层和第四垒层；
所述第三阱层、第四阱层的生长温度为700℃~800℃，生长压力为100torr~150torr；
所述第三垒层、第四垒层的生长温度为850℃~900℃，生长压力为100torr~300torr。
实施本发明，具有如下有益效果：
本发明的发光二极管外延片包括第一多量子阱层和第二多量子阱层；其中，第一多量子阱层为第一阱层和第一垒层交替层叠形成的周期性结构；所述第一阱层为InwB1-wN层和InαGa1-αN层交替层叠形成的周期性结构，第一垒层为第一Si掺GaN层；第二多量子阱层为第二阱层和第二垒层交替层叠形成的周期性结构，第二阱层为InxB1-xN层和InβGa1-βN层交替层叠形成的周期性结构，所述第二垒层为GaN层；其中，w≤x，α与β相等或不等。采用InBN/InGaN循环生长的结构作为阱层，两者之间的应力可以抵消InGaN与垒层（Si掺GaN或GaN）之间的应力，从而降低了极化场强度，减少了电子、空穴的分离程度，提升了发光效率。再者，InBN材质也会对电子有一定的阻挡作用，从而提升了电子的分布均匀度以及电子空穴的复合几率，提升发光效率和波长均匀性。又者，阱层中的InBN、InGaN中的局域态In可以互相补充，提升阱内In分布的均匀性，从而提升波长均匀性。
附图说明
图1是本发明一实施例中发光二极管外延片的结构示意图；
图2是本发明一实施例中第一阱层的结构示意图；
图3是本发明一实施例中第二阱层的结构示意图；
图4是本发明另一实施例中发光二极管外延片的结构示意图；
图5是本发明一实施例中第三阱层的结构示意图；
图6是本发明一实施例中第四阱层的结构示意图；
图7是本发明一实施例中发光二极管外延片的制作方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面对本发明作进一步地详细描述。
参考图1~图3，本发明公开了一种发光二极管外延片，包括衬底100和依次设于衬底100上的缓冲层110、本征GaN层120、N型GaN层130、应力释放层140、第一多量子阱层200、第二多量子阱层300、电子阻挡层150和P型GaN层160。其中，第一多量子阱层200为第一阱层210和第一垒层220交替层叠形成的周期性结构；第一阱层210为InwB1-wN层211和InαGa1-αN层212交替层叠形成的周期性结构，第一垒层220为第一Si掺GaN层。第二多量子阱层300为第二阱层310和第二垒层320交替层叠形成的周期性结构，第二阱层310为InxB1-xN层311和InβGa1-βN层312交替层叠形成的周期性结构，第二垒层320为GaN层。
其中，第一多量子阱层200的周期数为2~15，示例性的为3、5、7、9、11或13，但不限于此。优选的为2~12。
其中，第一阱层210的周期数为2~5，当其周期数＜2时，难以有效降低极化场强度；当其周期数＞5时，会使得第一多量子阱层的晶体质量恶化，发光效率下降。示例性的，第一阱层210的周期数为2、3、4或5，但不限于此。优选的为2~4。
其中，InwB1-wN层211的厚度为0.05nm~0.3nm，较薄的InwB1-wN层211对电子的阻挡作用强，对空穴的阻挡作用较弱，可有效提升电子空穴复合几率，提升发光效率。示例性的，InwB1-wN层211的厚度为0.08nm、0.1nm、0.12nm、0.16nm、0.2nm、0.24nm或0.28nm，但不限于此。优选的为0.1nm~0.2nm。
InwB1-wN层211中In组分占比（即w）为0.2~0.35，当w＜0.2时，对电子的捕获能力较弱；当w＞0.35时，极化场强度高，且In组分分布不均匀。示例性的，w为0.21、0.25、0.29、0.32或0.34，但不限于此。优选的为0.2~0.3。
其中，InαGa1-αN层212的厚度为0.5nm~1.5nm，当其厚度＜0.5nm时，难以有效减小极化场强度；当其厚度＞1.5nm时，难以促进In的均匀分布。示例性的，InαGa1-αN层212的厚度为0.7nm、0.9nm、1.1nm或1.3nm，但不限于此。优选的为0.8nm~1.2nm。
InαGa1-αN层212中In组分占比（即α）为0.18~0.45，示例性的为0.2、0.24、0.28、0.32、0.36、0.4或0.44，但不限于此。优选的为0.2~0.4。由于本发明的第一阱层210中引入了InwB1-wN层211，促进了In的均匀分布，故InαGa1-αN层212可采用更高的In组分，有利于制作黄光LED、绿光LED或黄绿光LED。
其中，第一垒层220为第一Si掺GaN层，通过Si掺杂可有效提升电子空穴的复合几率，提升发光效率，同时也提升电子的分布均匀程度，提升发光波长均匀性。具体的，第一垒层220的厚度为10nm~20nm，示例性的为11nm、13nm、15nm、17nm或19nm，但不限于此。优选的为12nm~20nm。第一垒层220中Si掺杂浓度为2×1016cm-3~8×1017cm-3，示例性的为3×1016cm-3、7×1016cm-3、1×1017cm-3、3×1017cm-3、5×1017cm-3或7×1017cm-3，但不限于此。优选的为2.5×1016cm-3~5×1017cm-3。
其中，第二多量子阱层300的周期数为1~3，优选的为1或2，更优选的为1。
其中，第二阱层310的周期数为1~4，示例性的为1、2、3或4，但不限于此。优选的为1~3。
其中，InxB1-xN层311的厚度为0.05nm~0.3nm，示例性的为0.08nm、0.1nm、0.12nm、0.16nm、0.2nm、0.24nm或0.28nm，但不限于此。优选的为0.1nm~0.2nm。其中，InwB1-wN层211的厚度与InxB1-xN层311的厚度相同或不同。优选的，两者厚度相同。
InxB1-xN层311中In组分占比（即x）为0.2~0.4，示例性的为0.23、0.25、0.29、0.33或0.37，但不限于此。优选的为0.22~0.35。
其中，InwB1-wN层211中In组分占比（即w）≤InxB1-xN层311中In组分占比（即x），基于这种设置，可较好地调整多量子阱区的极化场强度。优选的，w＜x。
其中，InβGa1-βN层312的厚度为0.5nm~1.5nm，示例性的为0.7nm、0.9nm、1.1nm或1.3nm，但不限于此。优选的为0.8nm~1.2nm。
InβGa1-βN层312中In组分占比（即β）为0.18~0.45，示例性的为0.2、0.24、0.28、0.32、0.36、0.4或0.44，但不限于此。优选的为0.2~0.4。
其中，InαGa1-αN层212中In组分占比（即α）与InβGa1-βN层312中In组分占比（即β）相同或不同。优选的，两者相同。
其中，第二垒层320为GaN层，其厚度为10nm~20nm，示例性的为11nm、13nm、15nm、17nm或19nm，但不限于此。优选的为12nm~20nm。
优选的，参考图4~图6，在本发明的一个实施例之中，发光二极管外延片还包括依次层叠于第一多量子阱层200、第二多量子阱层300之间的第三多量子阱层400和第四多量子阱层500；
其中，第三多量子阱层400为第三阱层410和第三垒层420交替层叠形成的周期性结构；第三阱层410为InyB1-yN层411和InγGa1-γN层412交替层叠形成的周期性结构，第三垒层420为第二Si掺GaN层；第四多量子阱层500为第四阱层510和第四垒层520交替层叠形成的周期性结构，第四阱层510为InzB1-zN层511和InδGa1-δN层512交替层叠形成的周期性结构，第四垒层520为第三Si掺GaN层。
基于该结构时，第一多量子阱层200、第三多量子阱层400、第四多量子阱层500的周期数为2~5，示例性的为2、3、4或5，优选的为2~4。三者的周期数可相同，也可不同。优选的，三者的周期数相同。
基于该结构时，第一阱层210、第三阱层410、第四阱层510的周期数为1~5个，示例性的为1、2、3、4或5，优选的为2~4。三者的周期数可相同也可不同。优选的，三者的周期数相同，且比第二阱层的周期数多1。
基于该结构时，w＞y＞z，即InwB1-wN层211、InyB1-yN层411、InzB1-zN层511中In组分递减，基于该结构，在靠近N型GaN层130处In组分较高，然后依次递减，这有效增加了对电子的捕获，提升了电子空穴的复合几率，提升了发光效率、发光均匀性。优选的，x＞w＞y＞z。
具体的，w的取值范围为0.2~0.3，示例性的为0.22、0.24、0.26或0.28，但不限于此。y的取值范围为0.18~0.3，示例性的为0.2、0.22、0.24、0.26或0.28，但不限于此。z的取值范围为0.1~0.25，示例性的为0.13、0.15、0.17、0.19、0.21或0.23，但不限于此。x的取值范围为0.22~0.35，示例性的为0.23、0.25、0.29、或0.33，但不限于此。
基于该结构时，InwB1-wN层211、InyB1-yN层411、InzB1-zN层511的厚度相同或不同。优选的，InwB1-wN层211的厚度＞InyB1-yN层411的厚度＞InzB1-zN层511的厚度，且InwB1-wN层211的厚度=InxB1-xN层311的厚度。
具体的，InwB1-wN层211的厚度0.1nm~0.2nm，示例性的为0.11nm、0.13nm、0.15nm、0.17nm或0.19nm，但不限于此。InyB1-yN层411的厚度为0.08nm~0.18nm，示例性的为0.09nm、0.12nm、0.15nm或0.17nm，但不限于此。InzB1-zN层511的厚度为0.06nm~0.16nm，示例性的为0.07nm、0.08nm、0.11nm、0.13nm或0.15nm，但不限于此。
基于该结构时，InαGa1-αN层212、InβGa1-βN层312、InγGa1-γN层412、InδGa1-δN层512中In组分占比相同或不同。优选的为相同，即α=β=γ=δ，其取值范围均为0.2~0.4，示例性的为0.22、0.26、0.28、0.32、0.36或0.38，但不限于此。
基于该结构时，InαGa1-αN层212、InβGa1-βN层312、InγGa1-γN层412、InδGa1-δN层512的厚度相同或不同。优选的为相同，均为0.8nm~1.2nm，示例性的为0.9nm、1.0nm或1.1nm，但不限于此。
基于该结构时，第一Si掺GaN层、第二Si掺GaN层、第三Si掺GaN层的厚度相同或不同。优选的为相同，且均为12nm~20nm；示例性的为14nm、15nm、16nm、17nm或18nm，但不限于此。
基于该结构时，第一Si掺GaN层、第二Si掺GaN层、第三Si掺GaN层的Si掺杂浓度相同或不同，优选的为相同，且均为2.5×1016cm-3~5×1017cm-3。示例性的为3×1016cm-3、7×1016cm-3、1×1017cm-3或3×1017cm-3，但不限于此。
其中，衬底100可为蓝宝石衬底、硅衬底、SiC衬底、ZnO衬底或GaN衬底，但不限于此。
其中，缓冲层110可为AlN层和/或AlGaN层，但不限于此。优选的为AlN层，其厚度为20nm~80nm，示例性的为25nm、30nm、35nm、40nm、50nm、70nm或75nm，但不限于此。
其中，本征GaN层120的厚度1μm~2μm，示例性的为1.2μm、1.4μm、1.6μm或1.8μm，但不限于此。
其中，N型GaN层130的掺杂元素为Si或Ge，但不限于此。优选的为Si。N型GaN层130的掺杂浓度为5×1017cm-3~1×1019cm-3，示例性的为8×1017cm-3、1×1018cm-3、4×1018cm-3、7×1018cm-3或9×1018cm-3，但不限于此。N型GaN层130的厚度为1μm~3μm，示例性的为1.2μm、1.6μm、2μm、2.4μm、2.8μm或2.9μm，但不限于此。
其中，应力释放层140是由InaGa1-aN层（a=0.1~0.2）和低掺N-GaN层交叠生长的所得周期性结构，周期数为3~10。其中，单个InaGa1-aN层的厚度为2nm~5nm，示例性的为2.4nm、2.8nm、3.2nm、3.6nm、4nm、4.4nm或4.8nm，但不限于此。单个低掺N-GaN层的厚度为5nm~10nm，示例性的为6nm、7nm、8nm或9nm，但不限于此。低掺N-GaN层的掺杂元素为Si或Ge，但不限于此，优选的为Si。低掺N-GaN层的掺杂浓度为1×1017cm-3~1×1018cm-3，示例性的为2×1017cm-3、4×1017cm-3、6×1017cm-3、8×1017cm-3或9×1017cm-3，但不限于此。
其中，电子阻挡层150为AlGaN层或AlInGaN层，但不限于此。优选的为AlGaN层。电子阻挡层150的厚度为50nm~200nm，示例性的为70nm、90nm、110nm、130nm、150nm或170nm，但不限于此。
其中，P型GaN层160的掺杂元素为Mg、Be或Zn，但不限于此，优选的为Mg。P型GaN层160的掺杂浓度为8×1018~1×1020cm-3，示例性的为9×1018cm-3、2×1019cm-3、4×1019cm-3、6×1019cm-3或8×1019cm-3，但不限于此。P型GaN层160的厚度为80nm~200nm，示例性的为100nm、120nm、140nm、160nm或180nm，但不限于此。
相应的，参考图7，本发明还公开了一种发光二极管外延片的制作方法，用于制作上述的发光二极管外延片，其包括以下步骤：
S1：提供衬底；
S2：在衬底上生长缓冲层；
其中，可采用MOCVD生长AlGaN层作为缓冲层，或采用PVD生长AlN层作为缓冲层，但不限于此。
S3：在缓冲层上生长本征GaN层；
其中，在本发明的一个实施例之中，在MOCVD中生长本征GaN层，生长温度为1100℃~1150℃，生长压力为200torr~400torr。
S4：在本征GaN层上生长N型GaN层；
其中，在本发明的一个实施例之中，在MOCVD中生长N型GaN层，生长温度为1120℃~1180℃，生长压力为150torr~300torr。
S5：在N型GaN层上生长应力释放层；
其中，在本发明的一个实施例之中，在MOCVD中周期性生长InaGa1-aN层和低掺N-GaN层，直至得到应力释放层。其中，InaGa1-aN层的生长温度为750℃~850℃，生长压力为100torr~200torr。其中，低掺N-GaN层的生长温度为850℃~900℃，生长压力为100torr~200torr。
S6：在应力释放层上生长第一多量子阱层；
其中，在本发明的一个实施例之中，在MOCVD中周期性生长第一阱层和第一垒层，直至得到第一多量子阱层。
其中，每个第一阱层的制作方法为：在MOCVD中周期性生长InwB1-wN层和InαGa1-αN层，直至得到第一阱层。其中，InwB1-wN层的生长温度为700℃~800℃，生长压力为100torr~150torr。InαGa1-αN层的生长温度为700℃~800℃，生长压力为100torr~150torr。
其中，第一垒层的生长温度为850℃~900℃，生长压力为100torr~300torr。
S7：在第一多量子阱层上生长第三多量子阱层；
其中，在本发明的一个实施例之中，在MOCVD中周期性生长第三阱层和第三垒层，直至得到第三多量子阱层。
其中，每个第三阱层的制作方法为：在MOCVD中周期性生长InyB1-yN层和InγGa1-γN层，直至得到第三阱层。其中，InyB1-yN层的生长温度为700℃~800℃，生长压力为100torr~150torr。InγGa1-γN层的生长温度为700℃~800℃，生长压力为100torr~150torr。
其中，第三垒层的生长温度为850℃~900℃，生长压力为100torr~300torr。
S8：在第三多量子阱层上生长第四多量子阱层；
其中，在本发明的一个实施例之中，在MOCVD中周期性生长第四阱层和第四垒层，直至得到第四多量子阱层。
其中，每个第四阱层的制作方法为：在MOCVD中周期性生长InzB1-zN层和InδGa1-δN层，直至得到第四阱层。其中，InzB1-zN层的生长温度为700℃~800℃，生长压力为100torr~150torr。InδGa1-δN层的生长温度为700℃~800℃，生长压力为100torr~150torr。
其中，第三垒层的生长温度为850℃~900℃，生长压力为100torr~300torr。
S9：在第四多量子阱层上生长第二多量子阱层；
其中，在本发明的一个实施例之中，在MOCVD中周期性生长第二阱层和第二垒层，直至得到第二多量子阱层。
其中，每个第二阱层的制作方法为：在MOCVD中周期性生长InxB1-xN层和InαGa1-αN层，直至得到第二阱层。其中，InxB1-xN层的生长温度为700℃~800℃，生长压力为100torr~150torr。InαGa1-αN层的生长温度为700℃~800℃，生长压力为100torr~150torr。
其中，第四垒层的生长温度为850℃~900℃，生长压力为100torr~300torr。
S10：在第二多量子阱层上生长电子阻挡层；
其中，在本发明的一个实施例之中，通过MOCVD生长AlGaN层，作为电子阻挡层，其生长温度为1000℃~1100℃，生长压力为100torr~300torr。
S11：在电子阻挡层上生长P型GaN层；
其中，在本发明的一个实施例之中，在MOCVD中生长P型GaN层，生长温度为800℃~1000℃，生长压力为100torr~300torr。
下面以具体实施例对本发明进行进一步说明：
实施例1
参考图1~图3，本实施例公开了一种发光二极管外延片，其包括衬底100和依次设于衬底100上的缓冲层110、本征GaN层120、N型GaN层130、应力释放层140、第一多量子阱层200、第二多量子阱层300、电子阻挡层150和P型GaN层160。
其中，衬底100为蓝宝石衬底。缓冲层110为AlN层，其厚度为30nm。本征GaN层120的厚度为1.6μm。N型GaN层130的掺杂元素为Si，掺杂浓度为5×1018cm-3，厚度为1.7μm。
其中，应力释放层140为InaGa1-aN层（a=0.15）和低掺N-GaN层交叠生长的所得周期性结构，周期数为5。其中，单个InaGa1-aN层的厚度为4nm，单个低掺N-GaN层的厚度为8nm，其掺杂元素为Si，掺杂浓度为4×1017cm-3。
其中，第一多量子阱层200为第一阱层210和第一垒层220交替层叠形成的周期性结构，周期数为9。第一阱层210为InwB1-wN层211（w=0.26）和InαGa1-αN层212（α=0.32）交替层叠形成的周期性结构，周期数为3，单个InwB1-wN层211的厚度为0.18nm，单个InαGa1-αN层212的厚度为1nm。第一垒层220为第一Si掺GaN层，其厚度为12nm，Si掺杂浓度为2×1017cm-3。
其中，第二多量子阱层300为第二阱层310和第二垒层320交替层叠形成的周期性结构，周期数为1；第二阱层310为InxB1-xN层311（x=0.26）和InβGa1-βN层312（β=0.3）交替层叠形成的周期性结构，周期数为2，单个InxB1-xN层311的厚度为0.17nm，单个InβGa1-βN层312的厚度为1nm。第二垒层320为GaN层，其厚度为12nm。
其中，电子阻挡层150为AlGaN层，其厚度为80nm。P型GaN层160的掺杂元素为Mg，掺杂浓度为8×1019cm-3，厚度为150nm。
本实施例中用于发光二极管外延片的制作方法包括以下步骤：
（1）提供衬底；
（2）在衬底上生长缓冲层；
其中，通过PVD生长AlN层，作为缓冲层。
（3）在缓冲层上生长本征GaN层；
其中，在MOCVD中生长本征GaN层，生长温度为1120℃，生长压力为300torr。
（4）在本征GaN层上生长N型GaN层；
其中，在MOCVD中生长N型GaN层，生长温度为1150℃，生长压力为300torr。
（5）在N型GaN层上生长应力释放层；
其中，在MOCVD中周期性生长InaGa1-aN层和低掺N-GaN层，直至得到应力释放层。其中，InaGa1-aN层的生长温度为780℃，生长压力为140torr。低掺N-GaN层的生长温度为880℃，生长压力为140torr。
（6）在应力释放层上生长第一多量子阱层；
其中，在MOCVD中周期性生长第一阱层和第一垒层，直至得到第一多量子阱层。
其中，每个第一阱层的制作方法为：在MOCVD中周期性生长InwB1-wN层和InαGa1-αN层，直至得到第一阱层。其中，InwB1-wN层的生长温度为720℃，生长压力为130torr。InαGa1-αN层的生长温度为720℃，生长压力为130torr。
其中，第一垒层的生长温度为890℃，生长压力为130torr。
（7）在第一多量子阱层上生长第二多量子阱层；
其中，在MOCVD中周期性生长第二阱层和第二垒层，直至得到第二多量子阱层。
其中，每个第二阱层的制作方法为：在MOCVD中周期性生长InxB1-xN层和InαGa1-αN层，直至得到第二阱层。其中，InxB1-xN层的生长温度为720℃，生长压力为130torr。InαGa1-αN层的生长温度为720℃，生长压力为130torr。
其中，第四垒层的生长温度为890℃，生长压力为130torr。
（8）在第二多量子阱层上生长电子阻挡层；
其中，通过MOCVD生长AlGaN层，作为电子阻挡层，其生长温度为1050℃，生长压力为200torr。
（9）在电子阻挡层上生长P型GaN层；
其中，在MOCVD中生长P型GaN层，生长温度为880℃，生长压力为200torr。
实施例2
本实施例提供一种发光二极管外延片，其与实施例1的区别在于：
还包括依次层叠于第一多量子阱层200、第二多量子阱层300之间的第三多量子阱层400和第四多量子阱层500；第三多量子阱层400为第三阱层410和第三垒层420交替层叠形成的周期性结构，周期数为3。第四多量子阱层500为第四阱层510和第四垒层520交替层叠形成的周期性结构，周期数为3；此外，第一多量子阱层200的周期数也为3。
其中，第一阱层210为InwB1-wN层211（w=0.26）和InαGa1-αN层212（α=0.3）交替层叠形成的周期性结构，周期数为3，单个InwB1-wN层211的厚度为0.16nm，单个InαGa1-αN层212的厚度为1nm。第一垒层220为第一Si掺GaN层，其厚度为12nm，Si掺杂浓度为7.9×1016cm-3。
第二阱层310为InxB1-xN层311（x=0.28）和InβGa1-βN层312（β=0.3）交替层叠形成的周期性结构，周期数为2，单个InxB1-xN层311的厚度为0.16nm，单个InβGa1-βN层312的厚度为1nm。第二垒层320为GaN层，其厚度为12nm。
其中，第三阱层410为InyB1-yN层411（y=0.24）和InγGa1-γN层412（γ=0.3）交替层叠形成的周期性结构，周期数为3。其中，单个InyB1-yN层411的厚度为0.15nm，单个InγGa1-γN层412的厚度为1nm。第三垒层420为第二Si掺GaN层；其厚度为12nm，Si掺杂浓度为7.9×1016cm-3。
第四阱层510为InzB1-zN层511（z=0.22）和InδGa1-δN层512（δ=0.3）交替层叠形成的周期性结构，周期数为3。其中，单个InzB1-zN层511的厚度为0.14nm，单个InδGa1-δN层512的厚度为1nm。第四垒层520为第三Si掺GaN层，其厚度为12nm，Si掺杂浓度为7.9×1016cm-3。
第三多量子阱层400、第四多量子阱层500的制作方法与实施例1中第一多量子阱层200的制作方法相同。
其余均与实施例1相同。
实施例3
本实施例提供一种发光二极管外延片，其与实施例2的区别在于：
w=0.27，x=0.29，y=0.25，z=0.23；第一Si掺GaN层、第二Si掺GaN层、第三Si掺GaN层中Si掺杂浓度均为7.7×1016cm-3。
InwB1-wN层211的厚度为0.17nm，InxB1-xN层311的厚度为0.17nm，InyB1-yN层411的厚度为0.16nm，InzB1-zN层511的厚度为0.15nm。
其余均与实施例2相同。
实施例4
本实施例提供一种发光二极管外延片，其与实施例2的区别在于：
w=0.28，x=0.3，y=0.26，z=0.24；第一Si掺GaN层、第二Si掺GaN层、第三Si掺GaN层中Si掺杂浓度均为7.3×1016cm-3。
InwB1-wN层211的厚度为0.18nm，InxB1-xN层311的厚度为0.18nm，InyB1-yN层411的厚度为0.17nm，InzB1-zN层511的厚度为0.16nm。
其余均与实施例2相同。
对比例1
本对比例提供一种发光二极管外延片，其与实施例1的区别在于，不包括第二多量子阱层，相应的也不包括其制作步骤。
第一多量子阱层为InGaN阱层（In组分占比0.3）和GaN垒层交替层叠形成的周期性结构，周期数为10。单个InGaN阱层的厚度为3nm，单个GaN垒层的厚度为10nm。
第一多量子阱层通过MOCVD制得，其中，InGaN阱层的生长温度为780℃，生长压力为200torr；GaN垒层的生长温度为870℃，生长压力为200torr。
其余均与实施例1相同。
对比例2
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
第一多量子阱层的周期数为10，不包括第二多量子阱层，相应的也不包括该层的制作步骤，其余均与实施例1相同。
对比例3
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
第二多量子阱层的周期数为10，不包括第一多量子阱层，相应的也不包括该层的制作步骤，其余均与实施例1相同。
对比例4
本对比例提供一种发光二极管外延片，其与实施例1的区别在于：
第一垒层与第二垒层相同，均为GaN层，两者的制作方法也相同。
其余均与实施例1相同。
将实施例1~实施例4，对比例1~对比例4所得的发光二极管外延片进行测试，具体测试方法如下：
（1）将外延片制作成5mil×7mil的水平结构的芯片，测试其在3mA下发光功率以及工作电压；
（2）取外延同炉次的外延片41片，用PL量测机台测试，取每片片源片内主波长WD的相对标准差的平均值，作为波长均匀性。
具体结果如下：
由表中可以看出，当在传统的发光二极管结构（对比例1）中的多量子阱层换为本发明的第一多量子阱层、第二多量子阱层后，发光二极管外延片的发光效率明显提高，波长均匀性和工作电压显著改善。
以上所述是发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (10)

1.一种发光二极管外延片，其特征在于，包括衬底和依次设于所述衬底上的缓冲层、本征GaN层、N型GaN层、应力释放层、第一多量子阱层、第二多量子阱层、电子阻挡层和P型GaN层；
其中，所述第一多量子阱层为第一阱层和第一垒层交替层叠形成的周期性结构，其周期数为2~15；所述第一阱层为InwB1-wN层和InαGa1-αN层交替层叠形成的周期性结构，其周期数为2~5，所述第一垒层为第一Si掺GaN层；所述InwB1-wN层的厚度为0.05nm~0.3nm；所述InαGa1-αN层的厚度为0.5nm~1.5nm；所述第一Si掺GaN层的厚度为10nm~20nm，Si掺杂浓度为2×1016cm-3~8×1017cm-3；
所述第二多量子阱层为第二阱层和第二垒层交替层叠形成的周期性结构，其周期数为1~3，所述第二阱层为InxB1-xN层和InβGa1-βN层交替层叠形成的周期性结构，其周期数为1~4，所述第二垒层为GaN层；所述InxB1-xN层的厚度为0.05nm~0.3nm，所述InβGa1-βN层的厚度为0.5nm~1.5nm；所述GaN层的厚度为10nm~20nm；
其中，w的取值范围为0.2~0.35，x的取值范围为0.22~0.4，w≤x；α与β相等，其取值范围均为0.18~0.45。
2.如权利要求1所述的发光二极管外延片，其特征在于，w＜x，w的取值范围为0.2~0.3，x的取值范围为0.22~0.35；
α与β相等，其取值范围均为0.2~0.4。
3.如权利要求1所述的发光二极管外延片，其特征在于，所述第一多量子阱层的周期数为2~12，第二多量子阱层的周期数为1，所述第一阱层的周期数为2~4，所述第二阱层的周期数为1~3；
所述InwB1-wN层的厚度为0.1nm~0.2nm，所述InαGa1-αN层的厚度为0.8nm~1.2nm；
所述第一Si掺GaN层的厚度为12nm~20nm，Si掺杂浓度为2.5×1016cm-3~5×1017cm-3；
所述InxB1-xN层的厚度为0.1nm~0.2nm，所述InβGa1-βN层的厚度为0.8nm~1.2nm；
所述GaN层的厚度为12nm~20nm。
4.如权利要求1~3任一项所述的发光二极管外延片，其特征在于，还包括依次层叠于所述第一多量子阱层、第二多量子阱层之间的第三多量子阱层和第四多量子阱层；
其中，所述第三多量子阱层为第三阱层和第三垒层交替层叠形成的周期性结构；所述第三阱层为InyB1-yN层和InγGa1-γN层交替层叠形成的周期性结构，所述第三垒层为第二Si掺GaN层；
所述第四多量子阱层为第四阱层和第四垒层交替层叠形成的周期性结构，所述第四阱层为InzB1-zN层和InδGa1-δN层交替层叠形成的周期性结构，所述第四垒层为第三Si掺GaN层；
其中，w＞y＞z，α、γ、δ相等或不等。
5.如权利要求4所述的发光二极管外延片，其特征在于，w的取值范围为0.2~0.3，y的取值范围为0.18~0.3，z的取值范围为0.1~0.25；
α、γ、δ相等，其取值范围均为0.2~0.4。
6.如权利要求4所述的发光二极管外延片，其特征在于，所述第三阱层、第四阱层的周期数与所述第一阱层的周期数相同，均为2~4；
所述第一阱层、第三阱层、第四阱层的周期数比所述第二阱层的周期数多1。
7.如权利要求4所述的发光二极管外延片，其特征在于，所述InwB1-wN层的厚度＞所述InyB1-yN层的厚度＞所述InzB1-zN层的厚度；
所述InwB1-wN层的厚度为0.1nm~0.2nm，所述InyB1-yN层的厚度为0.08nm~0.18nm，所述InzB1-zN层的厚度为0.06nm~0.16nm。
8.如权利要求4所述的发光二极管外延片，其特征在于，所述InαGa1-αN层、InγGa1-γN层、InδGa1-δN层的厚度相同，均为0.8nm~1.2nm；
所述第一Si掺GaN层、第二Si掺GaN层、第三Si掺GaN层的厚度相同，均为12nm~20nm；
所述第一Si掺GaN层、第二Si掺GaN层、第三Si掺GaN层的Si掺杂浓度相同，均为2.5×1016cm-3~5×1017cm-3。
9.一种发光二极管外延片的制作方法，用于制作如权利要求1~8任一项所述的发光二极管外延片，其特征在于，包括：
提供衬底，在所述衬底上依次生长缓冲层、本征GaN层、N型GaN层、应力释放层、第一多量子阱层、第二多量子阱层、电子阻挡层和P型GaN层；
其中，所述第一多量子阱层为第一阱层和第一垒层交替层叠形成的周期性结构；所述第一阱层为InwB1-wN层和InαGa1-αN层交替层叠形成的周期性结构，所述第一垒层为第一Si掺GaN层；
所述第二多量子阱层为第二阱层和第二垒层交替层叠形成的周期性结构，所述第二阱层为InxB1-xN层和InβGa1-βN层交替层叠形成的周期性结构，所述第二垒层为GaN层；
其中，w＜x，α与β相等；
所述第一阱层、第二阱层的生长温度为700℃~800℃，生长压力为100torr~150torr；
所述第一垒层、第二垒层的生长温度为850℃~900℃，生长压力为100torr~300torr。
10.如权利要求9所述的发光二极管外延片的制作方法，其特征在于，还包括依次层叠于所述第一多量子阱层、第二多量子阱层之间的第三多量子阱层和第四多量子阱层；所述第三多量子阱层包括第三阱层和第三垒层；所述第四多量子阱层包括第四阱层和第四垒层；
所述第三阱层、第四阱层的生长温度为700℃~800℃，生长压力为100torr~150torr；
所述第三垒层、第四垒层的生长温度为850℃~900℃，生长压力为100torr~300torr。
CN202310833898.XA 2023-07-10 2023-07-10 发光二极管外延片及其制作方法 Active CN116581215B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310833898.XA CN116581215B (zh) 2023-07-10 2023-07-10 发光二极管外延片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310833898.XA CN116581215B (zh) 2023-07-10 2023-07-10 发光二极管外延片及其制作方法

Publications (2)

Publication Number Publication Date
CN116581215A CN116581215A (zh) 2023-08-11
CN116581215B true CN116581215B (zh) 2023-09-22

Family

ID=87536181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310833898.XA Active CN116581215B (zh) 2023-07-10 2023-07-10 发光二极管外延片及其制作方法

Country Status (1)

Country Link
CN (1) CN116581215B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116914046B (zh) * 2023-09-12 2023-11-21 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN117174792B (zh) * 2023-10-23 2024-02-02 江西兆驰半导体有限公司 高光效的led外延结构
CN117253948B (zh) * 2023-11-20 2024-03-08 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117410406B (zh) * 2023-12-14 2024-02-20 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117525237B (zh) * 2024-01-03 2024-03-29 江西兆驰半导体有限公司 绿光Micro-LED外延片及其制备方法、绿光Micro-LED

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332362A (ja) * 1999-05-24 2000-11-30 Sony Corp 半導体装置および半導体発光素子
JP2004165388A (ja) * 2002-11-12 2004-06-10 Japan Science & Technology Agency ＩｎＡｓ／ＡｌＳｂ量子カスケードレーザー及びその作製方法
JP2010021576A (ja) * 2009-10-19 2010-01-28 Ricoh Co Ltd 半導体装置の製造方法
JP2011204959A (ja) * 2010-03-26 2011-10-13 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体発光素子
CN102341887A (zh) * 2009-03-04 2012-02-01 飞利浦拉米尔德斯照明设备有限责任公司 包含硼的iii族氮化物发光器件
WO2016155610A1 (zh) * 2015-03-30 2016-10-06 华灿光电(苏州）有限公司 一种发光二极管外延片及该外延片的生长方法
CN109065682A (zh) * 2018-06-29 2018-12-21 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN114335272A (zh) * 2021-12-30 2022-04-12 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其制备方法
CN116314496A (zh) * 2023-05-19 2023-06-23 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、led
CN116314504A (zh) * 2023-05-24 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953335B1 (fr) * 2009-11-27 2012-04-27 Centre Nat Rech Scient Systeme d'emission laser, heterostructure et zone active a sous-puits quantiques couples, utilisation pour une emission laser a 1,55 micrometres

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332362A (ja) * 1999-05-24 2000-11-30 Sony Corp 半導体装置および半導体発光素子
JP2004165388A (ja) * 2002-11-12 2004-06-10 Japan Science & Technology Agency ＩｎＡｓ／ＡｌＳｂ量子カスケードレーザー及びその作製方法
CN102341887A (zh) * 2009-03-04 2012-02-01 飞利浦拉米尔德斯照明设备有限责任公司 包含硼的iii族氮化物发光器件
JP2010021576A (ja) * 2009-10-19 2010-01-28 Ricoh Co Ltd 半導体装置の製造方法
JP2011204959A (ja) * 2010-03-26 2011-10-13 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体発光素子
WO2016155610A1 (zh) * 2015-03-30 2016-10-06 华灿光电(苏州）有限公司 一种发光二极管外延片及该外延片的生长方法
CN109065682A (zh) * 2018-06-29 2018-12-21 华灿光电（浙江）有限公司 一种发光二极管外延片及其制造方法
CN114335272A (zh) * 2021-12-30 2022-04-12 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其制备方法
CN116314496A (zh) * 2023-05-19 2023-06-23 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、led
CN116314504A (zh) * 2023-05-24 2023-06-23 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Emissions of the InGaN/GaN MQW LEDs with the InGaN well layer grown at different temperatures;Rui Li et al;《Superlattices and Microstructures》;第160卷(第107090期);全文 *
垒层厚度对InGaN/GaN多量子阱电注入发光性能的影响及机理;黄佳琳;易淋凯;周梅;赵德刚;;发光学报(第02期);全文 *

Also Published As

Publication number Publication date
CN116581215A (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
CN116581215B (zh) 发光二极管外延片及其制作方法
CN115377259A (zh) 发光二极管外延片及其制备方法、发光二极管
CN113675303A (zh) 一种氮化物发光二极管外延片及其制备方法
CN115863501B (zh) 一种发光二极管外延片及其制备方法
KR20180136966A (ko) Iii족 질화물 적층체 및 iii족 질화물 발광 소자
CN116093223B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116914046B (zh) 发光二极管外延片及其制备方法
CN115188863A (zh) 发光二极管外延片及其制备方法
CN116666512A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117410406B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116581216B (zh) 发光二极管外延片及其制备方法、发光二极管
CN116504895B (zh) 发光二极管外延片及其制备方法、led
CN115954422A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116454186A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116914043A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116598396A (zh) 发光二极管外延片及其制备方法、led
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN116960248B (zh) 一种发光二极管外延片及制备方法
CN116154060B (zh) 黄绿光led外延片及其制备方法、黄绿光led
CN116705937B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117712254A (zh) 一种高光效的发光二极管外延片及其制备方法
CN115799423B (zh) 用于Mini-LED的外延片及其制备方法、Mini-LED
CN116682914A (zh) 发光二极管外延片及其制备方法、发光二极管外延片
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN116914049A (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant